JP2019191214A5 - - Google Patents

Claims (24)

1. 表示パネルと、
   前記表示パネルと対向して設けられた視差バリアシャッタパネルと、
   を備え、
   前記視差バリアシャッタパネルは、
   一定間隔で設けられた複数の透明電極と、
   各前記透明電極に印加する電圧を制御する駆動ＩＣと、
   前記駆動ＩＣの入力端子と電気的に接続されたＦＰＣ端子を有するＦＰＣと、
   を有し、
   各前記透明電極、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つは、ショートリングと電気的に接続されていることを特徴とする、表示装置。
2. 前記視差バリアシャッタパネルは、各前記透明電極、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つと前記ショートリングとの間に高抵抗素子をさらに備えることを特徴とする、請求項１に記載の表示装置。
3. 前記高抵抗素子は、各前記透明電極間にも設けられていることを特徴とする、請求項２に記載の表示装置。
4. 前記駆動ＩＣは、前記複数の透明電極と電気的に接続された複数の出力端子と、複数の前記入力端子とを有し、
   前記ＦＰＣは、各前記入力端子と電気的に接続された複数の前記ＦＰＣ端子を有し、
   前記高抵抗素子は、各前記出力端子間、および各前記ＦＰＣ端子間のうちの少なくとも１つに設けられていることを特徴とする、請求項２に記載の表示装置。
5. 前記視差バリアシャッタパネルは、各前記透明電極、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つと前記ショートリングとの間にスパークギャップをさらに備えることを特徴とする、請求項１に記載の表示装置。
6. 前記スパークギャップは、各前記透明電極間にも設けられていることを特徴とする、請求項５に記載の表示装置。
7. 前記駆動ＩＣは、前記複数の透明電極と電気的に接続された複数の出力端子と、複数の前記入力端子とを有し、
   前記ＦＰＣは、各前記入力端子と電気的に接続された複数の前記ＦＰＣ端子を有し、
   前記スパークギャップは、各前記出力端子間、および各前記ＦＰＣ端子間のうちの少なくとも１つに設けられていることを特徴とする、請求項５に記載の表示装置。
8. 前記視差バリアシャッタパネルは、各前記透明電極、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つと前記ショートリングとの間に容量をさらに備えることを特徴とする、請求項１に記載の表示装置。
9. 前記容量は、各前記透明電極間にも設けられていることを特徴とする、請求項８に記載の表示装置。
10. 前記駆動ＩＣは、前記複数の透明電極と電気的に接続された複数の出力端子と、複数の前記入力端子とを有し、
    前記ＦＰＣは、各前記入力端子と電気的に接続された複数の前記ＦＰＣ端子を有し、
    前記容量は、各前記出力端子間、および各前記ＦＰＣ端子間のうちの少なくとも１つに設けられていることを特徴とする、請求項８に記載の表示装置。
11. 前記視差バリアシャッタパネルは、各前記透明電極、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つと前記ショートリングとの間に非線形素子をさらに備えることを特徴とする、請求項１に記載の表示装置。
12. 前記非線形素子は、各前記透明電極間にも設けられていることを特徴とする、請求項１１に記載の表示装置。
13. 前記駆動ＩＣは、前記複数の透明電極と電気的に接続された複数の出力端子と、複数の前記入力端子とを有し、
    前記ＦＰＣは、各前記入力端子と電気的に接続された複数の前記ＦＰＣ端子を有し、
    前記非線形素子は、各前記出力端子間、および各前記ＦＰＣ端子間のうちの少なくとも１つに設けられていることを特徴とする、請求項１１に記載の表示装置。
14. 前記ショートリングは、前記視差バリアシャッタパネル内に設けられていることを特徴とする、請求項１から１３のいずれか１項に記載の表示装置。
15. 前記視差バリアシャッタパネルは、一の基板に複数設けられ、
    前記ショートリングは、前記基板上であって前記視差バリアシャッタパネル外において、各前記視差バリアシャッタパネルで共通して設けられていることを特徴とする、請求項１から１３のいずれか１項に記載の表示装置。
16. 表示パネルと、
    前記表示パネルと対向して設けられた視差バリアシャッタパネルと、
    を備え、
    前記視差バリアシャッタパネルは、
    透明基板と、
    前記透明基板上に設けられた電界シールド電極と、
    前記電界シールド電極を覆うように設けられた絶縁層と、
    前記絶縁層上に一定間隔で設けられた複数の透明電極と、
    を有することを特徴とする、表示装置。
17. 表示パネルと、
    前記表示パネルと対向して設けられた視差バリアシャッタパネルと、
    を備え、
    前記視差バリアシャッタパネルは、
    一定間隔で設けられた複数の透明電極と、
    各前記透明電極に印加する電圧を制御する駆動ＩＣと、
    前記駆動ＩＣの入力端子と電気的に接続されたＦＰＣ端子を有するＦＰＣと、
    を有し、
    前記駆動ＩＣは、前記複数の透明電極と電気的に接続された複数の出力端子と、複数の前記入力端子とを有し、
    前記ＦＰＣは、各前記入力端子と電気的に接続された複数の前記ＦＰＣ端子を有し、
    前記視差バリアシャッタパネルは、各前記透明電極間、各出力端子間、または各前記ＦＰＣ端子間に高抵抗素子をさらに備えることを特徴とする、表示装置。
18. 前記視差バリアシャッタパネルは、各前記透明電極と各前記出力端子との間に変換部をさらに備え、
    前記高抵抗素子は、各前記透明電極を介して前記変換部と対向する側において、各前記透明電極間に設けられていることを特徴とする、請求項１７に記載の表示装置。
19. 前記視差バリアシャッタパネルは、前記高抵抗素子に代えて、スパークギャップ、容量、または非線形素子を備えることを特徴とする、請求項１７または１８に記載の表示装置。
20. （ａ）表示パネルを準備する工程と、
    （ｂ）前記表示パネルと対向して視差バリアシャッタパネルを設ける工程と、
    を備え、
    前記工程（ｂ）は、
    （ｃ）透明基板上に、複数の透明電極を一定間隔で形成する工程と、
    （ｄ）前記透明基板上に、各前記透明電極に印加する電圧を制御する駆動ＩＣの入力端子および出力端子を形成する工程と、
    （ｅ）前記透明基板上に、前記駆動ＩＣの入力端子と電気的に接続されたＦＰＣ端子を形成する工程と、
    （ｆ）各前記透明電極、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つと、前記視差バリアシャッタパネル外の前記透明基板上に形成されたショートリングとを電気的に接続する工程と、
    （ｇ）前記工程（ｆ）で行った前記接続を切断し、前記透明基板から前記視差バリアシャッタパネルを切り出す工程と、
    を含むことを特徴とする、表示装置の製造方法。
21. 前記工程（ｂ）は、
    （ｈ）各前記透明電極、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つと前記ショートリングとの間に非線形素子を形成する工程
    をさらに備えることを特徴とする、請求項２０に記載の表示装置の製造方法。
22. 前記工程（ｈ）において、前記非線形素子は半導体、および各前記透明電極は伝導体となるように処理されることを特徴とする、請求項２１に記載の表示装置の製造方法。
23. 前記工程（ｂ）において、前記工程（ｃ）の前に、
    （ｉ）前記透明基板上に電界シールド電極を形成する工程と、
    （ｊ）前記電界シールド電極を覆うように絶縁層を形成する工程と、
    をさらに備え、
    前記工程（ｃ）において、前記複数の透明電極は前記絶縁層上に形成され、
    前記工程（ｄ）において、前記入力端子および前記出力端子は前記絶縁層上に形成され、
    前記電界シールド電極は、前記ＦＰＣ端子または前記出力端子と電気的に接続されていることを特徴とする、請求項２０に記載の表示装置の製造方法。
24. （ａ）表示パネルを準備する工程と、
    （ｂ）前記表示パネルと対向して視差バリアシャッタパネルを設ける工程と、
    を備え、
    前記工程（ｂ）は、
    （ｃ）第１透明基板上に、複数の透明電極を一定間隔で形成する工程と、
    （ｄ）前記第１透明基板上に、各前記透明電極に印加する電圧を制御する駆動ＩＣの入力端子および出力端子を形成する工程と、
    （ｅ）前記第１透明基板上に、前記駆動ＩＣの入力端子と電気的に接続されたＦＰＣ端子を形成する工程と、
    （ｆ）前記第１透明基板と対向する第２透明基板上に第２透明電極を形成する工程と、
    （ｇ）前記駆動ＩＣの入力端子、前記駆動ＩＣの出力端子、および前記ＦＰＣ端子のうちの少なくとも１つと、前記第２透明電極とを電気的に接続する工程と、
    （ｈ）前記工程（ｇ）で行った前記接続を切断し、前記第１透明基板および前記第２透明基板から前記視差バリアシャッタパネルを切り出す工程と、
    を含むことを特徴とする、表示装置の製造方法。