JP2019160858A - 固体撮像素子 - Google Patents

Abstract

【課題】単位画素内に設けられた電荷蓄積部を低背化して、光電変換部での集光効率を向上できるようにする。【解決手段】固体撮像素子は、半導体基板１０１に設けられた光電変換部１０２と、半導体基板１０１の上に設けられた層間絶縁膜２０３と、層間絶縁膜２０３における光電変換部１０２の上側部分に設けられ、光電変換部１０２に受光光を導入する導波路１０７と、導波路１０７の少なくとも側壁上に順次積層された下部電極１０９、容量膜１１０及び上部電極１１１を有する電荷蓄積部１０８と、層間絶縁膜の内部に設けられた複数の配線層１０４〜１０６とを備えている。下部電極１０９は、複数の配線層のうちの少なくとも一つの配線層と導波路１０７の側壁上で電気的に接続され、容量膜１１０及び上部電極１１１は、層間絶縁膜２０３における導波路１０７の上縁部に延伸している。【選択図】図１

Description

本開示は、固体撮像素子に関し、特に、単位画素に電荷蓄積部を有する固体撮像素子に関する。

近年、微弱光を検出する光検出器のひとつとして、アバランシェフォトダイオード（Avalanche Photodiode：ＡＰＤ）を利用したフォトン・カウント型の光検出器の開発が進んでいる。ＡＰＤは、所定の逆電圧を印加することにより、光電流が増倍するフォトダイオードである。ＡＰＤがガイガー増倍モードの場合は、１つのフォトンが光電変換を引き起こすと、アバランシェ降伏が生じ、出力される電流が急激に増大する。このため、アバランシェ降伏によって増倍した信号電荷を蓄積する電荷蓄積部が必要となる。

しかしながら、電荷蓄積部に十分に大きい容量値を確保するには、該電荷蓄積部の専有面積を大きくする必要があり、その結果、フォトダイオードの面積が小さくなるという問題が生じる。

そこで、特許文献１に示すように、フォトダイオード等の平面積を小さくすることなく、単位画素内に電荷蓄積部を設けられるように、光電変換部に光を導く導波路に電荷蓄積部を配設する技術が提案されている。

特開２０１３−２０７３２１号公報（図３０）

しかしながら、前記従来の固体撮像装置は、電荷蓄積部を構成する下部電極、容量膜及び上部電極が層間絶縁膜の表面上にまで形成されている。これにより、電荷蓄積部における層間絶縁膜上に形成された部分は、導波路の開口端から上方に突き出すことになるため、この突き出た部分だけ、電荷蓄積部が高くなる。その結果、光電変換部に光を導くための導波路も高く、すなわち深くなるため、光電変換部での集光効率が低くなるという問題がある。

本開示は、前記従来の問題を解決し、単位画素内に設けられた電荷蓄積部の上端の高さを低く、すなわち低背化して、光電変換部での集光効率を向上できるようにすることを目的とする。

前記の目的を達成するため、本開示は、単位画素内に設けられた電荷蓄積部において、その容量膜及び上部電極を層間絶縁膜上に設ける構成とする。

具体的に、本開示は、固体撮像素子を対象とし、次のような解決手段を講じた。

すなわち、本開示の一態様は、半導体基板と、半導体基板に設けられた光電変換部と、半導体基板の上に設けられた層間絶縁膜と、層間絶縁膜における光電変換部の上に設けられ、光電変換部に受光光を導入する導波路と、導波路の少なくとも側壁上に順次積層された下部電極、容量膜及び上部電極を有する電荷蓄積部と、層間絶縁膜の内部に設けられた複数の配線層とを備えている。下部電極は、複数の配線層のうちの少なくとも一つの配線層と導波路の側壁上で電気的に接続され、容量膜及び上部電極は、層間絶縁膜における前記導波路の上縁部に延伸している。

本開示によれば、単位画素内に設けられた電荷蓄積部の上端の高さを低背化して、光電変換部での集光効率を向上できるようにする。

図１は本開示の第１実施形態に係る固体撮像素子の単位画素を示す断面図である。 図２は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図３は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図４は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図５は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図６は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図７は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図８は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図９は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図１０は本開示の第１実施形態に係る固体撮像素子の製造方法の一工程を示す断面図である。 図１１は本開示の第１実施形態の一変形例に係る固体撮像素子の単位画素を示す断面図である。 図１２は本開示の第２実施形態に係る固体撮像素子の単位画素を示す平面図である。 図１３は図１２のXIII−XIII線における断面図である。

第１実施形態に係る撮像素子は、 半導体基板と、半導体基板に設けられた光電変換部と、半導体基板の上に設けられた層間絶縁膜と、層間絶縁膜における光電変換部の上に設けられ、光電変換部に受光光を導入する導波路と、導波路の少なくとも側壁上に順次積層された下部電極、容量膜及び上部電極を有する電荷蓄積部と、層間絶縁膜の内部に設けられた複数の配線層とを備えている。下部電極は、複数の配線層のうちの少なくとも一つの配線層と導波路の側壁上で電気的に接続され、容量膜及び上部電極は、層間絶縁膜における導波路の上縁部に延伸している。

これによれば、側壁上に順次積層された下部電極、容量膜及び上部電極を有する電荷蓄積部は、少なくとも導波路の側壁上に設けられており、容量膜及び上部電極は、層間絶縁膜における導波路の上縁部に延伸している。一方、下部電極は、複数の配線層のうちの少なくとも一つの配線層と導波路の側壁上で電気的に接続されている。このため、電荷蓄積部は、層間絶縁膜における導波路の上縁部において、容量膜及び上部電極のみの厚さとなるので、電荷蓄積部の上端の配線層の高さを低くすることができる。すなわち、低背化を実現することができるので、光電変換部での集光効率を向上することができる。また、導波路内に電荷蓄積部を設けることにより、レイアウトの微細化が可能となる。

第１実施形態において、下部電極は、複数の配線層のうちの下層の配線層と接続され、上部電極は、その上端部が層間絶縁膜の上面において複数の配線層のうちの最上層の配線層と接続されていてもよい。

これによれば、下部電極は複数の配線層のうちの下層の配線層と接続されているため、その上端部が層間絶縁膜の上面に設けられていなくても導通が可能となる。また、上部電極は、容量膜と共に層間絶縁膜の上縁部に延伸し且つその上端部が層間絶縁膜の上面において配線層の最上層の配線層と接続されているため、電荷蓄積部の必要な容量を確保することができる。

この場合に、上部電極における最上層の配線層上での厚さは、他の部分での厚さよりも大きくてもよい。

これによれば、電荷蓄積部における上部電極の配線との接続部は、高さを持つ構成要素が上部電極のみであるため、他の部分での厚さより大きくしても、低背化を損ねることがない。その上、この接続部の下方にフローティングディフュージョン部が設けられる構成の場合には、該フローティングディフュージョン部の遮光膜として機能する。

第１実施形態において、導波路の側壁上において、下部電極の厚さは、上部電極の厚さよりも大きくてもよい。

これによれば、下部電極は層間絶縁膜の上縁部に延伸しないため、側壁上部分で上部電極よりも厚くても低背化を実現することができる。従って、層間絶縁膜上で電荷蓄積部を高くすることなく、集光効率を向上させることが可能となる。

第１実施形態において、導波路は埋め込み絶縁膜により埋め込まれており、埋め込み絶縁膜は高屈折率絶縁膜であってもよい。

これによれば、導波路への集光効率をさらに向上することができる。

この場合に、高屈折率絶縁膜はシリコン窒化膜であってもよい。

これによれば、内部応力が高く、膜剥がれが生じやすいシリコン窒化膜であっても、低背化によって膜剥がれが生じにくくなる。

第１実施形態において、電荷蓄積部は、導波路の底部において半導体基板を露出する開口部を有していてもよい。

これによれば、電荷蓄積部に設けられた開口部の下側には光電変換部が位置しており、電極膜に金属を用いる場合には、電荷蓄積部における底部での入射光の反射がなくなるので、集光効率を上げることができる。

この場合に、電荷蓄積部における開口部側の端面は、上部電極と容量膜との間、及び容量膜と下部電極との間の少なくとも一方において段差部を形成していてもよい。

これによれば、電荷蓄積部の開口部側の端面において、上部電極と下部電極とが面一（つらいち）とはならず、ある程度の絶縁距離が確保されるので、上部電極と下部電極とのリークを防止することができる。

第１実施形態において、電荷蓄積部は、導波路の底部において下部電極を残して容量膜及び上部電極が除かれていてもよい。

この場合に、下部電極は透明電極であってもよい。

これによれば、下部電極を残す構成としても、集光効率は低下することがない。

第１実施形態において、半導体基板に設けられ、光電変換部により変換された電荷を蓄積するフローティングディフュージョン部をさらに備え、フローティングディフュージョン部は、上部電極における導波路の上縁部に延伸した部分の下側に配置されていてもよい。

これによれば、電荷蓄積部における導波路の側壁上又は層間絶縁膜上に設けられた上部電極における導波路の上縁部に延伸した部分の下側の領域にフローティングディフュージョン部を配置することにより、上部電極が遮蔽部として機能する。その結果、その結果、フローティングディフュージョン部が受光光による影響を受けにくくなるので、増幅トランジスタ等のトランジスタ特性を確保することができる。

この場合に、フローティングディフュージョン部は、平面視において、上部電極における導波路の上縁部に延伸した部分と重なるように設けられている。

以上により、本開示に係る固体撮像素子によると、導波路内に電荷蓄積部を設けることができるため、高容量化と省スペース化とが可能となる。

以下、本開示の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本開示、その適用物又はその用途を制限することを意図しない。また、各図面において、実質的に同一の構成に対しては同一の符号を付し、その説明を省略する。また、各構成部材の寸法比は便宜上に過ぎず、実寸比を表すものではない。

（第１実施形態）
本開示の第１実施形態について図面を参照しながら説明する。

図１は第１実施形態に係る固体撮像素子の一例を示している。ここでは、固体撮像素子１００における単位画素を示している。

図１に示すように、本実施形態に係る固体撮像素子１００は、例えばシリコン（Ｓｉ）からなる半導体基板１０１の内部、及び該半導体基板１０１の主面上に形成された画素を有している。半導体基板１０１の導電型は、ｐ型であってもｎ型であってもよい。また、半導体基板１０１の主面とは、光が入射される面、すなわち受光面をいう。

半導体基板１０１の上部には、フォトダイオードからなる光電変換部１０２と、該光電変換部によって生じた電荷（電子及び正孔）の一方を一時的に蓄積するフローティングディフュージョン（ＦＤ）部１０３が光電変換部１０２と間隔をおいて形成されている。

半導体基板１０１の主面上には、複数の層間絶縁膜２０１、２０２及び２０３と、それぞれの間に形成された複数の配線層１０４、１０５及び１０６とが形成されている。層間絶縁膜２０１、２０２、２０３には、例えば、酸化シリコン（ＳｉＯ_ｘ）を用いることができる。また、層間絶縁膜２０１と層間絶縁膜２０２との間には、ライナ層２０２ａが形成され、層間絶縁膜２０２と層間絶縁膜２０３との間には、ライナ層２０３ａが形成されている。ライナ層２０２ａ、２０３ａには、例えば、酸窒化シリコン（ＳｉＯＮ）又は炭窒化シリコン（ＳｉＣＮ）を用いることができる。

配線層１０４とその上の配線層１０５とは、仕様に応じて接続孔（以下、ビア：via）１０５ａにより電気的に接続されている。同様に、配線層１０５とその上の配線層１０６においても、ビア１０６ａによって電気的に接続されている。各配線層には、ビアを含め、例えば銅（Ｃｕ）を用いることができる。

半導体基板１０１における光電変換部１０２の上側部分には、該半導体基板１０１の主面を露出する導波路１０７が形成されている。導波路１０７の少なくとも側壁上には、光電変換部１０２によって変換された電荷を蓄積する電荷蓄積部１０８が形成されている。

電荷蓄積部１０８は、導波路１０７の側壁上に順次積層された下部電極１０９、容量膜１１０及び上部電極１１１を有している。下部電極１０９及び上部電極１１１には、例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）又はタンタル（Ｔａ）等を用いることができる。

容量膜１１０には、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ）、又は酸化ジルコニウム（ＺｒＯ）等の高誘電体膜（Ｈｉｇｈ−ｋ）を用いることができる。

本実施形態の特徴として、下部電極１０９は、複数の配線層のうちの下層の配線、例えば配線層１０４と接続されている。一方、上部電極１１１は、その上端部が層間絶縁膜２０４の上面において複数の配線層のうちの最上層の配線、例えば配線層１０６と接続されている。なお、下部電極１０９は、最下層の配線層１０４に代えて、例えば中層の配線層１０５と接続されていてもよい。

層間絶縁膜２０４、導波路１０７及び電荷蓄積部１０８は、埋め込み絶縁膜としての高屈折率絶縁膜１１２によって覆われている。ここで、高屈折率絶縁膜１１２には、例えば窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）又は炭窒化シリコン（ＳｉＣＮ）を用いることができる。なかでも、屈折率が高い窒化シリコン（ＳｉＮ）が好ましい。

以上のように、本実施形態に係る下部電極１０９は、最上層の配線層１０６とは接続されておらず、すなわち、最上層の層間絶縁膜２０４の上面には延伸されていない。これにより、電荷蓄積部１０８の層間絶縁膜２０４上での高さを小さくすることが可能となり、電荷蓄積部１０８の低背化を実現できる。

その上、下部電極１０９が最上層の配線層１０６と接続されない構成を採ることにより、従来は少なくとも４層構造の配線層を必要としたが、本実施形態においては３層構造の配線層１０４、１０５及び１０６での構成が可能となる。これにより、３層構造の配線層１０４、１０５及び１０６は、その高さを低くすることができる。このため、従来、複数の配線層の高さが高いことから、該複数の配線層に設けられた深い導波路１０７を埋め込む埋め込み絶縁膜には、熱熱膨張係数が相対的に大きいオルトケイ酸テトラエチル（Tetraethoxyl Orthosilicate：ＴＥＯＳ）膜を用いざるを得なかった。配線層の高さが高い場合に、埋め込み絶縁膜に高屈折率絶縁膜である窒化シリコン（ＳｉＮ）を用いると、導波路１０７を埋め込むのに必要なＳｉＮの膜厚が大きくなる。このため、半導体ウエハの外周部においてＳｉＮ膜の高ストレスに起因して膜剥がれが発生する。一方、ＴＥＯＳ膜は、膜剥がれは生じにくいものの、屈折率が小さいため集光効率は低く、光を導く導波路としての特性は著しく乏しい。

本実施形態においては、配線層自体の低背化を実現できることにより、導波路１０７を埋め込むためのＳｉＮ膜を、膜剥がれが生じる膜厚以下にまで薄膜化することが可能となる。これにより、本実施形態においては、導波路１０７の埋め込み絶縁膜としてＳｉＮ膜の適用が可能となる。すなわち、導波路１０７を埋め込む高屈折率絶縁膜１１２として、熱熱膨張係数が小さい窒化シリコンを用いることができる。従って、高屈折率でありながら、膜剥がれが生じ難い窒化シリコンを埋め込み絶縁膜に用いた導波路１０７により、集光効率を上げることができる。

また、図１に示すように、本実施形態に係る電荷蓄積部１０８には、導波路１０７の底部において、半導体基板１０１を露出する開口部１０８ａが設けられている。この開口部１０８ａにより、各電極１０９、１１１に金属を用いる場合には、電荷蓄積部１０８における導波路１０７の底部上部分での入射光の反射がなくなるので、集光効率をより高めることができる。

さらに、電荷蓄積部１０８における開口部１０８ａ側の端面は、上部電極１１１と容量膜１１０との間に段差部１１１ａが形成されている。この段差部１１１ａにより、電荷蓄積部１０８は、その開口部１０８ａ側の端面において、下部電極１０９と上部電極１１１とが面一とはならない。従って、下部電極１０９の端面と上部電極１１１の端面とに、ある程度の絶縁距離（沿面距離）が確保されるので、下部電極１０９と上部電極１１１とのリーク電流の発生を抑止することができる。なお、容量膜１１０と下部電極１０９との間にも段差部を形成してもよい。すなわち、容量膜１１０の端面が下部電極１０９及び上部電極１１１の各端面の少なくとも一方よりも多く突き出し、絶縁距離が長くなるように構成すればよい。

以下、半導体素子１００の各構成部材の寸法の一例を列挙する。

まず、半導体基板１０１の主面から最上層の層間絶縁膜２０４の上面までの高さは、０．７８μｍ程度である。導波路１０７における上端の開口幅、すなわち、層間絶縁膜２０４における上端の開口幅は、４．９μｍ程度である。導波路１０７の上端の開口長も４．９μｍ程度としてもよく、この場合の導波路１０７の上端の開口形状（平面形状）はほぼ正方形となる。

電荷蓄積部１０８を構成する下部電極１０９及び上部電極１１１の厚さは、電極材料に窒化チタン（ＴｉＮ）を用いる場合には、１０ｎｍ程度とすることができる。

なお、下部電極１０９の厚さは、電荷蓄積部１０８における集光効率を上げるには、４０ｎｍ以上であってもよい。これは、上部電極１１１に、窒化チタン（ＴｉＮ）を用いる場合には、窒化チタンの光の透過可能な厚さが４０ｎｍであるからである。これにより、導波路１０７における集光効率を上げることができる。

また、上部電極１１１の厚さは、層間絶縁膜２０４上で接続される配線層１０６との接続部分を除く領域、すなわち導波路１０７の側壁上及び容量膜１１０の上では、３０ｎｍ以下が好ましい。従って、上部電極１１１における導波路１０７の側壁上の厚さは、下部電極１０９における導波路１０７の側壁上の厚さよりも小さくてもよい。これにより、電荷蓄積部１０８の低背化を図ることができる。一方、上部電極１１１における配線層１０６との接続部分の厚さは、導波路１０７の側壁上及び容量膜１１０の上側部分の厚さよりも大きくてもよく、例えば、４０ｎｍ以上６０ｎｍ以下程度が好ましい。これにより、低背化とＦＤ部１０３に対する遮光機能とが供される。

容量膜１１０には、例えば、厚さが２５ｎｍ程度の窒化シリコン（ＳｉＮ）を用いることができる。容量膜１１０は、必要とする単位容量に合わせて、その膜厚は自由に設定可能である。

また、導波路１０７を埋め込む高屈折率絶縁膜１１２は、窒化シリコンを用いる場合は、最上層の層間絶縁膜２０４の上で、２．０μｍ以下が好ましい。これにより、高屈折率絶縁膜１１２の膜剥がれを抑制することができる。

（固体撮像素子の製造方法）
以下、第１実施形態に係る固体撮像素子の製造方法について図２〜図１０を参照しながら説明する。

まず、図２に示すように、シリコンからなる半導体基板１０１の主面側の上部の各画素に、イオン注入法により。光電変換部１０２及びフローティングディフュージョン（ＦＤ）部１０３をそれぞれ選択的に形成する。

続いて、光電変換部１０２及びＦＤ部１０３が形成された半導体基板１０１の主面上にデュアルダマシン（dual damascene）法により、Ｃｕ多層配線構造を形成する。デュアルダマシン法では、下層の配線層１０４を形成し、その後、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により、ライナ層２０２ａ及び上層の層間絶縁膜２０２を堆積する。続いて、リソグラフィ法により、配線溝（トレンチ）及びビアのパターニングを行う。その後、ドライエッチング法により、層間絶縁膜２０２の内部にトレンチとビアとを形成する。続いて、物理気相成長（Physical Vapor Deposition：ＰＶＤ）法により、トレンチ及びビアの内壁面にＣｕの拡散を抑制するバリア膜と、電解めっきの際に電流を流すためのＣｕシード層とを堆積する。その後、Ｃｕ電解めっき法により、トレンチ及びビアの中にＣｕ膜を埋め込む。さらに、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により、配線層上の表面の余剰なＣｕ膜とバリア膜とを除去して、配線層１０５ａを形成する。このプロセスを繰り返し実施することにより、所望の配線数を有する、デュアルダマシン法によるＣｕ多層配線構造を得る。

次に、図３において、リソグラフィ法により、層間絶縁膜２０３の上に、導波路形成用のレジスト（図示せず）を堆積し、堆積したレジスト膜をマスクとするドライエッチングを行う。これにより、下層の配線層１０４の側面が露出する導波路１０７が、層間絶縁膜２０１、２０２及び２０３に形成される。この場合のエッチングガスとしては、例えば弗化炭素（ＣＦ）系のガスを用いればよい。この後、アッシングを行なってレジスト膜を除去する。

次に、図４に示すように、ＰＶＤ法を用いて、導波路１０７の側壁及び底面を覆うように、電荷蓄積部１０８の下部電極形成膜１０９Ａを堆積する。ここでは、下部電極形成膜１０９Ａの形成材料として、窒化チタン（ＴｉＮ）を用いる。これにより、下部電極形成膜１０９Ａは、下層の配線層１０４と少なくとも２箇所で接続される。なお、下部電極形成膜１０９Ａの成膜には、ＣＶＤ法を用いてもよい。

次に、図５において、リソグラフィ法により、導波路１０７の側壁上にレジスト（図示せず）を堆積し、堆積したレジスト膜をマスクとするドライエッチングを行う。これにより、層間絶縁膜２０３の上面及び導波路１０７の底部上の下部電極形成膜１０９Ａが除去されて、導波路１０７の側壁と、底面の周縁部との上に、下部電極１０９が形成される。この際のエッチングガスには、例えば塩素（Ｃｌ₂）系のガスを用いればよい。この後、アッシングを行なってレジスト膜を除去する。

次に、図６に示すように、ＣＶＤ法を用いて、少なくとも導波路１０７の側壁及び底面を覆うように、電荷蓄積部１０８を構成する容量膜形成膜１１０Ａを堆積する。ここでは、容量膜形成膜１１０Ａに、窒化シリコン（ＳｉＮ）を用いる。

次に、図７において、リソグラフィ法により、層間絶縁膜２０３における導波路１０７の上縁部、導波路１０７の側壁及び該導波路１０７の底部の周縁部の上に跨がるようにレジスト（図示せず）を堆積する。その後、堆積したレジスト膜をマスクとするドライエッチングを行って、容量膜形成膜１１０Ａを、層間絶縁膜２０３上における導波路１０７の上縁部と、導波路１０７の側壁上と、導波路１０７の底部の周縁部の上に残すように除去する。すなわち、導波路１０７の内部では、容量膜形成膜１１０Ａを下部電極１０９と対向するように残すことにより、容量膜１１０が形成される。この際のエッチングガスには、例えば弗化炭素（ＣＦ）系のガスを用いればよい。この後、アッシングを行なってレジスト膜を除去する。

次に、図８に示すように、ＰＶＤ法を用いて、導波路１０５の側壁及び底面上を含む、層間絶縁膜２０３の上面を覆うように、上部電極形成膜１１１Ａを堆積する。なお、上部電極形成膜１１１Ａには、下部電極形成膜１０９Ａと同様に、窒化チタン（ＴｉＮ）を用いる。なお、上部電極形成膜１１１Ａの成膜には、ＣＶＤ法を用いてもよい。

次に、図９において、図７と同様に、リソグラフィ法により、層間絶縁膜２０３における導波路１０７の上縁部、導波路１０７の側壁及び該導波路１０７の底部の周縁部の上に跨がるようにレジスト（図示せず）を堆積する。本工程では、堆積したレジスト膜の層間絶縁膜２０３の上側部分に対して、上層の配線層１０６と少なくとも２箇所で接続するようにパターニングしている。その後、堆積したレジスト膜をマスクとするドライエッチングを行って、上部電極形成膜１１１Ａを、層間絶縁膜２０３上における導波路１０７の上縁部と、導波路１０７の側壁上と、導波路１０７の底部の周縁部の上に残すように除去する。これにより、上部電極形成膜１１１Ａから、電荷蓄積部１０８の上部電極１１１が形成される。このとき、電荷蓄積部１０８における開口部１０８ａ側の端面は、上部電極１１１と容量膜１１０との間に段差部１１１ａが形成される。この際のエッチングガスには、例えば塩素（Ｃｌ₂）系のガスを用いればよい。この後、アッシングを行なってレジスト膜を除去する。

ここでは、上部電極１１１は、最上層の配線層１０６と接続されることにより、導波路１０７の内部、すなわち、導波路１０７の側壁上に電荷蓄積部１０８が形成される。また、電荷蓄積部１０８の導波路１０７の底部には、半導体基板１０１を露出する開口部１０８ａが形成される。これにより、導波路１０７と電荷蓄積部１０８を画素内の同一の領域に形成することができるので、画素レイアウトの微細化が可能となる。また、導波路１０７への入射光は、電荷蓄積部１０８の各電極１０９、１１１によって反射されるため、光電変換部１０２の集光効率が向上する。その結果、混色及び迷光等の光学ノイズ成分を抑制することが可能となる。

次に、図１０に示すように、ＣＶＤ法を用いて、層間絶縁膜２０３の上に、導波路１０７が埋め込まれるように高屈折率絶縁膜１１２を堆積する。その後、ＣＭＰ法により、堆積した高屈折率絶縁膜１１２の表面を平坦化して、高屈折率絶縁膜１１２が埋め込まれた導波路１０７を形成する。

以上により、本実施形態に係る固体撮像素子１００を製造することができる。このような製造方法によると、下部電極１０９、容量膜１１０及び上部電極１１１を有する電荷蓄積部１０８は、導波路１０７の側壁上にのみ下部電極１０９が設けられる。一方、導波路１０７の側壁上から最上層の配線層１０６を有する層間絶縁膜２０３の上面にかけて容量膜１１０及び上部電極１１１が設けられる。これにより、電荷蓄積部１０８の下部電極１０９の膜厚分だけ電荷蓄積部１０８を低背化することができる。

その上、導波路１０７の底部には、電荷蓄積部１０８を除去した開口部１０８ａを有する構成としている。これにより、導波路１０７の内部の光をその底部で反射することなく導くことができる。

以上の電荷蓄積部１０８の低背化と、導波路１０７内の高屈折率絶縁膜（ＳｉＮ膜）１１２と、導波路１０７の底部に設けた開口部１０８ａにより、集光効率を大きく向上することができる。

なお、本実施形態においては、下層の配線層１０４に、銅（Ｃｕ）を用いたが、これに限られず、例えばタングステン（Ｗ）等の金属を用いることができる。

（第１実施形態の一変形例）
以下、第１実施形態の一変形例について図１１を参照しながら説明する。

図１１は第１実施形態に係る固体撮像素子の一例を示し、ここでは、固体撮像素子１００Ａにおける単位画素を示している。

図１１に示すように、本変形例に係る固体撮像素子１００Ａは、電荷蓄積部１０８を構成する下部電極１０９Ｂに透明電極を用いている。従って、導波路１０７の底部に開口部１０８ａを設ける必要はなく、下部電極１０９Ｂにおける導波路１０７の底部上部分には、底部１０９ｂが露出する。

ここで、下部電極１０９Ｂには、酸化インジウムスズ （Indium Tin Oxide：ＩＴＯ）又はアモルファス酸化物半導体であるＩｎ−Ｇａ−ＺｎＯ_４（いわゆるＩＧＺＯ）等を用いることができる。下部電極１０９Ｂの厚さは、例えば１０ｎｍ程度であってもよい。

また、上部電極１１１の厚さは、層間絶縁膜２０４上で接続される配線層１０６との接続部分を除く領域、すなわち導波路１０７の側壁上及び容量膜１１０の上では、例えば、４０ｎｍ以上６０ｎｍ以下程度が好ましい。このように、本変形例においては、下部電極１０９Ｂに透明電極を用いているため、上部電極１１１に窒化チタン（ＴｉＮ）を用いる場合には、光の透過可能な厚さが４０ｎｍであるので、該４０ｎｍよりも厚くすれば、集光効率を下げることなく、電荷蓄積部１０８の低背化を図ることができる。

一方、上部電極１１１における配線層１０６の上側部分の厚さも、例えば４０ｎｍ以上６０ｎｍ以下程度が好ましい。これにより、低背化とＦＤ部１０３に対する遮光効果を得ることができる。

また、本変形例においても、電荷蓄積部１０８の容量膜１１０と上部電極１１１との底部側の端面同士には段差部１１１ａが形成されていてもよい。これにより、下部電極１０９と上部電極１１１との間の電流リークを抑止することができる。

なお、他の変形例として、下部電極１０９に窒化チタン（ＴｉＮ）を用いる場合でも、下部電極１０９の厚さを４０ｎｍ未満に設定すれば、窒化チタン膜のままでも光を透過するので、下部電極１０９のみを導波路１０７の底部に残す構成を得ることができる。

（第２実施形態）
以下、本開示の第２実施形態について図面を参照しながら説明する。図１２及び図１３は第２実施形態に係る固体撮像素子の一例を示している。ここでは、固体撮像素子１００Ｂにおける単位画素を示している。

第２実施形態においては、半導体基板１０１に設けられるＦＤ部１０３を、上部電極１１１Ｂにおける上層の配線層１０６との接続部の下側部分に、平面視において互いに重なるように配置する場合に、上部電極１１１Ｂの厚さを最適化する。

すなわち、上部電極１１１Ｂの配線層１０６との接続部分の厚さは、例えば、４０ｎｍ以上６０ｎｍ以下程度が好ましい。これは、上部電極１１１Ｂに、窒化チタン（ＴｉＮ）を用いる場合には、上述したように、窒化チタンの光の透過可能な厚さが４０ｎｍであるからである。一方、上部電極１１１Ｂにおける導波路１０７の側壁上及び容量膜１１０の上側部分の厚さは、低背化のため３０ｎｍ以下が好ましい。

また、下部電極１０９における導波路１０７の側壁上部分の厚さは、３０ｎｍ以下が好ましい。これにより、電荷蓄積部１０８の低背化を図ることができる。

なお、第２実施形態においても、電荷蓄積部１０８の下部電極１０９に透明電極を用い、且つ、該透明電極における導波路１０７の底部上部分を残す構成とする変形例を適用することができる。

本開示は、単位画素に電荷蓄積部を有する固体撮像素子として利用することができ、特に受光感度を向上する方法として利用可能である。

１００、１００Ａ、１００Ｂ 固体撮像素子
１０１ 半導体基板
１０２ 光電変換層
１０３ フローティングディフュージョン（ＦＤ）部
１０４ 配線層（下層）
１０６ 配線層（上層）
１０７ 導波路
１０８ 電荷蓄積部
１０８ａ 開口部
１０９、１０９Ｂ 下部電極
１０９Ａ 下部電極形成膜
１１０ 容量膜
１１０Ａ 容量膜形成膜
１１１、１１１Ｂ 上部電極
１１１Ａ 上部電極形成膜
１１１ａ 段差部
１１２ 高屈折率絶縁膜（埋め込み絶縁膜）
２０３ 層間絶縁膜（上層）

Claims (12)

1. 半導体基板と、
   前記半導体基板に設けられた光電変換部と、
   前記半導体基板の上に設けられた層間絶縁膜と、
   前記層間絶縁膜における前記光電変換部の上に設けられ、前記光電変換部に受光光を導入する導波路と、
   前記導波路の少なくとも側壁上に順次積層された下部電極、容量膜及び上部電極を有する電荷蓄積部と、
   前記層間絶縁膜の内部に設けられた複数の配線層とを備え、
   前記下部電極は、前記複数の配線層のうちの少なくとも一つの配線層と前記導波路の側壁上で電気的に接続され、
   前記容量膜及び上部電極は、前記層間絶縁膜における前記導波路の上縁部に延伸している、固体撮像素子。
2. 請求項１に記載の固体撮像素子において、
   前記下部電極は、前記複数の配線層のうちの下層の配線層と接続され、
   前記上部電極は、その上端部が前記層間絶縁膜の上面において前記複数の配線層のうちの最上層の配線層と接続されている、固体撮像素子。
3. 請求項２に記載の固体撮像素子において、
   前記上部電極における前記最上層の配線層上での厚さは、他の部分での厚さよりも大きい、固体撮像素子。
4. 請求項１〜３のいずれか１項に記載の固体撮像素子において、
   前記導波路の側壁上において、前記下部電極の厚さは、前記上部電極の厚さよりも大きい、固体撮像素子。
5. 請求項１〜４のいずれか１項に記載の固体撮像素子において、
   前記導波路は埋め込み絶縁膜により埋め込まれており、
   前記埋め込み絶縁膜は高屈折率絶縁膜である、固体撮像素子。
6. 請求項５に記載の固体撮像素子において、
   前記高屈折率絶縁膜はシリコン窒化膜である、固体撮像素子。
7. 請求項１〜６のいずれか１項に記載の固体撮像素子において、
   前記電荷蓄積部は、前記導波路の底部において前記半導体基板を露出する開口部を有している、固体撮像素子。
8. 請求項７に記載の固体撮像素子において、
   前記電荷蓄積部における前記開口部側の端面は、前記上部電極と前記容量膜との間、及び前記容量膜と前記下部電極との間の少なくとも一方において段差部を形成している、固体撮像素子。
9. 請求項１〜６のいずれか１項に記載の固体撮像素子において、
   前記電荷蓄積部は、前記導波路の底部において、前記下部電極を残して前記容量膜及び上部電極が除かれている、固体撮像素子。
10. 請求項９に記載の固体撮像素子において、
    前記下部電極は、透明電極である、固体撮像素子。
11. 請求項１に記載の固体撮像素子において、
    前記半導体基板に設けられ、前記光電変換部により変換された電荷を蓄積するフローティングディフュージョン部をさらに備え、
    前記フローティングディフュージョン部は、前記上部電極における前記導波路の前記上縁部に延伸した部分の下側に配置されている、固体撮像素子。
12. 請求項１１に記載の固体撮像素子において、
    前記フローティングディフュージョン部は、平面視において、前記上部電極における前記導波路の前記上縁部に延伸した部分と重なっている、固体撮像素子。

Images