JP2019144525A - マイクロコンポーネントデバイスの大量配列方法およびシステム - Google Patents

マイクロコンポーネントデバイスの大量配列方法およびシステム Download PDF

Info

Publication number
JP2019144525A
JP2019144525A JP2018188895A JP2018188895A JP2019144525A JP 2019144525 A JP2019144525 A JP 2019144525A JP 2018188895 A JP2018188895 A JP 2018188895A JP 2018188895 A JP2018188895 A JP 2018188895A JP 2019144525 A JP2019144525 A JP 2019144525A
Authority
JP
Japan
Prior art keywords
microcomponent
devices
arranging
conductive wire
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018188895A
Other languages
English (en)
Other versions
JP6600060B2 (ja
Inventor
チェン、チェー
Chieh Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maven Optronics Co Ltd
Original Assignee
Maven Optronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maven Optronics Co Ltd filed Critical Maven Optronics Co Ltd
Publication of JP2019144525A publication Critical patent/JP2019144525A/ja
Application granted granted Critical
Publication of JP6600060B2 publication Critical patent/JP6600060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

【課題】複数のマイクロコンポーネントデバイスを配列するための方法およびシステムを提供する。【解決手段】マイクロコンポーネントデバイスが、第１および第２の方向に沿って、より大きいイニシャルギャップで、互いに離隔するように、マイクロコンポーネントデバイスをリキッドサスペンディングミディアムに浮かぶよう配置する工程、マイクロコンポーネントデバイスが、第１および第２の方向に沿って、より小さい特定のターゲットギャップで、互いに離隔するように、電磁場を用いて、浮遊するマイクロコンポーネントデバイスを互いに近づくよう動かす工程、および、ターゲットャップで並べられたマイクロコンポーネントデバイスをキャリア基板に移動する工程、である。【選択図】図１

Description

（関連出願の相互参照）
本願は、２０１７年１０月１３日出願の台湾特許出願第１０６１３５１１９号、および、２０１７年１０月１６日出願の中国特許出願第２０１７１０９７０４７６．１号の優先権およびその利益を主張するものであり、それら出願の全体を参照することにより、それらの開示事項を本開示に取り込む。
（技術分野）
本開示は、コンポーネントデバイスを配列するための方法およびシステムに関し、特に、多数のマイクロコンポーネントデバイスを配列するための方法およびシステムに関する。
数十年にわたって、発光ダイオード（ＬＥＤ）が開発されている。インジケータライト、照明光源、液晶ディスプレイ（ＬＣＤ）用バックライトモジュール、屋外大型ディスプレイパネルなどの従来のＬＥＤの用途に加えて、ＬＥＤの用途は、現在、微細ピッチの小型化されたＬＥＤ（マイクロＬＥＤ）ディスプレイデバイスに向かっている。すなわち、半導体リソグラフィープロセス技術を用いて、ＬＥＤチップのサイズをマイクロメートルレベル程度で製作することができる。例えば、マイクロＬＥＤのサイズは、ディスプレイデバイスのピクセルサイズと同じか又はそれよりも小さくすることができる。マイクロＬＥＤチップはアレイ状に並べられ（マイクロＬＥＤアレイ）、（他の回路部品と組み合わせた）駆動回路を有するアプリケーション回路基板に移動され、電気的に接続され、これによりディスプレイデバイスを形成する。ディスプレイデバイスの各ピクセルは、１つ以上のマイクロＬＥＤチップを含みうる。また、各ピクセルは、アクティブマトリクス（ＡＭ）薄膜トランジスタ（ＴＦＴ）のアレイ、または、パッシブマトリクス（ＰＭ）駆動集積回路（ＩＣ）により制御され、ディスプレイデバイスを構成する。複数のマイクロＬＥＤチップを含むディスプレイデバイスは、マイクロＬＥＤディスプレイデバイスと呼ばれる。
有機発光ダイオード（ＯＬＥＤ）と比較すると、マイクロＬＥＤチップは無機材料で構成されているため、環境からの水分や酸素の影響を受けにくく、寿命が長くなる。加えて、マイクロＬＥＤチップの発光スペクトルは、半値全幅（ＦＷＨＭ）がより狭いので、マイクロＬＥＤチップを含むディスプレイデバイスは、より高い色純度を有し、より広い色域に到達することができる。さらに、マイクロＬＥＤチップの電光変換効率は、類似のＯＬＥＤよりもはるかに高い。このため、マイクロＬＥＤチップは、小さいサイズの発光領域を使用して、高輝度ディスプレイデバイスを製造するために使用することができる。したがって、マイクロＬＥＤチップの発光領域が単一画素における全領域の小さい部分を占めていても、高精細コントラストのディスプレイデバイスを造るのに十分である。
また、ＯＬＥＤディスプレイデバイスの製造工程において、有機発光材料を用いて均一な薄膜を形成することは困難であり、いわゆるムラ効果を招来する。一方、マイクロＬＥＤチップは、製造後に、それらの電気的および光学的特性による予備検査がされうる。また、類似した電気的および光学的特性を有するマイクロＬＥＤチップが取り出され、同じディスプレイデバイス上で接合されうる。そのため、比較的類似した電気的および光学的特性を有するマイクロＬＥＤチップによって作られたディスプレイデバイスは、色ムラ効果を回避することができる。
しかし、マイクロＬＥＤディスプレイデバイスが上記の技術的利点を持っていたとしても、類似の電気的および光学的特性によって選別された多数のマイクロＬＥＤチップがディスプレイデバイスを製造するために使用される場合、いくつかの技術的課題が生じ、それは解決または改善されるべきである。たとえば、課題には、ディスプレイデバイスを形成するために、多数のマイクロＬＥＤチップをマイクロＬＥＤアレイに正確に配列する方法や、マイクロＬＥＤディスプレイデバイスを形成するために、駆動回路を有する回路基板にマイクロＬＥＤのアレイを移動して電気的に接続する方法などがある。特に、高解像度ディスプレイデバイスでは、１００万個以上のマイクロＬＥＤチップを配列・移動する必要があり、マイクロＬＥＤディスプレイの製造プロセスを困難にし、時間を消費させる。
そのため、マイクロＬＥＤチップ（または他のマイクロコンポーネントデバイス）を整然としたアレイに正確かつ効率的に配列し、および／または、マイクロＬＥＤチップのアレイをアプリケーション回路基板に移動する方法およびシステムが必要とされている。
本開示のいくつかの実施形態の１つの目的は、複数のマイクロコンポーネントデバイスを配列するための方法およびシステムを提供することにある。複数のマイクロコンポーネントデバイスは、正確かつ効率的にアレイに配列されうる。また、基板間でのマイクロコンポーネントデバイスの大量移動のような、後続の製造プロセスを可能とする。
上記目的を達成するために、本開示のいくつかの実施形態によるマイクロコンポーネントデバイスの配列方法は、以下の工程を含む。まず、複数のマイクロコンポーネントデバイスをリキッドサスペンディングミディアムの表面に浮かべるように配置する工程を含む。マイクロコンポーネントデバイスは、最初、第１の方向に沿って第１方向イニシャルギャップで離隔しており、第１の方向を横切る（ほぼ直交する）第２の方向に沿って第２方向イニシャルギャップで離隔している。また、電磁気力を利用することによりリキッドサスペンディングミディアムの表面に浮かんでいるマイクロコンポーネントデバイスを近接するよう動かす工程を含む。これにより、マイクロコンポーネントデバイスは、第１の方向に沿って第１方向ターゲットギャップを有し、第２の方向に沿って第２方向ターゲットギャップを有する。なお、第１方向ターゲットギャップおよび第２方向ターゲットギャップは、対応する第１方向イニシャルギャップおよび第２方向イニシャルギャップよりも小さい。そして、リキッドサスペンディングミディアムの表面に浮かんでいるマイクロコンポーネントデバイスをキャリア基板に移動する工程を含む。マイクロコンポーネントデバイスは、第１の方向に沿っては対応する第１方向ターゲットギャップの間隔で、また、第２の方向にそっては対応する第２方向ターゲットギャップの間隔で配列される。
上記目的を達成するために、本開示のいくつかの実施形態によるマイクロコンポーネントデバイスの配列方法は、以下の工程を含む。まず、複数のマイクロコンポーネントデバイスをリキッドサスペンディングミディアムの表面に浮かべるように配置する工程を含む。マイクロコンポーネントデバイスは、最初、イニシャル密度を有するイニシャルアレイで離隔されている。また、電磁気力を利用することによりリキッドサスペンディングミディアムの表面に浮かんでいるマイクロコンポーネントデバイスを近接するよう動かす工程を含む。これにより、マイクロコンポーネントデバイスが、イニシャル密度よりも高いターゲット密度をもつターゲットアレイで離隔する。そして、ターゲット密度を維持したまま、リキッドサスペンディングミディアムの表面に浮かんでいるマイクロコンポーネントデバイスをキャリア基板に移動する工程を含む。
上記目的を達成するために、本開示のいくつかの実施形態によるマイクロコンポーネントデバイスの配列システムは、リキッドサスペンディングミディアムを収容するリキッドチャンバを含むリキッドチャンバモジュールと、第１の方向に沿う複数の第１の導電ワイヤ、および、第２の方向に沿う複数の第２の導電ワイヤを含む導電性ワイヤアセンブリを含むマイクロコンポーネントデバイス配列モジュールと、を含む。第１および第２の導電ワイヤは、リキッドチャンバ内に配置される。また、第１の方向は、第２の方向を横切る（ほぼ直交する）。導電性ワイヤアセンブリは、２つの隣接し平行な第１の導電性ワイヤと、２つの隣接した平行な第２の導電性ワイヤとによって画定されるグリッドのアレイを画定する。
これにより、本開示のいくつかの実施形態によるマイクロコンポーネントデバイスを配列するための方法およびシステムは、少なくとも次の技術的利点を提供し得る。（１）少数のマイクロコンポーネントデバイスが順次移動されうる、ピックアンドプレース法と比較して、本開示のいくつかの実施形態によるマイクロコンポーネントデバイスの配列方法およびシステムを使った大量配列方法は、以下の工程により、マイクロコンポーネントデバイスのアレイを同時に並べることができる。その工程は、複数のマイクロコンポーネントデバイスを、同時に、リキッドサスペンディングミディアムの表面に浮かぶように配置する工程と、マイクロコンポーネントデバイスを、電磁気力を使って、互いに近接して近づくように動かす工程と、そして、効率的にかつ正確に、特定のターゲットピッチをもつマイクロコンポーネントデバイスのアレイを形成するために、多数のマイクロコンポーネントデバイスを、リキッドサスペンディングミディアムからキャリア基板に同時に移動する工程、である。（２）導電ワイヤの間に引力である磁力を発生させるために、導電性ワイヤアセンブリに電気エネルギを印加することによって、導電性ワイヤアセンブリの格子開口部は、サイズが小さくなり、マイクロコンポーネントデバイスをより近接するように動かすことができる。（３）マイクロコンポーネントデバイス間の第１方向ターゲットギャップおよび第２方向ターゲットギャップは、それぞれ第２の方向および第１の方向に沿う導電ワイヤのワイヤ径により正確に制御されうる。つまり、異なる方向に沿うマイクロコンポーネントデバイス間の対応するターゲットギャップを調整するために、異なるワイヤ径をもつ導電ワイヤが用いられうる。（４）キャリア基板は、組み込まれるか、統合された駆動回路を持つアプリケーション回路基板でありうる。マイクロコンポーネントデバイスの他の大量移動プロセスを省くために、マイクロコンポーネントデバイスの配列されたアレイは、リキッドサスペンディングミディアムからアプリケーション回路基板に、同時に、直接、大量移動されうる。
本開示のその他の態様および実施形態を考慮することもできる。前述の概要および以下の詳細な説明は、本開示を特定の実施形態に限定することを意味するものではなく、単に本開示のいくつかの実施形態を説明することを意味するものである。
図１は、本開示の実施形態による、複数のマイクロコンポーネントデバイスを整然としたアレイに配列する方法のプロセスステージを示すフローチャートである。 図２Ａは、図１に示されるような方法を用いて配列されうるマイクロコンポーネントデバイスの様々な構成の概略図である。 図２Ｂは、図１に示されるような方法を用いて配列されうるマイクロコンポーネントデバイスの様々な構成の概略図である。 図２Ｃは、図１に示されるような方法を用いて配列されうるマイクロコンポーネントデバイスの様々な構成の概略図である。 図２Ｄは、図１に示されるような方法を用いて配列されうるマイクロコンポーネントデバイスの様々な構成の概略図である。 図２Ｅは、図１に示されるような方法を用いて配列されうるマイクロコンポーネントデバイスの様々な構成の概略図である。 図３Ａは、マイクロコンポーネントデバイスの低密度アレイを配列するプロセスステージの概略図（上面図）であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図３Ｂは、マイクロコンポーネントデバイスの低密度アレイを配列するプロセスステージの概略図（側面図）であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図３Ｃは、マイクロコンポーネントデバイスの低密度アレイを配列するプロセスステージの概略図（正面図）であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図４Ａは、導電性ワイヤアセンブリを用意するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図４Ｂは、導電性ワイヤアセンブリを用意するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図４Ｃは、導電性ワイヤアセンブリを用意するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図５Ａは、マイクロコンポーネントデバイスを、リキッドサスペンディングミディアムの表面に浮かぶように配置するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図５Ｂは、マイクロコンポーネントデバイスを、リキッドサスペンディングミディアムの表面に浮かぶように配置するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図５Ｃは、マイクロコンポーネントデバイスを、リキッドサスペンディングミディアムの表面に浮かぶように配置するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図６Ａは、マイクロコンポーネントデバイスを、一つの方向に沿って近接するように動かすプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図６Ｂは、マイクロコンポーネントデバイスを、一つの方向に沿って近接するように動かすプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図６Ｃは、マイクロコンポーネントデバイスを、一つの方向に沿って近接するように動かすプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図６Ｄは、マイクロコンポーネントデバイスを、他の方向に沿って近接するように動かすプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図６Ｅは、マイクロコンポーネントデバイスを、他の方向に沿って近接するように動かすプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図７Ａは、マイクロコンポーネントデバイスを、キャリア基板上に移動するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図７Ｂは、マイクロコンポーネントデバイスを、キャリア基板上に移動するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図８Ａは、導電性ワイヤアセンブリを除去するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図８Ｂは、導電性ワイヤアセンブリを除去するプロセスステージを示す概略図であり、このプロセスステージは、図１に示されるようなマイクロコンポーネントデバイスの配列方法の一部でありうる。 図９Ａは、本開示の他の実施形態による、複数のマイクロコンポーネントデバイスを配列する方法のプロセスステージを示す概略図であり、この概略図は、マイクロコンポーネントデバイスを、低密度アレイとして配列するプロセスステージを示す。 図９Ｂは、本開示の他の実施形態による、複数のマイクロコンポーネントデバイスを配列する方法のプロセスステージを示す概略図であり、この概略図は、マイクロコンポーネントデバイスを、低密度アレイとして配列するプロセスステージを示す。 図９Ｃは、本開示の他の実施形態による、複数のマイクロコンポーネントデバイスを配列する方法のプロセスステージを示す概略図であり、この概略図は、マイクロコンポーネントデバイスを、低密度アレイとして配列するプロセスステージを示す。 図９Ｄは、本開示の他の実施形態による、複数のマイクロコンポーネントデバイスを配列する方法のプロセスステージを示す概略図であり、この概略図は、マイクロコンポーネントデバイスを、低密度アレイとして配列するプロセスステージを示す。 図１０は、本開示の実施形態によるマイクロコンポーネントデバイスの配列システムを示す概略図である。
以下の定義は、本開示のいくつかの実施形態に関して記載された技術的側面のいくつかに適用される。これらの定義は、本明細書の中でも、詳説されるかもしれない。
本明細書で使用されるように、単数の用語は、文脈上他に明確に指示されない限り、複数の指示対象を含んでいてもよい。したがって、例えば、単一の層への言及は、文脈が明らかに他のことを指示しない限り、複数の層を含みうる。
本明細書で使用されるように、用語「一組」は、１つ以上の構成要素の集合を指す。したがって、例えば、一組の層は、単一の層または複数の層を含みうる。一組の構成要素は、その組のメンバーと呼ぶこともできる。一組の構成要素は、同じものでも異なっていてもよい。場合によっては、一組の構成要素は、１つ以上の共通の特性を有していてもよい。
本明細書で使用されるように、用語「隣接」は、近接していることまたは隣接していることを指す。隣接する構成要素は、互いに、間隔をあけて配置されていてもよいし、実質的に、または、直接的に、接触していてもよい。場合によって、隣接する構成要素は、互いに、接続していてもよいし、一体的に形成されていてもよい。いくつかの実施形態の説明において、一方の構成要素の上に供される他方の構成要素とは、当該一方の構成要素が、当該他方の構成要素の上に直接存在する（物理的に直接接する）場合も、それらの構成要素の間に、１つ以上の介在構成要素が配置される場合も、含まれる。いくつかの実施形態の説明において、一方の構成要素の下に供される他方の構成要素とは、当該一方の構成要素が、当該他方の構成要素の下に直接存在する（物理的に直接接する）場合も、それらの構成要素の間に、１つ以上の介在構成要素とが配置される場合も、含まれる。
本明細書で使用されるように、用語「接続する」、「接続された」および「接続」は、操作可能な結合ないし連結を指す。接続された構成要素は、互いに、直接的に結合していてもよいし、他の構成要素を介在させるなどして、間接的に結合していてもよい。
本明細書で使用されるように、用語「約」、「実質的に（ほぼ）」および「実質的な」は、考慮すべき程度または限度を指す。ある状況、たとえば、本明細書に記載される製造方法について典型的な許容誤差レベルを説明するような状況、に関連して用いられる際に、それらの用語は、その状況が誤差なしに実現した場合、または、だいたい近い範囲で実現した場合、を意味しうる。たとえば、数値に関連して用いられる際には、それらの用語は、その数値の±１０％以下の変動範囲を含みうる。たとえば、±５％以下、±４％以下、±３％以下、±２％以下、±１％以下、±０．５％以下、±０．１％以下、または±０．０５％以下を含んでいる。たとえば、第１の数値が第２の数値の±１０％以下、たとえば±５％以下、±４％以下、±３％以下、±２％以下、±１％以下、±０．５％以下、±０．１％以下、または±０．０５％以下の変動範囲内にある場合、第１の数値は第２の数値と“実質的に（ほぼ）”同じであると見なすことができる。また、“実質的に（ほぼ）”透明とは、少なくとも７０％以上の光透過率を意味しうる。たとえば、可視光領域の少なくとも一部または全体にわたって、少なくとも７５％以上、８０％以上、８５％以上、または９０％以上の光透過率を意味している。また、“実質的に（ほぼ）”平坦とは、同一平面上に並べられた、２０μｍ以内の２つの表面を意味しうる。たとえば、同一平面上に並べられた、１０μｍ以内または５μｍ以内の表面段差を意味している。また、“実質的に（ほぼ）”平行とは、０°に対して角度誤差±１０°以内の範囲を意味し得る。たとえば、±５°、±４°、±３°、±２°、±１°、±０．５°、±０．１°、または±０．０５°以内の範囲を意味している。また、“実質的に（ほぼ）”直交とは、９０°に対して角度誤差±１０°以内の範囲を意味しうる。たとえば、±５°、±４°、±３°、±２°、±１°、±０．５°、±０．１°、または±０．０５°以内の範囲を意味している。
図１には、本開示の実施形態が示されており、マイクロコンポーネントデバイスの配列方法（以下、配列方法と呼ばれる）Ｓ１００が示されている。この方法は、以下のプロセスステージを含む。プロセスステージＳ１０１は、第１および第２の方向に沿ってより大きなイニシャルギャップを有する、低精度のマイクロコンポーネントデバイスのアレイを形成する工程である。プロセスステージＳ１０３は、導電性ワイヤアセンブリを準備する工程である。プロセスステージＳ１０５は、マイクロコンポーネントデバイスを、リキッドサスペンディングミディアムの表面に浮くように、配置する工程である。プロセスステージＳ１０７は、第１および第２の方向に沿ってより小さなターゲットギャップを有する、高精度のマイクロコンポーネントデバイスのアレイを形成する工程である。プロセスステージＳ１０９は、結果として並べられたマイクロコンポーネントデバイスのアレイをキャリア基板上に移動する工程である。そして、プロセスステージＳ１１１は、導電性ワイヤアセンブリを取り除く工程である。これらによって、配列方法Ｓ１００は、迅速で簡便で、かつ正確に、複数のマイクロコンポーネントデバイス１０（図２Ａに示すような）を整然としたアレイに配列するために、用いられうる。
配列方法Ｓ１００を用いて配列されたアレイを構成するマイクロコンポーネントデバイス１０は、無線周波数コンポーネント、マイクロエレクトロメカニカルコンポーネント、ＬＥＤチップ、またはＬＥＤパッケージなどの、ミクロンサイズの部品を含んでいてもよい。図２Ａおよび図２Ｂに示されるように、１つの実施形態では、各マイクロコンポーネントデバイス１０は、ＬＥＤチップ１１であり得る。ＬＥＤチップ１１は、特定の波長の光（有色）を発する、フリップチップ型のＬＥＤチップであり得る。たとえば、ＬＥＤチップ１１は、青色光を発する青色ＬＥＤチップ、赤色光を発する赤色ＬＥＤチップ、または緑色光を発する緑色ＬＥＤチップ、であってよい。加えて、隣接するＬＥＤチップ１１により発せられる光は、同じ波長でも異なる波長でもよい。
構造的には、ＬＥＤチップ１１は、上面１１１、下面１１２、端面１１３、および、一組の電極１１４を含む。上面１１１および下面１１２は、ほぼ平行であり、対向配置される。そして、端面１１３は、上面１１１および下面１１２の間に形成され、それらの周縁とつながっている。すなわち、端面１１３は、上面１１１および下面１１２の縁辺に沿って形成される。一組の電極１１４は、下面１１２に接して、または、近接して配置され、２つよりも多い電極を有し得る。一組の電極１１４がそこに配置されるので、下面１１２は、電極面とも呼ばれる。すなわち、電極面は、一組の電極１１４の下面を意味しない。
一般に、ＬＥＤチップ１１の体積質量密度（体積に対する質量の比率）は、液体のそれよりも高い。そのため、マイクロコンポーネントデバイス１０が浮遊できるリキッドサスペンディングミディアムの選択は、考慮されるべきである。そのため、図２Ｃに示されるような他の実施形態では、マイクロコンポーネントデバイス１０は、その全体の質量密度を減らすため、ＬＥＤチップ１１およびより低い質量密度をもつ補助構造体１２を含む。具体的には、補助構造物１２は、ＬＥＤチップ１１の上面１１１上に配置され、および／または、ＬＥＤチップ１１の端面１１３に沿って配置される。さらに、補助構造体１２の質量密度は、ＬＥＤチップ１１の質量密度よりも小さいことが要求される。補助構造体１２は、その質量密度がＬＥＤチップ１１の材料のそれよりも極めて小さくなる、たとえば少なくとも約１．５倍、約２倍、または約３倍小さくなるように、有機ポリマー材料、たとえば、エンカプスラントパッケージング材料またはフォトレジスト材料から構成されうる。たとえば、補助構造体１２の質量密度は、約１ｇ／ｃｍ３であり、ＬＥＤチップ１１の材料（サファイアや窒化ガリウムなど）の質量密度は、約４〜６ｇ／ｃｍ３である。
したがって、ある薄さ（または幅）および体積の補助構造体１２を提供することにより、全体のマイクロコンポーネントデバイス１０の質量密度は、極端に低減されうる。そして、マイクロコンポーネントデバイス１０を浮遊させることができるリキッドサスペンディングミディアムについて、より多くの選択が利用可能となる。補助構造体１２の厚み（および体積）を増やすほど、マイクロコンポーネントデバイス１０の全体の質量密度は小さくなる。そのため、補助構造体１２の所望の厚みは、所望のマイクロコンポーネントデバイス１０の全体の質量密度を規定するための、設計パラメータとなる。
補助構造体１２は、ウェハレベルスプレー法、スピンコート法、または、ＬＥＤチップ１１の上面１１１上に有機ポリマー材料を印刷する方法により、複数のＬＥＤチップ１１に単一化される前のＬＥＤウェハ上に直接形成されうる。このため、補助構造体１２と一緒になった、単一化されたＬＥＤチップ１１を形成し、所望のマイクロコンポーネントデバイス１０を形成するために、ダイシング工程が行われる。
図２Ｄには、他の実施形態が示されており、マイクロコンポーネントデバイス１０は、ＬＥＤチップ１１に似ているが、サファイアのようなエピタキシャル基板が省かれた薄膜ＬＥＤチップ１１´であり得る。つまり、ＬＥＤチップ１１´の厚みは、フリップチップＬＥＤチップよりも薄い。図２Ｅに示されているような他の実施形態では、マイクロコンポーネントデバイス１０が、薄膜ＬＥＤチップ１１´と、その上に配置される補助構造体１２と、を含む。補助構造体１２は、マイクロコンポーネントデバイス１０の全体の質量密度を調整し、小さくする働きをする。
配列方法Ｓ１００は、上述の列挙されたデバイスを含むマイクロコンポーネントデバイス１０の様々な例示的実施形態を配列するために使用され得る。配列方法Ｓ１００は、上記の例示的な実施形態以外の、他のマイクロコンポーネントデバイスを配置するために使用され得ることが理解されるであろう。次の説明では、各プロセスステージの技術的詳細がさらに詳しく説明される。本開示のいくつかの実施形態による大量配列技術を実施する前に、比較的類似する電気的および光学的特性を有するマイクロコンポーネントデバイス１０が、最初に検査および仕分けされてもよい。
図３Ａ〜図３Ｃに示されるように、最初に、マイクロコンポーネントデバイス１０のイニシャル密度を有する低精度（または低密度）のイニシャルアレイに複数のマイクロコンポーネントデバイス１０を配列するために、プロセスステージＳ１０１（図１に示される）が実行される。具体的には、マイクロコンポーネントデバイス１０は、仮キャリア基板２０上に配置される。たとえば、マイクロコンポーネントデバイス１０は、仮キャリア基板２０に接着または吸着されうる。吸着による場合、仮キャリア基板２０は、マイクロコンポーネントデバイス１０を接着する吸引力をつくり出す負圧源（たとえば真空ポンプ）に接続された複数の吸引孔（不図示）を有し得る。仮キャリア基板２０上において、マイクロコンポーネントデバイス１０は、第１の方向Ｄ１に沿っては第１方向イニシャルギャップＧ１で、第２の方向Ｄ２に沿っては第２方向イニシャルギャップＧ２で、互いに離隔している。第１および第２の方向Ｄ１，Ｄ２は、水平方向であり、互いに交差しており（たとえばほぼ直交に）、マイクロコンポーネントデバイス１０の厚み（垂直）方向に対してほぼ直交する。イニシャルギャップＧ１，Ｇ２は、実質的に同じか、または、異なっていてもよい。
第１方向イニシャルギャップＧ１および第２イニシャルギャップＧ２は、マイクロコンポーネントデバイス１０の最終的な配列に要求される、第１および第２の方向に沿うターゲットギャップ（後述される第１方向ターゲットギャップＧ１´および第２方向ターゲットギャップＧ２´）の数倍、たとえば約２倍、約５倍、または約１０倍であってよい。そのため、第１方向イニシャルギャップＧ１および第２方向イニシャルギャップＧ２で形成されるコンポーネントデバイス１０のアレイは、より低いアレイ密度を有する。加えて、マイクロコンポーネントデバイス１０が配列されるとき、マイクロコンポーネントデバイス１０間のイニシャルギャップＧ１，Ｇ２を正確に制御する必要はない。すなわち、イニシャルギャップＧ１，Ｇ２は、第１および第２の方向Ｄ１，Ｄ２に沿うマイクロコンポーネントデバイス１０間のより大きい精度範囲を許容する。さらに、この低精度アレイにとって、マイクロコンポーネントデバイス１０の方位角に対する厳しい基準はない。このため、マイクロコンポーネントデバイス１０は、迅速かつ低コストで（高精度な装置を使わずに済む）、仮キャリア基板２０上に配列されうる。
マイクロコンポーネントデバイス１０は、たとえばピックアンドプレース法では、仮キャリア基板２０上に１つずつ配置されうる。あるいは、マイクロコンポーネントデバイス１０を、ブルーテープのような接着フィルム上に配置し、接着フィルムを適度に引き延ばして、第１方向イニシャルギャップＧ１および第２方向イニシャルギャップＧ２をもつ、マイクロコンポーネントデバイス１０の低密度アレイを形成する。次に、マイクロコンポーネントデバイス１０の低密度アレイを、仮キャリア基板２０に一括して移動しうる。
図４Ａ〜図４Ｃに示されるように、マイクロコンポーネントデバイス１０を囲う、導電性ワイヤアセンブリ３０を供給するために、プロセスステージＳ１０３（図１に示される）が続行される。具体的には、導電性ワイヤアセンブリ３０は、複数の第１の導電ワイヤ３１および複数の第２の導電ワイヤ３２を含む。第１の導電ワイヤ３１は第１の方向Ｄ１に沿ってほぼ平行に延伸し、第２の導電ワイヤ３２は第２の方向に沿ってほぼ平行に延伸する。すなわち、第１の導電ワイヤ３１は第２の方向Ｄ２に離れてほぼ平行に並び、第２の導電ワイヤ３２は第１の方向Ｄ１に離れてほぼ平行に並ぶ。加えて、第１の導電ワイヤ３１は第２の導電ワイヤ３２の上方または下方に位置していてもよいし、第２の導電ワイヤ３２と絡み合っていてもよい。第１および第２の導電ワイヤ３１，３２は、引っ張られていない状態で配置されうる。そのため、引力又は斥力により自由に動くことができる。
第１の導電ワイヤ３１と第２の導電ワイヤ３２とを交互に配列することにより、導電性ワイヤアセンブリ３０は、複数のグリッド（格子開口部）３３を画定しうる。各グリッド３３は、２つの隣接しほぼ平行な第１の導電ワイヤ３１と、２つの隣接しほぼ平行な第２の導電ワイヤ３２により画定・構成される。第１および第２の方向Ｄ１，Ｄ２に沿うグリッド３３の寸法は、それぞれｒ２、ｒ１である。それらは、上述のマイクロコンポーネントデバイス１０の間の、第１方向イニシャルギャップＧ１および第２方向イニシャルギャップＧ２であってもよい。ｒ２およびｒ１は、ほぼ同じでも、異なっていてもよい。
第１の導電ワイヤ３１および第２の導電ワイヤ３２は、マイクロコンポーネントデバイス１０がそれぞれグリッド３３の各々に収まるように、マイクロコンポーネントデバイス１０を囲む。つまり、マイクロコンポーネントデバイス１０各々の端面１１３は、一対の第１の導電ワイヤ３１と一対の第２の導電ワイヤ３２とに近接する。
第１および第２の導電ワイヤ３１，３２は、互いに引き寄せられる磁力を発生させるために通電されうる。そのため、第１および第２の導電ワイヤ３１，３２各々は、より強力な磁場を発生させるために、高い導電性を有するコア（たとえば、金、銅、アルミニウムなどの金属、または、超電導材料）を含むことが望ましい。加えて、第１および第２の導電ワイヤ３１，３２各々は、それらの間の電気的短絡を避けるために、コアを覆う絶縁コーティングをさらに含む。
一方、第１および第２の導電ワイヤ３１，３２のワイヤ径は、マイクロコンポーネントデバイス１０の最終的な配列に求められる第２方向ターゲットギャップＧ２´および第１方向ターゲットギャップＧ１´に対応する。１９２０×１０８０の解像度の５．５インチのディスプレイを例に挙げると、サブピクセルサイズは約６３．４μｍ×約２１．１μｍであり、マイクロコンポーネントデバイス１０間のターゲットギャップは、約０．０１ｍｍ〜約０．０２ｍｍ（約１０μｍ〜約２０μｍ）程度の小ささである。そのため、第１および第２の導電ワイヤ３１，３２は、約０．０１ｍｍ〜０．０２ｍｍのワイヤ径を有するものから選択されうる。μｍのワイヤ径を有する導電ワイヤは、たとえば、これらに限られないが、ＧｏｏｄＦｅｌｌｏｗ（登録商標）またはＳＷＩＣＯＦＩＬ（登録商標）の商標のもとで利用可能な、導電性ファイバー製造企業から入手されうる。または、プロトルージョンまたはマイクロマシーニング法を使って作製してもよい。加えて、第１および第２の導電ワイヤ３１，３２は、異なるワイヤ径のものが選択されてもよく、そのため、マイクロコンポーネントデバイス１０が第１および第２の方向に異なるピッチを有していてもよい。
第１および第２の導電ワイヤ３１，３２各々の両端は、電源３４（図１０に示される）に電気的に接続されうる。電源３４は、第１および第２の導電ワイヤ３１，３２を通して、所定の直流電流（アンペア）を供給でき、磁場を発生させる。具体的には、第１および第２の導電ワイヤ３１，３２のワイヤ径は、それらが持ちこたえることができる最大の直流電流、したがって発生する磁場を決定する。技術的詳細は、さらに、図６Ａ〜図６Ｄで詳説されるであろう。
図５Ａ〜図５Ｃに示すように、マイクロコンポーネントデバイス１０を、リキッドサスペンディングミディアム４０Ｆの表面に浮かぶよう配置するために、プロセスステージＳ１０５（図１に示される）が実施される。具体的には、マイクロコンポーネントデバイス１０および仮キャリア基板２０が、リキッドチャンバ４０（図１０に示すような）のような容器内に置かれる。そして、仮キャリア基板２０を覆い（たとえば仮キャリア基板２０が全体的にリキッドサスペンディングミディアム４０Ｆに浸る）、マイクロコンポーネントデバイス１０のＬＥＤチップ１１の端面１１３に接するように、リキッドサスペンディングミディアム４０Ｆが、リキッドチャンバ４０に注入される。リキッドサスペンディングミディアム４０Ｆは、マイクロコンポーネントデバイス１０の上面１１１を覆ってもよい。リキッドサスペンディングミディアム４０Ｆが仮キャリア基板２０を覆い、少なくともＬＥＤチップ１１の端面１１３に接した後、リキッドサスペンディングミディアム４０Ｆの注入がとめられる。このとき、第１および第２の導電ワイヤ３１，３２は、リキッドサスペンディングミディアム４０Ｆに覆われていてもよい。
次に、マイクロコンポーネントデバイス１０は、仮キャリア基板２０から外され、リキッドサスペンディングミディアム４０Ｆに浮かべられる。つまり、マイクロコンポーネントデバイス１０は、接着または吸着により、仮キャリア基板２０に仮止めされている。接着法が用いられる場合、加熱または紫外線照射により、不活性化されうる。吸着法が用いられる場合、負圧源の作用を止めることにより切り離されて、吸着が開放される。そのため、マイクロコンポーネントデバイス１０は、仮キャリア基板２０に拘束されず、自由に移動する。このとき、リキッドサスペンディングミディアム４０Ｆの質量密度は、マイクロコンポーネントデバイス１０の全体の質量密度よりも高いため、リキッドサスペンディングミディアム４０Ｆは、マイクロコンポーネントデバイス１０を、仮キャリア基板２０から切り離し、リキッドサスペンディングミディアム４０Ｆに浮遊させる浮力を提供する。浮遊するマイクロコンポーネントデバイス１０は、完全に、リキッドサスペンディングミディアム４０Ｆに浸されうる。または、部分的に、リキッドサスペンディングミディアム４０Ｆから露出されうる。マイクロコンポーネントデバイス１０が仮キャリア基板２０から切り離されたあと、仮キャリア基板２０は取り除かれる。または、リキッドサスペンディングミディアム４０Ｆ中に置かれたままであってもよい。第１および第２の導電ワイヤ３１，３２は、垂直方向の高さが、導電性ワイヤアセンブリ３０の機構によって調整されうるか、または、浮遊するコンポーネントデバイス１０に対してほぼ同じ高さになるように、リキッドサスペンディングミディアム４０Ｆ内に浮遊されうる。
より高い質量密度を有するリキッドサスペンディングミディアム４０Ｆは、たとえば、これらに限られないが、３Ｍ（登録商標）から入手可能な、Ｆｌｕｏｒｉｎｅｒｔ（約１．８５ｇ／ｃｍ３の質量密度）という商標で利用可能な電気化学液、ブロモホルム（ＣＨＢｒ３，約２．８８９ｇ／ｃｍ３の質量密度）、ジヨードメタン（ＣＨ２Ｉ２，約３．３２５ｇ／ｃｍ３の質量密度）、またはヨードホルム（ＣＨＩ３，約４．００８ｇ／ｃｍ３の質量密度）、から選択されうる。
リキッドサスペンディングミディアム４０Ｆの浮力により、マイクロコンポーネントデバイス１０が垂直方向にわずかに上昇するため、マイクロコンポーネントデバイス１０は、横方向の力を受けると、自由に水平に移動することができる。なお、浮力により、マイクロコンポーネントデバイス１０が第１および第２の方向Ｄ１，Ｄ２を大きく横切ることはないであろう。したがって、浮遊するマイクロコンポーネントデバイス１０は、アレイ形状における第１方向イニシャルギャップＧ１および第２方向イニシャルギャップＧ２を保ちつつ、なお相互に離隔させることができる。加えて、リキッドサスペンディングミディアム４０Ｆの質量密度は、マイクロコンポーネントデバイス１０の質量密度よりもやや高い（たとえば、約１．５倍，約１．４倍，または約１．３倍高い）ことが望ましい。これにより、マイクロコンポーネントデバイス１０は、緩やかに上昇し、仮キャリア基板２０から離れて、マイクロコンポーネントデバイス１０の上昇運動中におけるリキッドサスペンディングミディアム４０Ｆの変動を低減する。さらに、個々のマイクロコンポーネントデバイス１０が上面１１１に配置される補助構造体１２を含む場合、補助構造体１２の質量密度がＬＥＤチップ１１の質量密度よりも小さいことが要求されるので、上昇運動中、補助構造体１２は上を向き続ける傾向になり、また、ＬＥＤチップ１１の一組の電極１１４は下を向き続ける傾向になり、リキッドサスペンディングミディアム４０Ｆにおいて安定状態を形成する。
本実施形態では、マイクロコンポーネントデバイス１０が導電性ワイヤアセンブリ３０のグリッド３３内に配置された後に、リキッドサスペンディングミディアム４０Ｆが注入され、マイクロコンポーネントデバイス１０を浮かべる。他の実施形態では、最初に、リキッドサスペンディングミディアム４０Ｆが注入され、マイクロコンポーネントデバイス１０を浮かべ、そして、導電性ワイヤアセンブリ３０が、マイクロコンポーネントデバイス１０を囲うように供給される。したがって、プロセスステージＳ１０３，Ｓ１０５の順番は、入れ替わってもよい。
図６Ａ〜図６Ｅに示されるように、導電性ワイヤアセンブリ３０に電磁力を発生させ、プロセスステージＳ１０７（図１に示される）を実行し、浮遊するマイクロコンポーネントデバイス１０がより近づくように動かして、マイクロコンポーネントデバイス１０のより高いターゲット密度を有する高精度（高密度）ターゲットアレイを形成する。具体的には、図６Ａ〜図６Ｃに示すように、直流電流Ｉ１が第１の方向Ｄ１に沿う第１の導電ワイヤ３１に印加され、第１の導電ワイヤ３１各々に磁場を発生する。第１の導電ワイヤ３１各々の直流電流Ｉ１は、ほぼ同じ方向であり、そのため発生する磁場もほぼ同じ方向である。アンペアの力の法則により、第１の導電ワイヤ３１は相互に引き寄せられて、第２の方向Ｄ２に沿ってより近づくように動かされる。結果として、グリッド３３のサイズｒ１も小さくなる。このように、第１の導電ワイヤ３１は、マイクロコンポーネントデバイス１０が第２の方向Ｄ２に沿ってより近づくように、その端面１１３にあたってマイクロコンポーネントデバイス１０を動かす。
図６Ｄおよび図６Ｅに示すように、直流電流Ｉ２が第２の方向Ｄ２に沿う第２の導電ワイヤ３２に印加され、他の磁場を発生する。そして、第２の導電ワイヤ３２は第１の方向Ｄ１に沿って相互に引き寄せあう。そのため、第２の導電ワイヤ３２は、第１の方向に沿って近づき、グリッド３３のサイズｒ２も小さくなる。このように、第２の導電ワイヤ３２は、マイクロコンポーネントデバイス１０を第１の方向Ｄ１に沿って近づける。第２の導電ワイヤ３２に流される直流電流は、第１の導電ワイヤ３１に流される直流電流と同時にまたは順番に印加されてよい。
たとえば、直流電流Ｉ１，Ｉ２を第１および第２の導電ワイヤ３１，３２に印加することにより、マイクロコンポーネントデバイス１０は電磁引力により第２および第１の方向Ｄ２，Ｄ１に沿って動かされる。グリッド３３のサイズの縮小により、高密度のアレイが形成され、第１方向ターゲットギャップＧ１´および第２方向ターゲットギャップＧ２´で配列される。第１方向ターゲットギャップＧ１´および第２方向ターゲットギャップＧ２´は、対応する第１方向イニシャルギャップＧ１および第２方向イニシャルギャップＧ２よりも小さい。さらに、第１方向ターゲットギャップＧ１´は、第２の導電ワイヤ３２のワイヤ径に対応し、第２方向ターゲットギャップＧ２´は、第１の導電ワイヤ３１のワイヤ径に対応する。第１および第２の導電ワイヤ３１，３２は、ほぼ同じワイヤ径でも異なるワイヤ径でもよい。サイズ縮小後の第１および第２の導電ワイヤ３１，３２により画定されるグリッド３３のサイズは、個々のマイクロコンポーネントデバイス１０の上面１１１のサイズとほぼ同じでも、それよりも少し大きくてもよい。第１の導電ワイヤ３１が第２の導電ワイヤ３２とほぼ直交しているので、高精度アレイとして形成されるマイクロコンポーネントデバイス１０の方向は、±１０°以内、±５°以内、±１°以内、に制御されうる。
アンペアの力の法則，Ｆ／ΔＬ＝μ０Ｉ１Ｉ２／２πｒ，に従って、２本の、隣接し、平行な通電ワイヤ（たとえば第１の導電ワイヤ３１または第２の導電ワイヤ３２）により発生した電磁気力Ｆは算出されうる。ここで、Ｉ１およびＩ２は２本の平行な通電ワイヤの直流電流であり、ΔＬは通電ワイヤの長さであり、ｒは２本の通電ワイヤ間の距離であり、μ０は真空の透磁率である。
第１および第２の導電ワイヤ３１，３２により発生した電磁気力Ｆ１，Ｆ２は、１９２０×１０８０の解像度をもつ５．５インチのディスプレイサイズを例にすると、以下のように説明されうる。
図４Ａに示すように、浮遊するマイクロコンポーネントデバイス１０は、まず、第１方向イニシャルギャップＧ１および第２方向イニシャルギャップＧ２をもつ低密度アレイ（約１５１．１ｍｍ×約２６８．７ｍｍのアレイサイズを有する）として配列される。隣接する第１の導電ワイヤ３１の間のセンター距離ｒ２、および、隣接する第２の導電ワイヤ３２の間のセンター距離ｒ１は、約１３９μｍに設定される。銅からなる第１および第２の導電ワイヤ３１，３２のワイヤ径は、約２０．３μｍに選択される。このため、ワイヤ径約２０μｍをもつ第１および第２の導電ワイヤ３１，３２は、約４６０ｍＡの焼損電流を有する。図６Ｄに示すように、直流電流Ｉ１，Ｉ２は、焼損電流を超えない約３５０ｍＡに設定される。そして、マイクロコンポーネントデバイス１０は、より近づくように動かされて、第１方向ターゲットギャップＧ１´および第２方向ターゲットギャップＧ２´をもつ、高いアレイ密度に配列される。この配列されたアレイは、約６８．５ｍｍ×約１２１．８ｍｍのアレイサイズを有する。そして、センター距離ｒ１，ｒ２は、約１３９μｍから約６３μｍへと小さくなる。
上の値は、表１にまとめられる。アンペアの法則に従うと、第１の導電ワイヤ３１の電磁気力Ｆ１は約０．００２７ｇであり、第２の導電ワイヤ３２の電磁気力Ｆ２は約０．００４８ｇである。
電磁気力Ｆ１は、導電ワイヤ３１の、第１ワイヤと隣接する第２ワイヤとの間、第１ワイヤと第３ワイヤとの間、第１ワイヤと第４ワイヤとの間等に生じる。そのため、表２に示すように、電磁気力が第１の導電ワイヤ３１の１００本の通電ワイヤによって生じるとき、総積算電磁気力Ｆ１は、第１の導電ワイヤ３１の隣接する２本のワイヤの間に発生する電磁気力の５．１９倍となる。つまり、総積算電磁気力Ｆ１は、約０．０１４１ｇとなる。同様に、電磁気力が第２の導電ワイヤ３２の１００本の通電ワイヤによって生じるとき、総積算電磁気力Ｆ２は、第２の導電ワイヤ３２の隣接する２本のワイヤの間に発生する電磁気力の５．１９倍となる。つまり、総積算電磁気力Ｆ２は、約０．０２５１ｇとなる。そのため、第１および第２の導電ワイヤ３１，３２の電磁気力Ｆ１，Ｆ２は、浮遊するマイクロコンポーネントデバイス１０を相互により近づくように動かして、高精度の配列アレイを形成するのに十分である。
図７Ａおよび図７Ｂに示されるように、マイクロコンポーネントデバイス１０の配列アレイをキャリア基板５０上に移動することにより、プロセスステージＳ１０９（図１に示される）が続行される。具体的には、図７Ａに示されるように、キャリア基板５０が、リキッドサスペンディングミディアム４０Ｆ中であって、マイクロコンポーネントデバイス１０の下方に配置される。キャリア基板５０は、接着フィルム５１を備えるプレート５２、または、接着フィルム５１のみとして具体化されうる。図７Ｂに示されるように、次いで、リキッドサスペンディングミディアム４０Ｆが排出され、キャリア基板５０上に接触・定着するように、マイクロコンポーネントデバイス１０を下降させる。そして、マイクロコンポーネントデバイス１０は、加圧板（不図示）を使って、上から、キャリア基板５０に圧着されうる。移動プロセス中、第１および第２の導電ワイヤ３１，３２は、直流電流により発生するそれらの間の引力により、縮小状態になっている。そして、マイクロコンポーネントデバイス１０は、なおも、特定の第１方向ターゲットギャップＧ１´および第２方向ターゲットギャップＧ２´をもつ高アレイ密度で配列されている。
他の実施形態では（図示せず）、キャリア基板５０がリキッドサスペンディングミディアム４０Ｆ中に配置されたあと、キャリア基板５０の接着フィルム５１がマイクロコンポーネントデバイス１０の一組の電極１１４に接触するように、キャリア基板５０が上方に動かされうる。キャリア基板５０は、上に移動しつづけ、マイクロコンポーネントデバイス１０とともに、リキッドサスペンディングミディアム４０Ｆから取り上げられる。このプロセスにおいて、リキッドサスペンディングミディアム４０Ｆを排出する工程は、省かれてもよい。さらに他の実施形態では（図示せず）、導電性ワイヤアセンブリ３０の第１および第２の導電ワイヤ３１，３２は、マイクロコンポーネントデバイス１０とともに、縮小状態で上方に動かされ、リキッドサスペンディングミディアム４０Ｆから取り上げられる。このとき、マイクロコンポーネントデバイス１０は、キャリア基板５０上に位置付けられる。このプロセスにおいて、リキッドサスペンディングミディアム４０Ｆを排出する工程は、省かれてもよい。そして、キャリア基板５０は、リキッドサスペンディングミディアム４０Ｆ中に置かれる必要はない。
図８Ａおよび図８Ｂに示されるように、導電性ワイヤアセンブリ３０の第１および第２の導電ワイヤ３１，３２を取り除くために、最後のプロセスステージＳ１１１（図１に示される）が実施される。具体的には、第１および第２の導電ワイヤ３１，３２に直流電流が印加されることが停止されて、第１および第２の導電ワイヤ３１，３２が上方に動かされ、マイクロコンポーネントデバイス１０から離される（もはや囲わない）。その後、マイクロコンポーネントデバイス１０が補助構造体１２を含む場合には、ＬＥＤチップ１１が残るように補助構造体１２が取り除かれうる（たとえば、エッチングまたはアッシングによるフォトレジスト除去法などのプロセス技術により取り除かれる）。このように、特定のターゲットギャップをもつ、正確に配列されたＬＥＤチップ１１のアレイが完成されうる。
キャリア基板５０上のＬＥＤチップ１１（またはマイクロコンポーネントデバイス１０）の配列アレイは、後に、大量移動技術により、ドライブ回路を含む他のアプリケーション回路基板（不図示）に移動されうる。図７Ａおよび図７Ｂに示されるように、アプリケーション回路基板は、キャリア基板５０として直接用いることもできる。このため、マイクロコンポーネントデバイス１０は、他の大量移動プロセスは省きつつ、直接、アプリケーション基板上に配置される。
図９Ａ〜図９Ｃに示されるように、本開示によるマイクロコンポーネントデバイスの配列方法の他の実施形態が開示される。そして、その技術的詳細は、上述の配列方法Ｓ１００の技術的詳細が参照され、それとともに組み合わされ理解されうる。この配列方法は、配列方法Ｓ１００と似ており、同じプロセスステージＳ１０７〜Ｓ１１１を含む。しかし、マイクロコンポーネントデバイス１０が低精度アレイとして形成されるとき、代わりのプロセスステージが採用されうる。その技術的詳細が次に説明されうる。
図９Ａに示されるように、より高い質量密度を有するリキッドサスペンディングミディアム４０Ｆが用意され、複数のマイクロコンポーネントデバイス１０がリキッドサスペンディングミディアム４０Ｆ上に浮かべられる。つまり、マイクロコンポーネントデバイス１０は、サスペンションのためのリキッドサスペンディングミディアム４０Ｆ中に直接置かれ、仮キャリア基板２０の使用は省かれる。さらに、マイクロコンポーネントデバイス１０がリキッドサスペンディングミディアム４０Ｆに配置された際に、マイクロコンポーネントデバイス１０の方向およびそれらの間のギャップは、具体的には設定されない。つまり、それに浮かぶマイクロコンポーネントデバイス１０は、不規則に分散・配列されていてよい。
個々のマイクロコンポーネントデバイス１０は、より低い質量密度を有する補助構造体１２を含む。補助構造体１２は、さらに、フォトレジスト材料中に混ぜられた磁性材料１２１を含む。磁性材料１２１は、たとえば、鉄、コバルト、ニッケル、それらの合金、またはそれらの化合物を含んでいてよく、補助構造体１２は、磁場に曝されると、磁力を発生することができる。磁性材料１２１は、磁化または消磁が起こりやすい軟質磁性材料であってよい。また、磁性材料１２１の磁気モーメントを揃えて磁気を生じるように、磁場が印加されうる。磁場が除去されるとき、磁性材料１２１の磁気モーメントは、磁気を持たない無秩序な配列に戻る。
図９Ｂに示されるように、マイクロコンポーネントデバイス１０が、リキッドサスペンディングミディアム４０Ｆの表面に浮かべられたとき、磁場がマイクロコンポーネントデバイス１０に印加される。永久磁石または電磁石を含みうる磁場発生器６０Ａが用いられ、特定の磁場を発生する。その磁場発生器６０Ａは、マイクロコンポーネントデバイス１０の上方に配置されうる。あるいは、図９Ｃに示されるように、マイクロコンポーネントデバイス１０の周りにも配置されうる。磁場発生器６０Ａにより供給される磁場は、補助構造体１２の磁性材料が磁場Ｂを発生することを誘導する。つまり、マイクロコンポーネントデバイス１０各々は、たとえば、Ｎ極Ｎは上向きであり、Ｓ極Ｓは下向きであるといったように、ほぼ同じ極性をもつ個々の磁場Ｂを誘導する。すなわち、マイクロコンポーネントデバイス１０各々は、ほぼ同じ極性をもつ小さな磁石になる。
マイクロコンポーネントデバイス１０がほぼ同じ極性の磁場Ｂを有するため、第１および／または第２の方向Ｄ１，Ｄ２に沿って動かされるように、反発力Ｆｒがマイクロコンポーネントデバイス１０間に生じる。マイクロコンポーネントデバイス１０は、相互反発力Ｆｒの作用によって平衡状態に達した後に、第１の方向Ｄ１に沿って第１方向イニシャルギャップＧ１で配列され、第２の方向Ｄ２に沿って第２方向イニシャルギャップＧ２で配列されうる。したがって、図５Ａに示すような低精度アレイが形成される。
図９Ｄに示されるように、他の実施形態において、補助構造体１２は、磁性材料１２１を含まなくてもかまわないが、電場により誘導されやすく、静電荷を発生する材料を含んでもよいし、補助構造体１２に混合される静電誘導材料１２２を含んでいてもよい。マイクロコンポーネントデバイス１０がリキッドサスペンディングミディアム４０Ｆの表面に浮かぶように配置された後、マイクロコンポーネントデバイス１０に作用する電場を発生するために、電場発生器６０Ｂが用いられうる。電場発生器６０Ｂは、静電荷Ｅ（たとえば図９Ｄに示されるような負電荷）を帯電・発生する。そして、電場発生器６０Ｂは、マイクロコンポーネントデバイス１０の上方および／または下方に配置されうる。
電場が印加された後、補助構造体１２の中の静電誘導材料１２２は、静電誘導により、反対の静電荷Ｅ（たとえば正電荷）を発生する。このため、静電荷Ｅは、電場発生器６０Ｂに近づくように引き寄せられる。補助構造体１２が誘導電荷Ｅにより生じる局所的な電場を有するため、相互反発力Ｆｒがマイクロコンポーネントデバイス１０の間に生じ、マイクロコンポーネントデバイス１０を第１の方向Ｄ１および／または第２の方向Ｄ２に沿って動かす。マイクロコンポーネントデバイス１０は、相互反発力Ｆｒの作用によって平衡状態に達した後に、第１の方向Ｄ１に沿って第１方向イニシャルギャップＧ１で配列され、第２の方向Ｄ２に沿って第２方向イニシャルギャップＧ２で配列されうる。したがって、図５Ａに示すような低精度アレイが形成される。
浮遊するマイクロコンポーネントデバイス１０が、相互反発力Ｆｒの作用により、低精度アレイに配列された後、配列方法を続けるために、導電性ワイヤアセンブリを用意するプロセスステージ（たとえば上記のプロセスステージＳ１０３〜Ｓ１１１）が用いられうる。さらに、導電性ワイヤアセンブリを用意するプロセスステージＳ１０３が実施されるのと同時に、マイクロコンポーネントデバイス１０が導電性ワイヤアセンブリ３０のグリッド３３のなかに動かされるまで（図４Ａに示されるように）、マイクロコンポーネントデバイス１０に作用する追加の電場または磁場が印加される。
さらに、印加される電場または磁場の強度を調整して、マイクロコンポーネントデバイス１０間の相互反発力Ｆｒの分布を制御することにより、直接的に、マイクロコンポーネントデバイス１０は、ターゲットギャップＧ１´，Ｇ２´で離れて配列されうる。したがって、導電性ワイヤアセンブリ３０を用意するＳ１０３のようなプロセスステージや、マイクロコンポーネントデバイス１０を近づけるように動かすＳ１０７のようなプロセスステージの実施は、省略されうる。
図１０に示されるように、マイクロコンポーネントデバイスの配列方法Ｓ１００の、少なくともいくつかのプロセスステージを実施するために用いられうる、本開示の実施形態によるマイクロコンポーネントデバイスの配列システム１００Ｄが説明される。簡略化のために、マイクロコンポーネントデバイスの配列システム１００Ｄの技術的説明は、上述したマイクロコンポーネントデバイスの配列方法Ｓ１００の技術的な詳細を参照することができる（またはその逆も同様）。
マイクロコンポーネントデバイスの配列システム１００Ｄは、少なくとも、リキッドチャンバモジュール４００Ｄ、マイクロコンポーネントデバイス配列モジュール３００Ｄ、磁場発生器６０Ａ（および／または電場発生器６０Ｂ）、およびコントロールモジュール７０を含む。リキッドチャンバモジュール４００Ｄは、リキッドサスペンディングミディアム４０Ｆを収容することができるリキッドチャンバ４０を含んでいてよい。マイクロコンポーネントデバイス１０および仮キャリア基板２０（不図示）はリキッドチャンバ４０内に置かれ、マイクロコンポーネントデバイス１０はリキッドサスペンディングミディアム４０Ｆに浮遊するように配置されうる（図５Ａに示されるように）。
任意に、リキッドチャンバモジュール４００Ｄは、さらに、第１および第２のバルブ４１，４２を含む。第１および第２のバルブ４１，４２は、直接リキッドチャンバ４０につながっていてもよいし、パイプラインを介して間接的にリキッドチャンバ４０につながっていてもよい。第２のバルブ４２が開けられると、リキッドサスペンディングミディアム４０Ｆがリキッドチャンバ４０に継続的に注入され、リキッドサスペンディングミディアム４０Ｆがマイクロコンポーネントデバイス１０および／または仮キャリア基板２０を覆う。第１のバルブ４１が開けられると、リキッドサスペンディングミディアム４０Ｆがリキッドチャンバ４０から排出され、マイクロコンポーネントデバイス１０が降下してキャリア基板５０に接触する（図７Ｂに示されるように）。リキッドチャンバモジュール４００Ｄは、さらに、リキッドサスペンディングミディアム４０Ｆの液体レベルを感知するための液体レベルセンサー４３を含む。これによって、コントロールモジュール７０は、液体レベルを利用して、第１および第２のバルブ４１，４２の開閉を調整することができる。
マイクロコンポーネントデバイス配列モジュール３００Ｄは、導電性ワイヤアセンブリ３０および電源３４を含む。導電性ワイヤアセンブリ３０は、複数の第１および第２の導電ワイヤ３１，３２を含む（図４Ａに示すように）。第１および第２の導電ワイヤ双方は、リキッドチャンバ４０内に配置される。導電性ワイヤアセンブリ３０は、リキッドチャンバ４０内に動かされ、マイクロコンポーネントデバイス１０がリキッドサスペンディングミディアム４０Ｆに浮かぶように配置された後に、導電性ワイヤアセンブリ３０は、マイクロコンポーネントデバイス１０を囲むように動かされる。導電性ワイヤアセンブリ３０は、リキッドチャンバ４０から取り除くこともできる。電源３４は、導電性ワイヤアセンブリ３０と電気的に接続され、第１および第２の導電ワイヤ３１，３２に直流電流を供給し、引きつけあう電磁場を発生することにより第１および第２の導電ワイヤ３１，３２を動かす。電源３４は、第１および第２の導電ワイヤ３１，３２各々の両端に接続される。
磁場発生器６０Ａおよび／または電場発生器６０Ｂ（図９Ｃおよび／または図９Ｄに示されるような）は、リキッドチャンバ４０内に、一様な磁場および／または電場を発生し、マイクロコンポーネントデバイス１０間の相互反発力Ｆｒをつくりだす。電源３４は、磁場発生器６０Ａおよび／または電場発生器６０Ｂに電気的に接続され、磁場および／または電場を発生するために直流電流を供給する。磁場発生器６０Ａおよび／または電場発生器６０Ｂは、リキッドサスペンディングミディアム４０Ｆと接触せずに、リキッドチャンバ４０内に配置されてもよい。または、リキッドチャンバ４０の外、たとえばその上方若しくは下方、またはその周囲に配置されうる。
コントロールモジュール７０は、リキッドチャンバモジュール４００Ｄおよびマイクロコンポーネントデバイス配列モジュール３００Ｄに接続され、それらの操作を調整・制御するように構成される。これにより、マイクロコンポーネントデバイスの配列方法を自動で実施する。たとえば、コントロールモジュール７０は、第１および第２のバルブ４１，４２の開閉を制御したり、電源３４が導電性ワイヤアセンブリ３０に直流電流を供給するように制御したり、磁場発生器６０Ａおよび／または電場発生器６０Ｂなどを制御することができる。コントロールモジュール７０は、プログラマブルロジックコントローラ、マイクロプロセッサ、および実行可能な命令を格納する関連メモリなどを含むことができる。
以上のように、本開示のいくつかの実施形態によるマイクロコンポーネントデバイスを配列するためのシステムおよび方法は、すばやく、簡便に、そして正確に、マイクロコンポーネントデバイスを配列し、アレイを作成することができる。このために、マイクロコンポーネントデバイスの大量移動のような後続のプロセスが実施されうる。マイクロコンポーネントデバイスは、直接、アプリケーション回路基板上に配列され、他の大量移動プロセスを省略できる。
上記開示について特定の実施形態を参照して説明してきたが、当業者であれば、添付の特許請求の範囲に規定する開示の真の趣旨および範囲から逸脱することなく、様々に変更が可能であり、均等物に置換可能であることは理解されよう。加えて、様々な改良を行って、本開示の目的、趣旨および範囲に対する特定の状況、材料、物の組成、方法、または工程に適合させてもよい。このような改良はいずれも、添付の特許請求の範囲内で行うことを意図する。詳細には、本明細書中に開示した方法について、特定の順序で行われる特定の動作を参照して述べてきたが、これらの動作を組み合わせたり、細分化したり、あるいは順序を入れ替えることにより、本開示の教示内容から逸脱することなく均等な方法を構成してもよいことを理解されたい。したがって、本明細書中に特に明記しない限り、動作の順序およびグループ分けは、本開示を限定するものではない。
［付記］
［付記１］
複数のマイクロコンポーネントデバイスを、リキッドサスペンディングミディアムに浮かぶように配置する工程であって、該マイクロコンポーネントデバイスは、第１の方向に沿っては第１方向イニシャルギャップで離隔しており、第２の方向に沿っては第２方向イニシャルギャップで離隔しており、該第１の方向は該第２の方向と交差する、ことを特徴とする工程と、
前記マイクロコンポーネントデバイスが、前記第１の方向に沿っては第１方向ターゲットギャップで離隔し、前記第２の方向に沿っては第２方向ターゲットギャップで離隔して、該マイクロコンポーネントデバイスのアレイを構成するように、前記リキッドサスペンディングミディアムに浮かぶ前記マイクロコンポーネントデバイスを、相互に近づくように動かす工程であって、該第１方向ターゲットギャップおよび該第２方向ターゲットギャップは、対応する前記第１方向イニシャルギャップおよび前記第２方向イニシャルギャップよりも小さい、ことを特徴とする工程と、
前記マイクロコンポーネントデバイスのアレイを、キャリア基板上に移動する工程であって、前記第１方向ターゲットギャップおよび前記第２方向ターゲットギャップが保持されている、ことを特徴とする工程と、
を有するマイクロコンポーネントデバイスの配列方法。
［付記２］
導電性ワイヤアセンブリを供給する工程であって、該導電性ワイヤアセンブリは、前記第１の方向に沿う複数の第１の導電ワイヤおよび前記第２の方向に沿う複数の第２の導電ワイヤを含み、さらに複数のグリッドを画定し、該グリッドの各々が、該第１の導電ワイヤの隣接する２本のワイヤと該第２の導電ワイヤの隣接する２本のワイヤとによって形成される、ことを特徴とする工程と、
前記マイクロコンポーネントデバイスが、前記導電性ワイヤアセンブリの個々のグリッドの内側に位置するように、該マイクロコンポーネントデバイスを該導電性ワイヤアセンブリのグリッドにあわせて並べる工程と、
前記マイクロコンポーネントデバイスが前記第２の方向に沿って相互に近づくように、前記第１の導電ワイヤに電流を流し、磁場を発生し、該第１の導電ワイヤを相互に近づくように動かす工程と、
前記マイクロコンポーネントデバイスが前記第１の方向に沿って相互に近づくように、前記第２の導電ワイヤに電流を流し、磁場を発生し、該第２の導電ワイヤを相互に近づくように動かす工程と、
をさらに有する付記１に記載のマイクロコンポーネントデバイスの配列方法。
［付記３］
前記マイクロコンポーネントデバイスは、前記導電性ワイヤアセンブリの個々のグリッドの内側に位置するように配置された後に、前記リキッドサスペンディングミディアムに浮かべられる、
付記２に記載のマイクロコンポーネントデバイスの配列方法。
［付記４］
前記マイクロコンポーネントデバイスは、前記リキッドサスペンディングミディアムに浮かぶように配置された後に、前記導電性ワイヤアセンブリの個々のグリッドの内側に位置づけられる、
付記２に記載のマイクロコンポーネントデバイスの配列方法。
［付記５］
前記マイクロコンポーネントデバイスを、前記リキッドサスペンディングミディアムに浮かぶように配置する工程は、さらに、
前記マイクロコンポーネントデバイスを、仮キャリア基板上に配置する工程であって、該マイクロコンポーネントデバイスが、前記第１の方向に沿っては前記第１方向イニシャルギャップで離隔し、前記第２の方向に沿っては前記第２方向イニシャルギャップで離隔する、ことを特徴とする工程と、
前記仮キャリア基板を、前記リキッドサスペンディングミディアムに浸す工程と、
前記マイクロコンポーネントデバイスを前記仮キャリア基板から解放し、前記リキッドサスペンディングミディアムに浮かべる工程と、
を含む、付記１〜４のいずれか１つに記載のマイクロコンポーネントデバイスの配列方法。
［付記６］
前記マイクロコンポーネントデバイスは、前記仮キャリア基板に接着または吸着されている、
付記５に記載のマイクロコンポーネントデバイスの配列方法。
［付記７］
前記マイクロコンポーネントデバイス各々は、ＬＥＤチップを含み、該ＬＥＤチップは、上面、下面、端面、および該下面に配置される一組の電極を含む、
付記１〜４のいずれか１つに記載のマイクロコンポーネントデバイスの配列方法。
［付記８］
前記マイクロコンポーネントデバイス各々は、さらに、前記ＬＥＤチップの上面に配置されるかまたは端面に沿って配置され、質量密度が該ＬＥＤチップよりも小さい補助構造体を含む、
付記７に記載のマイクロコンポーネントデバイスの配列方法。
［付記９］
前記補助構造体は磁性材料を含み、
前記マイクロコンポーネントデバイスを、前記リキッドサスペンディングミディアムに浮かぶように配置する工程は、さらに、
前記マイクロコンポーネントデバイスの間に前記第１の方向および前記第２の方向に沿って反発力が生じ、前記マイクロコンポーネントデバイスが前記第１方向イニシャルギャップおよび前記第２方向イニシャルギャップで離隔するように、磁場を印加して前記マイクロコンポーネントデバイスの前記補助構造体を磁化する工程、
を含む、付記８に記載のマイクロコンポーネントデバイスの配列方法。
［付記１０］
前記マイクロコンポーネントデバイスを、前記リキッドサスペンディングミディアムに浮かぶように配置する工程は、さらに、
前記マイクロコンポーネントデバイスの間に前記第１および第２の方向に沿って反発力が生じ、前記マイクロコンポーネントデバイスが前記第１方向イニシャルギャップおよび前記第２方向イニシャルギャップで離隔するように、電場を印加して前記マイクロコンポーネントデバイスの前記補助構造体に静電荷を誘導する工程、
を含む、付記８に記載のマイクロコンポーネントデバイスの配列方法。
［付記１１］
前記補助構造体は、静電誘導材料を含む、
付記１０に記載のマイクロコンポーネントデバイスの配列方法。
［付記１２］
前記マイクロコンポーネントデバイスから前記補助構造体を除去する工程、をさらに含む、
付記８に記載のマイクロコンポーネントデバイスの配列方法。
［付記１３］
前記マイクロコンポーネントデバイスのアレイを、前記キャリア基板上に移動する工程は、
前記マイクロコンポーネントデバイスの下方に、前記キャリア基板を配置する工程と、
前記リキッドサスペンディングミディアムを排出し、前記マイクロコンポーネントデバイスを降下させ、前記キャリア基板上に定着させる工程と、
を含む、付記１〜４のいずれか１つに記載のマイクロコンポーネントデバイスの配列方法。
［付記１４］
リキッドサスペンディングミディアムを収容するリキッドチャンバを含むリキッドチャンバモジュールと、
導電性ワイヤアセンブリを含むマイクロコンポーネントデバイス配列モジュールであって、該導電性ワイヤアセンブリは、第１の方向に沿う複数の第１の導電ワイヤ、および、第２の方向に沿う複数の第２の導電ワイヤを含み、該第１および第２の導電ワイヤが前記リキッドチャンバ内に配置され、前記第１の方向が前記第２の方向と交差する、マイクロコンポーネントデバイス配列モジュールと、
を含み、
前記導電性ワイヤアセンブリは、複数のグリッドを画定し、各グリッドは、前記第１の導電ワイヤの２本の隣接するワイヤと、前記第２の導電ワイヤの２本の隣接するワイヤとによって画定される、
マイクロコンポーネントデバイスの配列システム。
［付記１５］
前記マイクロコンポーネントデバイス配列モジュールは、さらに電源を含み、該電源は、前記導電性ワイヤアセンブリに接続され、前記第１および第２の導電ワイヤに電流を印加する、
付記１４に記載のマイクロコンポーネントデバイスの配列システム。
［付記１６］
前記リキッドチャンバモジュールは、さらに第１および第２のバルブを含み、該第１および第２のバルブは前記リキッドチャンバに接続され、該リキッドチャンバから前記リキッドサスペンディングミディアムを排出するように、また、該リキッドチャンバに前記リキッドサスペンディングミディアムを注入するように、それぞれ構成される、
付記１４に記載のマイクロコンポーネントデバイスの配列システム。
［付記１７］
前記リキッドチャンバ内で磁場を発生する磁場発生器、または、前記リキッドチャンバ内で電場を発生する電場発生器、
の少なくとも１つをさらに含む、付記１４〜１６のいずれか１つに記載のマイクロコンポーネントデバイスの配列システム。
［付記１８］
前記リキッドチャンバモジュールおよび前記マイクロコンポーネントデバイス配列モジュールに接続されるコントロールモジュールを含み、該コントロールモジュールは、前記リキッドチャンバモジュールおよび前記マイクロコンポーネントデバイス配列モジュールの操作を制御および調整する、
付記１４〜１６のいずれか１つに記載のマイクロコンポーネントデバイスの配列システム。
［付記１９］
複数のマイクロコンポーネントデバイスを、リキッドサスペンディングミディアムに浮かぶように配置する工程であって、該マイクロコンポーネントデバイスが、イニシャル密度を有するイニシャルアレイで離隔している、ことを特徴とする工程と、
前記マイクロコンポーネントデバイスが、前記イニシャル密度よりも大きいターゲット密度を有するターゲットアレイで離隔するように、前記リキッドサスペンディングミディアムに浮かぶ前記マイクロコンポーネントデバイスを、相互に近づくよう動かす工程と、
前記ターゲット密度を維持したまま、前記マイクロコンポーネントデバイスのアレイをキャリア基板に移動する工程と、
を有する、マイクロコンポーネントデバイスの配列方法。

Claims (19)

  1. 複数のマイクロコンポーネントデバイスを、リキッドサスペンディングミディアムに浮かぶように配置する工程であって、該マイクロコンポーネントデバイスは、第１の方向に沿っては第１方向イニシャルギャップで離隔しており、第２の方向に沿っては第２方向イニシャルギャップで離隔しており、該第１の方向は該第２の方向と交差する、ことを特徴とする工程と、
    前記マイクロコンポーネントデバイスが、前記第１の方向に沿っては第１方向ターゲットギャップで離隔し、前記第２の方向に沿っては第２方向ターゲットギャップで離隔して、該マイクロコンポーネントデバイスのアレイを構成するように、前記リキッドサスペンディングミディアムに浮かぶ前記マイクロコンポーネントデバイスを、相互に近づくように動かす工程であって、該第１方向ターゲットギャップおよび該第２方向ターゲットギャップは、対応する前記第１方向イニシャルギャップおよび前記第２方向イニシャルギャップよりも小さい、ことを特徴とする工程と、
    前記マイクロコンポーネントデバイスのアレイを、キャリア基板上に移動する工程であって、前記第１方向ターゲットギャップおよび前記第２方向ターゲットギャップが保持されている、ことを特徴とする工程と、
    を有するマイクロコンポーネントデバイスの配列方法。
  2. 導電性ワイヤアセンブリを供給する工程であって、該導電性ワイヤアセンブリは、前記第１の方向に沿う複数の第１の導電ワイヤおよび前記第２の方向に沿う複数の第２の導電ワイヤを含み、さらに複数のグリッドを画定し、該グリッドの各々が、該第１の導電ワイヤの隣接する２本のワイヤと該第２の導電ワイヤの隣接する２本のワイヤとによって形成される、ことを特徴とする工程と、
    前記マイクロコンポーネントデバイスが、前記導電性ワイヤアセンブリの個々のグリッドの内側に位置するように、該マイクロコンポーネントデバイスを該導電性ワイヤアセンブリのグリッドにあわせて並べる工程と、
    前記マイクロコンポーネントデバイスが前記第２の方向に沿って相互に近づくように、前記第１の導電ワイヤに電流を流し、磁場を発生し、該第１の導電ワイヤを相互に近づくように動かす工程と、
    前記マイクロコンポーネントデバイスが前記第１の方向に沿って相互に近づくように、前記第２の導電ワイヤに電流を流し、磁場を発生し、該第２の導電ワイヤを相互に近づくように動かす工程と、
    をさらに有する請求項１に記載のマイクロコンポーネントデバイスの配列方法。
  3. 前記マイクロコンポーネントデバイスは、前記導電性ワイヤアセンブリの個々のグリッドの内側に位置するように配置された後に、前記リキッドサスペンディングミディアムに浮かべられる、
    請求項２に記載のマイクロコンポーネントデバイスの配列方法。
  4. 前記マイクロコンポーネントデバイスは、前記リキッドサスペンディングミディアムに浮かぶように配置された後に、前記導電性ワイヤアセンブリの個々のグリッドの内側に位置づけられる、
    請求項２に記載のマイクロコンポーネントデバイスの配列方法。
  5. 前記マイクロコンポーネントデバイスを、前記リキッドサスペンディングミディアムに浮かぶように配置する工程は、さらに、
    前記マイクロコンポーネントデバイスを、仮キャリア基板上に配置する工程であって、該マイクロコンポーネントデバイスが、前記第１の方向に沿っては前記第１方向イニシャルギャップで離隔し、前記第２の方向に沿っては前記第２方向イニシャルギャップで離隔する、ことを特徴とする工程と、
    前記仮キャリア基板を、前記リキッドサスペンディングミディアムに浸す工程と、
    前記マイクロコンポーネントデバイスを前記仮キャリア基板から解放し、前記リキッドサスペンディングミディアムに浮かべる工程と、
    を含む、請求項１〜４のいずれか１項に記載のマイクロコンポーネントデバイスの配列方法。
  6. 前記マイクロコンポーネントデバイスは、前記仮キャリア基板に接着または吸着されている、
    請求項５に記載のマイクロコンポーネントデバイスの配列方法。
  7. 前記マイクロコンポーネントデバイス各々は、ＬＥＤチップを含み、該ＬＥＤチップは、上面、下面、端面、および該下面に配置される一組の電極を含む、
    請求項１〜４のいずれか１項に記載のマイクロコンポーネントデバイスの配列方法。
  8. 前記マイクロコンポーネントデバイス各々は、さらに、前記ＬＥＤチップの上面に配置されるかまたは端面に沿って配置され、質量密度が該ＬＥＤチップよりも小さい補助構造体を含む、
    請求項７に記載のマイクロコンポーネントデバイスの配列方法。
  9. 前記補助構造体は磁性材料を含み、
    前記マイクロコンポーネントデバイスを、前記リキッドサスペンディングミディアムに浮かぶように配置する工程は、さらに、
    前記マイクロコンポーネントデバイスの間に前記第１の方向および前記第２の方向に沿って反発力が生じ、前記マイクロコンポーネントデバイスが前記第１方向イニシャルギャップおよび前記第２方向イニシャルギャップで離隔するように、磁場を印加して前記マイクロコンポーネントデバイスの前記補助構造体を磁化する工程、
    を含む、請求項８に記載のマイクロコンポーネントデバイスの配列方法。
  10. 前記マイクロコンポーネントデバイスを、前記リキッドサスペンディングミディアムに浮かぶように配置する工程は、さらに、
    前記マイクロコンポーネントデバイスの間に前記第１および第２の方向に沿って反発力が生じ、前記マイクロコンポーネントデバイスが前記第１方向イニシャルギャップおよび前記第２方向イニシャルギャップで離隔するように、電場を印加して前記マイクロコンポーネントデバイスの前記補助構造体に静電荷を誘導する工程、
    を含む、請求項８に記載のマイクロコンポーネントデバイスの配列方法。
  11. 前記補助構造体は、静電誘導材料を含む、
    請求項１０に記載のマイクロコンポーネントデバイスの配列方法。
  12. 前記マイクロコンポーネントデバイスから前記補助構造体を除去する工程、をさらに含む、
    請求項８に記載のマイクロコンポーネントデバイスの配列方法。
  13. 前記マイクロコンポーネントデバイスのアレイを、前記キャリア基板上に移動する工程は、
    前記マイクロコンポーネントデバイスの下方に、前記キャリア基板を配置する工程と、
    前記リキッドサスペンディングミディアムを排出し、前記マイクロコンポーネントデバイスを降下させ、前記キャリア基板上に定着させる工程と、
    を含む、請求項１〜４のいずれか１項に記載のマイクロコンポーネントデバイスの配列方法。
  14. リキッドサスペンディングミディアムを収容するリキッドチャンバを含むリキッドチャンバモジュールと、
    導電性ワイヤアセンブリを含むマイクロコンポーネントデバイス配列モジュールであって、該導電性ワイヤアセンブリは、第１の方向に沿う複数の第１の導電ワイヤ、および、第２の方向に沿う複数の第２の導電ワイヤを含み、該第１および第２の導電ワイヤが前記リキッドチャンバ内に配置され、前記第１の方向が前記第２の方向と交差する、マイクロコンポーネントデバイス配列モジュールと、
    を含み、
    前記導電性ワイヤアセンブリは、複数のグリッドを画定し、各グリッドは、前記第１の導電ワイヤの２本の隣接するワイヤと、前記第２の導電ワイヤの２本の隣接するワイヤとによって画定される、
    マイクロコンポーネントデバイスの配列システム。
  15. 前記マイクロコンポーネントデバイス配列モジュールは、さらに電源を含み、該電源は、前記導電性ワイヤアセンブリに接続され、前記第１および第２の導電ワイヤに電流を印加する、
    請求項１４に記載のマイクロコンポーネントデバイスの配列システム。
  16. 前記リキッドチャンバモジュールは、さらに第１および第２のバルブを含み、該第１および第２のバルブは前記リキッドチャンバに接続され、該リキッドチャンバから前記リキッドサスペンディングミディアムを排出するように、また、該リキッドチャンバに前記リキッドサスペンディングミディアムを注入するように、それぞれ構成される、
    請求項１４に記載のマイクロコンポーネントデバイスの配列システム。
  17. 前記リキッドチャンバ内で磁場を発生する磁場発生器、または、前記リキッドチャンバ内で電場を発生する電場発生器、
    の少なくとも１つをさらに含む、請求項１４〜１６のいずれか１項に記載のマイクロコンポーネントデバイスの配列システム。
  18. 前記リキッドチャンバモジュールおよび前記マイクロコンポーネントデバイス配列モジュールに接続されるコントロールモジュールを含み、該コントロールモジュールは、前記リキッドチャンバモジュールおよび前記マイクロコンポーネントデバイス配列モジュールの操作を制御および調整する、
    請求項１４〜１６のいずれか１項に記載のマイクロコンポーネントデバイスの配列システム。
  19. 複数のマイクロコンポーネントデバイスを、リキッドサスペンディングミディアムに浮かぶように配置する工程であって、該マイクロコンポーネントデバイスが、イニシャル密度を有するイニシャルアレイで離隔している、ことを特徴とする工程と、
    前記マイクロコンポーネントデバイスが、前記イニシャル密度よりも大きいターゲット密度を有するターゲットアレイで離隔するように、前記リキッドサスペンディングミディアムに浮かぶ前記マイクロコンポーネントデバイスを、相互に近づくよう動かす工程と、
    前記ターゲット密度を維持したまま、前記マイクロコンポーネントデバイスのアレイをキャリア基板に移動する工程と、
    を有する、マイクロコンポーネントデバイスの配列方法。
JP2018188895A 2017-10-13 2018-10-04 マイクロコンポーネントデバイスの大量配列方法およびシステム Active JP6600060B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106135119 2017-10-13
TW106135119A TWI647810B (zh) 2017-10-13 2017-10-13 微元件之巨量排列方法及系統

Publications (2)

Publication Number Publication Date
JP2019144525A true JP2019144525A (ja) 2019-08-29
JP6600060B2 JP6600060B2 (ja) 2019-10-30

Family

ID=65804233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018188895A Active JP6600060B2 (ja) 2017-10-13 2018-10-04 マイクロコンポーネントデバイスの大量配列方法およびシステム

Country Status (3)

Country Link
JP (1) JP6600060B2 (ja)
KR (1) KR102126962B1 (ja)
TW (1) TWI647810B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133210A (zh) * 2020-09-27 2020-12-25 湖北长江新型显示产业创新中心有限公司 一种Micro LED喷墨打印装置、转运方法、显示面板及显示装置
CN113363181A (zh) * 2021-04-19 2021-09-07 陆春健 一种微发光二极管芯片转移至显示基板装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980062B (zh) * 2019-04-17 2022-08-05 京东方科技集团股份有限公司 微型led及其转移方法
CN116454106A (zh) * 2022-01-05 2023-07-18 深超光电（深圳）有限公司 微型发光二极管、显示器、巨量转移系统和巨量转移方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998015983A1 (en) * 1996-10-09 1998-04-16 Josuke Nakata Semiconductor device
JP2003142738A (ja) * 2001-11-05 2003-05-16 Sony Corp 素子の実装方法、照明装置及びその製造方法、画像表示装置及びその製造方法
JP2004131363A (ja) * 2002-08-16 2004-04-30 National Institute For Materials Science 単結晶粒子が配向されたセラミックス高次構造体の製造方法
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置
WO2008060455A2 (en) * 2006-11-09 2008-05-22 Nanosys, Inc. Methods for nanowire alignment and deposition
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
WO2016084672A1 (ja) * 2014-11-26 2016-06-02 シャープ株式会社 表示装置および表示装置の製造方法
CN106816451A (zh) * 2015-11-27 2017-06-09 群创光电股份有限公司 微型发光显示装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001095375A1 (en) * 2000-06-06 2001-12-13 The Penn State Research Foundation An electro-fluidic assembly process for integration of electronic devices onto a substrate
JP5780334B2 (ja) 2009-09-25 2015-09-16 ソニー株式会社 中継装置、管理サーバ、および通信端末
JP2011100832A (ja) 2009-11-05 2011-05-19 Sharp Corp マイクロ素子の配列方法、マイクロ素子実装体および表示装置
WO2011111516A1 (ja) * 2010-03-12 2011-09-15 シャープ株式会社 発光装置の製造方法、発光装置、照明装置、バックライト、液晶パネル、表示装置、表示装置の製造方法、表示装置の駆動方法および液晶表示装置
US9620478B2 (en) * 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
KR101596386B1 (ko) * 2011-11-18 2016-02-22 애플 인크. 전기 절연 층을 갖는 마이크로 led 구조체 및 마이크로 led 구조체들의 어레이를 형성하는 방법
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
KR102031296B1 (ko) * 2012-04-20 2019-10-11 렌슬러 폴리테크닉 인스티튜트 발광 다이오드들 및 이를 패키징하는 방법
KR101674052B1 (ko) * 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998015983A1 (en) * 1996-10-09 1998-04-16 Josuke Nakata Semiconductor device
JP2003142738A (ja) * 2001-11-05 2003-05-16 Sony Corp 素子の実装方法、照明装置及びその製造方法、画像表示装置及びその製造方法
JP2004131363A (ja) * 2002-08-16 2004-04-30 National Institute For Materials Science 単結晶粒子が配向されたセラミックス高次構造体の製造方法
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置
WO2008060455A2 (en) * 2006-11-09 2008-05-22 Nanosys, Inc. Methods for nanowire alignment and deposition
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
WO2016084672A1 (ja) * 2014-11-26 2016-06-02 シャープ株式会社 表示装置および表示装置の製造方法
CN106816451A (zh) * 2015-11-27 2017-06-09 群创光电股份有限公司 微型发光显示装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133210A (zh) * 2020-09-27 2020-12-25 湖北长江新型显示产业创新中心有限公司 一种Micro LED喷墨打印装置、转运方法、显示面板及显示装置
CN112133210B (zh) * 2020-09-27 2022-06-17 湖北长江新型显示产业创新中心有限公司 一种Micro LED喷墨打印装置、转运方法、显示面板及显示装置
CN113363181A (zh) * 2021-04-19 2021-09-07 陆春健 一种微发光二极管芯片转移至显示基板装置
CN113363181B (zh) * 2021-04-19 2023-12-26 漯河市裕鑫电子科技有限公司 一种微发光二极管芯片转移至显示基板装置

Also Published As

Publication number Publication date
JP6600060B2 (ja) 2019-10-30
KR102126962B1 (ko) 2020-06-26
TWI647810B (zh) 2019-01-11
KR20200013565A (ko) 2020-02-07
TW201916320A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
US10748792B2 (en) Method and system for mass arrangement of micro-component devices
JP6600060B2 (ja) マイクロコンポーネントデバイスの大量配列方法およびシステム
CN107680983B (zh) Micro LED阵列器件、拾取装置及相关制作方法、转运方法
CN109671670B (zh) 微元件的巨量排列方法及系统
US11335583B2 (en) Mass transfer method and device for micro light emitting diode chips
US9698160B2 (en) Method for transferring micro devices and method for manufacturing display panel
TWI724455B (zh) 發光元件的轉移方法、顯示面板及其製備方法、基板
TWI727368B (zh) 發光元件的轉移方法、顯示面板及其製備方法、基板
US6919007B2 (en) Apparatus for mounting chips
EP3796382B1 (en) Device for self-assembling semiconductor light-emitting diodes
JP2018538554A (ja) 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
CN111081608B (zh) 芯片转移方法、芯片及显示面板
CN111292631B (zh) 微发光二极管显示面板及其制备方法
JP2019099912A (ja) 成膜装置、成膜方法、及び有機ｅｌ表示装置の製造方法
KR20180117004A (ko) 액체를 이용한 마이크로 소자의 이송방법
TWI721491B (zh) 發光二極體的轉移方法及發光二極體顯示面板的製備方法
JP2020025064A (ja) 発光素子集積装置の製造方法および発光素子配列装置
CN110718611B (zh) 一种Micro LED巨量转移方法、装置及封装结构、显示装置
CN115832125A (zh) 三基色micro-LED芯片的可编程转移方法
CN111261654A (zh) 微发光二极管阵列器件、制作方法及转移方法
EP3796378B1 (en) Device for self-assembling semiconductor light-emitting diodes
CN211320073U (zh) 一种基于磁悬浮的巨量转移装置及其系统
CN113363192A (zh) 一种基于磁悬浮的巨量转移装置、系统及其方法
CN117334797B (zh) 一种流磁自组装巨量转移装置及转移方法
TWI827047B (zh) 磁性發光二極體晶粒移轉裝置及磁性發光二極體晶粒移轉方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191003

R150 Certificate of patent or registration of utility model

Ref document number: 6600060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250