WO2016084672A1

WO2016084672A1 - 表示装置および表示装置の製造方法

Info

Publication number: WO2016084672A1
Application number: PCT/JP2015/082365
Authority: WO
Inventors: 信明寺口; 岩田　浩; 柴田　晃秀; 足立　浩一郎; 佐藤　拓也
Original assignee: シャープ株式会社
Priority date: 2014-11-26
Filing date: 2015-11-18
Publication date: 2016-06-02

Abstract

　ロッド状発光素子を用いた表示装置において、不良素子の影響を低減することができる表示装置の構成を得る。表示装置（１）は、複数の画素（ＰＸ）を備える。複数の画素（ＰＸ）のそれぞれは、半導体を含むロッド状発光素子（１１）を少なくとも２つ含む。複数の画素（ＰＸ）の少なくとも一部において、ロッド状発光素子の一部（１１ａ）が、電流が流れないように破壊されている。

Description

表示装置および表示装置の製造方法

　本発明は、表示装置および表示装置の製造方法に関し、より詳しくは、ロッド状発光素子を用いた表示装置およびその製造方法に関する。

　特開２０１１－８６８６５号公報、特開２０１１－２０５０６０号公報には、ロッド状発光素子を用いた表示装置が開示されている。

　ロッド状発光素子を用いた表示装置において、発光しないロッド状発光素子（不良素子）が含まれていると、不良素子を含む画素が不良画素となってしまうという問題がある。

　本発明の目的は、ロッド状発光素子を用いた表示装置において、不良素子の影響を低減することができる表示装置の構成を得ることである。本発明の他の目的は、ロッド状発光素子を用いた表示装置の製造方法において、不良素子の影響を低減することができる表示装置の製造方法を得ることである。

　ここに開示する表示装置は、複数の画素を備える。前記複数の画素のそれぞれは、半導体を含むロッド状発光素子を少なくとも２つ含む。前記複数の画素の少なくとも一部において、前記ロッド状発光素子の一部が、電流が流れないように破壊されている。

　ここに開示する表示装置の製造方法は、複数の画素を備える表示装置の製造方法であって、前記複数の画素のそれぞれに半導体を含むロッド状発光素子が少なくとも２つ配置されるように基板に配列させる工程と、前記複数の画素のそれぞれについて、前記ロッド状発光素子を検査する工程と、前記ロッド状発光素子が不良である場合、当該ロッド状発光素子を電流が流れないように破壊する工程とを備える。

　本発明によれば、ロッド状発光素子を用いた表示装置において、不良素子の影響を低減することができる表示装置の構成および製造方法が得られる。

図１は、本発明の第１の実施形態にかかる表示装置の概略構成を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った断面図である。図３は、表示装置の構成から、配列用電極を抜き出して示す平面図である。図４は、表示装置の機能的構成を示すブロック図である。図５は、画素の要部を示す等価回路図である。図６は、表示装置の製造方法の一例を示すフロー図である。図７Ａは、ロッド状発光素子の製造方法の一例を説明するための断面図である。図７Ｂは、ロッド状発光素子の製造方法の一例を説明するための断面図である。図７Ｃは、ロッド状発光素子の製造方法の一例を説明するための平面図である。図７Ｄは、ロッド状発光素子の製造方法の一例を説明するための断面図である。図７Ｅは、ロッド状発光素子の製造方法の一例を説明するための断面図である。図７Ｆは、ロッド状発光素子の製造方法の一例を説明するための断面図である。図７Ｇは、ロッド状発光素子の製造方法の一例を説明するための断面図である。図７Ｈは、ロッド状発光素子の製造方法の一例を説明するための断面図である。図８は、ロッド状配向素子の配列を説明するための模式図である。図９は、ロッド状配向素子が電極に配列する原理を示す模式図である。図１０は、ロッド状発光素子の配列の仕方を模式的に示す平面図である。図１１Ａは、表示装置の製造途中の平面図である。図１１Ｂは、表示装置の製造途中の平面図である。図１１Ｃは、表示装置の製造途中の平面図である。図１１Ｄは、表示装置の製造途中の平面図である。

　本発明の一実施形態にかかる表示装置は、複数の画素を備える。複数の画素のそれぞれは、半導体を含むロッド状発光素子を少なくとも２つ含む。複数の画素の少なくとも一部において、ロッド状発光素子の一部が、電流が流れないように破壊されている（第１の構成）。

　上記の構成によれば、表示装置の画素のそれぞれは、ロッド状発光素子を少なくとも２つ含む。そのため、ある画素に含まれるロッド状発光素子の一部が不良素子であっても、他に良品があれば、不良素子を破壊して（開回路状態にして）おくことによって、その画素を機能させることができる。ロッド状発光素子の不良率をＰとした場合、ｎ個のロッド状発光素子のすべてが不良素子である確率はＰ^ｎである。１つの画素に１つのロッド状発光素子を配置した場合の不良画素の発生率がＰであるのに対し、上記の構成によれば、不良画素の発生率をＰ^ｎまで低減することができる。

　上記第１の構成において、前記複数の画素のそれぞれは、２組の電極対をさらに含み、電極対のそれぞれは、１対の電極を含み、２組の電極対の間隔をｄ_１、一対の電極の間隔をｄ_２、ロッド状発光素子の軸方向の長さをＲとし、次の式（１）を満たす構成とすることが好ましい（第２の構成）。
　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（１）

　上記の構成によれば、電極対に電圧を印加することで、静電誘導によって、ロッド状発光素子が電極対に沿うように配列させることができる。複数の画素のそれぞれは、２組の電極対を含む。そのため、１画素に２つのロッド状発光素子を配列させることができる。

　このとき、式（１）を満たすことで、２つのロッド状発光素子をより確実に配列することができる。すなわち、ｄ_２＞Ｒの場合、ロッド状発光素子が電極対に沿うように配列することができない場合がある。一方、Ｒ≧（ｄ_１ ^２＋ｄ_２ ^２）^１／２の場合、斜め方向にロッド状発光素子が配列する場合がある。斜め方向にロッド状発光素子が配列すると、１画素に１つのロッド状発光素子しか配列させることができない。

　上記第１または第２の構成において、複数の画素を制御する制御装置をさらに備え、複数の画素のそれぞれは、ロッド状発光素子に並列に接続された配線をさらに含み、制御装置は、配線に電流を供給する構成とすることが好ましい（第３の構成）。

　上記の構成によれば、１画素に含まれるロッド状発光素子に、並列に電流が供給される。ロッド状発光素子の発光強度は、ロッド状発光強度に流れる電流にある程度比例する。そのため、破壊されたロッド状発光素子を含まない画素では２つのロッド状発光素子が発光する一方、破壊されたロッド状発光素子を含む画素では、１つのロッド状発光素子が約２倍の明るさで発光する。そのため、破壊されたロッド状発光素子を含む画素と含まない画素との間で、明るさをある程度等しくできる。

　上記第３の構成において、制御装置は、破壊されたロッド状発光素子を含む画素と含まない画素との間で、供給する電流を調整する調整回路を含む構成とすることが好ましい（第４の構成）。

　上記の構成によれば、破壊されたロッド状発光素子を含む画素と含まない画素との間の発光強度の差をより小さくできる。

　本発明の一実施態様にかかる表示装置の製造方法は、複数の画素を備える表示装置の製造方法であって、複数の画素のそれぞれに半導体を含むロッド状発光素子が少なくとも２つ配置されるように基板に配列させる工程と、複数の画素のそれぞれについて、ロッド状発光素子を検査する工程と、ロッド状発光素子が不良である場合、当該ロッド状発光素子を電流が流れないように破壊する工程とを備える（製造方法の第１の態様）。

　上記第１の態様において、ロッド状発光素子を前記基板に配列させる工程の前に、複数の画素のそれぞれに、２組の電極対を前記基板に形成する工程をさらに備え、電極対のそれぞれは、一対の電極を含み、２組の電極対の間隔をｄ_１、一対の電極の間隔をｄ_２、複数のロッド状発光素子のそれぞれの軸方向の長さをＲとし、次の式（２）を満たす態様とすることが好ましい（製造方法の第２の態様）。
　　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（２）

　上記第１の態様において、ロッド状発光素子を前記基板に配列させる工程の前に、複数の画素のそれぞれに、２組の電極対を前記基板に形成する工程をさらに備え、電極対のそれぞれは、一対の電極を含み、２組の電極対の間隔をｄ_１、一対の電極の間隔をｄ_２、複数のロッド状発光素子の軸方向の長さの最小値をＲ（１－Ｘ／１００）、最大値をＲ（１＋Ｘ／１００）とし、次の式（３）（４）を満たす態様とすることが好ましい（製造方法の第３の態様）。
　　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（３）
　　０．２×Ｒ（Ｘ）^１／２＜ｄ_１　　　　（４）

　上記の態様によれば、ロッド状発光素子の軸方向の長さにＲにバラツキがある場合でも、ロッド状発光素子をより確実に配列することができる。

　ロッド状発光素子の軸方向の長さＲにバラツキがある場合、最短のロッド状発光素の長さが一対の電極の間の間隔と等しく、最長のロッド状発光素子の長さが２組の電極対の斜め方向の長さ未満になるようにすれば良い。したがって、式（３）に加えて、次の式（５）（６）を満たせば良い。式（５）（６）を整理すれば、上記の式（４）になる。
　ｄ_２＝Ｒ（１－Ｘ／１００）　　　　　　　　　　　（５）
　Ｒ（１＋Ｘ／１００）＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（６）

　［実施の形態］
　以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

　［第１の実施形態]
　［全体の構成］
　図１は、本発明の第１の実施形態にかかる表示装置１の概略構成を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った断面図である。表示装置１は、基板１０（図２）、複数のロッド状発光素子１１、配列用電極１２、絶縁膜１３、１４、１５（図２）、オーミック電極１６Ａ、１６Ｂ（図２）を備えている。

　複数のロッド状発光素子１１は、基板１０（図２）の上に規則的に配置されている。基板１０は、例えばガラス基板である。ロッド状発光素子１１のそれぞれは、一方向に延びた柱状の形状を有し、軸方向が基板１０と平行になるように配置されている。換言すれば、ロッド状発光素子１１のそれぞれは、基板１０に横倒しに配置されている。

　表示装置１では、すべてのロッド状発光素子１１の軸方向が互いに平行になるように配置されている。以下、説明の便宜のため、ロッド状発光素子１１の軸方向と平行な方向をｙ方向と呼び、基板１０の面内においてｙ方向と直交する方向をｘ方向と呼ぶ。また、基板１０と垂直な方向をｚ方向と呼ぶ。

　ロッド状発光素子１１のそれぞれは、半導体から形成された発光素子である。図１および図２には図示していないが、ロッド状発光素子１１のそれぞれには、駆動用の配線が電気的に接続されている。ロッド状発光素子１１のそれぞれは、配線を通じて供給される信号に基づいて発光する。

　表示装置１は、複数の画素ＰＸを備えている。複数の画素ＰＸは、基板１０上に縦横に規則的に配置されている。表示装置１では、１つの画素ＰＸに対して、２つのロッド状発光素子１１が配置されている。換言すれば、複数の画素ＰＸのそれぞれは、ロッド状発光素子１１を２つ含んでいる。

　複数の画素ＰＸには、２つのロッド状発光素子１１の一方が破壊された画素が含まれている。図１では、上から４行目、左から４列目の画素ＰＸに、破壊されたロッド状発光素子１１ａが含まれている。ロッド状発光素子１１ａは、正極と負極との間の電気的経路が断裂されており、電流が流れないようになっている。

　基板１０には、さらに、配列用電極１２が形成されている。配列用電極１２は、例えばアルミニウム等の金属膜である。配列用電極１２は、ロッド状発光素子１１の一部と平面視（ｘｙ面視）において重なるように配置されている。しかし、ロッド状発光素子１１と配列用電極１２との間には絶縁膜１３（図２）が形成されおり、ロッド状発光素子１１と配列用電極１２とは、電気的に接続されていない。後述するように、配列用電極１２は、ロッド状発光素子１１を配列させるために用いられる。

　絶縁膜１４（図２）は、ロッド状発光素子１１および絶縁膜１３の一部を覆って形成されている。絶縁膜１４は、ロッド状発光素子１１を絶縁膜１３の上に固定する。絶縁膜１３、１４は、例えばＳｉＯ_２膜である。

　絶縁膜１５（図２）は、ロッド状発光素子１１、絶縁膜１３、および絶縁膜１４の一部を覆って形成されている。絶縁膜１５は、ロッド状発光素子１１と配線１７Ａ、１７Ｂ、１７Ｃ（図１）とを絶縁するとともに、基板１０の表面を平坦化する。絶縁膜１５は、例えばＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）膜である。

　オーミック電極１６Ａ、１６Ｂ（図２）は、絶縁膜１４、１５を貫通して、ロッド状発光素子１１に接するように形成されている。オーミック電極１６Ａ、１６Ｂは、例えばアルミニウムとチタンとの積層膜である。

　［ロッド状発光素子１１の構成］
　次に、図２を参照して、ロッド状発光素子１１の詳しい構成を説明する。ロッド状発光素子１１は、ｎ型半導体層１１１、多重量子井戸（ＭＱＷ（Ｍｕｌｔｉｐｌｅ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ））層１１２、ｐ型半導体層１１３、透明導電膜１１４、絶縁膜１１５からなる５層構造を有している。ｎ型半導体層１１１は、例えばｎ型ＧａＮである。ＭＱＷ層１１２は、例えばＩｎＧａＮ－ＭＱＷである。ｐ型半導体層１１３は、例えばｐ型ＧａＮである。透明導電膜１１４は、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ（ＩＴＯ））である。絶縁膜１１５は、例えばＳｉＯ_２である。

　ｎ型半導体層１１１は、柱状の形状を有している。ｎ型半導体層１１１の側周面および一方の端面（図２では、ｙ方向マイナス側の端面）は、ＭＱＷ層１１２によって覆われている。ＭＱＷ層１１２の側周面および一方の端面は、ｐ型半導体層１１３によって覆われている。ｐ型半導体層１１３の側周面および一方の端面は、透明導電膜１１４によって覆われている。透明導電膜１１４の側周面および一方の端面は、絶縁膜１１５によって覆われている。

　ｎ型半導体層１１１の他方の端面（図２では、ｙ方向プラス側の端面）は、ＭＱＷ層１１２等によって覆われていない。また、ＭＱＷ層１１２の他方の端面も、ｐ型半導体層１１３等によって覆われていない。同様に、ｐ型半導体層１１３の他方の端面は、透明導電膜１１４等によって覆われておらず、透明導電膜層１１４の他方の端面も、絶縁膜１１５によって覆われていない。

　ロッド状発光素子１１の側周面の一部には、切欠き部１１ａが形成されている。切欠き部１１ａでは、絶縁膜１１５、透明導電膜１１４、ｐ型半導体層１１３、ＭＱＷ層１１２が除去され、ｎ型半導体層１１１が露出している。

　オーミック電極１６Ａは、切欠き部１１ａにおいて、ｎ型半導体層１１１に接するように形成されている。オーミック電極１６Ｂは、切欠き部１１ａ以外のロッド状発光素子１１の側周面において、透明導電膜１１４に接するように形成されている。

　オーミック電極１６Ａ、１６Ｂを介してロッド状発光素子１１に順方向バイアスが印加されると、ｎ型半導体層１１１とｐ型半導体層１１３との間に形成されたＭＱＷ１１２においてキャリアの再結合が起こり、再結合エネルギーに対応した波長の光が放射される。ＭＱＷ層１１２は、量子閉じ込め効果によってロッド状発光素子１１の発光効率を向上させる。

　透明導電膜１１４は、オーミック電極１６Ｂとｐ型半導体層１１３との間の接触抵抗を下げることで、発光効率を向上させる。絶縁膜１１５は、後述する表示装置１の製造工程においてロッド状発光素子１１を配列させる際、ゼータポテンシャルを調整してロッド状発光素子１１同士がくっつかないようにする。

　［配列用電極１２の構成］
　次に、図３を参照して、配列用電極１２の詳しい構成を説明する。図３は、表示装置１の構成から、配列用電極１２を抜き出して示す平面図である。配列用電極１２は、複数の画素ＰＸのそれぞれにおいて、電極１２ａ１および１２ａ２からなる電極対１２ａと、電極１２ｂ１および１２ｂ２からなる電極対１２ｂとを含んでいる。

　電極対１２ａと電極対１２ｂとは、互いに間隔ｄ_１だけ離れて配置されている。また、電極１２ａ１と電極１２ａ２と、および、電極１２ｂ１と電極１２ｂ２とは、互いに間隔ｄ_２だけ離れて配置されている。

　図３に二点鎖線で模式的に示すように、画素ＰＸ内のロッド状発光素子１１の一方は、一端が電極１２ａ１に、他端が電極１２ａ２に隣接するように配置されている。また、画素ＰＸ内のロッド状発光素子１１の他方は、一端が電極１２ｂ１に、他端が電極１２ｂ２に隣接するように配置されている。

　ロッド状発光素子１１の軸方向の長さをＲとすると、長さＲ、および間隔ｄ_１、ｄ_２は、下記の式（１）を満たす。
　　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（１）

　長さＲ、および間隔ｄ_１、ｄ_２は、例えば次のようにすることができる。
　Ｒ＝１８．５μｍ、ｄ_１＝３μｍ、ｄ_２＝１８μｍ

　なお、表示装置１では、電極１２ａ１と電極１２ｂ１とは互いに電気的に接続されており、これらの電極には同じ信号が供給される。同様に、電極１２ａ２と電極１２ｂ２とは互いに電気的に接続されており、これらの電極には同じ信号が供給される。後述するように、表示装置１の製造工程において、電極１２ａ１および電極１２ｂ１と、電極１２ａ２および電極１２ｂ２との間には、外部から所定の交流電圧が印加される。

　［表示装置１の動作］
　次に、図４および図５を参照して、表示装置１の動作を説明する。図４は、表示装置１の機能的構成を示すブロック図である。表示装置１は、制御装置２０、記憶装置２２、ソースドライバ２３、ゲートドライバ２４、複数のソース線ＳＬ、および複数のゲート線ＧＬをさらに備えている。

　制御装置２０は、ソースドライバ２３およびゲートドライバ２４を制御する。ソースドライバ２３は、複数のソース線ＳＬのそれぞれに所定のソース信号を供給する。ゲートドライバ２４は、複数のゲート線ＧＬに信号のそれぞれに所定のゲート信号を供給する。

　複数のソース線ＳＬと複数のゲート線ＧＬとは、互いに交差するように配置されている。ソース線ＳＬとゲート線ＧＬとによって囲まれた部分が、画素ＰＸとなる。

　図５は、画素ＰＸの要部を示す等価回路図である。画素ＰＸには、２つのロッド状発光素子１１に加え、スイッチング素子Ｔ１、Ｔ２、およびキャパシタＣが形成されている。スイッチング素子Ｔ１のソースはソース線ＳＬに接続され、ゲートはゲート線ＧＬに接続され、ドレインはキャパシタＣとスイッチング素子Ｔ２のゲートとに並列に接続されている。スイッチング素子Ｔ２のソースは電源Ｖｓに接続され、ゲートはスイッチング素子Ｔ１のドレインとキャパシタＣとに並列に接続され、ドレインは２つのロッド状発光素子１１に並列に接続されている。

　ゲートパルスがスイッチング素子Ｔ１のゲートに供給されると、スイッチング素子Ｔ１がオンし、データ信号がスイッチング素子Ｔ１のソースからドレインに伝達される。このとき、データ信号は、キャパシタＣに電圧として記憶される。データ信号によってスイッチング素子Ｔ２がオンすると、ロッド状発光素子１１に電源Ｖｓから電流が流れ、ロッド状発光素子１１が発光する。

　２つのロッド状発光素子１１は、スイッチング素子Ｔ２のドレインに並列に接続されている。そのため、２つのロッド状発光素子１１の一方が破壊されている場合、すなわち、２つのロッド状発光素子の一方に電流が流れない場合、他方のロッド状発光素子に２倍の電流が流れる。

　ロッド状発光素子１１の発光強度は、ロッド状発光強度１１に流れる電流にある程度比例する。そのため、破壊されたロッド状発光素子１１ａを含まない画素では２つのロッド状発光素子が発光する一方、破壊されたロッド状発光素子１１ａを含む画素では、１つのロッド状発光素子が約２倍の明るさで発光する。そのため、破壊されたロッド状発光素子１１ａを含む画素と含まない画素との間で、明るさをある程度等しくできる。

　一方、破壊されたロッド状発光素子１１ａを含む画素と含まない画素との間の発光強度の差がより小さくなるように、駆動電流を調整することがより好ましい。本実施形態では、制御装置２０（図２）が、駆動電流を調整する調製回路２１を含んでいる。

　調整回路２１は、次のようにして駆動電流を調整する。まず、破壊されたロッド状発光素子１１ａを含む画素と含まない画素とを、記憶装置２２（図２）にあらかじめ記憶させておく。調整回路２１は、記憶装置２２に記憶された情報に基づいて、ロッド状発光素子１１の駆動電流を調整する。例えば、破壊されたロッド状発光素子１１ａを含む画素と含まない画素との発光強度をあらかじめ測定して、両者が等しくなるような駆動電流を記憶装置２２に記憶させておき、調整回路２１がこれを参照するようにすることができる。

　［表示装置１の製造方法］
　図６は、表示装置１の製造方法の一例を示すフロー図である。この製造方法は、ロッド状発光素子１１を準備する工程（ステップＳ１）と、配列用電極１２が形成された基板１０を準備する工程（ステップＳ２）と、ロッド状発光素子１１を配列させる工程（ステップＳ３）と、ロッド状発光素子１１に電極を形成する工程（ステップＳ４）と、画素ＰＸのそれぞれについて、ロッド状発光素子１１を検査する工程（ステップＳ５）と、ロッド状発光素子が不良である場合、当該ロッド状発光素子を電流が流れないように破壊する工程（ステップＳ６）と、配線等を形成する工程（ステップＳ７）とを備えている。

　なお、ロッド状発光素子１１を準備する工程（ステップＳ１）と、基板１０を準備する工程（ステップＳ２）とは、どちらを先に実施しても良い。また、両者を並行して実施しても良い。

　ロッド状発光素子１１を準備する工程（ステップＳ１）では、複数のロッド状発光素子１１を準備する。以下、図７Ａ～図７Ｈを参照して、ロッド状発光素子１１の製造方法の一例を説明する。ロッド状発光素子１１の製造方法は、これに限定されない。

　図７Ａに示すように、サファイア基板９１上に、ＨＶＰＥ（Ｈｙｂｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）法により、ｎ型半導体層１１０を所定の厚さだけ成長させる。ｎ型半導体層１１０の成長方法としては、ＨＶＰＥ法の他、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等、任意の方法を用いることができる。

　図７Ｂに示すように、ＣＶＤ法によってＳｉＯ_２膜９２を堆積させる。ＳｉＯ_２膜９２の厚さは、後述するエッチングの際にエッチングマスクとして残存する厚さであれば良い。ＳｉＯ_２膜９２の厚さは、例えば５μｍである。

　図７Ｃおよび図７Ｄに示すように、ＳｉＯ_２膜９２を六角格子状にパターニングして、ＳｉＯ_２膜９２ａを形成する。なお、図７Ｃはサファイア基板９１に対して垂直な方向から見た平面図であり、図７Ｄはサファイア基板９１の面内方向に沿った断面図である。

　図７Ｅに示すように、ＳｉＯ_２膜９２ａをエッチングマスクとして、ｎ型半導体層１１０をサファイア基板９１までエッチングして、ｎ型半導体層１１１を形成する。エッチング完了後、フッ酸系のエッチャントを用いて、ＳｉＯ_２膜９２ａを除去する。

　図７Ｆに示すように、例えばＭＯＣＶＤ等により、ＭＱＷ層１１２およびｐ型半導体層１１３を形成する。

　ｐ型半導体層１１３の上にさらに、透明導電膜１１４を１０ｎｍ程度堆積する。透明導電膜１１４の堆積方法としては、スパッタリングよりも、原料ガスをミスト（霧）状にして供給するミストＣＶＤ法の方が好ましい。透明導電膜１１４をロッド全体に堆積させることができるためである。透明導電膜１１４の上にさらに、ＣＶＤ法によって、絶縁膜１１５を堆積し、ロッド状発光素子１１を形成する。

　図７Ｇに示すように、ロッド状発光素子１１の一端を、ワックス９４等でガラス基板９３に固定する。そして、サファイア基板９１の裏面を上にした状態で、サファイア基板９１の裏面からＡｒＦエキシマレーザを照射して、ロッド状発光素子１１をサファイア基板９１からリフトオフする。

　図７Ｈに示すように、ロッド状発光素子１１は、ワックス９４によってガラス基板９３に固定されている。ワックス９４を除去することによって、複数のロッド状発光素子１１が得られる。

　次に、配列用電極１２が形成された基板１０を準備する（ステップＳ２）。配列用電極１２は、例えば、アルミニウム等の金属膜をスパッタリングまたは蒸着によって成膜し、フォトリソグラフィによってパターニングすることで形成できる。なお、図２の絶縁膜１３は、例えばＳｉＯ_２の膜をＣＶＤ法によって成膜することで形成できる。

　次に、ロッド状発光素子１１を基板１０上に配列させる（ステップＳ３）。以下、図８～図１０を参照して、ロッド状発光素子１１を配列させる工程を説明する。

　ロッド状発光素子１１を溶媒に分散させる。溶媒は例えば、イソプロピルアルコール（ＩＰＡ）である。ＩＰＡに代えて、水、エチレングリコール、プロピレングリコール、メタノール、エタノール、アセトン等を溶媒として用いても良い。

　本実施形態では、複数のロッド状発光素子１１のそれぞれの軸方向の長さＲがほぼ一定になるように、あらかじめスクリーニングしておく。スクリーニング方法としては、例えば、市販の孔径５μｍのフィルターシリンジを用いることで、折れて短くなった５μｍ以下のロッドを除くことができる。

　図８に示すように、ロッド状発光素子１１を分散させた溶媒Ｓを基板１０に塗布する。溶媒Ｓを塗布する厚さは、溶媒Ｓ中でロッド状発光素子１１が移動できる厚さであれば良い。一方、溶媒Ｓの厚さが厚すぎると、乾燥させるための時間が長くなる。溶媒Ｓの厚さは、例えば数μｍ～数ｍｍである。溶媒Ｓ中のロッド状発光素子１１の密度は、１×１０^４～１×１０^７本／ｃｍ^３が好ましい。

　このとき、電極１２ａ１と電極１２ａ２との間、電極１２ｂ１と電極１２ｂ２との間に、１～２Ｖ程度の交流電圧（１０～１００ｋＨｚ程度）を印加しておく。

　図９は、ロッド状発光素子１１が電極１２ａ１、１２ａ２に配列する原理を示す模式図である。図９に示すように、電極１２ａ１に電位Ｖ_Ｌを印加し、電極１２ａ２に電位Ｖ_Ｒを印加すると（Ｖ_Ｌ＜Ｖ_Ｒ）、電極１２ａ１には負電荷が誘起され、電極１２ａ２には正電荷が誘起される。ロッド状発光素子１１が電極１２ａ１、１２ａ２に接近すると、静電誘導により、ロッド状発光素子１１の電極１２ａ１に近い側に正電荷が誘起され、電極１２ａ２に近い側に不電荷が誘起される。その結果、ロッド状発光素子１１と電極１２ａ１、１２ａ２と間に静電力による引力が働き、ロッド状発光素子１１は、電極１２ａ１と１２ａ２と間に生じる電気力線に沿って配列する。ロッド状発光素子１１を配列させた後、例えば基板１０を加熱して、溶媒Ｓを蒸発させる。

　図１０は、ロッド状発光素子１１の配列の仕方を模式的に示す平面図である。既述のように、長さＲ、および間隔ｄ_１、ｄ_２は、式（１）を満たす。電極１２ａ１と電極１２ａ２との間隔ｄ_２はロッド状発光素子１の軸方の長さＲ以下である。そのため、ロッド状発光素子１１は、電極１２ａ１と電極１２ａ２とに沿って配列することができる。

　一方、例えば電極１２ａ２と電極１２ｂ１との間の距離（ｄ_１ ^２＋ｄ_２ ^２）^１／２は、ロッド状発光素子１１の軸方向の長さＲよりも長い。そのため、図１０に二点鎖線で示すように、ロッド状発光素子１１が電極１２ａ２と電極１２ｂ１とに沿って斜めに配列することはない。ロッド状発光素子１１が斜めに配列すると、１つの画素ＰＸに一つのロッド状発光素子１１しか配置されないことになる。上記の構成によれば、ロッド状発光素子１１が斜めに配列することを抑制して、１つの画素ＰＸに２つのロッド状発光素子１１をより確実に配列することができる。

　次に、ロッド状発光素子１１に駆動用の電極を形成する（ステップＳ４）。以下、図１１Ａ～図１１Ｄを参照して、ロッド状発光素子１１を基板１０に固定してから、ロッド状発光素子１１にオーミック電極１６Ａ、１６Ｂを形成するまでの工程の一例を説明する。表示装置１の製造方法は、これに限定されない。

　図１１Ａに示すように、例えばオルトケイ酸テトラエチル（ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ　Ｏｒｔｈｏｓｉｌｉｃａｔｅ））を用いたプラズマＣＶＤにより、絶縁膜１４を形成する。絶縁膜１４の厚さは、例えば５００ｎｍである。プラズマＣＶＤの条件は例えば、圧力１２０Ｐａ、ＴＥＯＳ流量５ｓｃｃｍ、Ｏ_２流量１９５ｓｃｃｍ、ＲＦパワー８０Ｗで１２分である。

　図１１Ｂに示すように、ロッド状発光素子１１の一部をエッチングして、切欠き部１１ａを形成する。

　図１１Ｃに示すように、例えばＳＯＧを塗布して、絶縁膜１５を形成する。

　図１１Ｄに示すように、電極を形成する部分の絶縁膜１４、１５、１１５をエッチングにより除去し、さらに電極１６Ａ、１６Ｂを形成する。

　次に、画素ＰＸのそれぞれについて、ロッド状発光素子１１を検査する（ステップＳ５）。具体的には例えば、ロッド状発光素子１１に形成した電極１６Ａ、１６Ｂを介して電流を流し、ロッド状発光素子１１の電流－電圧特性を測定する。ロッド状発光素子１１の検査としては他に、目視検査を行っても良い。あるいは、発光状態を撮影し、画像処理によって不良画素を特定しても良い。

　ロッド状発光素子１１が不良である場合、当該ロッド状発光素子１１を電流が流れないように破壊する。ロッド状発光素子１１の破壊は、例えばＹＡＧレーザ等の高エネルギー線を照射することによってすることができる。このとき、記憶装置２２（図４）に当該ロッド状発光素子１１を破壊したことを記憶しておく。

　すべての画素ＰＸについて検査が終了した後、基板１０に配線等（ソース線、ゲート線、スイッチング素子等）を形成する。これらの具体的な構成および製造方法は、従来のアクティブマトリクス基板における配線、スイッチング素子等の構成および製造方法と同様であるため、説明を省略する。

　［表示装置１の効果］
　以上、本発明の第１の実施形態にかかる表示装置１の構成および製造方法を説明した。表示装置１によれば、画素ＰＸのそれぞれは、ロッド状発光素子１１を２つ含む。そのため、ある画素ＰＸに含まれる２つのロッド状発光素子１１の一方が不良素子であっても、他方が良品であれば、不良素子の方を破壊して（開回路状態にして）おくことによって、その画素ＰＸを機能させることができる。ロッド状発光素子１１の不良率をＰとした場合、２つのロッド状発光素子１１の両方が不良素子である確率はＰ^２である。１つの画素ＰＸに１つのロッド状発光素子１１を配置した場合の不良画素の発生率がＰであるのに対し、本実施形態によれば、不良画素の発生率をＰ^２まで低減することができる。

　本実施形態によれば、既述のように、長さＲ、および間隔ｄ_１、ｄ_２は、式（１）を満たす。これによって、ロッド状発光素子１１が斜めに配列することを抑制して、１つの画素ＰＸに２つのロッド状発光素子１１をより確実に配列することができる。

　本実施形態によれば、制御装置２０（図４）は、ロッド状発光素子１１の駆動電流を調整する調製回路２１を含んでいる。これによって、破壊されたロッド状発光素子１１を含む画素ＰＸと含まない画素ＰＸとの間の発光強度の差をより小さくできる。

　［第２の実施形態］
　本発明の第２の実施形態にかかる表示装置は、表示装置１と比較して、長さＲ、および間隔ｄ_１、ｄ_２の値が異なっている。本実施形態では、長さＲ、および間隔ｄ_１、ｄ_２は、次のとおりである。
　Ｒ＝２０μｍ、ｄ_１＝３μｍ、ｄ_２＝２０μｍ

　本実施形態によっても、第１の実施形態と同様の効果が得られる。また、本実施形態では、Ｒ＝ｄ_２である。本実施形態によれば、画素ＰＸの全体的な面積より小さくすることができる。

　［第３の実施形態］
　本実施形態では、ロッド状発光素子１１の軸方向の長さＲに、Ｘ（％）のバラツキがある。すなわち、ロッド状発光素子１１はの軸方向の長さは、Ｒ（１－Ｘ／１００）からＲ（１＋Ｘ／１００）の間で分布している。

　この場合、最短のロッド状発光素の長さが一対の電極の間の間隔と等しく、最長のロッド状発光素子の長さが２組の電極対の斜め方向の長さ未満になるようにすれば良い。したがって、長さＲ、バラツキＸ、および間隔ｄ_１、ｄ_２が、次の２つの式を満たせば良い。
　　ｄ_２＝Ｒ（１－Ｘ／１００）
　　Ｒ（１＋Ｘ／１００）＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２

　上記の式を整理すると、次のようになる。
　　０．２×Ｒ（Ｘ）^１／２＜ｄ_１

　したがって、１つの画素ＰＸに２つのロッド状発光素子１１をより確実に配列するためには、長さＲ、バラツキＸ、および間隔ｄ_１、ｄ_２、次の式（３）（４）を満たすようにすれば良い。
　　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（３）
　　０．２×Ｒ（Ｘ）^１／２＜ｄ_１　　　　（４）

　長さＲ、および間隔ｄ_１、ｄ_２は、例えば次のようにすることができる。
　Ｒ＝１０μｍ、Ｘ＝５％、ｄ_１＝５μｍ、ｄ_２＝９．５μｍ

　本実施形態によっても、第１の実施形態と同様の効果が得られる。また、ロッド状発光素子１１の軸方向の長さＲにバラツキがある場合でも、ロッド状発光素子１１をより確実に配列することができる。

　［第４の実施形態］
　本発明の第４の実施形態にかかる表示装置は、第３の実施形態の表示装置と比較して、長さＲ、バラツキＸ、および間隔ｄ_１、ｄ_２の値が異なっている。本実施形態では、長さＲ、バラツキＸ，および間隔ｄ_１、ｄ_２は、以下のとおりである。
　Ｒ＝１０μｍ、Ｘ＝１０％、ｄ_１＝６μｍ、ｄ_２＝９μｍ

　本実施形態によっても、第３の実施形態と同様の効果が得られる。

　［その他の実施形態］
　以上、本発明についての実施形態を説明したが、本発明は上述の各実施形態のみに限定されず、発明の範囲内で種々の変更が可能である。また、各実施形態は、適宜組み合わせて実施することが可能である。

　上記の各実施形態では、１画素に２つのロッド状発光素子が含まれている場合を説明した。１画素に２つのロッド状発光素を配置すれば、１画素の大きさが過剰に大きくならず、かつ不良画素の発生率も低く抑えられるため、最もバランスが良い。しかし、本発明の表示装置はこれに限定されず、１画素に３つ以上のロッド状発光素子が含まれている構成としても良い。

　本発明は、ロッド状発光素子を用いた表示装置として産業上の利用が可能である。

Claims

　複数の画素を備え、
　前記複数の画素のそれぞれは、半導体を含むロッド状発光素子を少なくとも２つ含み、
　前記複数の画素の少なくとも一部において、前記ロッド状発光素子の一部が、電流が流れないように破壊されている、表示装置。
　前記複数の画素のそれぞれは、２組の電極対をさらに含み、
　前記電極対のそれぞれは、一対の電極を含み、
　前記２組の電極対の間隔をｄ_１、前記一対の電極の間隔をｄ_２、前記ロッド状発光素子の軸方向の長さをＲとし、次の式（１）を満たす、請求項１に記載の表示装置。
　　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（１）
　前記複数の画素を制御する制御装置をさらに備え、
　前記複数の画素のそれぞれは、ロッド状発光素子に並列に接続された配線をさらに含み、
　前記制御装置は、前記配線に電流を供給する、請求項１または２に記載の表示装置。
　前記制御装置は、前記破壊されたロッド状発光素子を含む画素と含まない画素との間で、供給する電流を調整する調整回路を含む、請求項３に記載の表示装置。
　複数の画素を備える表示装置の製造方法であって、
　前記複数の画素のそれぞれに半導体を含むロッド状発光素子が少なくとも２つ配置されるように基板に配列させる工程と、
　前記複数の画素のそれぞれについて、前記ロッド状発光素子を検査する工程と、
　前記ロッド状発光素子が不良である場合、当該ロッド状発光素子を電流が流れないように破壊する工程とを備える、表示装置の製造方法。
　前記ロッド状発光素子を前記基板に配列させる工程の前に、前記複数の画素のそれぞれに、２組の電極対を前記基板に形成する工程をさらに備え、
　前記電極対のそれぞれは、一対の電極を含み、
　前記２組の電極対の間隔をｄ_１、前記一対の電極の間隔をｄ_２、前記ロッド状発光素子の軸方向の長さをＲとし、次の式（２）を満たす、請求項５に記載の表示装置の製造方法。
　　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（２）
　前記ロッド状発光素子を前記基板に配列させる工程の前に、前記複数の画素のそれぞれに、２組の電極対を前記基板に形成する工程をさらに備え、
　前記電極対のそれぞれは、一対の電極を含み、
　前記２組の電極対の間隔をｄ_１、前記一対の電極の間隔をｄ_２、前記ロッド状発光素子の軸方向の長さの最小値をＲ（１－Ｘ／１００）、最大値をＲ（１＋Ｘ／１００）とし、次の式（３）（４）を満たす、請求項５に記載の表示装置の製造方法。
　　ｄ_２≦Ｒ＜（ｄ_１ ^２＋ｄ_２ ^２）^１／２　　　（３）
　　０．２×Ｒ（Ｘ）^１／２＜ｄ_１　　　　（４）