JP2019129491A - 光電変換装置、撮像システム、移動体 - Google Patents
光電変換装置、撮像システム、移動体 Download PDFInfo
- Publication number
- JP2019129491A JP2019129491A JP2018011424A JP2018011424A JP2019129491A JP 2019129491 A JP2019129491 A JP 2019129491A JP 2018011424 A JP2018011424 A JP 2018011424A JP 2018011424 A JP2018011424 A JP 2018011424A JP 2019129491 A JP2019129491 A JP 2019129491A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- circuit
- signal
- gain
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 187
- 238000003384 imaging method Methods 0.000 title claims description 70
- 230000003321 amplification Effects 0.000 claims abstract description 30
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 description 19
- 238000012546 transfer Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 9
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 9
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 9
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 8
- 101100194363 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res2 gene Proteins 0.000 description 8
- 238000012935 Averaging Methods 0.000 description 7
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 5
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 5
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 5
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 5
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 5
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
- H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Automatic Focus Adjustment (AREA)
Abstract
【課題】複数の光電変換部を有する光電変換装置において、信号の読み出し方法を簡易に変更可能な回路構成を提供する。【解決手段】光電変換装置が、第１の光電変換部と、第２の光電変換部と、前記第１の光電変換部で発生した電荷に基づく第１の信号が読み出される第１の信号線と、前記第２の光電変換部で発生した電荷に基づく第２の信号が読み出される第２の信号線と、前記第１の信号線が接続された第１の入力部を有し、前記第１の入力部に入力された信号を第１のゲインで増幅及び／又はＡＤ変換の処理を行う第１の回路と、前記第２の信号線が接続された第２の入力部を有し、前記第２の入力部に入力された信号に対し前記第１のゲインとは異なる第２のゲインで増幅及び／又はＡＤ変換の処理を行う第２の回路と、前記第１の信号線と前記第２の信号線の間の接続状態／非接続状態を切り替えるスイッチとを有する。【選択図】図２
Description
本発明は、光電変換装置に関する。
特許文献１には、画素信号増幅部にて低ゲインと高ゲインの出力を行い、これらの２つの出力の信号を用いてダイナミックレンジを拡大する方法が記載されている。特許文献２には、複数の光電変換部を１つの集合とし、複数の光電変換部に対応する信号を各々読み出す方法が記載されている。また、特許文献２には、これら複数の光電変換部に対応する信号から測距と撮像の両方を行うことができるシステムについて記載されている。
特許文献２には、複数の光電変換部から測距用信号と撮像用信号を選択して読み出すというアイデアが開示されているものの、その読み出し回路の具体的な構成については開示されていない。
本発明は、複数の光電変換部を有する光電変換装置において、信号の読み出し方法を簡易に変更可能な回路構成を提供することを目的とする。
本発明の第一態様は、第１の光電変換部と、第２の光電変換部と、前記第１の光電変換部で発生した電荷に基づく第１の信号が読み出される第１の信号線と、前記第２の光電変換部で発生した電荷に基づく第２の信号が読み出される第２の信号線と、前記第１の信号線が接続された第１の入力部を有し、前記第１の入力部に入力された信号を第１のゲインで増幅及び／又はＡＤ変換の処理を行う第１の回路と、前記第２の信号線が接続された第２の入力部を有し、前記第２の入力部に入力された信号に対し前記第１のゲインとは異なる第２のゲインで増幅及び／又はＡＤ変換の処理を行う第２の回路と、前記第１の信号線と前記第２の信号線の間の接続状態／非接続状態を切り替えるスイッチとを有することを特徴とする光電変換装置を提供する。
本発明の第二態様は、本発明に係る光電変換装置と、前記光電変換装置から出力される信号を処理する処理装置と、を有することを特徴とする撮像システムを提供する。
本発明の第三態様は、移動体であって、本発明に係る光電変換装置と、移動装置と、前記光電変換装置から出力される信号から情報を取得する処理装置と、前記情報に基づいて前記移動装置を制御する制御装置と、を有することを特徴とする移動体を提供する。
本発明によれば、複数の光電変換部を有する光電変換装置において、信号の読み出し方法を簡易に変更可能な回路構成を提供することができる。
＜第１実施形態＞
（光電変換装置）
図１は、本発明の第１実施形態の光電変換装置の構成の一例を示すブロック図である。光電変換装置１００は、複数の画素２００が行列状（２次元状）に配列された画素部１０１を有している。図１では、図示の便宜から、４つの画素２００のみ示されているが、実際の光電変換装置では数千万個以上の画素が配列される。本実施形態では光電変換部２０２−１、２０２−２に注目する。本例では、１つの画素２００が複数（本実施形態では２個）の光電変換部２０２−１、２０２−２を有している。また、光電変換装置１００は、画素部１０１の周辺回路として、タイミングジェネレータ１０２、垂直走査回路１０３、アナログ増幅器１０４、水平走査回路１０５、信号出力回路１０６などを有する。本実施形態の光電変換装置１００はいわゆるＣＭＯＳイメージセンサである。
（光電変換装置）
図１は、本発明の第１実施形態の光電変換装置の構成の一例を示すブロック図である。光電変換装置１００は、複数の画素２００が行列状（２次元状）に配列された画素部１０１を有している。図１では、図示の便宜から、４つの画素２００のみ示されているが、実際の光電変換装置では数千万個以上の画素が配列される。本実施形態では光電変換部２０２−１、２０２−２に注目する。本例では、１つの画素２００が複数（本実施形態では２個）の光電変換部２０２−１、２０２−２を有している。また、光電変換装置１００は、画素部１０１の周辺回路として、タイミングジェネレータ１０２、垂直走査回路１０３、アナログ増幅器１０４、水平走査回路１０５、信号出力回路１０６などを有する。本実施形態の光電変換装置１００はいわゆるＣＭＯＳイメージセンサである。
画素部１０１にて光電変換された信号は、タイミングジェネレータ１０２により制御された垂直走査回路１０３によって、１行毎に順次読み出される。読み出された信号は、アナログ増幅器１０４に入力され、増幅処理が行われる。増幅された信号は、タイミングジェネレータ１０２により制御された水平走査回路１０５によって、順次信号出力回路１０６へ入力される。該信号は、信号出力回路１０６にてノイズ減算処理等が行われた後、光電変換装置１００の出力として外部（例えばＡＤ変換器など）に出力される。
（画素及び読み出し回路）
図２には第１実施形態の画素及び読み出し回路の構成が示されている。ここで画素部１０１中の各画素２００は２つの光電変換部２０２−１、２０２−２を有している。２つの光電変換部２０２−１、２０２−２は１つのマイクロレンズ（不図示）を共有する。これにより、光電変換装置１００に入る光を瞳分割し、オートフォーカス（ＡＦ）に必要な位相差情報を得ることができる。
図２には第１実施形態の画素及び読み出し回路の構成が示されている。ここで画素部１０１中の各画素２００は２つの光電変換部２０２−１、２０２−２を有している。２つの光電変換部２０２−１、２０２−２は１つのマイクロレンズ（不図示）を共有する。これにより、光電変換装置１００に入る光を瞳分割し、オートフォーカス（ＡＦ）に必要な位相差情報を得ることができる。
以下の回路構成は、２つの光電変換部２０２−１、２０２−２に対しそれぞれ存在するが、光電変換部２０２−１の回路と光電変換部２０２−２の回路は同じ機能のため代表した説明とする。なお、第１の光電変換部２０２−１用の回路の符号には枝番「−１」を付し、第２の光電変換部２０２−２用の回路の符号には枝番「−２」を付すが、２つの光電変換部２０２−１、２０２−２に共通する説明では枝番を省略する。
各光電変換部２０２の回路は、光電変換部２０２で発生した電荷を転送する転送ＭＯＳトランジスタ２０３、光電変換部２０２の電位のリセットを行うリセットＭＯＳトランジスタ２０４、画素選択を行うセレクトＭＯＳトランジスタ２０５を有する。また、電荷信
号を増幅する増幅ＭＯＳトランジスタ２０１が設けられ、増幅ＭＯＳトランジスタ２０１と電源ＶＤＤによりソースフォロワ回路が構成されている。ここでは増幅ＭＯＳトランジスタ２０１を用いた増幅回路としてソースフォロワ回路（ドレイン接地回路）を例示しているが、増幅ＭＯＳトランジスタ２０１を用いた増幅回路はソース接地回路でもよいし、ゲート接地回路でもよい。各々の回路は、選択された画素２００を読み出し回路２１１へ接続するための信号線２０６を持っている。本実施形態では、第１の光電変換部２０２−１で発生した電荷に基づく信号が読み出される第１の信号線２０６−１と、第２の光電変換部２０２−２で発生した電荷に基づく信号が読み出される第２の信号線２０６−２が設けられている。以下、第１の光電変換部２０２−１で発生した電荷に基づく信号を「第１の信号」又は「第１の光電変換部に対応する信号」と称し、第２の光電変換部２０２−２で発生した電荷に基づく信号を「第２の信号」又は「第２の光電変換部に対応する信号」と称す。
号を増幅する増幅ＭＯＳトランジスタ２０１が設けられ、増幅ＭＯＳトランジスタ２０１と電源ＶＤＤによりソースフォロワ回路が構成されている。ここでは増幅ＭＯＳトランジスタ２０１を用いた増幅回路としてソースフォロワ回路（ドレイン接地回路）を例示しているが、増幅ＭＯＳトランジスタ２０１を用いた増幅回路はソース接地回路でもよいし、ゲート接地回路でもよい。各々の回路は、選択された画素２００を読み出し回路２１１へ接続するための信号線２０６を持っている。本実施形態では、第１の光電変換部２０２−１で発生した電荷に基づく信号が読み出される第１の信号線２０６−１と、第２の光電変換部２０２−２で発生した電荷に基づく信号が読み出される第２の信号線２０６−２が設けられている。以下、第１の光電変換部２０２−１で発生した電荷に基づく信号を「第１の信号」又は「第１の光電変換部に対応する信号」と称し、第２の光電変換部２０２−２で発生した電荷に基づく信号を「第２の信号」又は「第２の光電変換部に対応する信号」と称す。
本実施形態の光電変換装置１００は、画素列毎に第１の読み出し回路２１１−１と第２の読み出し回路２１１−２を有している。第１の信号線２０６−１は第１の読み出し回路２１１−１の入力部（第１の入力部）に接続され、第２の信号線２０６−２は第２の読み出し回路２１１−２の入力部（第２の入力部）に接続される。各読み出し回路２１１は、入力部としての入力容量２０７、増幅器２０８、容量２０９、２１０を有しており、信号線２０６を介して入力される画素信号（アナログ信号）を増幅するアナログ増幅器を構成している。本例の増幅器２０８はオペアンプであるが、オペアンプに限ったものではない。また本例では入力容量２０７を設けたが、信号線２０６を増幅器２０８の入力端子に接続してもよい（その場合は、増幅器２０８の入力端子が、信号の入力部となる。）。
図２では不図示だが、容量２０９と容量２１０にはスイッチが接続されており、該スイッチを制御することにより、増幅器２０８の帰還容量を容量２０９か容量２１０に択一的に切り替えることができる。この読み出し回路２１１（アナログ増幅器）の増幅率は、入力容量２０７と帰還容量２０９又は２１０の比で決まる。容量２０７、２０９、２１０それぞれの容量値をＣ２０７、Ｃ２０９、Ｃ２１０と表記する場合、増幅率はＣ２０７／Ｃ２０９あるいはＣ２０７／Ｃ２１０となる。ここで容量２０９と容量２１０の容量値を異ならせておくと（例えばＣ２０９＞Ｃ２１０）、読み出し回路２１１で２種類の増幅率を設定できる。
符号２１２は、第１の信号線２０６−１と第２の信号線２０６−２との間の接続状態／非接続状態を切り替えるスイッチである。スイッチ２１２はＭＯＳトランジスタにより構成される。スイッチ２１２をＯＦＦすると、第１の信号は第１の読み出し回路２１１−１で読み出され、第２の信号は第２の読み出し回路２１１−２で読み出される。したがって、各光電変換部２０２−１、２０２−２に対応する信号が個別に増幅され、信号出力回路１０６に出力されることとなる。一方、スイッチ２１２をＯＮすると、第１の信号と第２の信号の平均値が両方の読み出し回路２１１−１、２１１−２に入力される。すなわち、スイッチ２１２は２つの光電変換部２０２−１、２０２−２の信号平均処理を行うための回路といえる。以後の説明では、スイッチ２１２を信号平均処理用ＭＯＳトランジスタ２１２と称す。
（画素読み出し）
図３、図４には第１実施形態の画素読み出しの駆動タイミングの詳細が示されている。ＴＸ１は、転送ＭＯＳトランジスタ２０３−１を駆動するための制御信号であり、ＴＸ２は、転送ＭＯＳトランジスタ２０３−２を駆動するための制御信号である。ＲＥＳ１は、リセットＭＯＳトランジスタ２０４−１を駆動するための制御信号であり、ＲＥＳ２は、リセットＭＯＳトランジスタ２０４−２を駆動するための制御信号である。ＳＥＬ１は、セレクトＭＯＳトランジスタ２０５−１を駆動するための制御信号であり、ＳＥＬ２は、
セレクトＭＯＳトランジスタ２０５−２を駆動するための制御信号である。ＡＤＤは、信号平均処理用ＭＯＳトランジスタ２１２を駆動するための制御信号である。これらの制御信号（電圧）は、垂直走査回路１０３又は水平走査回路１０５から与えられる。出力１は、第１の読み出し回路（アナログ増幅器）２１１−１より出力される信号であり、出力２は、第２の読み出し回路（アナログ増幅器）２１１−２より出力される信号である。
図３、図４には第１実施形態の画素読み出しの駆動タイミングの詳細が示されている。ＴＸ１は、転送ＭＯＳトランジスタ２０３−１を駆動するための制御信号であり、ＴＸ２は、転送ＭＯＳトランジスタ２０３−２を駆動するための制御信号である。ＲＥＳ１は、リセットＭＯＳトランジスタ２０４−１を駆動するための制御信号であり、ＲＥＳ２は、リセットＭＯＳトランジスタ２０４−２を駆動するための制御信号である。ＳＥＬ１は、セレクトＭＯＳトランジスタ２０５−１を駆動するための制御信号であり、ＳＥＬ２は、
セレクトＭＯＳトランジスタ２０５−２を駆動するための制御信号である。ＡＤＤは、信号平均処理用ＭＯＳトランジスタ２１２を駆動するための制御信号である。これらの制御信号（電圧）は、垂直走査回路１０３又は水平走査回路１０５から与えられる。出力１は、第１の読み出し回路（アナログ増幅器）２１１−１より出力される信号であり、出力２は、第２の読み出し回路（アナログ増幅器）２１１−２より出力される信号である。
（１）ＡＦ読み出しモード
図３を用いて、被写体から位相差情報を取得する読み出し方法（「ＡＦ読み出しモード」又は「ＡＦ読み出し」と称す）を説明する。ＡＦ読み出しでは、第１の読み出し回路２１１−１と第２の読み出し回路２１１−２の増幅ゲインは同じ値になるように設定される。時刻ｔ１にＳＥＬ１及びＳＥＬ２をハイにし、該当行の画素をセレクト状態にする。時刻ｔ２にＲＥＳ１及びＲＥＳ２をローにし、画素リセットを終了させる。その後、時刻ｔ３までの間に、ノイズレベルのサンプリングを実施する。時刻ｔ３にＴＸ１及びＴＸ２をハイにし、光電変換部からの電荷転送を開始する。時刻ｔ４にＴＸ１及びＴＸ２をローにし、電荷転送を終了する。その後、時刻ｔ５までの間に、信号レベルのサンプリングを実施する。時刻ｔ５にＲＥＳ１及びＲＥＳ２をハイにし、画素リセットを行う。そして時刻ｔ６にＳＥＬ１及びＳＥＬ２をローにし、画素の選択を解除する。時刻ｔ１からｔ６の間、ＡＤＤは常にローの状態であり、光電変換部２０２−１、２に対応する信号は個別に増幅され、独立に信号出力回路１０６に入力される。このＡＦ読み出しを２つの光電変換部２０２−１、２で同時に行うことで、被写体の位相差情報を取得できる。２つの光電変換部２０２−１、２が画素内で左右に配置されている場合は水平方向の位相差情報を取得でき、２つの光電変換部２０２−１、２が画素内で上下に配置されている場合は垂直方向の位相差情報を取得することができる。
図３を用いて、被写体から位相差情報を取得する読み出し方法（「ＡＦ読み出しモード」又は「ＡＦ読み出し」と称す）を説明する。ＡＦ読み出しでは、第１の読み出し回路２１１−１と第２の読み出し回路２１１−２の増幅ゲインは同じ値になるように設定される。時刻ｔ１にＳＥＬ１及びＳＥＬ２をハイにし、該当行の画素をセレクト状態にする。時刻ｔ２にＲＥＳ１及びＲＥＳ２をローにし、画素リセットを終了させる。その後、時刻ｔ３までの間に、ノイズレベルのサンプリングを実施する。時刻ｔ３にＴＸ１及びＴＸ２をハイにし、光電変換部からの電荷転送を開始する。時刻ｔ４にＴＸ１及びＴＸ２をローにし、電荷転送を終了する。その後、時刻ｔ５までの間に、信号レベルのサンプリングを実施する。時刻ｔ５にＲＥＳ１及びＲＥＳ２をハイにし、画素リセットを行う。そして時刻ｔ６にＳＥＬ１及びＳＥＬ２をローにし、画素の選択を解除する。時刻ｔ１からｔ６の間、ＡＤＤは常にローの状態であり、光電変換部２０２−１、２に対応する信号は個別に増幅され、独立に信号出力回路１０６に入力される。このＡＦ読み出しを２つの光電変換部２０２−１、２で同時に行うことで、被写体の位相差情報を取得できる。２つの光電変換部２０２−１、２が画素内で左右に配置されている場合は水平方向の位相差情報を取得でき、２つの光電変換部２０２−１、２が画素内で上下に配置されている場合は垂直方向の位相差情報を取得することができる。
（２）撮像読み出しモード
図４を用いて、被写体から撮像情報を取り出す読み出し方法（「撮像読み出しモード」又は「撮像読み出し」と称す）を説明する。撮像読み出しでは、第１の読み出し回路２１１−１の増幅ゲインＧ１と第２の読み出し回路２１１−２の増幅ゲインＧ２が互いに異なる（例えばＧ１＞Ｇ２）ように設定される。
図４を用いて、被写体から撮像情報を取り出す読み出し方法（「撮像読み出しモード」又は「撮像読み出し」と称す）を説明する。撮像読み出しでは、第１の読み出し回路２１１−１の増幅ゲインＧ１と第２の読み出し回路２１１−２の増幅ゲインＧ２が互いに異なる（例えばＧ１＞Ｇ２）ように設定される。
時刻ｔ１にＳＥＬ１及びＳＥＬ２をハイにし、該当行の画素をセレクト状態にする。時刻ｔ２にＲＥＳ１及びＲＥＳ２をローにし、画素リセットを終了させる。時刻ｔ７にＡＤＤをハイにし、２つの光電変換部２０２−１、２の出力信号を平均化し、時刻ｔ８でＡＤＤをローにし、平均化を終了する。その後、時刻ｔ９までの間に、ノイズレベルのサンプリングを実施する。時刻ｔ９にＡＤＤをハイにし、時刻ｔ３にＴＸ１及びＴＸ２をハイにし、光電変換部からの電荷転送を開始する。時刻ｔ４にＴＸ１及びＴＸ２をローにし、電荷転送を終了する。時刻ｔ１０にＡＤＤをローにし、各読み出し回路２１１の入力容量がＣ２０７単独になる状態にする。その後、時刻ｔ５までの間に、信号レベルのサンプリングを実施する。これにより増幅器２０８−１、２から画素２００の撮像情報を読み出すことができる。このとき、第１の読み出し回路２１１−１の増幅率をＣ２０７／Ｃ２１０に設定し、第２の読み出し回路２１１−２の増幅率をＣ２０７／Ｃ２０９に設定する。これにより、同じ画素２００の信号出力に対し、２つの異なるゲインでの出力を同時に取り出すことができる。これら２つのゲインの信号出力を組み合わせて処理することで、本光電変換装置１００のダイナミックレンジを向上させることができる。
上述したＡＦ読み出しモードと撮像読み出しモードの切り替えは、フレーム単位で行ってもよいし、行単位で行ってもよい。フレーム単位の切り替えとは、複数フレームの画像を連続的に撮影する際（例えば動画撮影など）に、適用する読み出しモードをフレーム毎に選択可能な方法である。１フレーム毎にモードを変えてもよいし、複数フレーム毎にモードを変えてもよい。フレーム単位の切り替えの場合、１フレーム中のすべての行は同じ
モードで信号の読み出しが行われる。また、行単位の切り替えとは、１フレームの画像を撮影する際に、適用する読み出しモードを行毎に選択可能な方法である。１行毎にモードを変えてもよいし、複数行毎にモードを変えてもよい。本実施形態のＡＦ読み出しと撮像読み出しはＡＤＤの駆動が入る他は全て同じタイミングで行うことができ、一連の読み出し操作にかかる時間はＡＦ読み出しでも撮像読み出しでも変わらない。そのため、動画撮影中にフレーム単位でＡＦ読み出しと撮像読み出しを切り替えたとしても、フレーム毎の処理時間が同一である。さらに１フレーム中の一部の行でＡＦ読み出しを実施し、他の行で撮像読み出しを実施する、というように行単位でＡＦ読み出しと撮像読み出しを切り替えても、処理時間が変わることはない。このことによって、ＡＦ読み出しと撮像読み出しを切り替えたとしても、動画のフレームレートが変化したり、光電変換装置の蓄積時間が変動したりしないため、高品質な撮影画像を取得することができる。
モードで信号の読み出しが行われる。また、行単位の切り替えとは、１フレームの画像を撮影する際に、適用する読み出しモードを行毎に選択可能な方法である。１行毎にモードを変えてもよいし、複数行毎にモードを変えてもよい。本実施形態のＡＦ読み出しと撮像読み出しはＡＤＤの駆動が入る他は全て同じタイミングで行うことができ、一連の読み出し操作にかかる時間はＡＦ読み出しでも撮像読み出しでも変わらない。そのため、動画撮影中にフレーム単位でＡＦ読み出しと撮像読み出しを切り替えたとしても、フレーム毎の処理時間が同一である。さらに１フレーム中の一部の行でＡＦ読み出しを実施し、他の行で撮像読み出しを実施する、というように行単位でＡＦ読み出しと撮像読み出しを切り替えても、処理時間が変わることはない。このことによって、ＡＦ読み出しと撮像読み出しを切り替えたとしても、動画のフレームレートが変化したり、光電変換装置の蓄積時間が変動したりしないため、高品質な撮影画像を取得することができる。
＜第２実施形態＞
（光電変換装置）
図５は、第２実施形態の光電変換装置の構成を示すブロック図である。画素部１０１にて光電変換された信号は、タイミングジェネレータ１０２により制御された垂直走査回路１０３によって、１行毎に順次読み出される。読み出された信号は、アナログデジタル変換器５０１に入力され、ＡＤ変換処理が行われる。得られたデジタル信号は、タイミングジェネレータ１０２により制御された水平走査回路１０５によって、順次信号出力回路１０６へ入力される。該信号は、信号出力回路１０６にてノイズ減算処理等を行われた後、光電変換装置１００の出力として外部（例えば画像処理回路など）に出力される。
（光電変換装置）
図５は、第２実施形態の光電変換装置の構成を示すブロック図である。画素部１０１にて光電変換された信号は、タイミングジェネレータ１０２により制御された垂直走査回路１０３によって、１行毎に順次読み出される。読み出された信号は、アナログデジタル変換器５０１に入力され、ＡＤ変換処理が行われる。得られたデジタル信号は、タイミングジェネレータ１０２により制御された水平走査回路１０５によって、順次信号出力回路１０６へ入力される。該信号は、信号出力回路１０６にてノイズ減算処理等を行われた後、光電変換装置１００の出力として外部（例えば画像処理回路など）に出力される。
（画素及び読み出し回路）
図６には第２実施形態の画素及び読み出し回路の構成が示されている。第１実施形態と同じく画素部１０１中の各画素２００は２つの光電変換部２０２から構成されている。画素２００から第１及び第２の信号を読み出す方法は第１実施形態と同様である。
図６には第２実施形態の画素及び読み出し回路の構成が示されている。第１実施形態と同じく画素部１０１中の各画素２００は２つの光電変換部２０２から構成されている。画素２００から第１及び第２の信号を読み出す方法は第１実施形態と同様である。
本実施形態の光電変換装置１００は、画素列毎に第１の読み出し回路６００−１と第２の読み出し回路６００−２を有している。各読み出し回路６００は、入力部としてのサンプルホールド容量６０１、リファレンス容量６０２、比較器６０３を有しており、信号線２０６を介して入力される画素信号（アナログ信号）をデジタル値に変換するＡＤ変換器を構成している。
画素信号はサンプルホールド容量６０１に入力され、不図示のスイッチによりサンプルホールドされる。一方、リファレンス容量６０２には、電圧が時間的に変化するリファレンス信号（ランプ信号）が入力される。そして、比較器６０３が画素信号の電圧とリファレンス信号の電圧を比較し、２つの電圧が同じになった時刻を記録することで、アナログ信号をデジタル値に変換する。このＡＤ変換の際のリファレンス信号の時間的変化（ランプ信号の傾き）を変えることによって、ＡＤ変換のゲインを変化させることができる。つまり、リファレンス信号の時間的変化が遅いほど（ランプ信号の傾きが小さいほど）同じアナログ信号に対するデジタル値が大きくなるため、ＡＤ変換のゲインを上げることと等価になる。
本実施形態においても、第１の信号線２０６−１と第２の信号線２０６−２の間の接続を切り替えるスイッチ（信号平均処理用ＭＯＳトランジスタ）２１２が設けられている。スイッチ２１２をＯＦＦすると、第１の信号は第１の読み出し回路６００−１で読み出され、第２の信号は第２の読み出し回路６００−２で読み出される。したがって、各光電変換部２０２−１、２０２−２に対応する信号が個別にＡＤ変換され、信号出力回路１０６に出力されることとなる。一方、スイッチ２１２をＯＮすると、第１の信号と第２の信号の平均値が両方の読み出し回路６００−１、２に入力される。
（画素読み出し）
図７、図８には第２実施形態の画素読み出しの駆動タイミングの詳細が示されている。図３、４と同様に各ＭＯＳトランジスタに与えられる制御信号（電圧）を示している。アナログ信号１は、サンプルホールド容量６０１−１に入力される電圧を示し、アナログ信号２は、サンプルホールド容量６０１−２に入力される電圧を示している。ＲＥＦ１は、容量６０２−１に入力されるリファレンス信号（ランプ信号）の電圧を示し、ＲＥＦ２は、容量６０２−２に入力されるリファレンス信号（ランプ信号）の電圧を示している。
図７、図８には第２実施形態の画素読み出しの駆動タイミングの詳細が示されている。図３、４と同様に各ＭＯＳトランジスタに与えられる制御信号（電圧）を示している。アナログ信号１は、サンプルホールド容量６０１−１に入力される電圧を示し、アナログ信号２は、サンプルホールド容量６０１−２に入力される電圧を示している。ＲＥＦ１は、容量６０２−１に入力されるリファレンス信号（ランプ信号）の電圧を示し、ＲＥＦ２は、容量６０２−２に入力されるリファレンス信号（ランプ信号）の電圧を示している。
（１）ＡＦ読み出しモード
図７を用いて、ＡＦ読み出しを説明する。時刻ｔ１にＳＥＬ１及びＳＥＬ２をハイにし、該当行の画素をセレクト状態にする。時刻ｔ２にＲＥＳ１及びＲＥＳ２をローにし、画素リセットを終了させる。その後、時刻ｔ３までの間に、ノイズ信号のアナログデジタル変換を実施する。時刻ｔ３にてＴＸ１及びＴＸ２をハイにし、光電変換部からの電荷転送を開始する。時刻ｔ４でＴＸ１及びＴＸ２をローにし、電荷転送を終了する。その後、ＲＥＦ１及びＲＥＦ２にリファレンス信号を入力し、時刻ｔ５までの間に信号のアナログデジタル変換を実施する。時刻ｔ５にてＲＥＳ１及びＲＥＳ２をハイにし、画素リセットを行う。そして時刻ｔ６にＳＥＬ１及びＳＥＬ２をローにし、画素の選択を解除する。時刻ｔ１からｔ６の間、ＡＤＤは常にローの状態であり、光電変換部２０２−１、２に対応する信号は独立にアナログデジタル変換される。このＡＦ読み出しによれば、第１実施形態と同様に、被写体の位相差情報を取得することができる。
図７を用いて、ＡＦ読み出しを説明する。時刻ｔ１にＳＥＬ１及びＳＥＬ２をハイにし、該当行の画素をセレクト状態にする。時刻ｔ２にＲＥＳ１及びＲＥＳ２をローにし、画素リセットを終了させる。その後、時刻ｔ３までの間に、ノイズ信号のアナログデジタル変換を実施する。時刻ｔ３にてＴＸ１及びＴＸ２をハイにし、光電変換部からの電荷転送を開始する。時刻ｔ４でＴＸ１及びＴＸ２をローにし、電荷転送を終了する。その後、ＲＥＦ１及びＲＥＦ２にリファレンス信号を入力し、時刻ｔ５までの間に信号のアナログデジタル変換を実施する。時刻ｔ５にてＲＥＳ１及びＲＥＳ２をハイにし、画素リセットを行う。そして時刻ｔ６にＳＥＬ１及びＳＥＬ２をローにし、画素の選択を解除する。時刻ｔ１からｔ６の間、ＡＤＤは常にローの状態であり、光電変換部２０２−１、２に対応する信号は独立にアナログデジタル変換される。このＡＦ読み出しによれば、第１実施形態と同様に、被写体の位相差情報を取得することができる。
（２）撮像読み出しモード
図８を用いて、撮像読み出しを説明する。撮像読み出しでは、第１の読み出し回路６００−１に入力するリファレンス信号ＲＥＦ１と第２の読み出し回路６００−２に入力するリファレンス信号ＲＥＦ２の傾きを異ならせる。図８の例では、ＲＥＦ１として、傾きの小さい（電圧の時間的変化が遅い）リファレンス信号を入力し、ＲＥＦ２として、傾きの大きい（電圧の時間的変化が早い）リファレンス信号を入力する。これにより、第１の読み出し回路６００−１と第２の読み出し回路６００−２の間でＡＤ変換のゲインを異ならせる。
図８を用いて、撮像読み出しを説明する。撮像読み出しでは、第１の読み出し回路６００−１に入力するリファレンス信号ＲＥＦ１と第２の読み出し回路６００−２に入力するリファレンス信号ＲＥＦ２の傾きを異ならせる。図８の例では、ＲＥＦ１として、傾きの小さい（電圧の時間的変化が遅い）リファレンス信号を入力し、ＲＥＦ２として、傾きの大きい（電圧の時間的変化が早い）リファレンス信号を入力する。これにより、第１の読み出し回路６００−１と第２の読み出し回路６００−２の間でＡＤ変換のゲインを異ならせる。
時刻ｔ１にＳＥＬ１及びＳＥＬ２をハイにし、該当行の画素をセレクト状態にする。時刻ｔ２にＲＥＳ１及びＲＥＳ２をローにし、画素リセットを終了させる。時刻ｔ７にＡＤＤをハイにし、２つの光電変換部２０２−１、２の信号を平均化し、時刻ｔ８でＡＤＤをローにし、平均化を終了する。その後、時刻ｔ９までの間に、ノイズ信号のアナログデジタル変換を実施する。時刻ｔ９にＡＤＤをハイにし、時刻ｔ３にＴＸ１及びＴＸ２をハイにし、光電変換部からの電荷転送を開始する。時刻ｔ４にＴＸ１及びＴＸ２をローにし、電荷転送を終了する。時刻ｔ１０にＡＤＤをローにし、時刻ｔ５までの間に、アナログ信号１、２のＡＤ変換を実施する。ここで図８のＲＥＦ１及びＲＥＦ２に示すように、ＡＤ変換に用いるリファレンス信号を異ならせることで、同じ画素２００の信号出力に対し、２つの異なるゲインでのデジタル出力を同時に取り出すことができる。これら２つのゲインのデジタル出力を組み合わせて処理することで、本光電変換装置１００のダイナミックレンジを向上させることができる。
以上述べた第２実施形態の構成においても、第１実施形態と同様、高品質な撮影画像を取得可能な光電変換装置を提供することができる。
＜第３実施形態＞
図９は、第３実施形態の光電変換装置の構成を示すブロック図である。本実施形態は、第１実施形態と第２実施形態とを組み合わせたものであり、読み出し回路としてアナログ
増幅器およびアナログデジタル変換器を持っている。具体的には、本実施形態の読み出し回路は、画素２００から読み出された信号をまずアナログ増幅器（２１１−１、２）によって増幅し、その後段において、増幅された信号をアナログデジタル変換器（６００−１、２）によってデジタル値に変換する。それぞれの回路の具体的な構成及び動作については、第１及び第２実施形態で述べたものと同じであるため、説明を割愛する。なお、図９では、アナログ増幅器（２１１−１、２）とアナログデジタル変換器（６００−１、２）の間に、スイッチ（信号平均処理用ＭＯＳトランジスタ）９００を設けている。しかし、２つのアナログ増幅器から出力される信号を平均化する処理が不要であれば、スイッチ９００は省略しても構わない。
図９は、第３実施形態の光電変換装置の構成を示すブロック図である。本実施形態は、第１実施形態と第２実施形態とを組み合わせたものであり、読み出し回路としてアナログ
増幅器およびアナログデジタル変換器を持っている。具体的には、本実施形態の読み出し回路は、画素２００から読み出された信号をまずアナログ増幅器（２１１−１、２）によって増幅し、その後段において、増幅された信号をアナログデジタル変換器（６００−１、２）によってデジタル値に変換する。それぞれの回路の具体的な構成及び動作については、第１及び第２実施形態で述べたものと同じであるため、説明を割愛する。なお、図９では、アナログ増幅器（２１１−１、２）とアナログデジタル変換器（６００−１、２）の間に、スイッチ（信号平均処理用ＭＯＳトランジスタ）９００を設けている。しかし、２つのアナログ増幅器から出力される信号を平均化する処理が不要であれば、スイッチ９００は省略しても構わない。
本実施形態の構成においても、第１実施形態及び第２実施形態と同様の、ＡＦ読み出しと撮像読み出しを行うことが可能である。ここで、撮像読み出しの際の読み出し回路のゲインは、アナログ増幅器の増幅ゲイン、アナログデジタル変換器のＡＤ変換ゲインのいずれか一方、又は、増幅ゲインとＡＤ変換ゲインの両方で設定することができる。増幅ゲインとＡＤ変換ゲインの両方を用いることにより、アナログ増幅器のみよりもゲイン差を作ることができ、かつアナログデジタル変換器のみでゲイン差を作る時よりも変換にかかる時間を短くすることができる。
＜第４実施形態＞
上記第１ないし第３実施形態では、２つの光電変換部に対応する２つの信号を２つの読み出し回路で個別に処理するＡＦ読み出しモードと、２つの信号の平均信号を２つの読み出し回路で処理する撮像読み出しモードを説明した。これに対し、第４実施形態では、１つの光電変換部に対応する１つの信号を２つの読み出し回路で処理する第３の読み出しモードを説明する。なお、光電変換装置の回路構成については、前述の実施形態と同様のものを採用できるため、説明を割愛する。
上記第１ないし第３実施形態では、２つの光電変換部に対応する２つの信号を２つの読み出し回路で個別に処理するＡＦ読み出しモードと、２つの信号の平均信号を２つの読み出し回路で処理する撮像読み出しモードを説明した。これに対し、第４実施形態では、１つの光電変換部に対応する１つの信号を２つの読み出し回路で処理する第３の読み出しモードを説明する。なお、光電変換装置の回路構成については、前述の実施形態と同様のものを採用できるため、説明を割愛する。
図１０及び図１１は、第４実施形態における画素読み出しの駆動タイミングを示している。図１０は、第１の光電変換部２０２−１の信号を読み出す処理の例であり、図１１は、第２の光電変換部２０２−２の信号を読み出す処理の例である。この例では、第１の読み出し回路２１１−１の増幅ゲインＧ１と第２の読み出し回路２１１−２の増幅ゲインＧ２が互いに異なる（Ｇ１＞Ｇ２）ように設定される。
第１の光電変換部２０２−１に対応する信号を読み出す場合、図１０に示すように、時刻ｔ１にＳＥＬ１をハイにし、該当行の画素の第１の光電変換部２０２−１をセレクト状態にする。このとき、ＳＥＬ２はローのままとし、第２の光電変換部２０２−２の選択は行わない。時刻ｔ２にＲＥＳ１及びＲＥＳ２をローにし、画素リセットを終了させる。時刻ｔ７にＡＤＤをハイにし、時刻ｔ８でＡＤＤをローにした後、時刻ｔ９までの間に、ノイズレベルのサンプリングを実施する。時刻ｔ９にＡＤＤをハイにし、時刻ｔ３にＴＸ１をハイにし、第１の光電変換部２０２−１からの電荷転送を開始する。このとき、ＴＸ２はローのままとする。時刻ｔ４にＴＸ１をローにし、電荷転送を終了する。時刻ｔ１０にＡＤＤをローにし、その後、時刻ｔ５までの間に、第１の光電変換部２０２−１の信号レベルのサンプリングを実施する。これにより増幅器２０８−１、２から第１の光電変換部２０２−１の撮像情報を読み出すことができる。このとき、第１の読み出し回路２１１−１の増幅率をＣ２０７／Ｃ２１０に設定し、第２の読み出し回路２１１−２の増幅率をＣ２０７／Ｃ２０９に設定する。これにより、第１の光電変換部２０２−１で発生した電荷に基づく信号を、２つの異なるゲインで同時に読み出すことができる。これら２つの異なるゲインで得られた信号を組み合わせることで、第１の光電変換部２０２−１に対応する信号のダイナミックレンジを拡げることができる。
図１０の処理に続いて、第２の光電変換部２０２−２の信号を読み出す処理（図１１）
を実行する。図１０の処理との違いは、ＳＥＬ１の代わりにＳＥＬ２をハイにして、第２の光電変換部２０２−２をセレクト状態にする点と、電荷転送の際にＴＸ２をハイにする点である。それ以外は図１０の処理と同じであるため、説明を割愛する。図１１の処理によれば、第２の光電変換部２０２−２で発生した電荷に基づく信号を、２つの異なるゲインで同時に読み出すことができる。これら２つの異なるゲインで得られた信号を組み合わせることで、第２の光電変換部２０２−２に対応する信号のダイナミックレンジを拡げることができる。
を実行する。図１０の処理との違いは、ＳＥＬ１の代わりにＳＥＬ２をハイにして、第２の光電変換部２０２−２をセレクト状態にする点と、電荷転送の際にＴＸ２をハイにする点である。それ以外は図１０の処理と同じであるため、説明を割愛する。図１１の処理によれば、第２の光電変換部２０２−２で発生した電荷に基づく信号を、２つの異なるゲインで同時に読み出すことができる。これら２つの異なるゲインで得られた信号を組み合わせることで、第２の光電変換部２０２−２に対応する信号のダイナミックレンジを拡げることができる。
以上述べた本実施形態の構成によれば、各々の光電変換部から高ダイナミックレンジの信号を読み出すことが可能となる。さらに、上記のように連続して読み出した第１の光電変換部に対応する信号と第２の光電変換部に対応する信号を用いることで、被写体の位相差情報を精度良く取得できるため、被写体の測距やオートフォーカスをより高精度に実施することが可能となる。
＜第５実施形態＞
本発明の第５実施形態による撮像システムについて、図１２を用いて説明する。図１２は、本実施形態による撮像システムの概略構成を示すブロック図である。
本発明の第５実施形態による撮像システムについて、図１２を用いて説明する。図１２は、本実施形態による撮像システムの概略構成を示すブロック図である。
上記第１乃至第４実施形態で述べた光電変換装置は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と光電変換装置とを備えるカメラモジュールも、撮像システムに含まれる。図１２にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
撮像システム５００は、図１２に示すように、光電変換装置１００、撮像光学系５０２、ＣＰＵ５１０、レンズ制御部５１２、撮像装置制御部５１４、画像処理部５１６、絞りシャッタ制御部５１８、表示部５２０、操作スイッチ５２２、記録媒体５２４を備える。
撮像光学系５０２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り５０４等を含む。絞り５０４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り５０４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系５０２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
撮像光学系５０２の像空間には、その撮像面が位置するように光電変換装置１００が配置されている。光電変換装置１００は、第１乃至第４実施形態で説明した光電変換装置であり、ＣＭＯＳセンサ（画素部）とその周辺回路（周辺回路領域）とを含んで構成される。光電変換装置１００は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。光電変換装置１００は、撮像光学系５０２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
レンズ制御部５１２は、撮像光学系５０２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッタ制御部５１８は、絞り５０４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
ＣＰＵ５１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ５１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系５０２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ５１０は、信号処理部でもある。
撮像装置制御部５１４は、光電変換装置１００の動作を制御するとともに、光電変換装置１００から出力された信号をＡ／Ｄ変換してＣＰＵ５１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、光電変換装置１００が備えていてもかまわない。画像処理部５１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成する処理装置であり、その機能を実現するように構成された回路や制御装置により構成される。表示部５２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ５２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体５２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
このようにして、第１乃至第４実施形態による光電変換装置１００を適用した撮像システム５００を構成することにより、高性能の撮像システムを実現することができる。
＜第６実施形態＞
本発明の第６実施形態による撮像システム及び移動体について、図１３Ａ及び図１３Ｂを用いて説明する。図１３Ａ及び図１３Ｂは、本実施形態による撮像システム及び移動体の構成を示す図である。
本発明の第６実施形態による撮像システム及び移動体について、図１３Ａ及び図１３Ｂを用いて説明する。図１３Ａ及び図１３Ｂは、本実施形態による撮像システム及び移動体の構成を示す図である。
図１３Ａは、車載カメラに関する撮像システム４００の一例を示したものである。撮像システム４００は、光電変換装置４１０を有する。光電変換装置４１０は、上述の第１乃至第４実施形態に記載の光電変換装置のいずれかである。撮像システム４００は、光電変換装置４１０により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部４１２と、光電変換装置４１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である視差取得部４１４を有する。また、撮像システム４００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部４１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部４１８と、を有する。ここで、視差取得部４１４や距離取得部４１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部４１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置はＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム４００は、車両情報取得装置４２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する
制御装置である制御ＥＣＵ４３０が接続されている。すなわち、制御ＥＣＵ４３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、ドライバーへ警報を発する警報装置４４０とも接続されている。例えば、衝突判定部４１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ４３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置４４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
制御装置である制御ＥＣＵ４３０が接続されている。すなわち、制御ＥＣＵ４３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、ドライバーへ警報を発する警報装置４４０とも接続されている。例えば、衝突判定部４１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ４３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置４４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム４００で撮像する。図１３Ｂに、車両前方（撮像範囲４５０）を撮像する場合の撮像システム４００を示した。車両情報取得装置４２０は、撮像システム４００を動作させ撮像を実行させるように指示を送る。上述の第１乃至第４実施形態の光電変換装置を光電変換装置４１０として用いることにより、本実施形態の撮像システム４００は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の駆動源である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
以上述べた実施形態は本発明の一具体例を述べたものにすぎず、本発明の範囲は上記実施形態の構成に限られるものではない。例えば、上記実施形態では、１つの画素が２つの光電変換部を有し、画素列毎に２つの読み出し回路を設ける構成を例示したが、光電変換部の数や読み出し回路の数はこれに限られない。別々の信号線２０６―１、２０６−２に読み出される光電変換部２０２−１と光電変換部２０２−２はそれぞれ異なる画素に属していてもよい。１つの画素に設けられる光電変換部の数は１つでもよい。あるいは、１つの画素に３つ以上の光電変換部を設けてもよいし、画素列毎に３つ以上の読み出し回路を設けてもよい。このような構成においても、画素列の信号線と読み出し回路の間にスイッチを設け、各光電変換部の出力信号を個別に処理するモードと、複数の光電変換部の出力信号を平均した信号を処理するモードとを切り替え可能にするとよい。また、上記実施形態では、１つの画素から読み出された複数の信号を加算する回路の例を示したが、本発明は、異なる列にある複数の画素からそれぞれ読み出された複数の信号を加算する回路にも適用することができる。また、上記実施形態では、画素部１０１の外にスイッチ２１２を配置したが、画素部１０１の中にスイッチ２１２を配置してもよい。さらには、画素行ごとに複数のスイッチ２１２を設けてもよい。
光電変換装置１００は、複数の光電変換部２０２が設けられた第１半導体チップと、複数の読み出し回路２１１が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける第１の読み出し回路２１１−１および第２の読み出し回路２１１−２は、それぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける第１の読み出し回路２１１−１および第２の読み出し回路２１１−２は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリックス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は貫通電極（ＴＳＶ）、銅（Ｃｕ）等の金属の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続などを採用することができる。チップ積層構造を採用する場合、スイッチ２１２を第１半導体チップに配置することもできるし、
第２半導体チップに配置することもできる。
第２半導体チップに配置することもできる。
１００：光電変換装置
２００：画素
２０２−１：第１の光電変換部
２０２−２：第２の光電変換部
２０６−１：第１の信号線
２０６−２：第２の信号線
２０７−１：入力容量（第１の入力部）
２０７−２：入力容量（第２の入力部）
２１１−１：第１の読み出し回路
２１１−２：第２の読み出し回路
２１２：スイッチ
２００：画素
２０２−１：第１の光電変換部
２０２−２：第２の光電変換部
２０６−１：第１の信号線
２０６−２：第２の信号線
２０７−１：入力容量（第１の入力部）
２０７−２：入力容量（第２の入力部）
２１１−１：第１の読み出し回路
２１１−２：第２の読み出し回路
２１２：スイッチ
Claims (15)
- 第１の光電変換部と、
第２の光電変換部と、
前記第１の光電変換部で発生した電荷に基づく第１の信号が読み出される第１の信号線と、
前記第２の光電変換部で発生した電荷に基づく第２の信号が読み出される第２の信号線と、
前記第１の信号線が接続された第１の入力部を有し、前記第１の入力部に入力された信号を第１のゲインで増幅及び／又はＡＤ変換の処理を行う第１の回路と、
前記第２の信号線が接続された第２の入力部を有し、前記第２の入力部に入力された信号に対し前記第１のゲインとは異なる第２のゲインで増幅及び／又はＡＤ変換の処理を行う第２の回路と、
前記第１の信号線と前記第２の信号線の間の接続状態／非接続状態を切り替えるスイッチとを有することを特徴とする光電変換装置。 - 前記スイッチにより前記第１の信号線と前記第２の信号線の間を非接続状態とし、前記第１の信号を前記第１の回路により処理し、前記第２の信号を前記第２の回路により処理する、第１のモードと、
前記スイッチにより前記第１の信号線と前記第２の信号線の間を接続状態とし、前記第１の信号と前記第２の信号の平均信号を、前記第１の回路と前記第２の回路のそれぞれで処理する、第２のモードと、を有する
ことを特徴とする請求項１に記載の光電変換装置。 - 前記スイッチにより前記第１の信号線と前記第２の信号線の間を接続状態とし、前記第１の信号を、前記第１の回路と前記第２の回路のそれぞれで処理する、第３のモードをさらに有する
ことを特徴とする請求項２に記載の光電変換装置。 - 前記第１のモードでは、前記第２の回路は、前記第１のゲインと同じ第３のゲインで前記第２の信号の増幅及び／又はＡＤ変換の処理を行う
ことを特徴とする請求項２又は３に記載の光電変換装置。 - 前記第１のモードと前記第２のモードが、フレーム単位で切り替えられる
ことを特徴とする請求項２〜４のいずれか１項に記載の光電変換装置。 - 前記第１のモードと前記第２のモードが、行単位で切り替えられる
ことを特徴とする請求項２〜４のいずれか１項に記載の光電変換装置。 - 前記第１のモードによる処理時間と前記第２のモードによる処理時間とが同一である
ことを特徴とする請求項５又は６に記載の光電変換装置。 - 前記第１の光電変換部と前記第２の光電変換部は、１つの画素に設けられている
ことを特徴とする請求項１〜７のいずれか１項に記載の光電変換装置。 - 前記第１の光電変換部と前記第２の光電変換部は、１つのマイクロレンズの下に配置されている
ことを特徴とする請求項１〜８のいずれか１項に記載の光電変換装置。 - 前記第１の光電変換部で発生した電荷に基づく信号を前記第１の信号線へ出力する第１
の増幅回路と、前記第２の光電変換部で発生した電荷に基づく信号を前記第２の信号線へ出力する第２の増幅回路と、を有し、
前記スイッチは、前記第１の増幅回路及び前記第２の増幅回路と、前記第１の回路及び前記第２の回路と、の間に配置されている
ことを特徴とする請求項１〜９のいずれか１項に記載の光電変換装置。 - 前記第１の回路はアナログ増幅器であり、前記第１のゲインは増幅ゲインであり、
前記第２の回路はアナログ増幅器であり、前記第２のゲインは増幅ゲインである
ことを特徴とする請求項１〜１０のいずれか１項に記載の光電変換装置。 - 前記第１の回路はＡＤ変換器であり、前記第１のゲインはＡＤ変換ゲインであり、
前記第２の回路はＡＤ変換器であり、前記第２のゲインはＡＤ変換ゲインである
ことを特徴とする請求項１〜１０のいずれか１項に記載の光電変換装置。 - 前記第１の回路はアナログ増幅器とＡＤ変換器から構成される回路であり、前記第１のゲインは増幅ゲインもしくはＡＤ変換ゲイン、又はその両方であり、
前記第２の回路はアナログ増幅器とＡＤ変換器から構成される回路であり、前記第２のゲインは増幅ゲインもしくはＡＤ変換ゲイン、又はその両方である
ことを特徴とする請求項１〜１０のいずれか１項に記載の光電変換装置。 - 請求項１〜１３のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する処理装置と、
を有することを特徴とする撮像システム。 - 移動体であって、
請求項１〜１３のいずれか１項に記載の光電変換装置と、
移動装置と、
前記光電変換装置から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018011424A JP7077029B2 (ja) | 2018-01-26 | 2018-01-26 | 光電変換装置、撮像システム、移動体 |
| US16/254,901 US10791295B2 (en) | 2018-01-26 | 2019-01-23 | Photoelectric conversion apparatus, imaging system, and moving body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018011424A JP7077029B2 (ja) | 2018-01-26 | 2018-01-26 | 光電変換装置、撮像システム、移動体 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019129491A true JP2019129491A (ja) | 2019-08-01 |
| JP2019129491A5 JP2019129491A5 (ja) | 2021-03-11 |
| JP7077029B2 JP7077029B2 (ja) | 2022-05-30 |
Family
ID=67393879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018011424A Active JP7077029B2 (ja) | 2018-01-26 | 2018-01-26 | 光電変換装置、撮像システム、移動体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10791295B2 (ja) |
| JP (1) | JP7077029B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210102517A (ko) * | 2020-02-10 | 2021-08-20 | 삼성전자주식회사 | 듀얼 컨버전 게인을 이용하여 hdr 이미지를 구현하기 위한 이미지 센서 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015046761A (ja) * | 2013-08-28 | 2015-03-12 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像装置の駆動方法 |
| JP2015128253A (ja) * | 2013-12-27 | 2015-07-09 | キヤノン株式会社 | 固体撮像装置およびその駆動方法 |
| JP2017183786A (ja) * | 2016-03-28 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 撮像装置、カメラシステム及び撮像方法 |
| JP2018072390A (ja) * | 2016-10-24 | 2018-05-10 | オリンパス株式会社 | 撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250931A (ja) | 2000-03-07 | 2001-09-14 | Canon Inc | 固体撮像装置およびこれを用いた撮像システム |
| JP4311181B2 (ja) | 2003-12-05 | 2009-08-12 | ソニー株式会社 | 半導体装置の制御方法および信号処理方法並びに半導体装置および電子機器 |
| US10070088B2 (en) * | 2015-01-05 | 2018-09-04 | Canon Kabushiki Kaisha | Image sensor and image capturing apparatus for simultaneously performing focus detection and image generation |
-
2018
- 2018-01-26 JP JP2018011424A patent/JP7077029B2/ja active Active
-
2019
- 2019-01-23 US US16/254,901 patent/US10791295B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015046761A (ja) * | 2013-08-28 | 2015-03-12 | キヤノン株式会社 | 撮像装置、撮像システム及び撮像装置の駆動方法 |
| JP2015128253A (ja) * | 2013-12-27 | 2015-07-09 | キヤノン株式会社 | 固体撮像装置およびその駆動方法 |
| JP2017183786A (ja) * | 2016-03-28 | 2017-10-05 | ルネサスエレクトロニクス株式会社 | 撮像装置、カメラシステム及び撮像方法 |
| JP2018072390A (ja) * | 2016-10-24 | 2018-05-10 | オリンパス株式会社 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7077029B2 (ja) | 2022-05-30 |
| US20190238774A1 (en) | 2019-08-01 |
| US10791295B2 (en) | 2020-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11496704B2 (en) | Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system | |
| US20200066772A1 (en) | Solid-state imaging device, method of driving solid-state imaging device, imaging system, and movable object | |
| JP7091080B2 (ja) | 装置、システム、および移動体 | |
| JP6664259B2 (ja) | 撮像装置、撮像システム、および、移動体 | |
| US10249678B2 (en) | Imaging device, method of driving imaging device, and imaging system | |
| US11297273B2 (en) | Photoelectric conversion apparatus | |
| US11070755B2 (en) | Imaging device and signal processing device | |
| JP2021034963A (ja) | 撮像装置及び撮像装置の駆動方法 | |
| JP7245014B2 (ja) | 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 | |
| JP6976776B2 (ja) | 固体撮像装置、撮像システム、及び移動体 | |
| JP2020092353A (ja) | 光電変換装置及び撮像システム | |
| JP6904772B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US11490041B2 (en) | Photoelectric converter and imaging system | |
| JP2019106668A (ja) | 撮像装置 | |
| JP7077029B2 (ja) | 光電変換装置、撮像システム、移動体 | |
| JP2019176399A (ja) | 撮像装置、撮像システム、および移動体 | |
| US20230209217A1 (en) | Photoelectric conversion apparatus | |
| US20240179436A1 (en) | Photoelectric conversion apparatus and equipment having ad conversion circuits | |
| US20230276149A1 (en) | Photoelectric conversion apparatus | |
| JP7419309B2 (ja) | 固体撮像装置 | |
| US11700467B2 (en) | Photoelectric conversion device, photoelectric conversion system, and movable body | |
| JP2021166369A (ja) | 撮像装置および撮像装置の駆動方法 | |
| JP2023111095A (ja) | 光電変換装置及びその駆動方法 | |
| JP2023042891A (ja) | 光電変換装置及びその駆動方法 | |
| JP2024018354A (ja) | 光電変換装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20181116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220518 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7077029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |