JP2019121804A - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP2019121804A
JP2019121804A JP2019000655A JP2019000655A JP2019121804A JP 2019121804 A JP2019121804 A JP 2019121804A JP 2019000655 A JP2019000655 A JP 2019000655A JP 2019000655 A JP2019000655 A JP 2019000655A JP 2019121804 A JP2019121804 A JP 2019121804A
Authority
JP
Japan
Prior art keywords
image sensor
transparent electrode
electrode
photoelectric conversion
sensor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019000655A
Other languages
English (en)
Inventor
克弥 能澤
Katsuya Nozawa
克弥 能澤
井上 恭典
Yasunori Inoue
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2019121804A publication Critical patent/JP2019121804A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Abstract

【課題】透明電極を介して低抵抗で電圧を光電変換膜に印加することが可能なイメージセンサを提供する。【解決手段】イメージセンサは、基板と、前記基板に配置された複数の画素電極と、前記基板に配置された制御電極と、前記複数の画素電極上に配置された光電変換膜と、前記光電変換膜上に配置された透明電極と、金属または金属の窒化物で構成され、前記制御電極と前記透明電極とを電気的に接続する接続部と、を備える。前記制御電極は前記光電変換膜に電圧を印加する回路と接続され、前記透明電極は半導体であり、前記制御電極は金属または金属の窒化物であり、前記接続部は、前記透明電極と接触している第1領域と、前記制御電極と接触している第2領域とを含み、前記第1領域の面積は前記第2領域の面積よりも大きい。【選択図】図3B

Description

本開示はイメージセンサに関する。
イメージセンサは、入射した光量に応じた電気信号を発生させる光検出素子を含み、一次元または二次元に配置された複数の画素を含む。積層型イメージセンサは、イメージセンサのうち、基板側から順に、画素電極、光電変換膜および透明電極が積層された構造の光検出素子を画素として持つものを言う。その一例は、特許文献1および2に開示されている。
積層型イメージセンサの光検出素子は、画素電極を介して信号検出回路に接続され、透明電極を介して電圧制御回路に接続される。信号検出回路は、光検出素子に光が入射することによって発生した電気的信号を検出する。
電圧制御回路は、光検出素子に発生した電気的信号を信号検出回路が正しく検出できるように、光電変換膜に印加される電圧が規定の範囲内となるように制御する、あるいは、画素電極から電流が流れた場合、それと等量の電流を透明電極に流すことで光検出素子の帯電を防ぐ。電圧制御回路としては、定電圧源、可変電圧源、及び接地線が挙げられる。
特許文献3に開示されているように、ある種の光電変換膜は、光電変換膜に印加される電圧により感度が大きく変化し、その感度を実質的に0とすることができる。この特性を利用し、ある種の積層型イメージセンサにおいては、透明電極の電位を変更することにより、電子的シャッタとして動作させることができる。
また、非特許文献1に開示されているように、別のある光電変換膜は、光電変換膜に印加される電圧により、光電変換膜の分光感度特性である分光スペクトルを大きく変化させることができる。この特性を利用し、ある種の積層型イメージセンサにおいては、透明電極の電位を変更することにより、光電変換膜の分光感度特性を、相異なる2つ以上の分光感度特性の間で変更することができる。
これらのイメージセンサの場合、電圧制御回路は、透明電極の電位を時間的に変化させることによって、電子的シャッタあるいは分光感度特性の変更機能を動作させる。
透明電極は、光検出素子と電圧制御回路とを接続するための電極である。光電変換膜への光入射の妨げとならないよう、透明電極は検出を目的とする波長域において光透過性を持つ。また、透明電極と電圧制御回路との接続配線が光入射の妨げとならないよう、透明電極は複数の画素にまたがる構造とし、画素の存在しない端部において金属配線と接続し、その金属配線によって電圧制御回路と接続する構成を備える。そのため、撮像領域の周辺部の画素の透明電極は、電圧制御回路から中心部の画素の透明電極への伝導路の役割も果たす。
伝導路としての機能と、光透過性を両立させるため、透明電極は酸化インジウム錫(ITO)、アルミニウム添加酸化亜鉛(AZO)、ガリウム添加酸化亜鉛(GZO)、またはIGZOなどの光透過性をもった導電性半導体材料で構成される。
透明電極と金属配線との接続は、基板側に配置された制御電極を接続部として行われる場合と、特許文献4に開示されているように基板とは逆側を接続部として行われる場合とがある。ただし、後者の方法は空中配線を用いる必要があり、半導体微細加工プロセスとは別に配線工程が必要であること、ノイズが乗りやすいこと、チップの小面積化が難しいことなどの課題がある。そのため、前者の方法を用いる場合がほとんどである。
特開2014−60315号公報 特開2015−12239号公報 特許6202512号明細書 特許6138639号明細書
積層型イメージセンサにおいて、上述した種々の機能を実現するためには、透明電極を介して低抵抗で電圧を光電変換膜に印加することが重要な場合がある。本開示は、透明電極を介して低抵抗で電圧を光電変換膜に印加することが可能なイメージセンサを提供する。
本開示の一態様に係るイメージセンサは、基板と、前記基板に配置された複数の画素電極と、前記基板に配置された制御電極と、前記複数の画素電極上に配置された光電変換膜と、前記光電変換膜上に配置された透明電極と、金属または金属の窒化物で構成され、前記制御電極と前記透明電極とを電気的に接続する接続部と、を備える。前記制御電極は前記光電変換膜に電圧を印加する回路と接続され、前記透明電極は半導体であり、前記制御電極は金属または金属の窒化物であり、前記接続部は、前記透明電極と接触している第1領域と、前記制御電極と接触している第2領域とを含み、前記第1領域の面積は前記第2領域の面積よりも大きい。
本開示のイメージセンサによれば、透明電極を介して低抵抗で電圧を光電変換膜に印加することが可能である。
図1は、撮像装置の回路構成示す模式図である。 図2は、撮像装置中の単位画素セルのデバイス構造の断面を示す模式図である。 図3Aは、本実施形態のイメージセンサの模式的な平面図である。 図3Bは、図3Aの3B−3Bで示す位置におけるイメージセンサの模式的な断面図である。 図4は、イメージセンサの他の形態を示す模式的な断面図である。 図5は、イメージセンサの他の形態を示す模式的な断面図である。 図6Aは、イメージセンサの他の実施形態を示す模式的な平面図である。 図6Bは、図6Aの6B−6Bで示す位置におけるイメージセンサの模式的な断面図である。 図7Aは、イメージセンサの他の実施形態を示す模式的な平面図である。 図7Bは、図7Aの7B−7Bで示す位置におけるイメージセンサの模式的な断面図である。 図8Aは、イメージセンサの他の実施形態を示す模式的な平面図である。 図8Bは、図8Aの8B−8Bで示す位置におけるイメージセンサの模式的な断面図である。 図9は、イメージセンサの他の形態を示す模式的な断面図である。 図10は、イメージセンサの他の形態を示す模式的な断面図である。 図11は、イメージセンサの他の形態を示す模式的な断面図である。
上述したように、積層型イメージセンサにおいて、光検出素子に発生した電気的信号を信号検出回路が正しく検出するために、透明電極の電位が規定の範囲内となるように電圧制御回路により制御される。また、画素電極から電流が流れた場合、光検出素子に帯電が生じないように、電圧制御回路と透明電極との間に電流を流す。さらに、電子的シャッタ動作、あるいは、光電変換膜の分光感度特性を変更するために、透明電極の電位を、例えば1フレーム期間内の短い時間に変化させる。
これらの制御あるいは動作のためには、電圧制御回路と光電変換膜との間の、透明電極を含む電圧印加経路の抵抗が低いほど、電圧変動がより少なくなる、電力消費がより少なくなる、より高速に変化させることができるなどのメリットが生じる。
しかし従来、上記経路における低抵抗化については十分な検討がなされていなかった。一般論として、例えば、透明電極により、低抵抗な材料を用いれば、上述の経路の低抵抗化は達成され得る。しかし、透明電極として使用可能な材料は、上述した酸化インジウム錫(ITO)、アルミニウム添加酸化亜鉛(AZO)、ガリウム添加酸化亜鉛(GZO)、IGZOなどに限られ、これらのいずれの材料を選択しても、抵抗値を大きく低下させることは難しい。
また、透明電極と電圧制御回路との間の配線の断面積を大きくすれば、抵抗値を下げることができる。しかしながら例えば制御電極の面積を大きくすることは、集積回路全体の面積を大きくすることにつながる。
本開示は、以下の各項目に記載のイメージセンサを含む。
[項目1]
本開示の項目1に係るイメージセンサは、
基板と、
前記基板に配置された複数の画素電極と、
前記基板に配置された制御電極と、
前記複数の画素電極上に配置された光電変換膜と、
前記光電変換膜上に配置された透明電極と、
金属または金属の窒化物で構成され、前記制御電極と前記透明電極とを電気的に接続する接続部と、
を備える。
前記制御電極は前記光電変換膜に電圧を印加する回路と接続され、
前記透明電極は半導体であり、
前記制御電極は金属または金属の窒化物であり、
前記接続部は、前記透明電極と接触している第1領域と、前記制御電極と接触している第2領域とを含み、
前記第1領域の面積は前記第2領域の面積よりも大きい。
光電変換膜の例は、有機ドナー分子とアクセプター分子との混合膜、半導体型カーボンナノチューブとアクセプター分子との混合膜、量子ドット含有膜などである。なお、光電変換膜は、入射した光量に応じて電気的な信号を発生させる機能を主として担う層以外に、電子ブロック層および正孔ブロック層などの電極からの不要な電流の侵入を防ぐ機能を主として担う層などの他の層を含む場合がある。本明細書においては、特に断りのない限り、これら別の層まで含めて光電変換膜と呼ぶ。
[項目2]
項目1に記載のイメージセンサにおいて、
前記接続部は、第1材料により構成される第1材料部分、および前記第1材料と仕事関数が異なる第2材料で構成される第2材料部分を含み、
前記第1材料部分は前記第1領域を含み、
前記第2材料部分は前記第2領域を含んでいてもよい。
[項目3]
項目2に記載のイメージセンサにおいて、
光照射時に、前記透明電極から前記画素電極に向かって電流が流れ、
前記第1材料の仕事関数は、前記第2材料の仕事関数より小さくてもよい。
[項目4]
項目2に記載のイメージセンサにおいて、
光照射時に、前記画素電極から前記透明電極に向かって電流が流れ、
前記第1材料の仕事関数は、前記第2材料の仕事関数より大きくてもよい。
[項目5]
項目1に記載のイメージセンサにおいて、
前記接続部は、前記透明電極の上面の外周の少なくとも一部と接触している第1位置部分を含み、
前記第1位置部分は、前記第1領域の少なくとも一部を含んでいてもよい。
[項目6]
項目5に記載のイメージセンサにおいて、
前記第1位置部分は、平面視において、前記複数の画素電極のうち、少なくとも一部と重なっていてもよい。
[項目7]
項目5に記載のイメージセンサにおいて、
前記透明電極の前記上面は矩形形状を有し、
前記第1位置部分は、前記矩形形状の2つ以上の辺に沿って配置されていてもよい。
[項目8]
項目7に記載のイメージセンサにおいて、
前記制御電極は、前記2つ以上の辺のうち、1つの辺のみに沿って配置されていてもよい。
[項目9]
項目7に記載のイメージセンサにおいて、
前記第1位置部分は、前記矩形形状の4つの辺に沿って配置されており、かつ、前記4つの辺の何れかの辺を横切るように分断されていてもよい。
[項目10]
項目7に記載のイメージセンサにおいて、
前記第1位置部分は、前記矩形形状の4つの辺に沿って連続して配置されていてもよい。
[項目11]
項目10に記載のイメージセンサにおいて、
前記接続部は、前記第1位置部分と接続しており前記透明電極の側面を覆う第2位置部分をさらに含み、
前記第2位置部分は、前記光電変換膜の側面をさらに覆っていてもよい。
[項目12]
項目1に記載のイメージセンサにおいて、
前記透明電極は、前記光電変換膜の側面を覆っていてもよい。
[項目13]
項目5に記載のイメージセンサは、
前記透明電極の前記上面および側面を覆い、かつ前記上面上に位置する開口を有する保護膜をさらに備え、
前記第1位置部分は、前記開口を介して前記透明電極と接触していてもよい。
[項目14]
項目1に記載のイメージセンサは、
前記透明電極の上面および側面と、前記制御電極とを覆う保護膜をさらに備え、
前記保護膜は前記透明電極上に位置する第1開口と、前記制御電極上に位置する第2開口とを有し、
前記接続部は、前記第1開口および前記第2開口を覆うように前記保護膜上に位置しており、
前記第1開口を介して前記接続部と前記透明電極とが接触しており、
前記第2開口を介して前記接続部と前記制御電極とが接触していてもよい。
[項目15]
項目1に記載のイメージセンサにおいて、
前記光電変換膜は、前記光電変換膜に印加される前記電圧の変化により変化する分光感度特性を有していてもよい。
[項目16]
項目15に記載のイメージセンサにおいて、
前記電圧の印加により、前記光電変換膜の感度がゼロとなってもよい。
[項目17]
項目1から12のいずれかに記載のイメージセンサにおいて、
前記回路は電圧発生回路を含み、
前記電圧発生回路は、第1の時間に第1の電圧を発生させ、前記第1の時間と異なる第2の時間に、前記第1の電圧と異なる第2の電圧を発生させてもよい。
本開示において、回路、ユニット、装置、部材又は部の全部又は一部、又はブロック図の機能ブロックの全部又は一部は、半導体装置、半導体集積回路(IC)、又はLSI(large scale integration)を含む一つ又は複数の電子回路によって実行されてもよい。LSI又はICは、一つのチップに集積されてもよいし、複数のチップを組み合わせて構成されてもよい。例えば、記憶素子以外の機能ブロックは、一つのチップに集積されてもよい。ここでは、LSIまたはICと呼んでいるが、集積の度合いによって呼び方が変わり、システムLSI、VLSI(very large scale integration)、若しくはULSI(ultra large scale integration)と呼ばれるものであってもよい。 LSIの製造後にプログラムされる、Field Programmable Gate Array(FPGA)、又はLSI内部の接合関係の再構成又はLSI内部の回路区画のセットアップができるreconfigurable logic deviceも同じ目的で使うことができる。
さらに、回路、ユニット、装置、部材又は部の全部又は一部の機能又は操作は、ソフトウエア処理によって実行することが可能である。この場合、ソフトウエアは一つ又は複数のROM、光学ディスク、ハードディスクドライブなどの非一時的記録媒体に記録され、ソフトウエアが処理装置(processor)によって実行されたときに、そのソフトウエアで特定された機能が処理装置(processor)および周辺装置によって実行される。システム又は装置は、ソフトウエアが記録されている一つ又は複数の非一時的記録媒体、処理装置(processor)、及び必要とされるハードウエアデバイス、例えばインターフェース、を備えていても良い。
以下、図面を参照しながら、本開示のイメージセンサの実施形態を説明する。
(イメージセンサを含む撮像装置の概要)
まず、本開示のイメージセンサが用いられる撮像装置を概括的に説明する。図1は撮像装置500の回路構成を模式的に示している。撮像装置500は、複数の単位画素セル14を含むイメージセンサ101と、周辺回路と、を備えている。
複数の単位画素セル14は、半導体基板に2次元、すなわち行方向および列方向に配列されて、画素領域を形成している。イメージセンサ101はラインセンサであってもよい。その場合、複数の単位画素セル14は、1次元に配列されていてもよい。本願明細書では、行方向および列方向とは、行および列がそれぞれ伸びる方向をいう。つまり、垂直方向が列方向であり、水平方向が行方向である。
各単位画素セル14は、光検出部10と、増幅トランジスタ11と、リセットトランジスタ12と、アドレストランジスタ13とを含む。光検出部10は画素電極50および透明電極52を含む。イメージセンサ101は、透明電極52を介して光電変換膜51に所定の電圧を印加するための回路を備える。電圧を印加するための回路は、例えば、可変電源、定電圧源などの電圧発生回路、接地線等の電圧基準線などである。電圧を印加するための回路が印加する電圧を制御電圧と呼ぶ。本実施形態では電圧を印加するための回路として電圧制御回路60を備えている。電圧制御回路60は、一定の制御電圧を発生させてもよいし、値の異なる複数の制御電圧を発生させてもよい。例えば、2以上の異なる値の制御電圧を発生させてもよいし、所定の範囲で連続的に変化する制御電圧を発生させてもよい。電圧制御回路60は、撮像装置500を操作する操作者の指令、撮像装置500が備える他の制御部等の指令に基づき、発生させる制御電圧の値を決定し、決定した値の制御電圧を生成する。電圧制御回路60は、周辺回路の一部として、感光領域外に設けられる。つまり、電圧制御回路60はイメージセンサ101に備えられていてもよい。
例えば、電圧制御回路60は2以上の異なる制御電圧を発生し、透明電極52を介して光電変換膜51に制御電圧を印加することによって、光電変換膜51の分光感度特性が変化する。また、この分光感度特性の変化には、検出すべき光に対して光電変換膜51の感度がゼロとなる分光感度特性が含まれる。これにより、例えば、撮像装置500において、単位画素セル14から行ごとに検出信号の読み出しを行う間、光電変換膜51の感度がゼロとなる制御電圧を、電圧制御回路60から、透明電極52を介して光電変換膜51に印加することによって、検出信号の読み出し時に入射する光の影響をほぼゼロにすることができる。よって、実質的に行ごとに検出信号を読み出しても、グローバルシャッタ動作を実現することができる。
本実施形態では、図1に示すように、行方向に配列された単位画素セル14の透明電極52に、対向電極信号線16を介して制御電圧を印加することによって、画素電極50と透明電極52との間の電圧を変化させ、光検出部10における分光感度特性を切り替える。あるいは、撮像中に所定のタイミングで光に対する感度がゼロとなる分光感度特性が得られるような制御電圧を、透明電極52を介して光電変換膜51に印加することによって、電子シャッタ動作を実現する。しかし、画素電極50に制御電圧を印加してもよい。光を光検出部10に照射し、画素電極50に正孔を信号電荷として蓄積するためには、透明電極52に対して画素電極50は相対的に低い電位に設定される。このとき、電子移動方向は逆であるため、透明電極52から画素電極50に向かって電流が流れる。
画素電極50は、増幅トランジスタ11のゲート電極に接続され、画素電極50によって集められた信号電荷は、画素電極50と増幅トランジスタ11のゲート電極との間に位置する電荷蓄積ノード24に蓄積される。本実施形態では信号電荷は、正孔であるが、信号電荷は電子であってもよい。
電荷蓄積ノード24に蓄積された信号電荷は、信号電荷の量に応じた電圧として増幅トランジスタ11のゲート電極に印加される。増幅トランジスタ11は信号検出回路を構成しており、ゲート電極に印加された電圧を増幅する。アドレストランジスタ13は、信号電圧として、増幅された電圧を選択的に読み出す。リセットトランジスタ12は、そのソース/ドレイン電極が、画素電極50に接続されており、電荷蓄積ノード24に蓄積された信号電荷をリセットする。換言すると、リセットトランジスタ12は、増幅トランジスタ11のゲート電極および画素電極50の電位をリセットする。
複数の単位画素セル14において上述した動作を選択的に行うため、撮像装置500は、電源配線21と、垂直信号線17と、アドレス信号線26と、リセット信号線27と、を含む。これらの線は、単位画素セル14にそれぞれ接続されている。具体的には、電源配線21は、増幅トランジスタ11のソース/ドレイン電極に接続され、垂直信号線17は、アドレストランジスタ13のソース/ドレイン電極に接続される。アドレス信号線26はアドレストランジスタ13のゲート電極に接続される。またリセット信号線27は、リセットトランジスタ12のゲート電極に接続される。
周辺回路は、垂直走査回路15と、水平信号読出し回路20と、複数のカラム信号処理回路19と、複数の負荷回路18と、複数の差動増幅器22とを含む。垂直走査回路15は行走査回路とも称される。水平信号読出し回路20は列走査回路とも称される。カラム信号処理回路19は行信号蓄積回路とも称される。差動増幅器22はフィードバックアンプとも称される。
垂直走査回路15は、アドレス信号線26およびリセット信号線27に接続されており、各行に配置された複数の単位画素セル14を行単位で選択し、信号電圧の読出しおよび画素電極50の電位のリセットを行う。ソースフォロア電源である電源配線21は、各単位画素セル14に所定の電源電圧を供給する。水平信号読出し回路20は、複数のカラム信号処理回路19に電気的に接続されている。カラム信号処理回路19は、各列に対応した垂直信号線17を介して、各列に配置された単位画素セル14に電気的に接続されている。負荷回路18は、各垂直信号線17に電気的に接続されている。負荷回路18と増幅トランジスタ11とは、ソースフォロア回路を形成する。
複数の差動増幅器22は、各列に対応して設けられている。差動増幅器22の負側の入力端子は、対応した垂直信号線17に接続されている。また、差動増幅器22の出力端子は、各列に対応したフィードバック線23を介して単位画素セル14に接続されている。
垂直走査回路15は、アドレス信号線26によって、アドレストランジスタ13のオンおよびオフを制御する行選択信号をアドレストランジスタ13のゲート電極に印加する。これにより、読出し対象の行が走査され、選択される。選択された行の単位画素セル14から垂直信号線17に信号電圧が読み出される。また、垂直走査回路15は、リセット信号線27を介して、リセットトランジスタ12のオンおよびオフを制御するリセット信号をリセットトランジスタ12のゲート電極に印加する。これにより、リセット動作の対象となる単位画素セル14の行が選択される。垂直信号線17は、垂直走査回路15によって選択された単位画素セル14から読み出された信号電圧をカラム信号処理回路19へ伝達する。
カラム信号処理回路19は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換などを行う。
水平信号読出し回路20は、複数のカラム信号処理回路19から水平共通信号線(不図示)に信号を順次読み出す。
差動増幅器22は、フィードバック線23を介してリセットトランジスタ12のドレイン電極に接続されている。従って、差動増幅器22は、アドレストランジスタ13とリセットトランジスタ12とが導通状態にあるときに、アドレストランジスタ13の出力値を負端子に受ける。増幅トランジスタ11のゲート電位が所定のフィードバック電圧となるように、差動増幅器22はフィードバック動作を行う。このとき、差動増幅器22の出力電圧値は、0Vまたは0V近傍の正電圧である。フィードバック電圧とは、差動増幅器22の出力電圧を意味する。
図2は、撮像装置500中の単位画素セル14のデバイス構造の断面を模式的に示している。単位画素セル14は、半導体基板31と、電荷検出回路25と、光検出部10とを含む。半導体基板31は、例えば、p型シリコン基板である。電荷検出回路25は、画素電極50によって捕捉された信号電荷を検出し、信号電圧を出力する。電荷検出回路25は、増幅トランジスタ11と、リセットトランジスタ12と、アドレストランジスタ13とを含み、半導体基板31に形成されている。
増幅トランジスタ11は、半導体基板31内に形成され、それぞれドレイン電極およびソース電極として機能するn型不純物領域41Cおよび41Dと、半導体基板31上に位置するゲート絶縁層38Bと、ゲート絶縁層38B上に位置するゲート電極39Bと、を含む。
リセットトランジスタ12は、半導体基板31内に形成され、それぞれドレイン電極およびソース電極として機能するn型不純物領域41Bおよび41Aと、半導体基板31上に位置するゲート絶縁層38Aと、ゲート絶縁層38A上に位置するゲート電極39Aと、を含む。
アドレストランジスタ13は、半導体基板31内に形成され、それぞれドレイン電極およびソース電極として機能するn型不純物領域41Dおよび41Eと、半導体基板31上に位置するゲート絶縁層38Cと、ゲート絶縁層38C上に位置するゲート電極39Cと、を含む。n型不純物領域41Dは、増幅トランジスタ11とアドレストランジスタ13とにより共用されている。これにより、増幅トランジスタ11とアドレストランジスタ13とが直列に接続される。
半導体基板31において、隣接する単位画素セル14との間および増幅トランジスタ11とリセットトランジスタ12との間には、装置分離領域42が設けられている。装置分離領域42によって、隣接する単位画素セル14間の電気的な分離が行われる。また、装置分離領域42によって、電荷蓄積ノードで蓄積される信号電荷のリークが抑制される。
半導体基板31の表面には層間絶縁層43A、43Bおよび43Cが積層されている。層間絶縁層43A中には、リセットトランジスタ12のn型不純物領域41Bと接続されたコンタクトプラグ45A、増幅トランジスタ11のゲート電極39Bと接続されたコンタクトプラグ45B、およびコンタクトプラグ45Aとコンタクトプラグ45Bとを接続する配線46Aが埋設されている。これにより、リセットトランジスタ12のドレイン電極として機能するn型不純物領域41Bが、増幅トランジスタ11のゲート電極39Bと電気的に接続されている。
光検出部10は、層間絶縁層43C上に設けられている。光検出部10は、透明電極52と、光電変換膜51と、透明電極52より半導体基板31側に位置する画素電極50とを含む。光電変換膜51は透明電極52と画素電極50とによって挟まれている。光電変換膜51の構造は以下において詳細に説明する。画素電極50は、層間絶縁層43C上に設けられている。透明電極52は、検出すべき光に対して透明であり導電性を有する半導体から構成される。例えば、透明電極52は、酸化インジウム錫(ITO)、アルミニウム添加酸化亜鉛(AZO)、ガリウム添加酸化亜鉛(GZO)などによって構成される。他の透明導電性半導体を用いてもよい。画素電極50は、アルミニウム、銅等の金属または不純物がドープされ導電性が付与されたポリシリコン等によって形成される。
図2に示すように、単位画素セル14は、光検出部10の透明電極52上にカラーフィルター53を有している。カラーフィルター53上にマイクロレンズ54を更に有していてもよい。
本実施形態では、各単位画素セル14の光電変換膜51および透明電極52は、それぞれ隣接する単位画素セル14の光電変換膜51および透明電極52と接続されており、一体的な光電変換膜51および透明電極52を構成している。ただし、光電変換膜51は単位画素セル14ごとに分離していてもよい。これに対し、各単位画素セル14の画素電極50は隣接する単位画素セル14の画素電極50とは接続されておらず、独立している。
なお、イメージセンサ101は、光電変換による電荷を検出せず、光電変換膜の容量変化を検出してもよい。このようなタイプのイメージセンサおよび撮像装置は、例えば、国際公開WO2017/081847号に開示されている。つまり、光電変換膜51は、入射する光の強度に応じた正孔電子対を生成してもよいし、入射する光の強度に応じて容量が変化してもよい。生成した電荷あるいは容量の変化を検出することによって光電変換膜51に入射した光を検出することが可能である。
(イメージセンサの構造)
図3Aはイメージセンサ101の模式的な平面図であり、図3Bは図3Aの3B−3Bで示す位置におけるイメージセンサ101の断面図である。これ以降の図では、図2に示した半導体基板31および層間絶縁層43A、43Bおよび43Cをまとめて基板100として示している。イメージセンサ101は、上述した複数の画素電極50、光電変換膜51および透明電極52を備える。また、イメージセンサ101は、制御電極112と、接続部115と、をさらに備える。複数の画素電極50および制御電極112は基板100に形成される回路部を構成している。また、接続部115は対向電極信号線16の一部を構成する。
複数の画素電極50は、基板100の上面100aにおいて、各上面が露出するように、1次元または2次元に配列されて基板100に埋設されている。複数の画素電極50を覆うように基板100の上面100aに光電変換膜51が配置され、さらに光電変換膜51の上に透明電極52が配置されている。透明電極52は、図3Aに示すように、平面視において、画素電極50よりも外側までの領域を覆っている。
本実施形態では、イメージセンサ101は、平面視において、x方向に沿って配置された2つの制御電極112を備える。各制御電極112はy方向に沿って伸びている。制御電極112は基板100の上面100aにおいて上面が露出するように基板100に埋設されている。各画素電極50間および画素電極50と制御電極112間は、基板100を構成している層間絶縁層43A、43B、43C(図2)によって電気的に絶縁されている。制御電極112は前述した電圧制御回路60に電気的に接続されている。
接続部115は、制御電極112と透明電極52とを電気的に接続する。具体的には、接続部115は、透明電極52と接合している第1領域201と、制御電極112と接合している第2領域202とを含む。第1領域201の面積は第2領域202の面積よりも大きい。図3Aでは、第1領域201および第2領域202はそれぞれ1つの領域として示されているが、いずれか一方または両方は複数の領域から構成されていてもよい。この場合、第1領域201の面積および/または第2領域202の面積は、複数の領域の合計の面積で定義される。
本実施形態では、接続部115は、第1位置部分115A、第2位置部分115Bおよび第3位置部分115Cを含む。第1位置部分115Aは、透明電極52の上面52aであって、平面視において、画素電極50よりも外側の部分と接触している。第2位置部分115Bは、透明電極52の側面52cおよび光電変換膜51の側面51cと接している。第3位置部分115Cは、基板100の上面100a上に位置しており、かつ、制御電極112を覆っている。このため、本実施形態では、第1領域201は、第1位置部分115Aの透明電極52の上面52aと接している部分および第2位置部分115Bの透明電極52の側面52cと接している部分とを含む。したがって、第1領域201は、光入射方向から見て、光検出を目的とする画素の光電変換膜51を遮蔽しない位置に設けられる。換言すれば、透明電極52の光検出を目的とする画素領域の外周部に設ける。第2領域202は、第3位置部分115Cのうち、制御電極112と接している部分を含む。
透明電極52は上述した材料によって形成されている。制御電極112は、金属または金属の窒化物で構成される。例えば、制御電極112は、チタン、窒化チタン、アルミニウム、シリコンおよび銅添加アルミニウム、銅、タングステン等、またはこれらの合金等で形成されている。制御電極112は、上述した金属または金属の窒化物の単層によって構成されていてもよいし、複数の層の積層構造を備えていてもよい。
接続部115は金属または金属の窒化物で構成される。例えば、接続部115は、チタン(4.3eV)、窒化チタン(4.33eV)、アルミニウム(4.2eV)、シリコン(4.9eV)および銅添加アルミニウム(AlSiCu)、銅(4.9eV)、タングステン(4.6eV)、金(4.5eV)、銀(4.3eV)、ニッケル(4.5eV)、コバルト(5eV)等、または、これらの合金等で形成されている。また、制御電極112と同様、単層であっても積層であってもよい。各材料の後の数値は後述する仕事関数を示す。
イメージセンサ101は従来の半導体装置の製造法を用いて製造することができる。
次にイメージセンサ101において、低抵抗で電圧を光電変換膜に印加することが可能な理由を説明する。
一般に抵抗は、(1)均一材料内部での抵抗成分、および、(2)異種材料との接合面における抵抗成分、に分けることができる。第一の成分である(1)均一材料内部での抵抗成分は、各材料の物性値である抵抗率と材料の形状とで決まる。一方、(2)異種材料との接合面における抵抗は、材料の組み合わせによって特性が大きく変化する特徴を持つ。
また、一般にイメージセンサでは、透明電極は、光透過性と低抵抗率とを両立させるために、金属ではなく半導体材料を用いて構成される。一方、制御電極は、低抵抗にするために、金属または金属の窒化物を用いて構成される。つまり、透明電極と制御電極との接続には、異種材料間の接合面が生じる。
本実施形態のイメージセンサ101において、透明電極52と制御電極112とを電気的に接続する接続部115は単位画素セル14が配置される領域外に配置できる。単位画素セル14が配置される領域外に接続部115を配置する限り、接続部115は透明でなくてもよい。したがって、本実施形態では、接続部115を金属または金属の窒化物によって構成している。これにより、(1)の抵抗成分である均一材料内部での抵抗を小さくすることができる。
また、接続部115は、透明電極52および制御電極112と接続される。透明電極52との接続は異種材料との接続であるのに対し、制御電極112との接続は、構成材料が異なっていても、金属または金属の窒化物という点では同種材料である。したがって、透明電極52と接合している第1領域201の面積を相対的に大きくし、接触面積を大きく確保することによって、(2)の抵抗成分である異種材料との接合面における抵抗成分を小さくできる。一方、制御電極112と接合している第2領域202の面積は相対的に小さくても、抵抗成分はそれほど大きくならない。
このように本実施形態のイメージセンサによれば、上述した構造の接続部を有することによって、透明電極と制御電極とを低抵抗で接続することが可能であり、透明電極を介して、低抵抗で電圧を光電変換膜に印加することが可能である。したがって、電圧変動が少なく、より安定した撮像が可能になる。また、より少ない電力消費が求められるモバイル機器の撮像装置に適しており、高速の電子シャッタ、あるいはより高速に分光感度特性の切り替えが可能な撮像装置が実現し得る。
本実施形態のイメージセンサ101には種々の改変が可能である。
図4に示すように、接続部115は、仕事関数が互いに異なる材料によって構成される2以上の部分を含んでいてもよい。具体的には、接続部115は、第1材料部分116および第2材料部分117を含んでいてもよい。第1材料部分116は第1領域201を含み、第2材料部分117は、第2領域202を含んでいる。接続部115を、仕事関数が互いに異なる材料によって構成される2以上の部分で構成することによって、透明電極52を流れる電荷の種類に応じて、透明電極52と接続部115との接合面における抵抗を小さくすることができる。
具体的には、イメージセンサ101に光が照射される際、透明電極52から画素電極50に向かって電流が流れる場合、第1材料部分116を構成する材料の仕事関数は、第2材料部分117を構成する材料の仕事関数より小さくてもよい。この場合、透明電極52から制御電極112へ流れるキャリアは電子であるため、透明電極52と接触する第1材料部分116の仕事関数が小さいほうが、透明電極52と接続部115との接合面における抵抗に相当するショットキーバリアの高さが小さくなる。
一方、イメージセンサ101に光が照射される際、画素電極50から透明電極52に向かって電流が流れる場合、第1材料部分116を構成する材料の仕事関数は、第2材料部分117を構成する材料の仕事関数より大きくてもよい。この場合、透明電極52から制御電極112へ流れるキャリアはホールであるため、透明電極52と接触する第1材料部分116の仕事関数が大きいほうが、透明電極52と接続部115との接合面における抵抗が小さくなる。
第1材料部分116および第2材料部分117は上述した接続部115を構成し得る材料から選択できる。上に示した仕事関数の値は、一例であって、測定条件、結晶状態等により異なり得る。
また、第1材料部分116および第2材料部分117は抵抗以外の観点で選択してもよい。例えば、第1材料部分116は第2材料部分117よりも透明電極52との密着性に優れる材料を選択してもよい。
接続部115の配置および形状には種々の改変が可能である。図5に示すように、接続部115の第1位置部分115Aは、平面視において、複数の画素電極50のうち、少なくとも一部と重なっていてもよい。接続部115の第1位置部分115Aと重なる画素電極50の単位画素セル14には、接続部115が遮光膜として機能し、常時光が入射しない。このため、この単位画素セル14は、暗時状態での参照信号を得るために使用できる。
図6Aおよび図6Bに示すように、接続部115の第1位置部分115Aは、矩形形状である透明電極52の上面52aの3辺に沿って配置されていてもよい。この場合、第1領域201も第1位置部分115Aに対応して矩形形状の3辺に沿って配置される。この形態では、制御電極112は基板100の上面100aに、1つ配置されており、第2領域202は一か所である。この形態によれば、制御電極112は一か所にしか配置されないが、低抵抗の接続部115が透明電極52の3辺に接続される。このため、透明電極52に電圧が印加される際の遅延が抑制される。
図7Aおよび図7Bに示すように、接続部115の第1位置部分115Aは、矩形形状である透明電極52の上面52aの4辺に沿って配置されていてもよい。この場合、第1領域201も、第1位置部分115Aに対応して、矩形形状の4辺に沿って配置される。また、4つの辺のうち、1つの辺において、第1位置部分115Aおよび第1領域201は、その辺を横切るように間隙300を空けて分断されている。間隙300は、例えば、シャドーマスクを用いて接続部115を形成する際に、シャドーマスクのうち、接続部115が形成される領域の内側に配置される部分を保持するために利用できる。
また、図8Aおよび図8Bに示すように、接続部115の第1位置部分115Aは、矩形形状である透明電極52の上面52aの4辺に沿って、間隙300を設けずに配置されてもよい。この場合、第1位置部分115Aは、前記矩形形状の4辺に沿って配置されており、かつ、連続している。この形態によれば、透明電極52に電圧が印加される際の遅延がより抑制される。また、接続部115の第2位置部分115Bが透明電極52および光電変換膜51の側面すべてを被覆するため、光電変換膜51が基板から剥れることを防止する機能、及び光電変換膜51の側面が大気等にさらされることを防止する機能も有する。
図9に示すように、透明電極52は光電変換膜51の側面51cを被覆していてもよい。この形態によれば、接続部115の形成時に側面51cから光電変換膜51にダメージが入ることを抑制し得る。
図10に示すように、イメージセンサ101は、図9に示す形態を備え、かつ透明電極52の上面52aおよび側面52cを覆う保護膜119をさらに備えていてもよい。保護膜119は、透明電極52の外周近傍に第1開口119dを有し、接続部115は、第1開口119dを介して透明電極52と接合されている。この形態によれば、光電変換膜51が大気及び製造プロセス中の雰囲気によりダメージを受けることを防止することができる。
図11に示すように、保護膜119はさらに基板100の上面100aに設けられていてもよい。保護膜119は、基板100の上面100aにおいて、制御電極112を被覆している。保護膜119は例えば、透明電極52上および基板100の上面100a上において、実質的に同じ高さを有していてもよい。保護膜119の上面119aは平坦であってもよい。保護膜119の上面119aを平坦にするには、例えば、保護膜119を形成後、CMP等の研磨方法によって、平坦化することができる。保護膜119はさらに制御電極112の一部を露出する第2開口119eを有しており、接続部は第2開口119eを介して制御電極112と接続されていてもよい。
本開示のイメージセンサは、種々の用途の撮像装置に好適に使用され得る。
10 光検出部
11 増幅トランジスタ
12 リセットトランジスタ
13 アドレストランジスタ
14 単位画素セル
15 垂直走査回路
16 対向電極信号線
17 垂直信号線
18 負荷回路
19 カラム信号処理回路
20 水平信号読出し回路
21 電源配線
22 差動増幅器
23 フィードバック線
24 電荷蓄積ノード
25 電荷検出回路
26 アドレス信号線
27 リセット信号線
31 半導体基板
38A、38B、38C ゲート絶縁層
39A、39B、39C ゲート電極
41A、41B、41C、41D、41E n型不純物領域
42 装置分離領域
43A、43B、43C 層間絶縁層
45A、45B コンタクトプラグ
46A 配線
50 画素電極
51 光電変換膜
52 透明電極
53 カラーフィルター
60 電圧制御回路
100 基板
100a 上面
101 イメージセンサ
112 制御電極
115 接続部
115A 第1位置部分
115B 第2位置部分
115C 第3位置部分
116 第1材料部分
117 第2材料部分
119 保護膜
201 第1領域
202 第2領域
300 間隙
500 撮像装置

Claims (17)

  1. 基板と、
    前記基板に配置された複数の画素電極と、
    前記基板に配置された制御電極と、
    前記複数の画素電極上に配置された光電変換膜と、
    前記光電変換膜上に配置された透明電極と、
    金属または金属の窒化物で構成され、前記制御電極と前記透明電極とを電気的に接続する接続部と、
    を備え、
    前記制御電極は前記光電変換膜に電圧を印加する回路と接続され、
    前記透明電極は半導体であり、
    前記制御電極は金属または金属の窒化物であり、
    前記接続部は、前記透明電極と接触している第1領域と、前記制御電極と接触している第2領域とを含み、
    前記第1領域の面積は前記第2領域の面積よりも大きい、イメージセンサ。
  2. 前記接続部は、第1材料により構成される第1材料部分、および前記第1材料と仕事関数が異なる第2材料で構成される第2材料部分を含み、
    前記第1材料部分は前記第1領域を含み、
    前記第2材料部分は前記第2領域を含む、
    請求項1に記載のイメージセンサ。
  3. 光照射時に、前記透明電極から前記画素電極に向かって電流が流れ、
    前記第1材料の仕事関数は、前記第2材料の仕事関数より小さい、
    請求項2に記載のイメージセンサ。
  4. 光照射時に、前記画素電極から前記透明電極に向かって電流が流れ、
    前記第1材料の仕事関数は、前記第2材料の仕事関数より大きい、
    請求項2に記載のイメージセンサ。
  5. 前記接続部は、前記透明電極の上面の外周の少なくとも一部と接触している第1位置部分を含み、
    前記第1位置部分は、前記第1領域の少なくとも一部を含む、
    請求項1に記載のイメージセンサ。
  6. 前記第1位置部分は、平面視において、前記複数の画素電極のうち、少なくとも一部と重なっている、
    請求項5に記載のイメージセンサ。
  7. 前記透明電極の前記上面は矩形形状を有し、
    前記第1位置部分は、前記矩形形状の2つ以上の辺に沿って配置されている、
    請求項5に記載のイメージセンサ。
  8. 前記制御電極は、前記2つ以上の辺のうち、1つの辺のみに沿って配置されている、
    請求項7に記載のイメージセンサ。
  9. 前記第1位置部分は、前記矩形形状の4つの辺に沿って配置されており、かつ、前記4つの辺の何れかの辺を横切るように分断されている、
    請求項7に記載のイメージセンサ。
  10. 前記第1位置部分は、前記矩形形状の4つの辺に沿って連続して配置されている、
    請求項7に記載のイメージセンサ。
  11. 前記接続部は、前記第1位置部分と接続しており前記透明電極の側面を覆う第2位置部分をさらに含み、
    前記第2位置部分は、前記光電変換膜の側面をさらに覆っている、
    請求項10に記載のイメージセンサ。
  12. 前記透明電極は、前記光電変換膜の側面を覆う、
    請求項1に記載のイメージセンサ。
  13. 前記透明電極の前記上面および側面を覆い、かつ前記上面上に位置する開口を有する保護膜をさらに備え、
    前記第1位置部分は、前記開口を介して前記透明電極と接触している、
    請求項5に記載のイメージセンサ。
  14. 前記透明電極の上面および側面と、前記制御電極とを覆う保護膜をさらに備え、
    前記保護膜は前記透明電極上に位置する第1開口と、前記制御電極上に位置する第2開口とを有し、
    前記接続部は、前記第1開口および前記第2開口を覆うように前記保護膜上に位置しており、
    前記第1開口を介して前記接続部と前記透明電極とが接触しており、
    前記第2開口を介して前記接続部と前記制御電極とが接触している、
    請求項1に記載のイメージセンサ。
  15. 前記光電変換膜は、前記光電変換膜に印加される前記電圧の変化により変化する分光感度特性を有する、
    請求項1に記載のイメージセンサ。
  16. 前記電圧の印加により、前記光電変換膜の感度がゼロとなる、
    請求項15に記載のイメージセンサ。
  17. 前記回路は電圧発生回路を含み、
    前記電圧発生回路は、第1の時間に第1の電圧を発生させ、前記第1の時間と異なる第2の時間に、前記第1の電圧と異なる第2の電圧を発生させる、
    請求項1から12のいずれかに記載のイメージセンサ。
JP2019000655A 2018-01-10 2019-01-07 イメージセンサ Pending JP2019121804A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018002198 2018-01-10
JP2018002198 2018-01-10

Publications (1)

Publication Number Publication Date
JP2019121804A true JP2019121804A (ja) 2019-07-22

Family

ID=67141069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019000655A Pending JP2019121804A (ja) 2018-01-10 2019-01-07 イメージセンサ

Country Status (2)

Country Link
US (1) US20190214427A1 (ja)
JP (1) JP2019121804A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021029830A (ja) * 2019-08-28 2021-03-01 株式会社三洋物産 遊技機
WO2021176876A1 (ja) * 2020-03-05 2021-09-10 パナソニックIpマネジメント株式会社 イメージセンサ及び撮像システム
WO2021235167A1 (ja) * 2020-05-22 2021-11-25 パナソニックIpマネジメント株式会社 撮像装置
WO2023153262A1 (ja) * 2022-02-09 2023-08-17 株式会社ジャパンディスプレイ 検出装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048536A (zh) 2018-10-15 2020-04-21 松下知识产权经营株式会社 摄像装置
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710163U (ja) * 1980-06-20 1982-01-19
JPS60152180A (ja) * 1984-01-19 1985-08-10 Fuji Photo Film Co Ltd 固体撮像デバイスを用いた撮影装置
JPS6262566A (ja) * 1985-09-12 1987-03-19 Fujitsu Ltd 光半導体装置
JP2000094328A (ja) * 1998-09-24 2000-04-04 Victor Co Of Japan Ltd メタルマスク
JP2002033471A (ja) * 2000-04-25 2002-01-31 Agilent Technol Inc 相互接続電極にもなりうる光検出器アレイ用金属光障壁
JP2006049874A (ja) * 2004-07-06 2006-02-16 Fuji Photo Film Co Ltd 機能素子及びその製造方法
JP2006094263A (ja) * 2004-09-27 2006-04-06 Fuji Photo Film Co Ltd 撮像装置
JP2007012796A (ja) * 2005-06-29 2007-01-18 Fujifilm Holdings Corp 有機と無機のハイブリッド光電変換素子
JP2008263002A (ja) * 2007-04-11 2008-10-30 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
JP2010177632A (ja) * 2009-02-02 2010-08-12 Fujifilm Corp 光電変換装置及び固体撮像装置
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡
JP2013135122A (ja) * 2011-12-27 2013-07-08 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像装置および電子機器
JP2014060315A (ja) * 2012-09-19 2014-04-03 Fujifilm Corp 有機固体撮像素子およびその製造方法
JP2015012239A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子および電子機器
JP2016034068A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 撮像装置及び撮像システム
JP2016126411A (ja) * 2014-12-26 2016-07-11 株式会社ブイ・テクノロジー タッチパネル及びタッチパネルの製造方法
JP2017059689A (ja) * 2015-09-16 2017-03-23 株式会社東芝 撮像素子
JP2017207659A (ja) * 2016-05-19 2017-11-24 京セラ株式会社 光学フィルタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268369B2 (en) * 2004-07-06 2007-09-11 Fujifilm Corporation Functional device and method for producing the same
CN109792495B (zh) * 2017-02-28 2022-04-01 松下知识产权经营株式会社 摄像系统及摄像方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710163U (ja) * 1980-06-20 1982-01-19
JPS60152180A (ja) * 1984-01-19 1985-08-10 Fuji Photo Film Co Ltd 固体撮像デバイスを用いた撮影装置
JPS6262566A (ja) * 1985-09-12 1987-03-19 Fujitsu Ltd 光半導体装置
JP2000094328A (ja) * 1998-09-24 2000-04-04 Victor Co Of Japan Ltd メタルマスク
JP2002033471A (ja) * 2000-04-25 2002-01-31 Agilent Technol Inc 相互接続電極にもなりうる光検出器アレイ用金属光障壁
JP2006049874A (ja) * 2004-07-06 2006-02-16 Fuji Photo Film Co Ltd 機能素子及びその製造方法
JP2006094263A (ja) * 2004-09-27 2006-04-06 Fuji Photo Film Co Ltd 撮像装置
JP2007012796A (ja) * 2005-06-29 2007-01-18 Fujifilm Holdings Corp 有機と無機のハイブリッド光電変換素子
JP2008263002A (ja) * 2007-04-11 2008-10-30 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
JP2010177632A (ja) * 2009-02-02 2010-08-12 Fujifilm Corp 光電変換装置及び固体撮像装置
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡
JP2013135122A (ja) * 2011-12-27 2013-07-08 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像装置および電子機器
JP2014060315A (ja) * 2012-09-19 2014-04-03 Fujifilm Corp 有機固体撮像素子およびその製造方法
JP2015012239A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子および電子機器
JP2016034068A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 撮像装置及び撮像システム
JP2016126411A (ja) * 2014-12-26 2016-07-11 株式会社ブイ・テクノロジー タッチパネル及びタッチパネルの製造方法
JP2017059689A (ja) * 2015-09-16 2017-03-23 株式会社東芝 撮像素子
JP2017207659A (ja) * 2016-05-19 2017-11-24 京セラ株式会社 光学フィルタ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021029830A (ja) * 2019-08-28 2021-03-01 株式会社三洋物産 遊技機
WO2021176876A1 (ja) * 2020-03-05 2021-09-10 パナソニックIpマネジメント株式会社 イメージセンサ及び撮像システム
WO2021235167A1 (ja) * 2020-05-22 2021-11-25 パナソニックIpマネジメント株式会社 撮像装置
WO2023153262A1 (ja) * 2022-02-09 2023-08-17 株式会社ジャパンディスプレイ 検出装置

Also Published As

Publication number Publication date
US20190214427A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
JP2019121804A (ja) イメージセンサ
US10062726B2 (en) Imaging device
US11728355B2 (en) Imaging device and electronic device
JP6509782B2 (ja) 画像センサ、前記画像センサを備える光電子システム、および前記画像センサを製造するための方法
US10057518B2 (en) Imaging device and image acquisition device
JP2017168823A (ja) 撮像装置
JP2019106534A (ja) 撮像装置
JP2018182314A (ja) 撮像装置
US11955493B2 (en) Image sensor including control electrode, transparent electrode, and connection layer electrically connecting control electrode to side surface of transparent electrode
US7233003B2 (en) Radiation detector
US11094734B2 (en) Imaging device
WO2020202935A1 (ja) 光電変換装置
JP7411916B2 (ja) 撮像装置
JP7411893B2 (ja) 撮像装置
JP2021118254A (ja) 撮像装置
CN113016071A (zh) 摄像装置
CN112840639A (zh) 摄像装置及电子设备
JP7454789B2 (ja) 撮像装置
US20230156376A1 (en) Imaging device and electronic device
WO2021028754A1 (ja) 撮像装置、または撮像システム
KR20220020259A (ko) 촬상 장치 및 전자 기기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230829