JP2019114678A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP2019114678A
JP2019114678A JP2017247515A JP2017247515A JP2019114678A JP 2019114678 A JP2019114678 A JP 2019114678A JP 2017247515 A JP2017247515 A JP 2017247515A JP 2017247515 A JP2017247515 A JP 2017247515A JP 2019114678 A JP2019114678 A JP 2019114678A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
opening
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017247515A
Other languages
English (en)
Inventor
航 中村
Wataru Nakamura
航 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2017247515A priority Critical patent/JP2019114678A/ja
Publication of JP2019114678A publication Critical patent/JP2019114678A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 高い信頼性を備える半田バンプを有するプリント配線板の提供【解決手段】 実施形態のプリント配線板１０では、半田バンプ７４と開口５１との間で、開口５１の側壁５１ａの少なくとも一部が露出される。このため、ファインピッチで第１樹脂絶縁層５０Ａ上に半田バンプ７４を設けても、半田バンプ７４に短絡が生じ難い。【選択図】 図１

Description

本発明は、露出する樹脂絶縁層の導体層に半田バンプを有するプリント配線板の製造方法に関する。
特許文献１では、ソルダーレジスト層の開口に半田印刷で半田ペーストを印刷し、リフローで半田バンプを形成している。
特開２０００−３０７２２７号公報
特許文献１では、半田濡れ性の低いソルダーレジスト層を形成しているため、半田バンプのピッチが狭くなっても半田バンプの短絡が生じ難い。ここで、プリント配線板を厚みを薄くするため、ソルダーレジスト層を設けない場合、樹脂絶縁層の半田濡れ性がソルダーレジスト層ほど低くないため、樹脂絶縁層上に印刷で狭ピッチで半田ペーストを設けると、狭ピッチの半田バンプに短絡が生じ易くなると考えられる。
本発明に係るプリント配線板は、第１面と前記第１面との反対側の第２面とを有し前記第１面側が露出される樹脂絶縁層と、前記樹脂絶縁層内に前記第２面側のボトム面が埋まり前記ボトム面の反対側のトップ面が前記樹脂絶縁層の開口から露出する第１導体層と、前記第１導体層の前記トップ面上に形成された半田バンプとを有する。そして、該プリント配線板の製造方法は、銅箔上に前記第１導体層を形成することと、前記銅箔及び前記第１導体層上に前記樹脂絶縁層を形成することと、前記樹脂絶縁層に前記第１導体層に至るビア用開口を形成し、ビア導体を形成すると共に、前記樹脂絶縁層の第２面上に第２導体層を形成することと、前記銅箔を前記樹脂絶縁層からエッチングで剥離し、前記第１導体層のトップ面を露出させると共に、前記第１導体層のトップ面を前記樹脂絶縁層の第１面から凹ませ、前記樹脂絶縁層に前記開口を形成することと、前記樹脂絶縁層の第１面及び前記第１導体層のトップ面に無電解銅めっき膜を形成することと、前記無電解銅めっき膜上に、前記第１導体層のトップ面の中央部を露出させる開口を有し、前記第１導体層のトップ面の縁部及び前記樹脂絶縁層の第１面を覆うめっきレジストを形成することと、前記開口内に、ＳｎＡｇ電解めっきでＳｎＡｇ層を形成することと、前記めっきレジストを除去することと、リフローで前記ＳｎＡｇ層から半田バンプを形成することと、を備える。
[実施形態の効果]
本発明の実施形態によれば、第１導体層のトップ面の中央部を露出させる開口を有するめっきレジストを形成し、開口内にＳｎＡｇ電解めっきでＳｎＡｇ層を形成する。このため、ＳｎＡｇ層は層間絶縁層の開口の側壁に触れず、ＳｎＡｇ層をリフローして成る半田バンプと層間絶縁層の開口との間で、層間絶縁層の開口の側壁の少なくとも一部が露出される。このため、ファインピッチで樹脂絶縁層に半田バンプを設けても、半田バンプに短絡が生じ難い。
本発明の第１実施形態に係るプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第２実施形態のプリント配線板の断面図 第２実施形態のプリント配線板の断面図。
[第１実施形態]
図１（Ａ）は、第１実施形態のプリント配線板の断面図であり、図１（Ｂ）は、図１（Ａ）のプリント配線板にＩＣチップ９０を実装した応用例の断面図であり、図１（Ｃ）は、図１（Ａ）の一部拡大図である。
図１（Ｃ）に示されるようにプリント配線板１０は、第１面Ｆと該第１面Ｆとの反対側の第２面Ｓとを有し第１面Ｆ側が露出される第１樹脂絶縁層５０Ａと、第１樹脂絶縁層５０Ａの第２面Ｓ側に形成された第２樹脂絶縁層５０Ｂとを備える。第１樹脂絶縁層５０Ａ内に第２面Ｓ側のボトム面５８Ａｂが埋まりボトム面の反対側のトップ面５８Ａｔが第１樹脂絶縁層５０Ａの開口５１から露出する第１導体層５８Ａが形成されている。第１樹脂絶縁層５０Ａの第２面Ｓには第２導体層５８Ｂが形成される。第１導体層５８Ａと第２導体層５８Ｂとは第１樹脂絶縁層５０Ａを貫通するビア導体６０Ａで接続されている。第２導体層５８Ｂはビア導体６０Ａのビアランドを含む。第２樹脂絶縁層５０Ｂの第２面Ｓ側には第３導体層５８Ｃが形成されている。第２導体層５８Ｂと第３導体層５８Ｃとは第２樹脂絶縁層５０Ｂを貫通するビア導体６０Ｂで接続されている。第３導体層５８Ｃはビア導体６０Ｂのビアランドを含む。第３導体層５８Ｃ及び第２樹脂絶縁層５０Ｂ上は、ソルダーレジスト層７０が被覆されている。第３導体層５８Ｃのパッド７１Ｐはソルダーレジスト層７０に形成された開口７１により露出され、該パッド７１Ｐには半田バンプ７６が形成されている。第１樹脂絶縁層５０Ａの第１面Ｆには開口５１が形成され、該開口５１内に第１導体層５８Ａ上のパッド５１Ｐが形成されている。該パッド５１Ｐ上にＳｎＡｇ半田バンプ７４が形成されている。プリント配線板の上面側は開口５１内に半田バンプ７４を形成するソルダーレジスト層の無い構成である。
図１（Ｃ）に示されるように、第１樹脂絶縁層５０Ａの開口５１と、半田バンプ７４との間には隙間が設けられ、開口５１内で半田バンプ７４の周囲で第１導体層５８Ａのトップ面５８Ａｔが露出されている。少なくとも、開口５１の側壁５１ａの一部が露出し、開口５１内が半田バンプを構成する半田で埋まっていることは無い。第１導体層５８ＡとＳｎＡｇ半田バンプ７４との間の界面にはＳｎＡｇＣｕ合金膜４８が形成されている。
第１実施形態のプリント配線板１０では、半田バンプ７４と開口５１との間で、開口５１の側壁５１ａの少なくとも一部が露出される。このため、ファインピッチで第１樹脂絶縁層５０Ａ上に半田バンプ７４を設けても、半田バンプに短絡が生じ難い。
[第１実施形態の製造方法]
第１実施形態のプリント配線板の製造方法が図２〜図５に示される。
樹脂基板２２に銅箔２４を積層した銅張積層板２０と、銅箔２６が準備される。銅張積層板２０に銅箔２６が接合され、銅箔２６上に銅めっきから成る第１導体層５８Ａが形成される（図２（Ａ））。銅箔２６及び第１導体層５８Ａ上に第１樹脂絶縁層５０Ａが形成される。第１樹脂絶縁層５０Ａに第１導体層５８Ａに至るビア用開口５３が形成される。ビア用開口５３内及び第１樹脂絶縁層の第２面上に無電解めっき膜５２が形成される。更に、電解めっきでビア用開口５３内にビア導体６０Ａが形成され、図示しないめっきレジストから露出する無電解めっき膜５２上に第２導体層５８Ｂが形成される。めっきレジスト剥離後、露出した無電解めっき膜５２を除去する（図２（Ｂ））。図２（Ｂ）と同様な工程で、第２導体層５８Ｂ上に第２樹脂絶縁層５０Ｂが形成され、第２樹脂絶縁層５０Ｂ上に第３導体層５８Ｃが形成され、第２樹脂絶縁層５０Ｂを貫通するビア導体６０Ｂが形成される。更に、第２樹脂絶縁層５０及び第３導体層５８Ｃ上にソルダーレジスト層７０が形成される（図２（Ｃ））。銅張積層板２０の銅箔２６上に第１樹脂絶縁層５０Ａ、第２樹脂絶縁層５０Ｂ、ソルダーレジスト層７０を備える中間体１１０が形成される。
銅張積層板２０と銅箔２６上の中間体１１０とが分離される（図３（Ａ））。中間体１１０が上下反転され、銅箔２６がエッチングで除去されると同時に、第１導体層５８Ａの露出面が一部除去され、第１樹脂絶縁層５０Ａに第１導体層５８Ａのトップ面５８Ａｔを露出させる開口５１が形成される（図３（Ｂ））。第１導体層５８Ａのトップ面５８Ａｔが上述されたパッド５１Ｐを構成する。第１樹脂絶縁層５０Ａの第１面Ｆ及び第１導体層５８Ａのトップ面５８Ａｔに無電解銅めっき膜４６が形成される（図３（Ｂ））。
無電解銅めっき膜４６上に、第１導体層５８Ａのトップ面５８Ａｔの中央部を露出させる開口４４ａを有し、第１導体層５８Ａのトップ面５８Ａｔの縁部及び第１樹脂絶縁層５０Ａの第１面Ｆを覆うめっきレジスト４４が形成される（図４（Ａ））。ここで、第１導体層５８Ａの形状は、円形に限らず、楕円形、矩形等種々であるが、開口４４ａは、第１導体層５８Ａのトップ面５８Ａｔの縁部を除いた中央部に形成される。ＳｎＡｇ電解めっきで開口４４ａ内に、ＳｎＡｇ層７４αが形成される（図４（Ｂ））。めっきレジストが除去される（図４（Ｃ））。
ＳｎＡｇ層７４αから露出する無電解銅めっき膜４６が除去される（図５（Ａ））。ソルダーレジスト層７０に第３導体層５８Ｃを露出する開口７１が形成され、開口７１により露出される第３導体層５８Ｃにより形成されるパッド７１Ｐ上に保護膜４９を介して半田ペースト７６αが印刷される（図５（Ｂ））。リフローで、第１導体層５８Ａ上のＳｎＡｇ層から半田バンプ７４が形成され、第３導体層５８Ｃ上の半田ペーストから半田バンプ７６が形成される（図５（Ｃ））。この際に、第１導体層５８ＡとＳｎＡｇ半田バンプ７４との間の界面に無電解銅めっき膜由来のＳｎＡｇＣｕ合金膜４８が形成される。
半田バンプ７４の頂部がフラッタニングにより平坦化され、プリント配線板１０が完成する（図１（Ｃ））。ここで、開口５１、即ち、パッド５１Ｐの直径φは４５μｍである。パッド５１Ｐとパッド５１Ｐとの間のピッチＰ１は９０μｍであり、絶縁間隔Ｄ１は４５μｍである。プリント配線板１０の半田バンプ７４を介してパッド９２を備えるＩＣチップ等の電子部品９０が実装される（図１（Ｂ））。
第１実施形態のプリント配線板１０では、半田バンプ７４と開口５１との間で、開口５１の側壁５１ａの少なくとも一部が露出される。このため、ピッチＰ１（９０μｍ）のファインピッチで第１樹脂絶縁層５０Ａ上に半田バンプ７４を設けても、図２（Ｂ）に示される電子部品実装の際に、半田バンプ７４において短絡が生じ難い。
[第２実施形態]
図６は第２実施形態のプリント配線板１０の断面を示す。
第２実施形態では、第１導体層５８Ａ上の半田バンプ７４は、開口５１の側壁５１ａの下部に接している。但し、半田バンプ７４と開口５１との間で、開口５１の側壁５１ａの少なくとも一部が露出される。このため、ファインピッチで第１樹脂絶縁層５０Ａ上に半田バンプ７４を設けても、半田バンプに短絡が生じ難い。
上述した実施形態では、２層の樹脂絶縁層を積層したプリント配線板を例示したが、３層以上の樹脂絶縁層を積層することも可能である。
１０ プリント配線板
２６ 銅箔
４４ めっきレジスト
４４ａ 開口
４８ 合金膜
５０Ａ 第１樹脂絶縁層
５１ 開口
５１Ｐ パッド
５１ａ 側壁
５８Ａ 第１導体層
５８Ａｂ ボトム面
５８Ａｔ トップ面
７４ 半田バンプ

Claims (5)

  1. 第１面と前記第１面との反対側の第２面とを有し前記第１面側が露出される樹脂絶縁層と、前記樹脂絶縁層内に前記第２面側のボトム面が埋まり前記ボトム面の反対側のトップ面が前記樹脂絶縁層の開口から露出する第１導体層と、前記第１導体層の前記トップ面上に形成された半田バンプとを有するプリント配線板の製造方法であって、
    銅箔上に前記第１導体層を形成することと、
    前記銅箔及び前記第１導体層上に前記樹脂絶縁層を形成することと、
    前記樹脂絶縁層に前記第１導体層に至るビア用開口を形成し、ビア導体を形成すると共に、前記樹脂絶縁層の第２面上に第２導体層を形成することと、
    前記銅箔を前記樹脂絶縁層からエッチングで除去し、前記第１導体層のトップ面を露出させると共に、前記第１導体層のトップ面を前記樹脂絶縁層の第１面から凹ませ、前記樹脂絶縁層に前記開口を形成することと、
    前記樹脂絶縁層の第１面及び前記第１導体層のトップ面に無電解銅めっき膜を形成することと、
    前記無電解銅めっき膜上に、前記第１導体層のトップ面の中央部を露出させる開口を有し、前記第１導体層のトップ面の縁部及び前記樹脂絶縁層の第１面を覆うめっきレジストを形成することと、
    前記開口内に、ＳｎＡｇ電解めっきでＳｎＡｇ層を形成することと、
    前記めっきレジストを除去することと、
    リフローで前記ＳｎＡｇ層から半田バンプを形成することと、を備える。
  2. 請求項１のプリント配線板の製造方法であって、
    前記リフローの後に前記半田バンプの頂部を平坦化すること、を備える。
  3. 請求項１のプリント配線板の製造方法であって、
    前記半田バンプと前記開口との間で、前記開口の側壁の少なくとも一部が露出される。
  4. 請求項１〜請求項３のいずれか１のプリント配線板の製造方法であって、
    前記半田バンプの形成後、前記半田バンプの周囲に前記第１導体層のトップ面が露出される。
  5. 請求項１のプリント配線板の製造方法であって、
    前記リフローの際に、前記第１導体層と前記半田バンプとの間の界面にＳｎＡｇＣｕ合金膜が形成される。
JP2017247515A 2017-12-25 2017-12-25 プリント配線板の製造方法 Pending JP2019114678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017247515A JP2019114678A (ja) 2017-12-25 2017-12-25 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017247515A JP2019114678A (ja) 2017-12-25 2017-12-25 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2019114678A true JP2019114678A (ja) 2019-07-11

Family

ID=67221622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017247515A Pending JP2019114678A (ja) 2017-12-25 2017-12-25 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2019114678A (ja)

Similar Documents

Publication Publication Date Title
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP5101451B2 (ja) 配線基板及びその製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
KR101281410B1 (ko) 다층 배선기판
US20150016082A1 (en) Printed circuit board and method of manufacturing the same
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2015079795A (ja) 配線基板、半導体装置及び配線基板の製造方法
US9247654B2 (en) Carrier substrate and manufacturing method thereof
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP6316609B2 (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP2017084997A (ja) プリント配線板及びその製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
WO2018130229A1 (zh) 一种印制电路板及制备印制电路板的方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
JP2016076534A (ja) 金属ポスト付きプリント配線板およびその製造方法
KR102268388B1 (ko) 인쇄회로기판 및 그 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
US10716208B1 (en) Wiring board