JP2019096836A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019096836A
JP2019096836A JP2017227366A JP2017227366A JP2019096836A JP 2019096836 A JP2019096836 A JP 2019096836A JP 2017227366 A JP2017227366 A JP 2017227366A JP 2017227366 A JP2017227366 A JP 2017227366A JP 2019096836 A JP2019096836 A JP 2019096836A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
laser
lead
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017227366A
Other languages
English (en)
Other versions
JP6417466B1 (ja
Inventor
亨 成田
Toru Narita
亨 成田
建志 海老名
Kenji Ebina
建志 海老名
哲弥 小野
Tetsuya Ono
哲弥 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2017227366A priority Critical patent/JP6417466B1/ja
Application granted granted Critical
Publication of JP6417466B1 publication Critical patent/JP6417466B1/ja
Priority to CN201811425877.XA priority patent/CN110010580B/zh
Priority to TW107142331A priority patent/TWI690046B/zh
Publication of JP2019096836A publication Critical patent/JP2019096836A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リードレスタイプの半導体装置のリード部のソルダビリティを確保する。【解決手段】DFN6は、半導体チップと、ダイパッドと、上記ダイパッドの周囲に配置され、かつそれぞれの先端部に切り欠き部2cが形成された複数のリード部2aと、上記半導体チップの表面電極と複数のリード部2aの何れかとを電気的に接続する複数のワイヤと、上記半導体チップおよび複数のリード部2aそれぞれの一部を覆う樹脂製の封止体4と、を有する。さらに、複数のリード部2aのそれぞれは、封止体4の裏面4bに露出する端子部2bを備え、複数のリード部2aの配列方向Pに沿った方向の切り欠き部2cの幅は、配列方向Pに沿った方向の端子部2bの幅より小さい。【選択図】図1

Description

本発明は、例えば、リードレスタイプの半導体装置およびその製造技術に関する。
複数のデバイス領域を一括して封止体で覆い、この封止体ごとダイシング(パッケージダイシング)を行って個片化するMAP(Mold Array Package)と呼ばれる半導体装置の工法が知られている。
MAP工法として、隣接構造に接続して接続棒が形成されたリードフレームをオーバーモールド成形し、接続棒に形成された溝上にレーザを照射して溝を満たした成形材料を除去する技術が、例えば米国特許第8017447号明細書(特許文献1)に開示されている。
また、半導体チップを封止する封止体の下面から露出するリードにレーザを照射して、リードの第1の厚さから成る部分の側面に隣接して溝を形成し、側面と部分の下面を封止体から露出させる技術が、例えば特開2013−143445号公報(特許文献2)に開示されている。
米国特許第8017447号明細書 特開2013−143445号公報
リードレスパッケージは、リード端子とモールド化合物をダイシングソーにて切断して個片化するため、リード端子の下面は、はんだ濡れ性材料で被覆されているが、リード端子の側面は、はんだ濡れ性材料で被覆されておらず、はんだ材で実装基板に熱実装する際の側面リードの外部下端の接続信頼性が悪く、またはんだ接合部の視覚的検査も難しい。
すなわち、側面リードの外部下端部分(リードフレームの連結バーに段差を形成)をモールド化合物でオーバーモールド後、モールド化合物をレーザで除去したのみでは、モールド化合物を完全に除去できず、以後のはんだ濡れ性材料の被覆が不均一となり、ソルダビリティ確保が難しい。
また、レーザでモールド化合物を除去する際、側面リードの外部下端部分(リードフレームの連結バーに段差を形成)の周辺にレーザが余剰に照射されるため、端子両側面のモールド樹脂の抉れが生じ、耐湿性悪化が懸念される。
本発明の目的は、半導体装置のリード部のソルダビリティを確保することができる技術を提供することにある。
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態による半導体装置は、半導体チップと、上記半導体チップが搭載されたチップ搭載部と、上記チップ搭載部の周囲に配置され、それぞれにおけるチップ搭載部側と反対側の先端部に切り欠き部が形成された複数のリード部と、を有する。さらに、上記半導体チップの表面電極と上記複数のリード部の何れかとを電気的に接続する複数の導電性部材と、上記半導体チップ、上記複数の導電性部材および上記複数のリード部それぞれの一部を覆う樹脂製の封止体と、を有する。さらに、上記複数のリード部のそれぞれは、上記封止体の裏面に露出する端子部を備え、上記複数のリード部の配列方向に沿った方向の上記切り欠き部の幅は、上記配列方向に沿った方向の上記端子部の幅より小さい。
また、一実施の形態による半導体装置の製造方法は、以下の工程を有する。(a)複数のデバイス形成領域と、隣り合う上記デバイス形成領域に跨がって配置された連結バーと、を有するリードフレームの上記複数のデバイス形成領域のそれぞれのチップ搭載部に半導体チップを搭載する工程、(b)複数の半導体チップそれぞれの表面電極と、上記連結バーに繋がる複数のリード部のそれぞれと、を導電性部材によって電気的に接続する工程。さらに、(c)上記リードフレームの上記複数のデバイス領域、上記連結バーおよび前記複数の半導体チップを一括して覆う樹脂製の一括封止体を形成する工程、(d)上記連結バーの凹状の段差部に充填された樹脂を除去する工程、(e)上記連結バーの上記段差部で上記連結バーを切断して個片化する工程。ここで、上記(d)工程は、上記段差部の上記樹脂にレーザを照射する(d1)工程と、上記(d1)工程後、ウォータージェット処理もしくは液体ホーニング処理を施して上記段差部に充填された上記樹脂を除去する(d2)工程と、を含む。さらに、上記(d1)工程では、上記複数のリード部の配列方向である第1方向において、上記段差部の上記樹脂への上記レーザの照射幅が、上記段差部と一体に形成された端子部の幅より狭くなるように上記レーザを照射する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
モールド後、リードフレームの連結バーの段差部に充填された樹脂にレーザを照射し、さらにウォータージェット処理または液体ホーニング処理を行うことにより、段差部の樹脂を除去することができる。これにより、半導体装置のリード部のソルダビリティを確保することができる。また、段差部の樹脂へのレーザの照射幅が端子部の幅より狭くなるようにレーザを照射することで、リード部の切り欠き部の両側面の樹脂の抉れの発生を防止することができ、半導体装置の品質および信頼性を向上させることができる。
本発明の実施の形態の半導体装置の実装面側の構造の一例を示す斜視図である。 図1のA部の構造を示す拡大部分斜視図である。 図1に示す半導体装置の組立て手順の一例を示すフロー図である。 図3のB部の構造を示す拡大部分断面図である。 図1に示す半導体装置の組立てのモールド後の連結バーの段差部の状態の一例を示す部分斜視図である。 図5に示す段差部へのレーザの照射状態の一例を示す部分斜視図である。 図6に示すレーザ照射時のスキャン状態の一例を示す部分斜視図である。 図6に示すレーザ照射時の照射幅の一例を示す部分斜視図である。 比較例におけるレーザ照射後の封止体の抉れ状態の構造を示す部分斜視図である。 図6に示すレーザ照射後の段差部における残留樹脂の状態の一例を示す部分斜視図である。 図10に示す残留樹脂のウォータージェット処理による除去状態の一例を示す部分斜視図である。 図10に示す残留樹脂の液体ホーニング処理による除去状態の一例を示す部分斜視図である。 図1に示す半導体装置の実装構造のリード部接合部分の一例を示す拡大部分断面図である。
図1は本発明の実施の形態の半導体装置の実装面側の構造の一例を示す斜視図、図2は図1のA部の構造を示す拡大部分斜視図である。
<半導体装置>
図1に示す本実施の形態の半導体装置は、その組立てにおいてパッケージダイシングで個片化される、所謂MAP工法で組み立てられるリードレスパッケージである。本実施の形態では、上記MAP工法で組み立てられるリードレスパッケージの一例として、DFN(Dual-Flat No-leads)6を取り上げて説明する。DFN6は、樹脂製の封止体4の対向する2つの側面4caのそれぞれに沿って複数のリード部2aが配置され、各リード部2aの端子部2bが封止体4の実装面である裏面4bに配置された半導体パッケージである。
DFN6の詳細構造について説明すると、後述する図3に示すような主面1aに複数のボンディングパッド(表面電極、電極パッド、ボンディング電極)1cが形成された半導体チップ1と、半導体チップ1が搭載されたチップ搭載部であるダイパッド2eと、ダイパッド2eの周囲に配置された複数のリード部2aと、を有している。さらに、半導体チップ1のボンディングパッド1cと複数のリード部2aのうちの何れかのリード部2aとを電気的に接続する複数のワイヤ(導電性部材)3と、半導体チップ1、複数のワイヤ3および複数のリード部2aそれぞれの一部を覆う樹脂製の封止体4と、を有している。
DFN6は、半導体チップ1からの発熱量が多いタイプの半導体パッケージである。そのため、封止体4の裏面4bにダイパッド2eの下面2ebが露出しており、このダイパッド2eの下面2ebから半導体チップ1の熱を放出する(または伝える)構造となっている。半導体チップ1は、後述する図3に示すように、ダイパッド2eの上面2ea上にダイボンド材5を介して搭載されている。言い換えると、半導体チップ1の裏面1bがダイボンド材5を介してダイパッド2eの上面2eaに固着されている。
また、DFN6における封止体4は、実装面である裏面4bと、その反対側の面の上面4a(後述する図3参照)と、を有しており、さらに裏面4bと、上面4aとの間に位置する4つの側面4cを有している。そして、4つの側面4cのうちの対向する2つの側面4caのそれぞれには、複数のリード部2aの側面2dが露出している。一方、4つの側面4cのうちの対向する2つの側面4cbのそれぞれには、ダイパッド2eを支持する吊りリード(図示せず)の切断面2ecが露出している。
本実施の形態のDFN6では、その複数のリード部2aのそれぞれが、封止体4の裏面4bに露出する端子部2bを備えている。さらに、複数のリード部2aのそれぞれには、各々ダイパッド2e側と反対側の先端部に切り欠き部2cが形成されている。切り欠き部2cは、封止体4の裏面4bや側面4caから凹んだ部分であり、端子部2bと側面2dとの間に配置されるとともに、端子部2bと側面2dとに繋がる部分である。
そして、図2に示すように、複数のリード部2aの配列方向(第1方向)Pに沿った方向の切り欠き部2cの幅L1は、配列方向Pに沿った方向の端子部2bの幅L2より小さい(L1<L2)。
詳細には、切り欠き部2cの配列方向Pの両側部には、端子部2bの配列方向Pの両端部より内側に迫り出した樹脂突出部4dが配置されている。これにより、複数のリード部2aの配列方向Pに沿った方向の切り欠き部2cの幅L1は、配列方向Pに沿った方向の端子部2bの幅L2より小さくなっている(狭くなっている(L1<L2))。
なお、切り欠き部2cの両側の樹脂突出部4dの間に配置された面は、金属膜によって覆われている。この金属膜は、後述する図4に示すように、はんだ濡れ性膜7である。すなわち、はんだ濡れ性膜7は、はんだに対して濡れ性が良好な金属膜であり、例えば、Sn、Pb−Sn、Sn−BiまたはSn−Ag−Cuなどからなるメッキ膜である。
また、図1および図2に示すように、DFN6の複数のリード部2aのそれぞれは、封止体4の側面4caから露出するとともに上記金属膜によって覆われていない側面2dを有している。側面2dは、後述する図3に示すリードフレーム2の連結バー2gの段差部2hに、上記金属膜を形成した後に切断されて形成された面であるため、上記金属膜によって覆われていない。
ここで、半導体チップ1は、例えば、SiもしくはSiCなどからなる。
また、複数のリード部2aおよびダイパッド2eは、例えば、Cu合金もしくはFe−Ni合金などからなる。
また、ワイヤ3は、例えば、Au、Cu、AlもしくはAgなどからなる。
また、封止体4は、例えば、熱硬化性のエポキシ系樹脂などからなる。
また、ダイボンド材5は、Agペースト、高融点はんだもしくは焼結金属などからなる。
<半導体装置の組立て>
図3は図1に示す半導体装置の組立て手順の一例を示すフロー図、図4は図3のB部の構造を示す拡大部分断面図である。
なお、本実施の形態では、半導体装置(DFN6)の組立ての説明に際し、分かり易くするために複数設けられているデバイス領域2fのうちの2つのデバイス領域2fのみを取り上げて説明する。
1.リードフレーム準備
まず、図3に示すリードフレーム2を準備する。リードフレーム2は、複数のデバイス領域2fと、隣り合うデバイス領域2fに跨がって配置された連結バー2gと、を有している。デバイス領域2fは、1つのDFN6が形成される領域であり、各デバイス領域2fには、半導体チップ1を支持可能なチップ搭載部であるダイパッド2eと、ダイパッド2eの周囲に配置された複数のリード部2aと、が形成されている。また、複数のリード部2aのそれぞれは、連結バー2gに繋がっている。
さらに、連結バー2gには、リード部2aの端子部2bが形成される面側から凹んでなる段差部2hが形成されている。この段差部2hは、例えば、エッチング加工などで形成されたものである。したがって、段差部2hの断面形状は、湾曲形状(R形状)となっており、この凹んだ段差部2hの部分が、隣り合うデバイス領域2fに跨がって配置されている。
2.チップマウント
リードフレーム2を準備した後、図3のステップS1に示すチップマウントを行う。ここでは、複数のデバイス領域2fのそれぞれのダイパッド2eに半導体チップ1を搭載する。その際、ダイパッド2eの上面2ea上に、ダイボンド材5(ダイアタッチ材ともいう)を介して半導体チップ1を搭載する。これにより、半導体チップ1の裏面1bがダイボンド材5を介してダイパッド2eの上面2eaに固着される。
3.ワイヤボンド
チップマウント後、図3のステップS2に示すワイヤボンドを行う。ここでは、複数の半導体チップ1それぞれのボンディングパッド1cと、連結バー2gに繋がる複数のリード部2aのうちの何れかのリード部2aと、をワイヤ(導電性部材、配線材)3によって電気的に接続する。
4.オーバーモールド
ワイヤボンド後、図3のステップS3に示すオーバーモールドを行う。ここでは、リードフレーム2の複数のデバイス領域2f、連結バー2gの段差部2h、複数の半導体チップ1および複数のワイヤ3を一括して覆う樹脂製の一括封止体4eを形成する。すなわち、オーバーモールドにより、凹状の段差部2hにも樹脂(モールド化合物)4eaが充填される(段差部2hが樹脂4eaで被覆される)。一方、図3のステップS3に示すように、ダイパッド2eの下面2ebや連結バー2gの端子部2bが樹脂(モールド化合物)4eaで覆われないようにオーバーモールドを行う。
5.樹脂除去
オーバーモールド後、図3のステップS4に示す樹脂除去を行う。ここでは、連結バー2gの凹状の段差部2hに充填された樹脂4eaを除去する。具体的には、段差部2hに充填された樹脂4eaに、後述する図6に示すレーザ8aを照射して樹脂4eaを除去する。
ここで、レーザ照射による樹脂4eaの除去について詳細に説明する。図5は図1に示す半導体装置の組立てのモールド後の連結バーの段差部の状態の一例を示す部分斜視図、図6は図5に示す段差部へのレーザの照射状態の一例を示す部分斜視図、図7は図6に示すレーザ照射時のスキャン状態の一例を示す部分斜視図である。さらに、図8は図6に示すレーザ照射時の照射幅の一例を示す部分斜視図、図9は比較例におけるレーザ照射後の封止体の抉れ状態の構造を示す部分斜視図である。
図5に示すように、オーバーモールドによって連結バー2gの段差部2hには樹脂4eaが充填される。そこで、本実施の形態では、まず、図6に示すように、段差部2hに充填された樹脂4eaに、レーザ発振部8からレーザ8aを照射して段差部2hの樹脂4eaを除去する。
この時、図7に示すように、複数のリード部2a(図1参照)それぞれの配列方向(第1方向)Pに交差する長手方向(第2方向)Qにおいて、連結バー2gの段差部2hと端子部2bとの境界2i(端子部2bのヘリ部分のこと)にレーザ8aが当たるように、スキャン方法により、図6に示すレーザ8aを照射する。つまり、レーザ8aの図7に示す照射軌跡8bのように、段差部2hに照射するとともに、その長手方向Qにおいてレーザ8aが段差部2hと端子部2bとの境界2iに当たるように、段差部2hで繰り返してレーザ8aを照射する。なお、段差部2hへのレーザ8aの照射の軌跡は、一方向に繰り返して照射する軌跡であってもよいし、往復しながら照射する軌跡であってもよい。これにより、段差部2hに加えて端子部2bのヘリ部分にもレーザ8aが照射されるため、段差部2hの樹脂4eaを除去することができる。
さらに、本実施の形態では、レーザ8aを照射する際に、図7および図8に示すように、複数のリード部2aの配列方向Pにおける段差部2hの樹脂4eaへのレーザ8aの照射幅L3が、段差部2hと一体に形成された端子部2bの幅L2より狭くなるように(L3<L2)、スキャン方法を用いてレーザ8aを樹脂4eaに照射する。
具体的には、リード部2aの長手方向Qにおいて、スキャン方法により、レーザ8aを繰り返して段差部2hの樹脂4eaに照射する。その際、図7に示すR部に示す段差部2hの両側部にはレーザ8aが当たらないように、つまり、レーザ8aの軌跡が照射軌跡8bとなるように制御する。すなわち、レーザ8aの配列方向Pの照射位置の端部が、図8に示す端子部2bの端部の延長線T1、T2より内側の箇所となるようにレーザ8aを制御して照射する。
言い換えると、図6、図8に示すように、複数のリード部2aの配列方向Pにおける段差部2hの樹脂4eaへのレーザ8aの照射幅L3が、端子部2bの幅L2より狭くなるように(L3<L2)レーザ8aを制御して照射する。これにより、切り欠き部2cにおいてその両側部に上記延長線T1、T2より内側に迫り出した樹脂突出部4dが形成される。つまり、段差部2hの配列方向Pの両側部に、端子部2bの配列方向Pの両端部より内側に樹脂突出部4dが迫り出して形成されるようにレーザ8aを照射する。
これにより、切り欠き部2c(段差部2h)の配列方向Pの開口の幅L3は、端子部2bの配列方向Pの幅L2より狭い(小さい)。
その結果、図9の比較例に示すようなリード部2aの切り欠き部2cの両側部で形成される樹脂抉れ9の発生を防止することができる。すなわち、切り欠き部2cの両側部で発生する樹脂抉れ9を回避することができる。
なお、図8に示す切り欠き部2c(図7の段差部2h)において、配列方向Pにおけるレーザ8aの照射幅L3と、配列方向Pにおける端子部2bの幅L2と、の差の1/2(レーザ8aの非照射幅15)が所望の数値となるようにレーザ8aを制御して照射することが好ましい。一例として、上記所望の数値は、30μm程度である。これは、例えば、レーザ照射時の位置を認識するリードフレーム2におけるターゲットのエッチング加工の実交差と、レーザ照射位置のずれ交差と、プラスマージンと、の3要素の合計に基づく大きさである。言い換えると、上記所望の数値(レーザ8aの非照射幅15)を制御することで、樹脂抉れ9を回避することができるとともに、段差部2h(切り欠き部2c)の開口エリアを確保することができる。
レーザ照射後、ウォータージェット処理または液体ホーニング処理を行う。ここで、図10は図6に示すレーザ照射後の段差部における残留樹脂の状態の一例を示す部分斜視図、図11は図10に示す残留樹脂のウォータージェット処理による除去状態の一例を示す部分斜視図、図12は図10に示す残留樹脂の液体ホーニング処理による除去状態の一例を示す部分斜視図である。
段差部2h上の樹脂4eaへのレーザ8aの照射が終了すると、図10に示すように、連結バー2gの段差部2hには樹脂残りである残留樹脂4fが存在している。この残留樹脂4fは、レーザ照射だけでは除去しきれなかった樹脂の残りである。したがって、ウォータージェット処理もしくは液体ホーニング処理の何れかの処理を施して段差部2hの残留樹脂4fを除去する。
ウォータージェット処理を行う場合、図11に示すように、ノズル10から液体10aを噴射させて段差部2hに付着する対象物である残留樹脂4fに当て、これによって、段差部2hから残留樹脂4fを除去する。一方、液体ホーニング処理を行う場合、図12に示すように、噴射ガン11からスラリー11aを噴射させて段差部2hに付着する対象物である残留樹脂4fに吹き付け、これによって、段差部2hから残留樹脂4fを除去する。なお、段差部2hにおける残留樹脂4fの除去については、段差部2hにおいて、DFN実装時のはんだ接合に寄与する有効寸法の範囲でよい。すなわち、上記有効寸法の範囲外であれば、残留樹脂4fが存在していてもよい。
本実施の形態では、オーバーモールド後の樹脂除去工程で、まず、連結バー2gの段差部2hにレーザ8aを照射し、その後、ウォータージェット処理もしくは液体ホーニング処理を行うことにより、段差部2hに充填または付着した樹脂4eaを残留させることなく除去することができる。
6.金属膜被覆
樹脂除去後、図3のステップS5に示す金属膜被覆を行う。ここでは、連結バー2gの段差部2hの露出した面およびリード部2aの端子部2b、さらに、ダイパッド2eの下面2ebに金属膜であるはんだ濡れ性膜7を被覆する。はんだ濡れ性膜7は、はんだに対して濡れ性が良好な金属膜であり、例えば、Sn、Pb−Sn、Sn−BiまたはSn−Ag−Cuなどからなるメッキ膜である。
7.個片化
金属膜被覆後、図3のステップS6に示す個片化を行う。ここでは、連結バー2gの段差部2hで連結バー2gを切断してそれぞれのDFN6に個片化する。その際、段差部2hの配列方向Pに交差する長手方向Q(図5参照)の幅よりも小さい幅で、ダイシングソー14を用いて段差部2hを切断する。すなわち、連結バー2gの段差部2hの長手方向Qの幅よりも小さな幅のダイシングソー14を用いて切断・個片化する。そして、図4に示すように、上記切断によって形成された複数のリード部2aそれぞれの側面2dと端子部2bとの間に位置する切り欠き部2cのはんだ濡れ性膜7で被覆された面を露出させる。つまり、複数のリード部2aそれぞれの側面2dの下方側に、はんだ濡れ性膜7で被覆された切り欠き部2cが配置された状態となる。
以上により、図1に示すDFN6の組立て完了となる。
<半導体装置の実装構造>
図13は図1に示す半導体装置の実装構造の端子部接合部分の一例を示す拡大部分断面図である。なお、図13は、図1に示すDFN6を実装基板12の導体パターン12a上に実装した構造における端子部接合部分を示している。すなわち、実装基板12の導体パターン12aと上記DFN6のリード部2aとが、はんだ13を介して電気的に接続されている。
なお、図13に示すように、上記DFN6のリード部2aには、実装面側の端子部2bから繋がり、かつ凹んだ形状の切り欠き部2cが形成されており、端子部2bと切り欠き部2cのそれぞれの面には、はんだ濡れ性膜7が被覆されている。これにより、はんだ13のリード部2aとの濡れ性を向上させることができる。
特に、リード部2aに、はんだ濡れ性膜7が被覆された切り欠き部2cが形成されていることにより、はんだ13がリード部2aの切り欠き部2cの上方まで濡れ上がり、高さが高いはんだ13のフィレット13aを形成することができる。
これにより、DFN6の実装強度を高めることができる。
<効果>
本実施の形態のDFN6の製造方法によれば、オーバーモールド後、リードフレーム2の連結バー2gの段差部2hに充填された樹脂4eaにレーザ8aを照射し、さらにウォータージェット処理または液体ホーニング処理を行うことにより、段差部2hの樹脂4eaを残留させることなく除去することができる。
これにより、段差部2h(切り欠き部2c)におけるはんだ濡れ性膜7の被覆を均一に行うことができ、DFN6のリード部2aにおけるソルダビリティを確保することができる。
また、リードフレーム2の連結バー2gの段差部2hの樹脂4eaへのレーザ8aの照射幅L3が、端子部2bの幅L2より狭くなる(L3<L2)ようにレーザ8aを照射することで、リード部2aの切り欠き部2cの両側面の樹脂の抉れの発生を防止することができ、DFN6の品質および信頼性を向上させることができる。
また、リードフレーム2の連結バー2gの段差部2hの形成については、エッチングプロセスで容易に形成することができる。
また、連結バー2gの段差部2hにおける樹脂除去を行うためのレーザ照射、ウォータージェット処理もしくは液体ホーニング処理については、既存プロセスにて容易に実施することが可能であり、特別に新たなプロセスを導入しなくても実施することができる。
また、リード部2aの切り欠き部2cの両側部の内側の範囲にレーザ8aを照射する方法についても、スキャン方法による既存プロセスでレーザ照射を行うことができ、その精度確保を容易に実現することができる。
また、本実施の形態のDFN6によれば、各リード部2aの先端部に切り欠き部2cが形成され、この切り欠き部2cにはんだ濡れ性膜7が形成されていることで、その実装構造において、はんだ13のフィレット13aを形成することができ、はんだ接合部の視覚的検査を行うことが可能になる。
さらに、DFN6の各リード部2aに切り欠き部2cが形成され、かつ切り欠き部2cがはんだ濡れ性膜7で被覆されていることにより、はんだ13がリード部2aの切り欠き部2cの上方まで濡れ上がるため、高さが高いはんだ13のフィレット13aを形成することができる。その結果、DFN6の実装強度をより高めることができる。
また、DFN6において、各リード部2aの切り欠き部2cの両側部でのレーザ照射による樹脂抉れ9を回避することができるため、DFN6の耐湿性の低下を抑制することができる。
また、DFN6の各リード部2aにおいて、切り欠き部2cの両側部に樹脂突出部4dが形成されていることにより、それぞれのリード部2aの封止体4からの脱落を抑制することができる。その結果、DFN6の品質を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態では、リードレスタイプの半導体装置の一例としてDFN6を取り上げて説明したが、上記半導体装置は、QFN(Quad-Flat Non-leaded )であっても適用可能である。
また、上記実施の形態では、半導体装置として、半導体チップ1が搭載されるダイパッド2eが封止体4の裏面4bから露出する構造を取り上げて説明したが、上記半導体装置は、ダイパッド2eが封止体4の内部に埋め込まれるダイパッド埋込み型であってもよい。
1 半導体チップ
1a 主面
1b 裏面
1c ボンディングパッド(表面電極、電極パッド、ボンディング電極)
2 リードフレーム
2a リード部
2b 端子部
2c 切り欠き部
2d 側面
2e ダイパッド(チップ搭載部)
2ea 上面
2eb 下面
2ec 切断面
2f デバイス領域
2g 連結バー
2h 段差部
2i 境界
3 ワイヤ(導電性部材)
4 封止体
4a 上面
4b 裏面
4c、4ca、4cb 側面
4d 樹脂突出部
4e 一括封止体
4ea 樹脂
4f 残留樹脂
5 ダイボンド材
6 DFN(半導体装置)
7 はんだ濡れ性膜(金属膜)
8 レーザ発振部
8a レーザ
8b 照射軌跡
9 樹脂抉れ
10 ノズル
10a 液体
11 噴射ガン
11a スラリー
12 実装基板
12a 導体パターン
13 はんだ
13a フィレット
14 ダイシングソー
15 非照射幅

Claims (9)

  1. 半導体チップと、
    前記半導体チップが搭載されたチップ搭載部と、
    前記チップ搭載部の周囲に配置され、それぞれにおけるチップ搭載部側と反対側の先端部に切り欠き部が形成された複数のリード部と、
    前記半導体チップの表面電極と前記複数のリード部の何れかとを電気的に接続する複数の導電性部材と、
    前記半導体チップ、前記複数の導電性部材および前記複数のリード部それぞれの一部を覆う樹脂製の封止体と、
    を有し、
    前記複数のリード部のそれぞれは、前記封止体の裏面に露出する端子部を備え、
    前記複数のリード部の配列方向に沿った方向の前記切り欠き部の幅は、前記配列方向に沿った方向の前記端子部の幅より小さい、半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記切り欠き部の前記配列方向の両側部には、前記端子部の前記配列方向の両端部より内側に迫り出した樹脂突出部が配置されている、半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記切り欠き部の前記樹脂突出部間に配置された面は、金属膜によって覆われている、半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記複数のリード部のそれぞれは、前記封止体から露出するとともに前記金属膜によって覆われていない側面を有している、半導体装置。
  5. 以下の工程を有する半導体装置の製造方法:
    (a)複数のデバイス形成領域と、隣り合う前記デバイス形成領域に跨がって配置された連結バーと、を有するリードフレームの前記複数のデバイス形成領域のそれぞれのチップ搭載部に半導体チップを搭載する工程;
    (b)前記(a)工程の後、複数の半導体チップそれぞれの表面電極と、前記連結バーに繋がる複数のリード部のそれぞれと、を導電性部材によって電気的に接続する工程;
    (c)前記(b)工程の後、前記リードフレームの前記複数のデバイス形成領域、前記連結バーおよび前記複数の半導体チップを一括して覆う樹脂製の一括封止体を形成する工程;
    (d)前記(c)工程の後、前記連結バーの凹状の段差部に充填された樹脂を除去する工程;
    (e)前記(d)工程の後、前記連結バーの前記段差部で前記連結バーを切断して個片化する工程;
    ここで、
    前記(d)工程は、前記段差部の前記樹脂にレーザを照射する(d1)工程と、
    前記(d1)工程後、ウォータージェット処理もしくは液体ホーニング処理を施して前記段差部に充填された前記樹脂を除去する(d2)工程と、
    を含み、
    前記(d1)工程では、前記複数のリード部の配列方向である第1方向において、前記段差部の前記樹脂への前記レーザの照射幅が、前記段差部と一体に形成された端子部の幅より狭くなるように前記レーザを照射する。
  6. 請求項5に記載の半導体装置の製造方法において、
    前記レーザを照射する際に、前記段差部の前記第1方向の両側部に、前記端子部の前記第1方向の両端部より内側に樹脂突出部が迫り出すように前記レーザを照射する、半導体装置の製造方法。
  7. 請求項5に記載の半導体装置の製造方法において、
    前記複数のリード部それぞれの前記第1方向に交差する第2方向において、前記連結バーの前記段差部と前記端子部との境界に前記レーザが当たるように、スキャン方法により前記レーザを照射する、半導体装置の製造方法。
  8. 請求項5に記載の半導体装置の製造方法において、
    前記(d)工程と前記(e)工程の間で、前記段差部の露出した面を金属膜で被覆する、半導体装置の製造方法。
  9. 請求項5に記載の半導体装置の製造方法において、
    前記(e)工程では、前記段差部の前記第1方向に交差する第2方向の幅よりも小さい幅で、ダイシングソーを用いて前記段差部を切断することで、前記切断によって形成された前記複数のリード部それぞれの側面と前記端子部との間に位置する切り欠き部の前記金属膜で被覆された面を露出させる、半導体装置の製造方法。
JP2017227366A 2017-11-28 2017-11-28 半導体装置およびその製造方法 Active JP6417466B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017227366A JP6417466B1 (ja) 2017-11-28 2017-11-28 半導体装置およびその製造方法
CN201811425877.XA CN110010580B (zh) 2017-11-28 2018-11-27 半导体装置及其制造方法
TW107142331A TWI690046B (zh) 2017-11-28 2018-11-27 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017227366A JP6417466B1 (ja) 2017-11-28 2017-11-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP6417466B1 JP6417466B1 (ja) 2018-11-07
JP2019096836A true JP2019096836A (ja) 2019-06-20

Family

ID=64098653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017227366A Active JP6417466B1 (ja) 2017-11-28 2017-11-28 半導体装置およびその製造方法

Country Status (3)

Country Link
JP (1) JP6417466B1 (ja)
CN (1) CN110010580B (ja)
TW (1) TWI690046B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220254706A1 (en) * 2021-02-09 2022-08-11 Ablic Inc. Semiconductor device
WO2023047720A1 (ja) * 2021-09-27 2023-03-30 Towa株式会社 半導体装置およびその製造方法
WO2023112395A1 (ja) * 2021-12-16 2023-06-22 Towa株式会社 レーザ加工装置、レーザ加工方法、および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115719713B (zh) * 2023-01-09 2023-05-30 江苏长晶浦联功率半导体有限公司 一种扁平无引脚元件及其封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011457A (ja) * 2012-06-29 2014-01-20 Freescale Semiconductor Inc 半導体デバイスパッケージおよび製造方法
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11229269A (ja) * 1998-02-20 1999-08-24 Nca:Kk 柄付きシート状部材の柄合わせ自動裁断システム
CN100533722C (zh) * 2002-07-01 2009-08-26 株式会社瑞萨科技 半导体器件
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP4635471B2 (ja) * 2004-04-22 2011-02-23 ソニー株式会社 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2006066545A (ja) * 2004-08-25 2006-03-09 Mitsubishi Electric Corp 電子部品パッケージ
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011457A (ja) * 2012-06-29 2014-01-20 Freescale Semiconductor Inc 半導体デバイスパッケージおよび製造方法
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220254706A1 (en) * 2021-02-09 2022-08-11 Ablic Inc. Semiconductor device
WO2023047720A1 (ja) * 2021-09-27 2023-03-30 Towa株式会社 半導体装置およびその製造方法
WO2023112395A1 (ja) * 2021-12-16 2023-06-22 Towa株式会社 レーザ加工装置、レーザ加工方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6417466B1 (ja) 2018-11-07
TW201935646A (zh) 2019-09-01
CN110010580A (zh) 2019-07-12
CN110010580B (zh) 2023-02-28
TWI690046B (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9324644B2 (en) Semiconductor device
US20210143089A1 (en) Semiconductor package with wettable flank
KR100720607B1 (ko) 반도체장치
JP6417466B1 (ja) 半導体装置およびその製造方法
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
US9543235B2 (en) Semiconductor package and method therefor
US20200194350A1 (en) Semiconductor device package with grooved substrate
JPH0722570A (ja) 集積回路チップ・パッケージを基板の表面に電気的に且つ機械的に接続する弾力性リード及びこれの製造方法
US11062980B2 (en) Integrated circuit packages with wettable flanks and methods of manufacturing the same
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
KR20210000777U (ko) 반도체 패키지
US20220254706A1 (en) Semiconductor device
JP2018152390A (ja) 電子部品および電子部品の製造方法
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JP6387318B2 (ja) 半導体装置の製造方法
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
JP2012146824A (ja) 半導体装置の製造方法および半導体装置
JPH04239160A (ja) 樹脂封止型電子部品の製造方法
JP2005235927A (ja) 半導体装置およびその製造方法
JPH04221845A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6417466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250