JP2019096836A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2019096836A JP2019096836A JP2017227366A JP2017227366A JP2019096836A JP 2019096836 A JP2019096836 A JP 2019096836A JP 2017227366 A JP2017227366 A JP 2017227366A JP 2017227366 A JP2017227366 A JP 2017227366A JP 2019096836 A JP2019096836 A JP 2019096836A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- laser
- lead
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229920005989 resin Polymers 0.000 claims abstract description 80
- 239000011347 resin Substances 0.000 claims abstract description 80
- 238000007789 sealing Methods 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract 2
- 229910000679 solder Inorganic materials 0.000 description 24
- 239000000463 material Substances 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 7
- 238000000465 moulding Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007888 film coating Substances 0.000 description 3
- 238000009501 film coating Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 2
- 229910020830 Sn-Bi Inorganic materials 0.000 description 2
- 229910018728 Sn—Bi Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
図1に示す本実施の形態の半導体装置は、その組立てにおいてパッケージダイシングで個片化される、所謂MAP工法で組み立てられるリードレスパッケージである。本実施の形態では、上記MAP工法で組み立てられるリードレスパッケージの一例として、DFN(Dual-Flat No-leads)6を取り上げて説明する。DFN6は、樹脂製の封止体4の対向する2つの側面4caのそれぞれに沿って複数のリード部2aが配置され、各リード部2aの端子部2bが封止体4の実装面である裏面4bに配置された半導体パッケージである。
図3は図1に示す半導体装置の組立て手順の一例を示すフロー図、図4は図3のB部の構造を示す拡大部分断面図である。
まず、図3に示すリードフレーム2を準備する。リードフレーム2は、複数のデバイス領域2fと、隣り合うデバイス領域2fに跨がって配置された連結バー2gと、を有している。デバイス領域2fは、1つのDFN6が形成される領域であり、各デバイス領域2fには、半導体チップ1を支持可能なチップ搭載部であるダイパッド2eと、ダイパッド2eの周囲に配置された複数のリード部2aと、が形成されている。また、複数のリード部2aのそれぞれは、連結バー2gに繋がっている。
リードフレーム2を準備した後、図3のステップS1に示すチップマウントを行う。ここでは、複数のデバイス領域2fのそれぞれのダイパッド2eに半導体チップ1を搭載する。その際、ダイパッド2eの上面2ea上に、ダイボンド材5(ダイアタッチ材ともいう)を介して半導体チップ1を搭載する。これにより、半導体チップ1の裏面1bがダイボンド材5を介してダイパッド2eの上面2eaに固着される。
チップマウント後、図3のステップS2に示すワイヤボンドを行う。ここでは、複数の半導体チップ1それぞれのボンディングパッド1cと、連結バー2gに繋がる複数のリード部2aのうちの何れかのリード部2aと、をワイヤ(導電性部材、配線材)3によって電気的に接続する。
ワイヤボンド後、図3のステップS3に示すオーバーモールドを行う。ここでは、リードフレーム2の複数のデバイス領域2f、連結バー2gの段差部2h、複数の半導体チップ1および複数のワイヤ3を一括して覆う樹脂製の一括封止体4eを形成する。すなわち、オーバーモールドにより、凹状の段差部2hにも樹脂(モールド化合物)4eaが充填される(段差部2hが樹脂4eaで被覆される)。一方、図3のステップS3に示すように、ダイパッド2eの下面2ebや連結バー2gの端子部2bが樹脂(モールド化合物)4eaで覆われないようにオーバーモールドを行う。
オーバーモールド後、図3のステップS4に示す樹脂除去を行う。ここでは、連結バー2gの凹状の段差部2hに充填された樹脂4eaを除去する。具体的には、段差部2hに充填された樹脂4eaに、後述する図6に示すレーザ8aを照射して樹脂4eaを除去する。
樹脂除去後、図3のステップS5に示す金属膜被覆を行う。ここでは、連結バー2gの段差部2hの露出した面およびリード部2aの端子部2b、さらに、ダイパッド2eの下面2ebに金属膜であるはんだ濡れ性膜7を被覆する。はんだ濡れ性膜7は、はんだに対して濡れ性が良好な金属膜であり、例えば、Sn、Pb−Sn、Sn−BiまたはSn−Ag−Cuなどからなるメッキ膜である。
金属膜被覆後、図3のステップS6に示す個片化を行う。ここでは、連結バー2gの段差部2hで連結バー2gを切断してそれぞれのDFN6に個片化する。その際、段差部2hの配列方向Pに交差する長手方向Q(図5参照)の幅よりも小さい幅で、ダイシングソー14を用いて段差部2hを切断する。すなわち、連結バー2gの段差部2hの長手方向Qの幅よりも小さな幅のダイシングソー14を用いて切断・個片化する。そして、図4に示すように、上記切断によって形成された複数のリード部2aそれぞれの側面2dと端子部2bとの間に位置する切り欠き部2cのはんだ濡れ性膜7で被覆された面を露出させる。つまり、複数のリード部2aそれぞれの側面2dの下方側に、はんだ濡れ性膜7で被覆された切り欠き部2cが配置された状態となる。
図13は図1に示す半導体装置の実装構造の端子部接合部分の一例を示す拡大部分断面図である。なお、図13は、図1に示すDFN6を実装基板12の導体パターン12a上に実装した構造における端子部接合部分を示している。すなわち、実装基板12の導体パターン12aと上記DFN6のリード部2aとが、はんだ13を介して電気的に接続されている。
本実施の形態のDFN6の製造方法によれば、オーバーモールド後、リードフレーム2の連結バー2gの段差部2hに充填された樹脂4eaにレーザ8aを照射し、さらにウォータージェット処理または液体ホーニング処理を行うことにより、段差部2hの樹脂4eaを残留させることなく除去することができる。
1a 主面
1b 裏面
1c ボンディングパッド(表面電極、電極パッド、ボンディング電極)
2 リードフレーム
2a リード部
2b 端子部
2c 切り欠き部
2d 側面
2e ダイパッド(チップ搭載部)
2ea 上面
2eb 下面
2ec 切断面
2f デバイス領域
2g 連結バー
2h 段差部
2i 境界
3 ワイヤ(導電性部材)
4 封止体
4a 上面
4b 裏面
4c、4ca、4cb 側面
4d 樹脂突出部
4e 一括封止体
4ea 樹脂
4f 残留樹脂
5 ダイボンド材
6 DFN(半導体装置)
7 はんだ濡れ性膜(金属膜)
8 レーザ発振部
8a レーザ
8b 照射軌跡
9 樹脂抉れ
10 ノズル
10a 液体
11 噴射ガン
11a スラリー
12 実装基板
12a 導体パターン
13 はんだ
13a フィレット
14 ダイシングソー
15 非照射幅
Claims (9)
- 半導体チップと、
前記半導体チップが搭載されたチップ搭載部と、
前記チップ搭載部の周囲に配置され、それぞれにおけるチップ搭載部側と反対側の先端部に切り欠き部が形成された複数のリード部と、
前記半導体チップの表面電極と前記複数のリード部の何れかとを電気的に接続する複数の導電性部材と、
前記半導体チップ、前記複数の導電性部材および前記複数のリード部それぞれの一部を覆う樹脂製の封止体と、
を有し、
前記複数のリード部のそれぞれは、前記封止体の裏面に露出する端子部を備え、
前記複数のリード部の配列方向に沿った方向の前記切り欠き部の幅は、前記配列方向に沿った方向の前記端子部の幅より小さい、半導体装置。 - 請求項1に記載の半導体装置において、
前記切り欠き部の前記配列方向の両側部には、前記端子部の前記配列方向の両端部より内側に迫り出した樹脂突出部が配置されている、半導体装置。 - 請求項2に記載の半導体装置において、
前記切り欠き部の前記樹脂突出部間に配置された面は、金属膜によって覆われている、半導体装置。 - 請求項3に記載の半導体装置において、
前記複数のリード部のそれぞれは、前記封止体から露出するとともに前記金属膜によって覆われていない側面を有している、半導体装置。 - 以下の工程を有する半導体装置の製造方法:
(a)複数のデバイス形成領域と、隣り合う前記デバイス形成領域に跨がって配置された連結バーと、を有するリードフレームの前記複数のデバイス形成領域のそれぞれのチップ搭載部に半導体チップを搭載する工程;
(b)前記(a)工程の後、複数の半導体チップそれぞれの表面電極と、前記連結バーに繋がる複数のリード部のそれぞれと、を導電性部材によって電気的に接続する工程;
(c)前記(b)工程の後、前記リードフレームの前記複数のデバイス形成領域、前記連結バーおよび前記複数の半導体チップを一括して覆う樹脂製の一括封止体を形成する工程;
(d)前記(c)工程の後、前記連結バーの凹状の段差部に充填された樹脂を除去する工程;
(e)前記(d)工程の後、前記連結バーの前記段差部で前記連結バーを切断して個片化する工程;
ここで、
前記(d)工程は、前記段差部の前記樹脂にレーザを照射する(d1)工程と、
前記(d1)工程後、ウォータージェット処理もしくは液体ホーニング処理を施して前記段差部に充填された前記樹脂を除去する(d2)工程と、
を含み、
前記(d1)工程では、前記複数のリード部の配列方向である第1方向において、前記段差部の前記樹脂への前記レーザの照射幅が、前記段差部と一体に形成された端子部の幅より狭くなるように前記レーザを照射する。 - 請求項5に記載の半導体装置の製造方法において、
前記レーザを照射する際に、前記段差部の前記第1方向の両側部に、前記端子部の前記第1方向の両端部より内側に樹脂突出部が迫り出すように前記レーザを照射する、半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記複数のリード部それぞれの前記第1方向に交差する第2方向において、前記連結バーの前記段差部と前記端子部との境界に前記レーザが当たるように、スキャン方法により前記レーザを照射する、半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記(d)工程と前記(e)工程の間で、前記段差部の露出した面を金属膜で被覆する、半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記(e)工程では、前記段差部の前記第1方向に交差する第2方向の幅よりも小さい幅で、ダイシングソーを用いて前記段差部を切断することで、前記切断によって形成された前記複数のリード部それぞれの側面と前記端子部との間に位置する切り欠き部の前記金属膜で被覆された面を露出させる、半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017227366A JP6417466B1 (ja) | 2017-11-28 | 2017-11-28 | 半導体装置およびその製造方法 |
CN201811425877.XA CN110010580B (zh) | 2017-11-28 | 2018-11-27 | 半导体装置及其制造方法 |
TW107142331A TWI690046B (zh) | 2017-11-28 | 2018-11-27 | 半導體裝置及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017227366A JP6417466B1 (ja) | 2017-11-28 | 2017-11-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6417466B1 JP6417466B1 (ja) | 2018-11-07 |
JP2019096836A true JP2019096836A (ja) | 2019-06-20 |
Family
ID=64098653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017227366A Active JP6417466B1 (ja) | 2017-11-28 | 2017-11-28 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6417466B1 (ja) |
CN (1) | CN110010580B (ja) |
TW (1) | TWI690046B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220254706A1 (en) * | 2021-02-09 | 2022-08-11 | Ablic Inc. | Semiconductor device |
WO2023047720A1 (ja) * | 2021-09-27 | 2023-03-30 | Towa株式会社 | 半導体装置およびその製造方法 |
WO2023112395A1 (ja) * | 2021-12-16 | 2023-06-22 | Towa株式会社 | レーザ加工装置、レーザ加工方法、および半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115719713B (zh) * | 2023-01-09 | 2023-05-30 | 江苏长晶浦联功率半导体有限公司 | 一种扁平无引脚元件及其封装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014011457A (ja) * | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | 半導体デバイスパッケージおよび製造方法 |
WO2015145651A1 (ja) * | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11229269A (ja) * | 1998-02-20 | 1999-08-24 | Nca:Kk | 柄付きシート状部材の柄合わせ自動裁断システム |
CN100533722C (zh) * | 2002-07-01 | 2009-08-26 | 株式会社瑞萨科技 | 半导体器件 |
JP3910598B2 (ja) * | 2004-03-04 | 2007-04-25 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP4635471B2 (ja) * | 2004-04-22 | 2011-02-23 | ソニー株式会社 | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム |
JP2006066545A (ja) * | 2004-08-25 | 2006-03-09 | Mitsubishi Electric Corp | 電子部品パッケージ |
US8017447B1 (en) * | 2010-08-03 | 2011-09-13 | Linear Technology Corporation | Laser process for side plating of terminals |
-
2017
- 2017-11-28 JP JP2017227366A patent/JP6417466B1/ja active Active
-
2018
- 2018-11-27 TW TW107142331A patent/TWI690046B/zh active
- 2018-11-27 CN CN201811425877.XA patent/CN110010580B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014011457A (ja) * | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | 半導体デバイスパッケージおよび製造方法 |
WO2015145651A1 (ja) * | 2014-03-27 | 2015-10-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220254706A1 (en) * | 2021-02-09 | 2022-08-11 | Ablic Inc. | Semiconductor device |
WO2023047720A1 (ja) * | 2021-09-27 | 2023-03-30 | Towa株式会社 | 半導体装置およびその製造方法 |
WO2023112395A1 (ja) * | 2021-12-16 | 2023-06-22 | Towa株式会社 | レーザ加工装置、レーザ加工方法、および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6417466B1 (ja) | 2018-11-07 |
TW201935646A (zh) | 2019-09-01 |
CN110010580A (zh) | 2019-07-12 |
CN110010580B (zh) | 2023-02-28 |
TWI690046B (zh) | 2020-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102178587B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
US9324644B2 (en) | Semiconductor device | |
US20210143089A1 (en) | Semiconductor package with wettable flank | |
KR100720607B1 (ko) | 반도체장치 | |
JP6417466B1 (ja) | 半導体装置およびその製造方法 | |
KR101117848B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US9543235B2 (en) | Semiconductor package and method therefor | |
US20200194350A1 (en) | Semiconductor device package with grooved substrate | |
JPH0722570A (ja) | 集積回路チップ・パッケージを基板の表面に電気的に且つ機械的に接続する弾力性リード及びこれの製造方法 | |
US11062980B2 (en) | Integrated circuit packages with wettable flanks and methods of manufacturing the same | |
JP7037368B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20210000777U (ko) | 반도체 패키지 | |
US20220254706A1 (en) | Semiconductor device | |
JP2018152390A (ja) | 電子部品および電子部品の製造方法 | |
JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
JP6387318B2 (ja) | 半導体装置の製造方法 | |
JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2012146824A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH04239160A (ja) | 樹脂封止型電子部品の製造方法 | |
JP2005235927A (ja) | 半導体装置およびその製造方法 | |
JPH04221845A (ja) | リードフレームの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6417466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |