JP2019092010A - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
JP2019092010A
JP2019092010A JP2017218502A JP2017218502A JP2019092010A JP 2019092010 A JP2019092010 A JP 2019092010A JP 2017218502 A JP2017218502 A JP 2017218502A JP 2017218502 A JP2017218502 A JP 2017218502A JP 2019092010 A JP2019092010 A JP 2019092010A
Authority
JP
Japan
Prior art keywords
signal
terminal
input
selection
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017218502A
Other languages
English (en)
Inventor
菜月 荒川
Natsuki Arakawa
菜月 荒川
淳一 松原
Junichi Matsubara
淳一 松原
聡規 宇留野
Toshiki Uruno
聡規 宇留野
健悟 島
Kengo Shima
健悟 島
青木 大輔
Daisuke Aoki
大輔 青木
祐一郎 森
Yuichiro Mori
祐一郎 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2017218502A priority Critical patent/JP2019092010A/ja
Priority to CN201811203562.0A priority patent/CN109787594A/zh
Priority to US16/183,209 priority patent/US10483964B2/en
Publication of JP2019092010A publication Critical patent/JP2019092010A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching
    • H03K17/302Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements

Abstract

【課題】ハイアクティブ型のスイッチ及びローアクティブ型の両方のスイッチに1つの回路装置で対応可能な信号処理装置を提供する。【解決手段】本実施の形態に係る信号処理装置1は、ハイアクティブ又はローアクティブの入力信号が入力される1つの入力端子11と、電源部4又はグランドと接続可能な切替端子12と、切替端子12が電源部4と接続されている場合には、ハイアクティブの入力信号を選択して出力し、切替端子12がグランドと接続されている場合にはローアクティブの入力信号を選択して出力する選択回路2と、を備えている【選択図】図1

Description

本発明は、信号処理装置に関する。
従来の技術として、ハイアクティブ型のスイッチとローアクティブ型のスイッチとを付け替え可能な入力端子と、入力端子に接続されたスイッチのオン/オフ状態を入力端子から入力される信号レベルに基づいて判定する判定手段と、判定手段に設けられたアクティブ判定ポートの出力レベルが反転されたときに信号入力ポートに印加するバイアス電位を判定させるアクティブ判定回路と、を備えた信号処理装置が知られている(例えば、特許文献1参照)。
判定手段は、アクティブ判定ポートの出力レベルを判定させたときに信号入力ポートの入力レベルが変化すれば信号入力手段がオフ状態と判定し、信号入力ポートの入力レベルが変化しなければスイッチがオン状態と判定する。
この信号処理装置によれば、ハイアクティブ型及びローアクティブ型の何れのタイプの信号入力手段に対しても回路を共通化でき、低コスト化できるとされている。
特開平9−46199号公報
しかし、特許文献1に記載の信号処理装置では、ハイアクティブ型のスイッチとローアクティブ型の両方のスイッチが必要である。また、両方のスイッチの配線時においてスイッチを入力端子に接続する際に付け間違えるおそれがある。
そこで、本発明の目的は、ハイアクティブ型のスイッチ及びローアクティブ型の両方のスイッチに1つの回路装置で対応可能な信号処理装置を提供することにある。
本発明は、上記目的を達成するために、ハイアクティブ又はローアクティブの入力信号が入力される1つの入力端子と、電源又はグランドと接続可能な切替端子と、前記切替端子が前記電源と接続されている場合には、前記ハイアクティブの前記入力信号を選択して出力し、前記切替端子が前記グランドと接続されている場合には前記ローアクティブの入力信号を選択して出力する選択回路と、を備えている、信号処理装置を提供する。
本発明の信号処理装置によれば、ハイアクティブ型のスイッチ及びローアクティブ型の両方のスイッチに1つの回路装置で対応可能である。
図1(a)は、本実施の形態に係る信号処理装置をハイアクティブ型で用いた場合の構成例を示した回路図であり、図1(b)は、信号処理装置をハイアクティブ型で用いた場合のICパッケージの構成を示した平面図である。 図2(a)は、本実施の形態に係る信号処理装置をローアクティブ型で用いた場合の構成例を示した回路図であり、図2(b)は、信号処理装置をローアクティブ型で用いた場合のICパッケージの構成を示した平面図である。
(実施の形態の要約)
本実施の形態に係る信号処理装置(1)は、ハイアクティブ又はローアクティブの入力信号が入力される1つの入力端子(11)と、電源(4)又はグランド(GND)と接続可能な切替端子(12)と、前記切替端子(12)が前記電源(4)と接続されている場合には、前記ハイアクティブの前記入力信号を選択して出力し、前記切替端子(12)が前記グランド(GND)と接続されている場合には前記ローアクティブの入力信号を選択して出力する選択回路(2)と、を備えている、信号処理装置。
本実施の形態に係る信号処理装置によれば、電源(4)又はグランド(GND)と切替端子(12)との接続を切り替えるだけで、信号処理装置をハイアクティブ型又はローアクティブ型の設定に切り替えることが可能である。すなわち、ハイアクティブ型のスイッチ及びローアクティブ型の両方のスイッチに1つの回路装置で対応可能である。
[実施の形態]
本実施の形態に係る信号処理装置について図1及び図2を参照して説明する。この信号処理装置は、ハイレベル電圧(5V)の入力信号を「1」とし、ローレベル電圧(0V)の入力信号を「0」とする正論理で動作するハイアクティブ型と、ローレベル電圧(0V)の入力信号を「1」とし、ハイレベル電圧(5V)の入力信号を「0」とする負論理で動作するローアクティブ型とで用いられる電子装置である。
(信号処理装置の概要)
図1及び図2に示すように、信号処理装置1は、1つの入力端子11と、切替端子12と、出力端子13と、選択回路2と、選択回路2により出力される出力信号に基づいて処理を実行する信号処理回路3と、定電圧を生成する電源部4と、を備えている。入力端子11に入力された信号は、信号処理装置1内で処理されて、出力端子13に接続された外部装置9に出力される。外部装置9としては、例えばLED表示装置であり、信号処理装置1によって点灯と消灯が制御される。
(入力端子)
入力端子11には、デジタル系のスイッチ信号を発信するスイッチ手段が接続されている。スイッチ手段としては、イグニッションスイッチやキースイッチのような接点を有しているものでもよく、ECU等に設けられているトランジスタ等の接点を有さないスイッチでもよい。入力端子11には、上述したスイッチ手段からハイアクティブ型のハイレベル電圧又はローアクティブ型のローレベル電圧の入力信号が入力される。
図1(a)に示すように、信号処理装置1をハイアクティブ型として用いる場合には、上述したスイッチ手段がオフされている場合の信号ラインの電圧をローレベル電圧(0V)に安定させるために、入力端子11にはプルダウン抵抗Rが設けられている。
図2(a)に示すように、信号処理装置1をローアクティブ型として用いる場合には、上述したスイッチ手段がオフされている場合の信号ラインの電圧をハイレベル電圧(5V)に安定させるために、入力端子11にはプルアップ抵抗Rが設けられている。
(切替端子)
切替端子12は、その一端が電源部4の電源端子41又はグランド端子14に接続可能である。切替端子12の他端は後述する選択回路2の選択部22の第3端子22cに接続されている。
信号処理装置1をハイアクティブ型として用いる場合には、図1に示すように、信号処理装置1の配線時に切替端子12を電源端子41に接続する。これにより、選択部22の第3端子22cにおける電位が電源電位(電源部4の電圧)となる。
一方、信号処理装置1をローアクティブ型として用いる場合には、図2に示すように、信号処理装置1の配線時に切替端子12をグランド端子14に接続する。これにより、選択部22の第3端子22cにおける電位がグランド電位となる。
(電源部)
電源部4は、ICパッケージ10内に、例えば、5Vレギュレータを内蔵して電源電位が用意され、ICパッケージ10の動作を実行すると共に、上記した切替端子12を5Vにするためにも使用される。
(選択回路)
選択回路2は、切替端子12が電源端子41と接続されている場合には、ハイレベル電圧の入力信号を選択して出力し、切替端子12がグランド端子14と接続されている場合にはローレベル電圧の入力信号を選択して出力するように構成されている。選択回路2としては、例えば、マルチプレクサが使用できる。
より具体的には、選択回路2は、入力端子11に入力される入力信号と、入力信号を反転させた反転信号からなる選択信号を生成する選択信号生成部としてのインバータ21と、切替端子12に接続される接続端子としての第3端子22cの電位に基づいて選択信号の何れかの信号を出力信号として選択する選択部22と、を有して構成されている。
インバータ21は、その入力端である端子21aが入力端子11に接続され、出力端は選択部22の入力端である第2端子22bに接続されている。選択部22の第1端子22aには入力端子11に入力された入力信号がそのまま入力され、第2端子22bにはインバータ21が入力信号を反転させた反転信号が入力される。つまり、入力端子11にハイレベル電圧の信号が入力された場合には、入力信号であるハイレベル信号をそのまま第1端子22aに出力し、ハイレベル信号を反転させたローレベル信号を第2端子22bに出力する。一方、入力端子11にローレベル電圧の信号が入力された場合には、入力信号であるローレベル信号をそのまま第1端子22aに出力し、ローレベル信号を反転させたハイレベル信号を第2端子22bに出力する。
選択部22は、第3端子22cが電源電位の場合には第1端子22aに入力された信号を出力信号として出力端の第4端子22dに出力し、第3端子22cがグランド電位の場合には第2端子22bに入力された信号を出力信号として第4端子22dに出力する。換言すれば、選択部22は、第3端子22cが電源電位の場合にはインバータ21の入力信号を出力信号として選択し、第3端子22cの電位がグランド電位の場合にインバータ21から出力される反転信号を出力信号として選択する。
(信号処理回路)
信号処理回路3は、外部装置9を制御するための制御信号を出力する制御部31と、外部装置9を駆動するドライバ32と、から構成されている。制御部31は、選択回路2の選択部22の第4端子22dに接続されている。
制御部31は、選択部22に選択された選択信号に基づいて外部装置9を制御するための制御信号を出力する。本実施の形態では、選択部22の選択信号がハイレベル電圧の信号の場合には、外部装置9のオン状態に対応する信号を出力し、選択信号がローレベル電圧の信号の場合には、外部装置9のオフ状態に対応する信号を出力するように構成されている。制御部31が出力した制御信号は、ドライバ32を介して例えば光信号として外部装置9に出力される。
(ICパッケージ)
信号処理装置1は、選択回路2と、信号処理回路3と、電源部4と、を内部に含むICパッケージ10を有している。図1(b)及び図2(b)に示すように、ICパッケージ10は、フレキシブル基板200上に実装されている。なお、図1(b)及び図2(b)では、外部装置9、プルダウン抵抗R及びプルアップ抵抗Rの図示は省略している。
ICパッケージ10には、例えば、入力端子11の一部である1番ピン101と、切替端子12の一部である2番ピン102と、電源端子41の一部である3番ピン103と、出力端子13の一部である8番ピン104がIC10パッケージの外部に露出して設けられている。
図1(b)に示すように、ICパッケージ10をハイアクティブ型の電子回路に用いる場合には、2番ピン102と3番ピン103を接続部301によって接続する。2番ピン102と3番ピン103とは、例えばチップ抵抗又は回路パターンによって接続される。これにより、切替端子12が電源部4と接続されて、選択回路2における選択部22の第3端子22cが電源電位となり、信号処理装置1がハイアクティブ型の電子回路として作動する。
図2(b)に示すように、ICパッケージ10をローアクティブ型の電子回路に用いる場合には、2番ピン102をチップ抵抗又は回路パターンからなる接続部302によってGNDに接続する。これにより、切替端子12がグランドされるので、選択部22の第3端子22cがグランド電位となり、信号処理装置1がローアクティブ型の電子回路として作動する。
上記したICパッケージ10によれば、1つのICでハイアクティブ型とローアクティブ型の電子回路を共用できるので、開発工数を低減することができる。また、ICの生産数量の増大に伴う量産効果を得ることができるので、ICの単価を安くすることも可能である。
(信号処理装置の動作)
以上説明した本実施の形態に係る信号処理装置1は、以下のように動作する。
図1(a)に示すように、信号処理装置1をハイアクティブ型として用いる場合には、切替端子12を電源部4の電源端子41に接続する。入力端子11にハイレベル電圧の入力信号が入力された場合には、選択回路2の選択部22によってハイレベル電圧の入力信号が信号処理回路3に入力されて、制御部31が外部装置9をオン状態にするための制御信号を出力する。制御部31の制御信号は、出力端子13を介して外部装置9に出力されて、外部装置9がオンとなる。例えば、外部装置9がLED表示装置の場合には、消灯状態から点灯状態に切り替えられる。
一方、入力端子11に接続されたスイッチ手段をオンからオフにして入力端子11にローレベル電圧の入力信号が入力された場合には、選択回路2の選択部22がローレベル電圧の信号を選択信号として出力するので、制御部31は外部装置9をオフ状態にするための制御信号を出力し、外部装置9がオフ状態、つまり、LED表示装置の場合には点灯状態から消灯状態に切り替えられる。
図2(a)に示すように、信号処理装置1をローアクティブ型として用いる場合には、切替端子12をグランド端子14に接続する。そして、例えば、入力端子11に接続されたスイッチ手段をオフからオンにして入力端子11にローレベル電圧の入力信号が入力された場合には、選択回路2の選択部22によってハイレベル電圧の入力信号が信号処理回路3に入力されて、制御部31が外部装置9をオン状態にするための制御信号を出力する。制御部31の制御信号は、出力端子13を介して外部装置9に出力されて、外部装置9がオンとなる。例えば、外部装置9がLED表示装置の場合には、消灯状態から点灯状態に切り替えられる。
一方、スイッチ手段をオンからオフにして入力端子11にハイレベル電圧の入力信号が入力された場合には、選択回路2の選択部22がローレベル電圧の信号を選択信号として出力するので、制御部31は外部装置9をオフ状態にするための制御信号を出力し、外部装置9がオフ状態、つまり、LED表示装置の場合には点灯状態から消灯状態に切り替えられる。
(実施の形態の効果)
以上説明した本実施の形態に係る信号処理装置1によれば、切替端子12を電源部4又はグランドの何れかに接続すれば、1つのICパッケージ10でハイアクティブ型又はローアクティブ型を共用することができる。すなわち、ハイアクティブ型のスイッチ及びローアクティブ型の両方のスイッチに1つの回路装置で対応可能である。
また、信号処理装置1の配線時においてスイッチ手段を1つの入力端子11に接続すればよいので、特許文献1に記載された信号処理装置のように複数のスイッチ手段がある場合に比較して、付け間違えをする可能性を低減することができる。
またさらに、本実施の形態に係る信号処理装置1によれば、1つの信号処理装置1でハイアクティブ型とローアクティブ型の両方に対応できるので、ハイアクティブ型又はローアクティブ型でそれぞれ信号処理装置を用意しなければならない場合に比較して、生産数量が増大するので単価を低く設定することが可能である。
以上、本発明について実施の形態に基づいて説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。また、本発明は、その趣旨を逸脱しない範囲で適宜変形して実施することが可能である。
1…信号処理装置
2…選択回路
4…電源部
9…外部装置
11…入力端子
12…切替端子
13…出力端子
14…グランド端子
21…インバータ
21a…端子
22…選択部
22a…第1端子
22b…第2端子
22c…第3端子
22d…第4端子
31… 制御部
32…ドライバ
41…電源端子
101…1番ピン
102…2番ピン
103…3番ピン
104…4番ピン

Claims (4)

  1. ハイアクティブ又はローアクティブの入力信号が入力される1つの入力端子と、
    電源又はグランドと接続可能な切替端子と、
    前記切替端子が前記電源と接続されている場合には、前記ハイアクティブの前記入力信号を選択して出力し、前記切替端子が前記グランドと接続されている場合には前記ローアクティブの入力信号を選択して出力する選択回路と、を備えている、
    信号処理装置。
  2. 前記選択回路は、前記入力信号と前記入力信号を反転させた反転信号とからなる選択信号を生成する選択信号生成部と、前記切替端子に接続される接続端子の電位に基づいて前記選択信号の何れかの信号を出力信号として選択する選択部と、を有している、
    請求項1に記載の信号処理装置。
  3. 前記選択部は、前記接続端子が電源電位の場合に前記選択信号生成部の前記入力信号を出力信号として選択し、前記接続端子がグランド電位の場合に前記選択信号生成部の前記反転信号を出力信号として選択する、
    請求項2に記載の信号処理装置。
  4. 前記選択回路と、
    前記選択回路により出力される前記出力信号に基づいて処理を実行する信号処理回路と、前記選択回路、及び前記信号処理回路を内部に含むICパッケージとを有し、
    前記入力端子の一部及び前記切替端子の一部は、前記ICパッケージの外部に露出している、
    請求項1から3の何れか1項に記載の信号処理装置。
JP2017218502A 2017-11-13 2017-11-13 信号処理装置 Pending JP2019092010A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017218502A JP2019092010A (ja) 2017-11-13 2017-11-13 信号処理装置
CN201811203562.0A CN109787594A (zh) 2017-11-13 2018-10-16 信号处理装置
US16/183,209 US10483964B2 (en) 2017-11-13 2018-11-07 Signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017218502A JP2019092010A (ja) 2017-11-13 2017-11-13 信号処理装置

Publications (1)

Publication Number Publication Date
JP2019092010A true JP2019092010A (ja) 2019-06-13

Family

ID=66432568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017218502A Pending JP2019092010A (ja) 2017-11-13 2017-11-13 信号処理装置

Country Status (3)

Country Link
US (1) US10483964B2 (ja)
JP (1) JP2019092010A (ja)
CN (1) CN109787594A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156364A (en) * 1976-06-21 1977-12-26 Westinghouse Electric Corp Contactless relay control logical circuit
JPS62294329A (ja) * 1986-06-13 1987-12-21 Canon Inc デジタル出力装置
JPH0946199A (ja) * 1995-07-28 1997-02-14 Denso Corp 入力信号判定装置
JP2003115048A (ja) * 2001-07-30 2003-04-18 Nippon Telegr & Teleph Corp <Ntt> 信号処理用並列処理論理回路
JP2006197564A (ja) * 2004-12-16 2006-07-27 Seiko Epson Corp 信号選択回路およびリアルタイムクロック装置
JP2007020136A (ja) * 2005-07-08 2007-01-25 United Memories Inc 論理ゲートおよびxor/xnor論理ゲート
US20070045827A1 (en) * 2005-08-23 2007-03-01 Samsung Electronics Co., Ltd. Semiconductor multi-chip package including two semiconductor memory chips having different memory densities
WO2018055666A1 (ja) * 2016-09-20 2018-03-29 三菱電機株式会社 インターフェース回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188547A (en) 1976-06-21 1980-02-12 Westinghouse Electric Corp. Multi-mode control logic circuit for solid state relays
WO2004059843A1 (ja) * 2002-12-25 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 補正回路を備えたデジタル回路及びそれを有する電子機器
JP2009033633A (ja) * 2007-07-30 2009-02-12 Sunx Ltd 信号出力回路、検出スイッチ及び多光軸光電スイッチ
US9264033B2 (en) * 2013-03-08 2016-02-16 Qualcomm Incorporated Feed-forward frequency control method for current mode hysteretic buck regulator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156364A (en) * 1976-06-21 1977-12-26 Westinghouse Electric Corp Contactless relay control logical circuit
JPS62294329A (ja) * 1986-06-13 1987-12-21 Canon Inc デジタル出力装置
JPH0946199A (ja) * 1995-07-28 1997-02-14 Denso Corp 入力信号判定装置
JP2003115048A (ja) * 2001-07-30 2003-04-18 Nippon Telegr & Teleph Corp <Ntt> 信号処理用並列処理論理回路
JP2006197564A (ja) * 2004-12-16 2006-07-27 Seiko Epson Corp 信号選択回路およびリアルタイムクロック装置
JP2007020136A (ja) * 2005-07-08 2007-01-25 United Memories Inc 論理ゲートおよびxor/xnor論理ゲート
US20070045827A1 (en) * 2005-08-23 2007-03-01 Samsung Electronics Co., Ltd. Semiconductor multi-chip package including two semiconductor memory chips having different memory densities
WO2018055666A1 (ja) * 2016-09-20 2018-03-29 三菱電機株式会社 インターフェース回路

Also Published As

Publication number Publication date
CN109787594A (zh) 2019-05-21
US10483964B2 (en) 2019-11-19
US20190149147A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
JP2010239202A (ja) 入力インタフェース回路
JPH05283997A (ja) リセット回路
JP2019092010A (ja) 信号処理装置
TWI763968B (zh) 保護電路及應用所述保護電路的usb傳輸裝置
JP2021072524A (ja) 半導体リレーモジュールおよび半導体リレー回路
JP7137380B2 (ja) 信号処理装置
TW201413413A (zh) 負載驅動裝置及灰階電壓產生電路
CN109979405B (zh) 时序控制电路以及显示装置
JP3262070B2 (ja) 出力バッファ
US7616039B2 (en) Memory reset apparatus
TWI607671B (zh) 背光亮度控制系統
JPH0583104A (ja) 半導体集積回路
US11342840B2 (en) Switching device and leakage current control method
JP2009302303A (ja) 半導体集積回路装置
JP4573620B2 (ja) Ic、ic間のインターフェースシステム、モジュール、携帯電子機器および電子機器
TW201944676A (zh) 電子裝置
JPS6353557B2 (ja)
JP3584357B2 (ja) プログラマブル・ディレー・ライン遅延量変更回路
JP6422850B2 (ja) アナログ回路制御用デジタル回路
TW202217531A (zh) 觸控顯示設備、驅動器積體電路與觸控顯示面板
JP2005175910A (ja) 半導体集積回路
JPH02254816A (ja) 貫通電流防止型出力回路
JP2010135981A (ja) レベルシフト回路
KR19990040004A (ko) 다기능의 입출력 구동 회로
KR19980028512A (ko) 반도체 디바이스의 콘택 테스트 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200212