JP2009033633A - 信号出力回路、検出スイッチ及び多光軸光電スイッチ - Google Patents

Abstract

【課題】双方向整流素子の漏れ電流による影響を抑制することが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供する。
【解決手段】信号出力回路２９は、出力端子４３に第１スイッチング回路３０に対応する負荷５０が接続されたときに当該負荷のローレベルライン側に接続される一方で、出力端子４３に前記第２スイッチング回路３０に対応する負荷６０が接続されたときに当該負荷のハイレベルライン側に接続される接続端子４４と、前記接続端子４４レベルがローレベルの場合に前記第１スイッチング回路３０からの出力信号Ｓ１を前記出力端子４３に与え、前記接続端子４４レベルがハイレベルの場合に前記第２スイッチング回路３０からの出力信号Ｓ１を前記出力端子４３に与える選択手段を備え、前記出力端子４３と前記接続端子４４との間に双方向整流素子７０が設けられている。
【選択図】図２

Description

本発明は、信号出力回路、検出スイッチ及び多光軸光電スイッチに関する。

信号出力回路には、例えばＰＮＰ出力及びＮＰＮ出力の両方が可能なものがある（特許文献一参照）。具体的には、この信号出力回路は、ＰＮＰトランジスタを有するＰＮＰ出力回路、ＮＰＮトランジスタを有するＮＰＮ出力回路、及び、これらの出力信号が選択的に与えられる出力端子を備える。この出力端子にＰＮＰ出力対応の入力回路が接続されたときにはＰＮＰ出力回路からの出力信号を出力端子に与える一方で、出力端子にＮＰＮ出力対応の入力回路が接続されたときにはＮＰＮ出力回路からの出力信号を出力端子に与えるようになっている。
特開２００５−５１３１７公報

ところで、上記ＰＮＰトランジスタ及び上記ＮＰＮトランジスタは過剰な電圧が加わると破損してしまうおそれがある。このため、従来は、図４に示すように、ＰＮＰトランジスタ１及びＮＰＮトランジスタ２にそれぞれ双方向整流素子３，４を並列接続していた。しかし、この双方向整流素子３，４は、その構造上、漏れ電流が流れてしまう。このため、例えば出力端子５にＰＮＰ出力対応の入力回路６が接続されたときに、ＰＮＰトランジスタ１が未だオフしているにもかかわらず、ＮＰＮトランジスタ２に並列接続された双方向整流素子４に流れる漏れ電流によって出力端子５の電圧レベルがハイレベル側に持ち上げられてしまう。そうすると、入力回路６において出力端子５のハイローレベルの認識精度が低下してしまうという問題があった。また、ＰＮＰトランジスタ１がオフしているにもかかわらず漏れ電流が負荷としての入力回路６に流れてしまうのも好ましくない。このような問題は、出力端子５にＮＰＮ出力対応の入力回路（図示ぜす）が接続されたときにも同様に生じる。
本発明は上記のような事情に基づいて完成されたものであって、その目的は、双方向整流素子の漏れ電流による影響を抑制することが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供するところにある。

上記の目的を達成するための手段として、第１の発明に係る信号出力回路は、外部から制御信号に基づき第１スイッチング動作をし、当該第１スイッチング動作に応じた出力信号を出力する第１スイッチング回路と、電源ラインとグランドラインとの間で前記第１スイッチング回路と直列に接続され、前記制御信号に基づき前記第１スイッチング動作に対して反転した第２スイッチング動作をし、当該第２スイッチング動作に応じた出力信号を出力する第２スイッチング回路と、出力端子と、前記出力端子に前記第１スイッチング回路に対応する負荷が接続されたときに当該負荷のローレベルライン側に接続される一方で、前記出力端子に前記第２スイッチング回路に対応する負荷が接続されたときに当該負荷のハイレベルライン側に接続される接続端子と、前記接続端子レベルがローレベルの場合に前記第１スイッチング回路からの出力信号を前記出力端子に与え、前記接続端子レベルがハイレベルの場合に前記第２スイッチング回路からの出力信号を前記出力端子に与える選択手段を備え、前記出力端子と前記接続端子との間に双方向整流素子が設けられている。
本発明によれば、出力端子と接続端子との間に双方向整流素子が設けられている。出力端子に第１スイッチング回路に対応する負荷（例えば第１入力回路）が接続されたときには、上記双方向整流素子が第１スイッチング回路に並列接続され、当該第１スイッチング回路が保護される。このとき、第２スイッチング回路には双方向整流素子は並列接続されていないから漏れ電流による影響を抑制できる。一方、出力端子に第２スイッチング回路に対応する負荷（例えば第２入力回路）が接続されたときには、上記双方向整流素子が第２スイッチング回路に並列接続され、当該第２スイッチング回路が保護される。このとき、第１スイッチング回路には双方向整流素子は並列接続されていないから漏れ電流による影響を抑制できる。しかも、出力端子に負荷を接続すれば、その負荷の種類に応じて第１スイッチング回路からの出力信号と第２スイッチング回路からの出力信号とのいずれかが自動で選択されて出力端子に与えられる。

第２の発明は、第１の発明の信号出力回路であって、前記接続端子は、前記負荷に連なるケーブルに備えられたシールド部材に接続されるシールド端子である。
本発明によれば、接続端子として既存のシールド端子を利用することができる。

第３の発明は、第１または第２の発明の信号出力回路であって、前記接続端子レベルがローレベルの場合に前記接続端子を前記グランドラインに短絡接続し、前記接続端子レベルがハイレベルの場合に前記接続端子を前記電源ラインに短絡接続する短絡接続手段を備える。
本発明によれば、接続端子を確実にグランドライン或いは電源ラインに接続して双方向整流素子によるスイッチング回路の保護を確実なものにすることができる。

第４の発明に係る検出スイッチは、被検出物を検出した検出結果に応じた動作信号を出力する検出手段を備えた検出スイッチにおいて、前記第１から第３の発明のいずれ１つの信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である。

第５の発明に係る多光軸光電スイッチは、複数の投光素子を備える投光手段と、前記複数の投光素子からの各光をそれぞれ受光可能に配置される複数の受光素子を備える受光手段と、前記各受光素子での受光量に基づいて動作信号を出力する検出手段とを備えた多光軸光電スイッチにおいて、前記第１から第３の発明のいずれ１つの信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である。

本発明によれば、双方向整流素子の漏れ電流による影響を抑制することができる。

以下、本発明の一実施形態を図１〜図３に基づいて説明する。
本実施形態は、ＰＮＰ対応入力装置５０（負荷、第１入力装置の一例）及びＮＰＮ対応入力装置６０（負荷、第２入力装置の一例）のいずれも共通のシールド電線５５を介して接続可能な多光軸光電スイッチ７であって、ＰＮＰ対応入力装置５０が接続されているときにはＰＮＰ出力で出力信号Ｓ１をこの入力装置５０に与える一方で、ＮＰＮ対応入力装置６０が接続されているときにはＮＰＮ出力で出力信号Ｓ１をこの入力装置６０に与えるよう出力形態が自動で切り換わるものである。

（多光軸光電スイッチの構成）
（１）多光軸光電スイッチの全体構成
この多光軸光電スイッチ７は、互いに対向配置される投光器１０（投光手段の一例）と受光器２０（受光手段の一例）とからなる。これら投受光器１０，２０は、共に、例えば上下に延びた角柱状をなし、投光器１０のうち受光器２０との対向面には、複数の投光素子１１が上下方向に沿って一列に配され、受光器２０のうち投光器１０との対向面には、前記各投光素子１１と対をなす複数の受光素子２１が、やはり上下方向に沿って一列に配されている。

また、これら投受光素子１１，２１は、共に例えば１６個ずつ備えられており、上下方向で同じ順位に配置された投受光素子１１，２１同士が、互いに正規の相手方になっている。そして、各受光素子２１が光を受光して出力する受光信号は、正規の相手方投光素子１１からの光を受光したときにだけ受光回路２２に受信される。なお、受光器２０の上面には、動作表示部２６が設けられている。この動作表示部２６は、例えば、表示灯としてのＬＥＤからなる。

図１には、本実施形態の多光軸光電スイッチ７に係る電気的構成が示されている。同図に示すように、投光器１０には、前記投光素子１１が連なる投光回路１４が設けられており、この投光回路１４は、所定のクロックパルス信号に基づいて作動し、投光器１０の上端側の投光素子１１から下端側の投光素子１１へと順次に駆動信号を与え、この動作を高周期で繰り返す。これにより、投光器１０の上端側の投光素子１１から順次に光信号が出射される。

一方、受光器２０には、前記受光素子２１が連なる受光回路２２が設けられている。受光回路２２には、複数のスイッチ素子２５が備えられ、各スイッチ素子２５の一方のリード部に各受光素子２１の出力端子を接続すると共に、他方にリード部を受光制御回路２４（検出手段の一例）の入力端子に共通接続してある。

また、各スイッチ素子２５に備えた制御用端子２５Ａは、シフトレジスタ２３を介して受光制御回路２４の出力端子に接続されている。そして、各スイッチ素子２５は、常にはオフ状態になっており、受光制御回路２４からシフトレジスタ２３を介して各スイッチ素子２５に駆動信号が順次に与えられ、これによりオンしたスイッチ素子２５に連なる受光素子２１の受光信号だけが、受光制御回路２４に取り込まれるようになっている。

さらに、受光制御回路２４は、投受光器１０，２０を繋ぐ線Ｌ１を介して、投光回路１４から前記クロックパルス信号を取り込んでおり、このクロックパルス信号（即ち、各投光素子１１の投光タイミング）に同期して、所定のスイッチ素子２５をオンさせる。具体的には、上下一列に配された投光素子１１のうち所定順位の投光素子１１が光信号を投光した瞬間に、その投光素子１１と同順位に配された受光素子２１に連なるスイッチ素子２５のみをオンする。これにより、各受光素子２１が、正規の相手方投光素子１１からの光を受光したときにのみ、その受光素子２１が出力した受光信号が受光制御回路２４に取り込まれる。

受光制御回路２４は、各スイッチ素子２５を順次にオンオフ制御するタイミングに同期して、取り込んだ受信信号と所定の基準電圧との大小関係をチェックする。そして、順次に受光制御回路２４に取り込まれた受光信号の全てが、基準電圧ＶC1を上回った場合に、前記動作表示部２６を消灯し、いずれか１つの受光信号でも基準電圧ＶC1を下回った場合には、動作表示部２６を点灯させるとともに、後述するＰＮＰ出力及びＮＰＮ出力に切換可能な出力形態切換回路３０の入力側に、例えば、被検出物を検出したか否かによって反転する動作信号Ｓ２（制御信号の一例）が出力される。信号出力回路２９は、出力形態切換回路３０と信号選択回路４０とを備えて構成されている。

（２）出力形態切換回路の構成
図２，３にも示すように、出力形態切換回路３０は、受光制御回路２４からの上記動作信号Ｓ２をベースに受けるＮＰＮ型トランジスタ３１と、そのコレクタ電位をベースに受けるＰＮＰ型トランジスタ３２と、上記ＮＰＮ型トランジスタ３１のエミッタ電位をベースに受けるＮＰＮ型トランジスタ３３とを備えて構成されている。これにより受光制御回路２４からの動作信号Ｓ２が、ＰＮＰ型トランジスタ３２のコレクタからＰＮＰ出力形態で、ＮＰＮ型トランジスタ３３のコレクタからＮＰＮ出力形態でそれぞれ出力される。

このような構成によって、「ＰＮＰ出力回路（ＰＮＰ型トランジスタのオープンコレクタ回路 第１スイッチング回路の一例）」及び「ＮＰＮ出力回路（ＮＰＮ型トランジスタのオープンコレクタ回路 第２スイッチング回路の一例）」が構成されている。そして、両回路からの出力信号Ｓ１が後述する信号選択回路４０に与えられる。ここで、ＰＮＰ出力回路のＰＮＰ型トランジスタ３２は、動作信号Ｓ２がハイレベルのときにオンしてハイレベルの出力信号Ｓ１を出力する（第１スイッチング動作）。一方、ＮＰＮ出力回路のＮＰＮ型トランジスタ３３は、動作信号Ｓ２がハイレベルのときにオンしてローレベルの出力信号Ｓ１を出力する（第２スイッチング動作）。

なお、この構成以外に、受光制御回路２４に上記動作信号Ｓ２を出力する出力端子を２つ設けて、各出力端子にＰＮＰ型トランジスタのオープンコレクタ回路（ＰＮＰ出力回路）及びＮＰＮ型トランジスタのオープンコレクタ回路（ＮＰＮ出力回路）の入力側をそれぞれ接続する構成であっても勿論よい。

（３）入力装置の回路構成
図２，３の右側には、ＰＮＰ対応入力装置５０とＮＰＮ対応入力装置６０との簡略的な回路構成が示されている。いずれも例えば直流電源（本実施形態では２４[v]）の両端にそれぞれ連なるＶcc端子５６，６６及びグランド端子５８，６８と、主回路に連なる信号入力端子５７，６７と、シールド接続端子５９，６９が設けられている。そして、ＰＮＰ対応入力装置５０は、シールド接続端子５９が接地されたグランド端子５８に短絡接続されている。これに対して、ＮＰＮ対応入力装置６０は、シールド接続端子６９が接地されたＶcc端子６６に短絡接続されている。

これらの入力装置５０，６０は、受光器２０から導出された共通のシールド電線５５を介して次述する信号選択回路４０（選択手段の一例）に選択的に接続される。具体的には、シールド電線５５は、入力装置５０，６０Ｖcc端子５６，６６及びグランド端子５８，６８に連なる１対の電源供給線５１，５２と、信号入力端子５７，６７に接続される信号入力線５３と、これらの線を包囲するシールド部材（例えば編組シールド）５４とを備えて構成されている。

（４）信号出力回路
ここで、上述したように、通常、ＰＮＰ対応入力装置５０は、そのシールド接続端子５９がグランド端子５８（低電位側線）に短絡されており、ＮＰＮ対応入力装置６０は、そのシールド接続端子６９がＶcc端子６６（高電位側線）に短絡されている。従って、入力装置５０，６０が接続されることで定まる、シールド電線５５のシールド部材５４の電圧レベルに基づき、接続されている入力装置がＰＮＰ対応かＮＰＮ対応かを識別することができる。具体的には次のような構成になっている。

信号選択回路４０は、図２，３に示すように、各入力装置５０，６０に連なるシールド電線５５のＶcc線５１及びグランド線５２にそれぞれ接続される高電位側端子４１及び低電位側端子４２と、信号入力線５３に接続される出力端子４３と、シールド部材５４に接続されるシールド端子４４（接続端子の一例）とが備えられている。そして、高電位側端子４１とシールド端子４４との間にはリレーコイル４５ａが接続され、上記出力形態切換回路３０のＰＮＰ出力端と出力端子４３との間にリレー接点４５ｂが接続されており、これによりＰＮＰ用リレー回路４５が構成されている。一方、低電位側端子４２とシールド端子４４との間にはリレーコイル４６ａが接続され、上記出力形態切換回路３０のＮＰＮ出力端と出力端子４３との間にリレー接点４６ｂが接続されており、これによりＮＰＮ用リレー回路４６が構成されている。

更に、本実施形態では、上記出力形態選択用のリレー接点４５ｂ，４６ｂとは別に、ＰＮＰ用リレー回路４５のリレーコイル４５ａに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点４５ｃが低電位側端子４２とシールド端子４４との間に接続されている。また、ＮＰＮ用リレー回路４６のリレーコイル４６ａに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点４６ｃが高電位側端子４１とシールド端子４４との間に接続されている。なお、本実施形態では、各リレー回路４５，４６は、リレーコイル４５ａ，４６ａ両端間に２４Vよりやや低め以上の電位差が印加されたときに各リレー接点４５ｂ，４５ｃ，４６ｂ，４６ｃをオン動作させるよう設定されている。

また、本実施形態では、上記出力端子４３とシールド端子４４との間に外乱ノイズ吸収用としての双方向ツェナーダイオード７０（双方向整流素子の一例）が設けられている。本実施形態では、後述するようにこの双方向ツェナーダイオード７０によって上記ＰＮＰ型トランジスタ３２とＮＰＮ型トランジスタ３３とに許容値（例えば３０[v]）を超える電圧が加わって破損することを防止している。

（本実施形態の作用効果）
本実施形態によれば、入力装置５０，６０を接続すると、そのシールド端子４４の電圧レベルに基づきその入力装置がＰＮＰ対応かＮＰＮ対応かを識別しそれに応じた出力形態（ＰＮＰ出力、ＮＰＮ出力）に自動で切り替わるようになっている。

まず、信号選択回路４０に連なるシールド電線５５に、ＰＮＰ対応入力装置５０が接続されている場合、シールド部材５４はＰＮＰ対応入力装置５０内部で０Ｖのグランド線５２（ローレベルラインの一例）に短絡接続されているから、これに接続されるシールド端子４４も略０Ｖになり、ＰＮＰ用リレー回路４５のリレーコイル４５ａには略２４Ｖの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点４５ｂがオン動作して出力端子４３が出力形態切換回路３０のＰＮＰ出力端に接続される。また、これと同時に、リレー接点４５ｃもオン動作してシールド端子４４が低電位側端子４２に短絡接続される。このとき、ＮＰＮ用リレー回路４６のリレーコイル４６ａには略０Ｖの電圧が負荷されるため、２つのリレー接点４６ｂ，４６ｃはオフ状態を維持する。

これにより、出力形態切換回路３０のＰＮＰ型トランジスタ３２からの出力信号Ｓ１が信号選択回路４０の出力端子４３を介してＰＮＰ対応入力装置５０の信号入力線５３に与えられるようになる（第１出力形態）。

また、上記双方向ツェナーダイオード７０の一端側に接続されたシールド端子４４が低電位側端子４２に短絡接続されることで、当該双方向ツェナーダイオード７０がＰＮＰ型トランジスタ３２に並列接続されることになる。従って、この双方向ツェナーダイオード７０によってＰＮＰ型トランジスタ３２に許容値を超える電圧が加わって破損することを防止できる。このとき、ＮＰＮ型トランジスタ３３を保護するための双方向整流素子は不要であり、当該ＮＰＮ型トランジスタ３３に双方向整流素子は並列接続されていない。従って、ＰＮＰ型トランジスタ３２がオフしているにもかかわらず、ＮＰＮ型トランジスタ３３に並列接続された双方向整流素子の漏れ電流によって出力端子４３の電圧レベルが高電位側に持ち上げられてしまうことを防止できる。

一方、信号選択回路４０に連なるシールド電線５５に、ＮＰＮ対応入力装置６０が接続されている場合、シールド部材５４はＮＰＮ対応入力装置６０内部において２４ＶのＶcc線５１（ハイレベルラインの一例）に短絡接続されているから、これに接続されるシールド端子４４も略２４Ｖになり、今度はＮＰＮ用リレー回路４６のリレーコイル４６ａに略２４Ｖの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点４６ｂがオン動作して出力端子４３が出力形態切換回路３０のＮＰＮ出力端に接続される。また、これと同時に、リレー接点４６ｃもオン動作してシールド端子４４が高電位側端子４１に短絡接続される。このとき、ＰＮＰ用リレー回路４５のリレーコイル４５ａには略０Ｖの電圧が負荷されるため、２つのリレー接点４５ｂ，４５ｃはオフ状態を維持する。

これにより、出力形態切換回路３０のＮＰＮ型トランジスタ３３からの出力信号が信号選択回路４０の出力端子４３を介してＮＰＮ対応入力装置６０の信号入力線５３に与えられるようになる（第２出力形態）。

また、上記双方向ツェナーダイオード７０の一端側に接続されたシールド端子４４が高電位側端子４１に短絡接続されることで、当該双方向ツェナーダイオード７０がＮＰＮ型トランジスタ３３に並列接続されることになる。従って、この双方向ツェナーダイオード７０によってＮＰＮ型トランジスタ３３に許容値を超える電圧が加わって破損することを防止できる。このとき、ＰＮＰ型トランジスタ３２を保護するための双方向整流素子は不要であり、当該ＰＮＰ型トランジスタ３２に双方向整流素子は並列接続されていない。従って、ＮＰＮ型トランジスタ３３がオフしているにもかかわらず、当該ＰＮＰ型トランジスタ３２に並列接続された双方向整流素子の漏れ電流によって出力端子４３の電圧レベルが低電位側に引き下げられてしまうことを防止できる。

また、本実施形態では、接続端子として既存のシールド端子４４を利用することで専用の接続端子を不要としている。

更に、本実施形態では、ＰＮＰ対応入力装置５０が接続されたときにはリレー接点４５ｃによってシールド端子４４を低電位側端子４２（グランド線５２）に短絡させ、ＮＰＮ対応入力装置６０が接続されたときにはリレー接点４６ｃによってシールド端子４４を高電位側端子４１（Ｖcc線５１）に短絡させる短絡接続手段が設けられている。このような構成であれば、特に本実施形態のように、信号選択回路４０と入力装置とがシールド電線５５を介してある程度離間した距離に配置されるような場合であっても、信号選択回路４０におけるシールド端子４４を、低電位側端子４２或いは高電位側端子４１に短絡させて確実なシールド効果を得ることができる。また、シールド端子４４を確実にグランド線５２（グランドライン）或いはＶcc線５１（電源ライン）に接続して双方向ツェナーダイオード７０によりトランジスタ３２，３３を確実に保護することができる。

＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれる。

（１）上記実施形態では、信号出力回路２９を多光軸光電スイッチ７に適用した例を説明したが、これに限らず、検出領域における被検出体の有無に応じた動作信号を出力するものであれば、例えば１組の投光素子及び受光素子を備えた光電スイッチであってもよく、また、光学式に限らず例えば磁気式或いは超音波式の検出スイッチなどであってもよい。

（２）「第１スイッチング回路及び第２スイッチング回路」として、上記実施形態ではＰＮＰ型トランジスタ及びＮＰＮ型トランジスタ３３を備える構成としたが、これに限らず、他のスイッチ素子、例えばｎチャネル型のＦＥＴ及びｐチャネル型のＦＥＴを備える構成であっても本発明を適用することができる。更に、「第１スイッチング回路及び第２スイッチング回路」を、電源ラインとグランドラインとの間に直列接続される一対の機械スイッチとして、一方の機械スイッチには制御信号をそのまま与え、他方の機械スイッチには制御信号を反転して与える構成であってもよい。

（３）「双方向整流素子」として、上記実施形態では双方向ツェナーダイオード７０を例に挙げたが、これに限らず、例えばアノード同士或いはカソード同士を接続してなる１対のツェナーダイオードなどであってもよい。

本発明の第１実施形態の多光軸光電スイッチの電気的構成図 出力形態切換回路、信号出力回路及び入力装置の回路構成図（ＰＮＰ対応入力装置接続時） 出力形態切換回路、信号出力回路及び入力装置の回路構成図（ＮＰＮ対応入力装置接続時） 従来の信号出力回路の回路構成図

符号の説明

７…多光軸光電スイッチ
１１…投光素子
１４…投光回路
２１…受光素子
２２…受光回路
２４…受光制御回路
２９…信号出力回路
３０…出力形態切換回路（第１スイッチング回路、第２スイッチング回路）
４０…信号選択回路（選択手段）
４３…出力端子
４４…シールド端子（接続端子）
５０…ＰＮＰ対応入力装置（負荷）
５１…Ｖcc線
５２…グランド線
５３，９２…信号入力線
５４…シールド部材
６０…ＮＰＮ対応入力装置（負荷）
７０…双方向ツェナーダイオード（双方向整流素子）
Ｓ１…出力信号
Ｓ２…動作信号（制御信号）

Claims (5)

1. 外部から制御信号に基づき第１スイッチング動作をし、当該第１スイッチング動作に応じた出力信号を出力する第１スイッチング回路と、
   電源ラインとグランドラインとの間で前記第１スイッチング回路と直列に接続され、前記制御信号に基づき前記第１スイッチング動作に対して反転した第２スイッチング動作をし、当該第２スイッチング動作に応じた出力信号を出力する第２スイッチング回路と、
   出力端子と、
   前記出力端子に前記第１スイッチング回路に対応する負荷が接続されたときに当該負荷のローレベルライン側に接続される一方で、前記出力端子に前記第２スイッチング回路に対応する負荷が接続されたときに当該負荷のハイレベルライン側に接続される接続端子と、
   前記接続端子レベルがローレベルの場合に前記第１スイッチング回路からの出力信号を前記出力端子に与え、前記接続端子レベルがハイレベルの場合に前記第２スイッチング回路からの出力信号を前記出力端子に与える選択手段を備え、
   前記出力端子と前記接続端子との間に双方向整流素子が設けられている信号出力回路。
2. 請求項１に記載の信号出力回路であって、
   前記接続端子は、前記負荷に連なるケーブルに備えられたシールド部材に接続されるシールド端子である。
3. 請求項１または請求項２に記載の信号出力回路であって、
   前記接続端子レベルがローレベルの場合に前記接続端子を前記グランドラインに短絡接続し、前記接続端子レベルがハイレベルの場合に前記接続端子を前記電源ラインに短絡接続する短絡接続手段を備える。
4. 被検出物を検出した検出結果に応じた動作信号を出力する検出手段を備えた検出スイッチにおいて、
   前記請求項１から請求項３のいずれか一項に記載の信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である検出スイッチ。
5. 複数の投光素子を備える投光手段と、前記複数の投光素子からの各光をそれぞれ受光可能に配置される複数の受光素子を備える受光手段と、前記各受光素子での受光量に基づいて動作信号を出力する検出手段とを備えた多光軸光電スイッチにおいて、
   前記請求項１から請求項３のいずれか一項に記載の信号出力回路を備え、当該信号出力回路は、前記検出手段からの動作信号を前記制御信号として受ける構成である多光軸光電スイッチ。

Images