JP4133646B2 - 信号出力回路、検出スイッチ及び多光軸光電スイッチ - Google Patents
信号出力回路、検出スイッチ及び多光軸光電スイッチ Download PDFInfo
- Publication number
- JP4133646B2 JP4133646B2 JP2003203136A JP2003203136A JP4133646B2 JP 4133646 B2 JP4133646 B2 JP 4133646B2 JP 2003203136 A JP2003203136 A JP 2003203136A JP 2003203136 A JP2003203136 A JP 2003203136A JP 4133646 B2 JP4133646 B2 JP 4133646B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- signal
- circuit
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号出力回路、検出スイッチ及び多光軸光電スイッチに関する。
【０００２】
【従来の技術】
例えば多光軸光電スイッチなどの検出スイッチには、その検出動作に応じて出力される動作信号を、ＰＮＰ型トランジスタのオープンコレクタ回路を介して外部に出力するタイプと、ＮＰＮ型トランジスタのオープンコレクタ回路を介して外部に出力するタイプとがある。従って、前者のタイプにはＰＮＰ出力対応の入力装置（以下、「ＰＮＰ対応入力装置」という）を、後者のタイプにはＮＰＮ出力対応の入力装置（以下、「ＮＰＮ対応入力装置」という）をそれぞれ接続する必要がある。
【０００３】
これに対して、下記の非特許文献１に示すように、ＰＮＰ対応及びＮＰＮ対応のいずれの入力装置にも接続できる多光軸光電スイッチがある。具体的には、この多光軸光電スイッチには、ＰＮＰ型トランジスタのオープンコレクタ回路と、ＮＰＮ型トランジスタのオープンコレクタ回路とが内蔵されるとともに、それぞれに連なる専用出力端子が異なる位置に配されたコネクタが備えられている。そして、入力装置がＰＮＰ対応である場合には、ＰＮＰ型トランジスタのオープンコレクタ回路の出力側に連なる出力端子を、それと電気的に接続される接続端子を有するＰＮＰ専用ケーブルを介してこのＰＮＰ対応入力装置の入力端子に接続する。一方、入力装置がＮＰＮ対応である場合には、ＮＰＮ型トランジスタのオープンコレクタ回路の出力側に連なる出力端子を、それと電気的に接続される接続端子を有するＮＰＮ専用ケーブルを介してこのＮＰＮ対応入力装置の入力端子に接続するようになっている。
【０００４】
【非特許文献１】
「アンプ内蔵型セーフティライトカーテンＳＬ−Ｃシリーズ」，株式会社キーエンス，２００３年２月，ｐ．８（キーエンス2004総合カタログにも記載）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の構成では、ＰＮＰ専用ケーブルと、ＮＰＮ専用ケーブルとをそれぞれ用意する必要があり、その分だけ管理コストが高くなるという問題があった。
【０００６】
また、上記構成以外に、ＰＮＰ型トランジスタのオープンコレクタ回路と、ＮＰＮ型トランジスタのオープンコレクタ回路と、これらの出力側に選択的に接続可能な切換スイッチを備えて、入力装置がＰＮＰ対応かＮＰＮ対応かに応じて上記切換スイッチを手動で切り換える構成も考えられるが、これでは切換スイッチの操作が作業者に委ねられるため、例えば入力装置がＮＰＮ対応であるにもかかわらず、ＰＮＰ型トランジスタのオープンコレクタ回路の出力側に接続されてしまうなど、誤接続が生じるおそれがあり好ましくない。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、管理コストを抑えつつ、ＰＮＰ対応入力装置とＮＰＮ対応入力装置とにそれぞれ対応した出力形態に自動で切り換えることが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供するところにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明に係る信号出力回路は、ＰＮＰ出力対応の入力装置と、ＮＰＮ出力対応の入力装置とが選択的に接続可能とされ、前記ＰＮＰ出力対応の入力装置が接続されているときはＰＮＰ出力回路からの出力信号を選択してこの入力装置に与える一方で、前記ＮＰＮ出力対応の入力装置が接続されているときはＮＰＮ出力回路からの出力信号を選択してこの入力装置に与える信号出力回路であって、前記入力装置に連なり、信号線と、１対の電源供給線と、前記１対の電源供給線とは別体或いはそれら１対の電源供給線のいずれか一方を兼ねるシールド部材とを備えてなるシールド電線のうち、前記信号線に接続される出力端子と、前記１対の電源供給線に接続される１対の電源端子と、前記シールド部材に接続されるシールド用端子と、前記シールド用端子の電圧レベルが前記１対の電源端子のうち一方の電源端子と略同一電圧レベルにあるときに、前記出力端子に前記ＰＮＰ出力回路からの出力信号を与える第１出力形態と、前記シールド用端子の電圧レベルが前記１対の電源端子のうち他方の電源端子と略同一電圧レベルにあるときに、前記出力端子に前記ＮＰＮ出力回路からの出力信号を与える第２出力形態とを選択動作する選択回路とを備えているところに特徴を有する。
なお、本発明の「ＰＮＰ出力回路及びＮＰＮ出力回路」には、ＰＮＰ型及びＮＰＮ型トランジスタのオープンコレクタ回路などのバイポーラトランジスタによる出力回路や、ＰchＦＥＴ及びＮchＦＥＴによる出力回路が含まれる。
また、上記「シールド電線」は、一方の電源供給線のいずれか一方が、シールド電線内においてシールド部材と共通化されている構成であってもよい。具体的には、シールド電線は、例えば、一方の電源供給線と信号線と、それらを個別または一括に包囲する編組シールド（シールド部材）とを備えて、この編組シールドが他方の電源供給線を兼ねる構成であってもよい。この場合、信号出力回路側に接続される一端側において上記編組シールドが信号出力回路のシールド用端子に接続される一方で、編組シールドの一部が引き出されて１対の電源供給線のいずれか一方に接続されることになる。
【０００９】
請求項２の発明は、請求項１記載の信号出力回路において、前記選択回路は、前記シールド用端子の電圧レベルが、前記１対の電源端子の両電圧レベルに挟まれる所定範囲内にあり、前記第１及び第２の出力形態のいずれにも選択されていないときには、前記出力端子に前記ＰＮＰ出力回路及び前記ＮＰＮ型出力回路のいずれからの出力信号も与えない第３出力形態を選択するよう構成されているところに特徴を有する。
請求項３の発明は、請求項１または請求項２記載の信号出力回路において、前記一方の電源端子は低電位側端子であり、前記他方の電源端子は高電位側端子であるところに特徴を有する。
【００１０】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の信号出力回路において、前記選択回路は、前記高電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記出力端子に前記ＰＮＰ出力回路からの出力信号を与えるよう動作する第１の半導体リレー回路と、前記低電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記出力端子に前記ＮＰＮ出力回路からの出力信号を与えるよう動作する第２の半導体リレー回路とを備えて構成されているところに特徴を有する。
なお、上記「所定値」は、第１のリレー回路と第２のリレー回路とで異なる構成としてもよい。
また、選択回路を、機械的リレー回路（例えばリレーコイルとリレー接点からなる構成）で構成したものは請求項１ないし請求項３の発明に含まれる。
【００１１】
また、本発明において次のような構成を加えてもよい。
即ち、「請求項１ないし請求項４のいずれかに記載の信号出力回路において、前記シールド用端子の電圧レベルが前記低電位側端子の電圧レベル寄りにあるときに、当該低電位側端子と前記シールド用端子とを短絡させる一方で、前記シールド用端子の電圧レベルが前記高電位側端子の電圧レベル寄りににあるときに、当該高電位側端子と前記シールド用端子とを短絡させる短絡手段を備えている構成」。
より具体的には、「上記短絡手段は、前記高電位側端子（上記一方の電源端子）及びシールド用端子の電位差が所定値以上であることを条件に前記低電位側端子（上記他方の電源端子）及び前記シールド用端子間を短絡させる第３のリレー回路と、前記低電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記高電位側端子及び前記シールド用端子間を短絡させる第４のリレー回路とを備えて構成されているもの」。
このような構成であれば、例えば信号出力回路と入力装置とが長いシールド電線を介して離間して接続されるような場合、信号出力回路におけるシールド用端子を、低電位側端子或いは高電位側端子に短絡させて確実なシールド効果を得ることができる。
なお、この構成において、上記「所定値」は、第３のリレー回路と第４のリレー回路とで異なる構成としてもよい。また、リレー回路は、機械的リレー回路（例えばリレーコイルとリレー接点からなる構成）だけに限らず、半導体リレー回路（例えばスイッチ素子などの半導体素子による構成）であってもよい。
【００１２】
請求項５の発明に係る検出スイッチは、被検出物を検出した検出結果に応じた動作信号を出力する検出手段を備えた検出スイッチにおいて、前記検出手段からの動作信号を受けてそれに応じた出力信号を出力するＰＮＰ出力回路と、前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＮＰＮ出力回路と、前記請求項１ないし請求項４のいずれかに記載の信号出力回路とを備えているところに特徴を有する。
【００１３】
請求項６の発明に係る多光軸光電スイッチは、複数の投光素子を備える投光手段と、前記複数の投光素子からの各光をそれぞれ受光可能に配置される複数の受光素子を備える受光手段と、前記各受光素子での受光量に基づいて動作信号を出力する検出手段とを備えた多光軸光電スイッチにおいて、前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＰＮＰ出力回路と、前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＮＰＮ出力回路と、前記請求項１ないし請求項４のいずれかに記載の信号出力回路とを備えているところに特徴を有する。
【００１４】
請求項７の発明は、請求項５記載の検出スイッチにおいて、前記信号出力回路のうち、前記出力端子に電気的に接続された信号線と、前記１対の電源端子に電気的に接続された１対の電源供給線と、前記１対の電源供給線とは別体とされ前記シールド用端子に接続されたシールド部材とを備えてなるシールド電線が導出され、そのシールド電線を介して前記入力装置に接続可能とされているところに特徴を有する。
請求項８の発明は、請求項６記載の多光軸光電スイッチにおいて、前記信号出力回路のうち、前記出力端子に電気的に接続された信号線と、前記１対の電源端子に電気的に接続された１対の電源供給線と、前記１対の電源供給線とは別体とされ前記シールド用端子に接続されたシールド部材とを備えてなるシールド電線が導出され、そのシールド電線を介して前記入力装置に接続可能とされているところに特徴を有する。
なお、「シールド電線が導出され」には、シールド電線の各線が信号出力回路の各端子に半田付けされている構成だけでなく、コネクタなどの接続手段によって着脱可能になっている構成も含まれる。
【００１５】
【発明の作用及び効果】
＜請求項１，請求項３〜請求項８の発明＞
通常、シールド電線のシールド部材は、入力装置がＰＮＰ出力対応であれば、その一対の電源供給線のうち低電位側線に短絡されて、ＮＰＮ出力対応であれば、その一対の電源供給線のうち高電位側線に短絡されている。従って、このシールド部材に接続されるシールド用端子の電圧レベルに基づき、接続されている入力装置（ＰＮＰ対応、ＮＰＮ対応）に対応してＰＮＰ出力形態と、ＮＰＮ出力形態とに切り換えることができる。
【００１６】
本願に係る信号出力回路は、この点に着目したものであり、具体的には、シールド用端子の電圧レベルが低電位側端子の電圧レベル寄りにあるとき、接続されている入力装置はＰＮＰ対応であるとして、この信号線にＰＮＰ出力回路からの出力信号を与えるよう動作する（第１出力形態）。一方、シールド用端子の電圧レベルが高電位側端子の電圧レベル寄りにあるとき、接続されている入力装置はＮＰＮ対応であるとして、この信号線にＮＰＮ出力回路からの出力信号を与える（第２出力形態）よう動作する。
【００１７】
このような構成によれば、入力装置を接続するだけで、それがＰＮＰ対応かＮＰＮ対応かを識別しそれに応じてＰＮＰ出力とＮＰＮ出力とに出力形態を自動で切り換えるよう動作する。従って、従来のように出力形態毎に専用ケーブルを用意する必要なく共通のケーブルで対応することができ、管理コストを低減することが可能になるとともに、作業者等による誤接続を防止することができる。
【００１８】
＜請求項２の発明＞
例えば、何らかの原因で、例えば信号出力回路のシールド用端子がシールド電線のシールド部材に接続されていないときには、シールド用端子の電圧レベルが不安定状態となり入力装置がＰＮＰ対応かＮＰＮ対応かを信号出力回路側において識別することが困難になることがある。
そこで、本構成によれば、シールド用端子の電圧レベルが、１対の電源端子の両電圧レベルに挟まれる所定範囲内にあるときには、出力端子をＰＮＰ出力回路及びＮＰＮ出力回路のいずれの出力側にも接続しないよう構成されている（第３出力形態）。従って、入力装置がＰＮＰ対応かＮＰＮ対応かを識別できない状態でこの入力装置への信号出力が実行されることを防止することができる。
【００１９】
【発明の実施の形態】
＜第１実施形態＞
以下、本発明の第１実施形態を図１〜図４に基づいて説明する。
本実施形態は、ＰＮＰ対応入力装置５０及びＮＰＮ対応入力装置６０のいずれも共通のシールド電線を介して接続可能な多光軸光電スイッチ１であって、ＰＮＰ対応入力装置５０が接続されているときにはＰＮＰ出力で動作信号をこの入力装置５０に与える一方で、ＮＰＮ対応入力装置６０が接続されているときにはＮＰＮ出力で動作信号をこの入力装置６０に与えるよう出力形態が自動で切り換わるものである。
【００２０】
１．多光軸光電スイッチの構成
（１）多光軸光電スイッチ１の全体構成
この多光軸光電スイッチ１は、互いに対向配置される投光器１０と受光器２０とからなる。これら投受光器１０，２０は、共に、例えば上下に延びた角柱状をなし、投光器１０のうち受光器２０との対向面には、複数の投光素子１１が上下方向に沿って一列に配され、受光器２０のうち投光器１０との対向面には、前記各投光素子１１と対をなす複数の受光素子２１が、やはり上下方向に沿って一列に配されている。
【００２１】
また、これら投受光素子１１，２１は、共に例えば１６個ずつ備えられており、上下方向で同じ順位に配置された投受光端子１１，２１同士が、互いに正規の相手方になっている。そして、各受光素子２１が光を受光して出力する受光信号は、正規の相手方投光素子１１からの光を受光したときにのみ、受光回路２２に受信される。なお、受光器２０の上面には、動作表示部２６が設けられている。この動作表示部２６は、例えば、表示灯としてのＬＥＤからなる。
【００２２】
図１には、本実施形態の多光軸光電スイッチ１に係る電気的構成が示されている。同図に示すように、投光器１０には、前記投光素子１１が連なる投光回路１４が設けられており、この投光回路１４は、所定のクロックパルス信号に基づいて作動し、投光器１０の上端側の投光素子１１から下端側の投光素子１１へと順次に駆動信号を与え、この動作を高周期で繰り返す。これにより、投光器１０の上端側の投光素子１１から順次に光信号が出射される。
【００２３】
一方、受光器２０には、前記受光素子２１が連なる受光回路２２（本発明の受信手段に相当する）が設けられている。受光回路２２には、複数のスイッチ素子２５が備えられ、これらスイッチ素子２５の一方のリード部に、各受光素子２１の出力端子を接続すると共に、他方にリード部を、受光制御回路２４の入力端子に共通接続してある。
【００２４】
また、各スイッチ素子２５に備えた制御用端子２５Ａは、シフトレジスタ２３を介して受光制御回路２４の出力端子に接続されている。そして、各スイッチ素子２５は、常には、オフ状態になっており、受光制御回路２４からシフトレジスタ２３を介して各スイッチ素子２５に駆動信号が順次に与えられ、これによりオンしたスイッチ素子２５に連なる受光素子２１の受光信号だけが、受光制御回路２４に取り込まれるようになっている。
【００２５】
さらに、受光制御回路２４は、投受光器１０，２０を繋ぐ線Ｌ１を介して、投光回路１４から前記クロックパルス信号を取り込んでおり、このクロックパルス信号（即ち、各投光素子１１の投光タイミング）に同期して、所定のスイッチ素子２５をオンさせる。具体的には、上下一列に配された投光素子１１のうち所定順位の投光素子１１が光信号を投光した瞬間に、その投光素子１１と同順位に配された受光素子２１に連なるスイッチ素子２５のみをオンする。これにより、各受光素子２１が、正規の相手方投光素子１１からの光を受光したときにのみ、その受光素子２１が出力した受光信号が受光制御回路２４に取り込まれる。
【００２６】
受光制御回路２４は、各スイッチ素子２５を順次にオンオフ制御するタイミングに同期して、取り込んだ受信信号と所定の基準電圧との大小関係をチェックする。そして、順次に受光制御回路２４に取り込まれた受光信号の全てが、基準電圧ＶC1を上回った場合に、前記動作表示部２６を消灯し、いずれか１つの受光信号でも基準電圧ＶC1を下回った場合には、動作表示部２６を点灯させるとともに、後述するＰＮＰ出力及びＮＰＮ出力に切換可能な出力形態切換回路３０の入力側に、例えば、被検出物を検出したか否かによって反転する動作信号が出力される。
【００２７】
（２）出力形態切換回路の構成
図２にも示すように、出力形態切換回路３０は、受光制御回路２４からの上記動作信号をベースに受けるＮＰＮ型トランジスタ３１と、そのコレクタ電位をベースに受けるＰＮＰ型トランジスタ３２と、上記ＮＰＮ型トランジスタ３１のエミッタ電位をベースに受けるＮＰＮ型トランジスタ３３とを備えて構成されている。これにより受光制御回路２４からの動作信号が、ＰＮＰ型トランジスタ３２のコレクタからＰＮＰ出力形態で、ＮＰＮ型トランジスタ３３のコレクタからＮＰＮ出力形態でそれぞれ出力される。このような構成によって、本願発明の「ＰＮＰ出力回路（ＰＮＰ型トランジスタのオープンコレクタ回路）」及び「ＮＰＮ出力回路（ＮＰＮ型トランジスタのオープンコレクタ回路）」が構成がされている。そして、両動作信号が後述する信号出力回路４０に与えられる。
なお、この構成以外に、受光制御回路２４から上記動作信号を出力する出力端子を２つ設けて、別々に設けたＰＮＰ型トランジスタのオープンコレクタ回路（ＰＮＰ出力回路）及びＮＰＮ型トランジスタのオープンコレクタ回路（ＮＰＮ出力回路）の入力側をそれぞれ接続する構成であっても勿論よい。
【００２８】
（３）入力装置の回路構成
図２の左側には、ＰＮＰ対応入力装置５０とＮＰＮ対応入力装置６０との簡略的な回路構成が示されている。いずれも例えば直流電源（本実施形態では２４[v]）の両端にそれぞれ連なるＶcc端子５６，６６及びグランド端子５８，６８と、主回路に連なる信号入力端子５７，６７と、シールド接続端子５９，６９が設けられている。そして、ＰＮＰ対応入力装置５０は、シールド接続端子５９が、接地されたグランド端子５８に短絡接続されている。これに対して、ＮＰＮ対応入力装置６０は、シールド接続端子６９が、接地されたＶcc端子６６に短絡接続されている。
これらの入力装置５０，６０は、受光器２０から導出された共通のシールド電線５５を介して次述する信号出力回路４０に選択的に接続される。具体的には、シールド電線５５は、入力装置５０，６０Ｖcc端子５６，６６及びグランド端子５８，６８に連なる１対の電源供給線５１，５２と、信号入力端子５７，６７に接続される信号入力線５３と、それらの線を包囲するシールド部材（例えば編組シールド）５４とを備えて構成されている。
【００２９】
（４）信号出力回路
ここで、上述したように、通常、ＰＮＰ対応入力装置５０は、そのシールド接続端子５９がグランド端子５８（低電位側線）に短絡されており、ＮＰＮ対応入力装置６０は、そのシールド接続端子６９がＶcc端子６６（高電位側線）に短絡されている。従って、入力装置５０，６０が接続された状態でシールド電線５５のシールド部材５４の電圧レベルに基づき、接続されている入力装置がＰＮＰ対応かＮＰＮ対応かを識別することができる。そこで、本実施形態では次のような構成になっている。
【００３０】
信号出力回路４０は、図２に示すように、各入力装置５０，６０に連なるシールド電線５５のＶcc線５１及びグランド線５２にそれぞれ接続される高電位側端子４１及び低電位側端子４２（本発明の「１対の電源端子」に相当）と、信号入力線５３に接続される出力端子４３と、シールド部材５４に接続されるシールド用端子４４とが備えられている。そして、高電位側端子４１とシールド用端子４４との間にはリレーコイル４５ａが接続され、上記出力形態切換回路３０のＰＮＰ出力端と出力端子４３との間にリレー接点４５ｂが接続されており、これにより本発明の「第１リレー回路」（以下、「ＰＮＰ用リレー回路４５」）が構成されている。一方、低電位側端子４２とシールド用端子４４との間にはリレーコイル４６ａが接続され、上記出力形態切換回路３０のＮＰＮ出力端と出力端子４３との間にリレー接点４６ｂが接続されており、これにより本発明の「第２リレー回路」（以下、「ＮＰＮ用リレー回路４６」）が構成されている。
【００３１】
更に、本実施形態では、上記出力形態選択用のリレー接点４５ｂ，４６ｂとは別に、ＰＮＰ用リレー回路４５のリレーコイル４５ａに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点４５ｃが低電位側端子４２とシールド用端子４４との間に接続されている。また、ＮＰＮ用リレー回路４６のリレーコイル４６ａに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点４６ｃが高電位側端子４１とシールド用端子４４との間に接続されている。なお、本実施形態では、各リレー回路４５，４６は、リレーコイル４５ａ，４６ａ両端間に２４Vよりやや低め以上の電位差が印加されたときに各リレー接点４５ｂ，４５ｃ，４６ｂ，４６ｃをオン動作させるよう設定されている。
【００３２】
２．本実施形態の動作
信号出力回路４０に連なるシールド電線５５に、ＰＮＰ対応入力装置５０が接続されている場合、シールド部材５４はＰＮＰ対応入力装置５０内部で０Ｖのグランド線５２に短絡接続されているから、これに接続されるシールド用端子４４も略０Ｖになり、ＰＮＰ用リレー回路４５のリレーコイル４５ａには略２４Ｖの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点４５ｂがオン動作して出力端子４３が出力形態切換回路３０のＰＮＰ出力端に接続される。また、これと同時に、リレー接点４５ｃもオン動作してシールド用端子４４が低電位側端子４２に短絡接続される。このとき、ＮＰＮ用リレー回路４６のリレーコイル４６ａには略０Ｖの電圧が負荷されるため、２つのリレー接点４６ｂ，４６ｃはオフ状態を維持する。
これにより、出力形態切換回路３０のＰＮＰ型トランジスタ３２からの出力信号が信号出力回路４０の出力端子４３を介してＰＮＰ対応入力装置５０の信号入力線５３に与えられるようになる（本発明の「第１出力形態」）。
【００３３】
一方、信号出力回路４０に連なるシールド電線５５に、ＮＰＮ対応入力装置６０が接続されている場合、シールド部材５４はＮＰＮ対応入力装置６０内部において２４ＶのＶcc線５１に短絡接続されているから、これに接続されるシールド用端子４４も略２４Ｖになり、今度はＮＰＮ用リレー回路４６のリレーコイル４６ａに略２４Ｖの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点４６ｂがオン動作して出力端子４３が出力形態切換回路３０のＮＰＮ出力端に接続される。また、これと同時に、リレー接点４６ｃもオン動作してシールド用端子４４が高電位側端子４１に短絡接続される。このとき、ＰＮＰ用リレー回路４５のリレーコイル４５ａには略０Ｖの電圧が負荷されるため、２つのリレー接点４５ｂ，４５ｃはオフ状態を維持する。
これにより、出力形態切換回路３０のＮＰＮ型トランジスタ３３からの出力信号が信号出力回路４０の出力端子４３を介してＮＰＮ対応入力装置６０の信号入力線５３に与えられるようになる（本発明の「第２出力形態」）。
【００３４】
なお、上記回路構成において、ＰＮＰ用及びＮＰＮ用のリレー回路４５，４６の両リレーコイル４５ａ，４６ａに所定値以上の電圧が同時に負荷されるような場合には、直流電源がショートしてしまうおそれがあるので、これを防止するために各リレーコイル４５ａ，４６ａとシールド用端子４４との間にツェナーダイオード（図示せず）を接続して安全性を補償するようにしてもよい。
また、この実施形態では、上述したように信号出力回路は０〜２４Ｖの範囲内で動作するようになっており、国際規格IEC61496(Type2)に適合している。
【００３５】
３．本実施形態の効果
以上のように、本実施形態によれば、入力装置５０，６０を接続すると、そのシールド用端子４４の電圧レベルに基づきその入力装置がＰＮＰ対応かＮＰＮ対応かを識別しそれに応じた出力形態（ＰＮＰ出力、ＮＰＮ出力）に自動で切り替わるようになっている。従って、従来のように出力形態毎に専用ケーブルを用意する必要なく共通のケーブルで対応することができ、管理コストを低減することが可能になるとともに、切換スイッチを手動で切り換える構成のような作業者等による誤接続を防止することができる。
【００３６】
また、本実施形態では、シールド用端子４４の電圧レベルが略２４Ｖか０Ｖである場合にだけ出力端子４３を出力形態切換回路３０の出力端に接続し、２４Ｖよりも所定値だけ低く、かつ、０Ｖよりも所定値だけ高いレベルにあるときには、いずれの出力端にも接続しない構成（請求項２の構成に相当）になっている（本発明の「第３出力形態」）。従って、入力装置がＰＮＰ対応かＮＰＮ対応かを識別できない状態でこの入力装置への信号出力が実行されることを未然に防止することができる。
【００３７】
更に、本実施形態では、ＰＮＰ対応入力装置５０が接続されたときにはリレー接点４５ｃによってシールド用端子４４を低電位側端子４２に短絡させ、ＮＰＮ対応入力装置６０が接続されたときにはリレー接点４６ｃによってシールド用端子４４を高電位側端子４１に短絡させる短絡手段が設けられている。このような構成であれば、特に本実施形態のように、信号出力回路４０と入力装置とがシールド電線５５を介してある程度離間した距離に配置されるような場合であっても、信号出力回路４０におけるシールド用端子４４を、低電位側端子４２或いは高電位側端子４１に短絡させて確実なシールド効果を得ることができる。
【００３８】
＜第２実施形態＞
図３は、第２実施形態を示す。前記実施形態との相違は、第１リレー回路及び第２リレー回路及びシールド電線５５の一部の構成にあり、その他の点は前記第１実施形態と同様である。従って、第１実施形態と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【００３９】
まず、本実施形態に係るシールド電線９０は、図３に示すように、電源供給線９１と、信号入力線９２と、それらを包囲するシールド部材９３（編組シールド）とを備えて構成されている。
そして、信号出力回路７０とＰＮＰ対応入力装置５０と接続する場合には、電源供給線９１を介して高電位側端子４１とＶcc端子５６とを電気的に接続し、信号入力線９２を介して出力端子４３と信号入力端子５７とを電気的に接続し、シールド部材９３を介してシールド用端子４４とグランド端子５８とを電気的に接続する。更に、シールド部材９３の一部を引き出してそれを信号出力回路７０の低電位側端子４２に電気的に接続する。
【００４０】
一方、信号出力回路７０とＮＰＮ対応入力装置６０と接続する場合には、信号入力線９２を介して出力端子４３と信号入力端子５７とを電気的に接続することは上記ＰＮＰ対応入力装置５０と接続する場合と共通するが、その他の接続が異なる。即ち、電源供給線９１を介して低電位側端子４２とグランド端子６８とを接続し、シールド部材９３を介してシールド用端子４４とＶcc端子６６とを電気的に接続する。更に、シールド部材９３の一部を引き出してそれを信号出力回路７０の高電位側端子４１に電気的に接続する。
【００４１】
次に、本実施形態に係るリレー回路はバイポーラトランジスタやＦＥＴ等の半導体素子で構成されている（請求項４の構成に相当）。具体的には、図３に示すように、高電位側端子４１及びシールド用端子４４間に１対の抵抗７１，７２とそれらの間に直列接続されたツェナーダイオード７３とが接続され、そのカソード側にベースが接続されるとともにエミッタが高電位側端子４１に接続されたＰＮＰ型トランジスタ７４のコレクタ電位が例えばマイコンからなる制御部７５に与えられるようになっている。制御部７５は上記ＰＮＰ型トランジスタ７４がオン動作したときのコレクタ電位を受けると、スイッチ素子７６をオン動作して出力端子４３を出力形態切換回路３０のＰＮＰ出力端に接続する。また、低電位側端子４２及びシールド用端子４４間には、上記ＰＮＰ型トランジスタのコレクタにゲートが接続されたＮｃｈ型ＦＥＴ７７が接続され、ＰＮＰ型トランジスタ７４がオン動作したときにオンして低電位側端子４２とシールド用端子４４とを短絡させる。
【００４２】
一方、低電位側端子４２及びシールド用端子４４間に１対の抵抗８０，８１とそれらの間に直列接続されたツェナーダイオード８２とが接続され、そのアノード側にベースが接続されるとともにエミッタが低電位側端子４２に接続されたＮＰＮ型トランジスタ８３のコレクタ電位がやはり制御部７５に与えられるようになっている。制御部７５は上記ＮＰＮ型トランジスタ８３がオン動作したときのコレクタ電位を受けると、スイッチ素子８４をオン動作して出力端子４３を出力形態切換回路３０のＮＰＮ出力端に接続する。また、高電位側端子４１及びシールド用端子４４間には、上記ＮＰＮ型トランジスタ８３のコレクタにゲートが接続されたＰｃｈ型ＦＥＴ８５が接続され、ＮＰＮ型トランジスタ８３がオン動作したときにオンして高電位側端子４１とシールド用端子４４とを短絡させる。
【００４３】
このような構成であれば、上記第１実施形態と同様の効果を得ることができるとともに、リレー回路をリレーコイルやリレー接点等の機械的構成ではなく半導体素子による構成なので、上記第１実施形態に比べて信号出力回路７０全体の小型化を図ることができる。
【００４４】
＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記各実施形態では、信号出力回路４０，７０を多光軸光電スイッチ１に適用した例を説明したが、これに限らず、検出領域における被検出体の有無に応じた動作信号を出力するものであれば、例えば１組の投光素子及び受光素子を備えた光電スイッチであってもよく、また、光学式に限らず例えば磁気式或いは超音波式の検出スイッチなどであってもよい。
【００４５】
（２）上記各実施形態では、ＰＮＰ出力回路及びＮＰＮ出力回路それぞれの出力側を、接続手段（リレー接点４５ｂ、４６ｂ、スイッチ素子７６，８４）を介して出力端子４３に接続することでＰＮＰ出力形態とＮＰＮ出力形態とを切り換える構成としたが、これとは逆に、ＰＮＰ出力回路及びＮＰＮ出力回路それぞれの入力側に、上記接続手段をそれぞれ設けてこれらの接続手段をオンオフさせることで、出力端子にＰＮＰ出力とＮＰＮ出力とを選択的に与えるよう構成してもよい。
図４にはその具体例が示されている。同図では、出力形態切換回路３０においてＮＰＮ型トランジスタ３１及びＮＰＮ型トランジスタ３３のコレクタが共通接続されている一方で、各ベースが受光制御回路２４の出力端に接続されてそれぞれ上記動作信号を受けるよう構成されている。そして、リレーコイル４５ａのオン動作によってリレー接点１００をオンしてＮＰＮ型トランジスタ３３のベースをグランドレベルに短絡させてＮＰＮ型トランジスタ３３からのＮＰＮ出力を無効にする。これにより出力端子４３にはＰＮＰ型トランジスタ３２からのＰＮＰ出力が与えられることになる（第１出力形態）。一方、リレーコイル４６ａのオン動作によってリレー接点１０１をオンしてＮＰＮ型トランジスタ３１のベースをグランドレベルに短絡させてＰＮＰ型トランジスタ３２からのＮＰＮ出力を無効にするよう動作する。これにより、今度は、出力端子４３にＮＰＮ型トランジスタ３３からのＮＰＮ出力が与えられることになる（第２出力形態）。なお、このような構成は、勿論、上記第２実施形態に適用してもよい。
【００４６】
（３）上記第１実施形態と第２実施形態とでは、シールド電線５５，９０の構造及びそれに伴う接続方法が異なるが、勿論、第１実施形態にシールド電線９０を適用した構成や、第２実施形態にシールド電線５５を適用して構成であってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の多光軸光電スイッチの回路構成図
【図２】出力形態切換回路、信号出力回路及び入力装置の回路構成図
【図３】第２実施形態の出力形態切換回路、信号出力回路及び入力装置の回路構成図
【図４】変形例を示した回路構成図
【符号の説明】
１…多光軸光電スイッチ
１１…投光素子
１４…投光回路
２１…受光素子
２２…受光回路
２４…受光制御回路
３０…出力形態切換回路
４０，７０…信号出力回路
４１…高電位側端子
４２…低電位側端子
４３…出力端子
４４…シールド用端子
４５…ＰＮＰ用リレー回路（第１のリレー回路）
４６…ＮＰＮ用リレー回路（第２のリレー回路）
５０…ＰＮＰ対応入力装置
５１…Ｖcc線
５２…グランド線
５３，９２…信号入力線
５４，９３…シールド部材
５５，９０…シールド電線
６０…ＮＰＮ対応入力装置
７３…ツェナーダイオード
７４…ＰＮＰ型トランジスタ
７５…制御部
７６，８４…スイッチ素子
７７…Ｎｃｈ型ＦＥＴ
８２…ツェナーダイオード
８３…ＮＰＮ型トランジスタ
８４…スイッチ素子
８５…Ｐｃｈ型ＦＥＴ
９１…電源供給線
【発明の属する技術分野】
本発明は、信号出力回路、検出スイッチ及び多光軸光電スイッチに関する。
【０００２】
【従来の技術】
例えば多光軸光電スイッチなどの検出スイッチには、その検出動作に応じて出力される動作信号を、ＰＮＰ型トランジスタのオープンコレクタ回路を介して外部に出力するタイプと、ＮＰＮ型トランジスタのオープンコレクタ回路を介して外部に出力するタイプとがある。従って、前者のタイプにはＰＮＰ出力対応の入力装置（以下、「ＰＮＰ対応入力装置」という）を、後者のタイプにはＮＰＮ出力対応の入力装置（以下、「ＮＰＮ対応入力装置」という）をそれぞれ接続する必要がある。
【０００３】
これに対して、下記の非特許文献１に示すように、ＰＮＰ対応及びＮＰＮ対応のいずれの入力装置にも接続できる多光軸光電スイッチがある。具体的には、この多光軸光電スイッチには、ＰＮＰ型トランジスタのオープンコレクタ回路と、ＮＰＮ型トランジスタのオープンコレクタ回路とが内蔵されるとともに、それぞれに連なる専用出力端子が異なる位置に配されたコネクタが備えられている。そして、入力装置がＰＮＰ対応である場合には、ＰＮＰ型トランジスタのオープンコレクタ回路の出力側に連なる出力端子を、それと電気的に接続される接続端子を有するＰＮＰ専用ケーブルを介してこのＰＮＰ対応入力装置の入力端子に接続する。一方、入力装置がＮＰＮ対応である場合には、ＮＰＮ型トランジスタのオープンコレクタ回路の出力側に連なる出力端子を、それと電気的に接続される接続端子を有するＮＰＮ専用ケーブルを介してこのＮＰＮ対応入力装置の入力端子に接続するようになっている。
【０００４】
【非特許文献１】
「アンプ内蔵型セーフティライトカーテンＳＬ−Ｃシリーズ」，株式会社キーエンス，２００３年２月，ｐ．８（キーエンス2004総合カタログにも記載）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の構成では、ＰＮＰ専用ケーブルと、ＮＰＮ専用ケーブルとをそれぞれ用意する必要があり、その分だけ管理コストが高くなるという問題があった。
【０００６】
また、上記構成以外に、ＰＮＰ型トランジスタのオープンコレクタ回路と、ＮＰＮ型トランジスタのオープンコレクタ回路と、これらの出力側に選択的に接続可能な切換スイッチを備えて、入力装置がＰＮＰ対応かＮＰＮ対応かに応じて上記切換スイッチを手動で切り換える構成も考えられるが、これでは切換スイッチの操作が作業者に委ねられるため、例えば入力装置がＮＰＮ対応であるにもかかわらず、ＰＮＰ型トランジスタのオープンコレクタ回路の出力側に接続されてしまうなど、誤接続が生じるおそれがあり好ましくない。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、管理コストを抑えつつ、ＰＮＰ対応入力装置とＮＰＮ対応入力装置とにそれぞれ対応した出力形態に自動で切り換えることが可能な信号出力回路、検出スイッチ及び多光軸光電スイッチを提供するところにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明に係る信号出力回路は、ＰＮＰ出力対応の入力装置と、ＮＰＮ出力対応の入力装置とが選択的に接続可能とされ、前記ＰＮＰ出力対応の入力装置が接続されているときはＰＮＰ出力回路からの出力信号を選択してこの入力装置に与える一方で、前記ＮＰＮ出力対応の入力装置が接続されているときはＮＰＮ出力回路からの出力信号を選択してこの入力装置に与える信号出力回路であって、前記入力装置に連なり、信号線と、１対の電源供給線と、前記１対の電源供給線とは別体或いはそれら１対の電源供給線のいずれか一方を兼ねるシールド部材とを備えてなるシールド電線のうち、前記信号線に接続される出力端子と、前記１対の電源供給線に接続される１対の電源端子と、前記シールド部材に接続されるシールド用端子と、前記シールド用端子の電圧レベルが前記１対の電源端子のうち一方の電源端子と略同一電圧レベルにあるときに、前記出力端子に前記ＰＮＰ出力回路からの出力信号を与える第１出力形態と、前記シールド用端子の電圧レベルが前記１対の電源端子のうち他方の電源端子と略同一電圧レベルにあるときに、前記出力端子に前記ＮＰＮ出力回路からの出力信号を与える第２出力形態とを選択動作する選択回路とを備えているところに特徴を有する。
なお、本発明の「ＰＮＰ出力回路及びＮＰＮ出力回路」には、ＰＮＰ型及びＮＰＮ型トランジスタのオープンコレクタ回路などのバイポーラトランジスタによる出力回路や、ＰchＦＥＴ及びＮchＦＥＴによる出力回路が含まれる。
また、上記「シールド電線」は、一方の電源供給線のいずれか一方が、シールド電線内においてシールド部材と共通化されている構成であってもよい。具体的には、シールド電線は、例えば、一方の電源供給線と信号線と、それらを個別または一括に包囲する編組シールド（シールド部材）とを備えて、この編組シールドが他方の電源供給線を兼ねる構成であってもよい。この場合、信号出力回路側に接続される一端側において上記編組シールドが信号出力回路のシールド用端子に接続される一方で、編組シールドの一部が引き出されて１対の電源供給線のいずれか一方に接続されることになる。
【０００９】
請求項２の発明は、請求項１記載の信号出力回路において、前記選択回路は、前記シールド用端子の電圧レベルが、前記１対の電源端子の両電圧レベルに挟まれる所定範囲内にあり、前記第１及び第２の出力形態のいずれにも選択されていないときには、前記出力端子に前記ＰＮＰ出力回路及び前記ＮＰＮ型出力回路のいずれからの出力信号も与えない第３出力形態を選択するよう構成されているところに特徴を有する。
請求項３の発明は、請求項１または請求項２記載の信号出力回路において、前記一方の電源端子は低電位側端子であり、前記他方の電源端子は高電位側端子であるところに特徴を有する。
【００１０】
請求項４の発明は、請求項１ないし請求項３のいずれかに記載の信号出力回路において、前記選択回路は、前記高電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記出力端子に前記ＰＮＰ出力回路からの出力信号を与えるよう動作する第１の半導体リレー回路と、前記低電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記出力端子に前記ＮＰＮ出力回路からの出力信号を与えるよう動作する第２の半導体リレー回路とを備えて構成されているところに特徴を有する。
なお、上記「所定値」は、第１のリレー回路と第２のリレー回路とで異なる構成としてもよい。
また、選択回路を、機械的リレー回路（例えばリレーコイルとリレー接点からなる構成）で構成したものは請求項１ないし請求項３の発明に含まれる。
【００１１】
また、本発明において次のような構成を加えてもよい。
即ち、「請求項１ないし請求項４のいずれかに記載の信号出力回路において、前記シールド用端子の電圧レベルが前記低電位側端子の電圧レベル寄りにあるときに、当該低電位側端子と前記シールド用端子とを短絡させる一方で、前記シールド用端子の電圧レベルが前記高電位側端子の電圧レベル寄りににあるときに、当該高電位側端子と前記シールド用端子とを短絡させる短絡手段を備えている構成」。
より具体的には、「上記短絡手段は、前記高電位側端子（上記一方の電源端子）及びシールド用端子の電位差が所定値以上であることを条件に前記低電位側端子（上記他方の電源端子）及び前記シールド用端子間を短絡させる第３のリレー回路と、前記低電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記高電位側端子及び前記シールド用端子間を短絡させる第４のリレー回路とを備えて構成されているもの」。
このような構成であれば、例えば信号出力回路と入力装置とが長いシールド電線を介して離間して接続されるような場合、信号出力回路におけるシールド用端子を、低電位側端子或いは高電位側端子に短絡させて確実なシールド効果を得ることができる。
なお、この構成において、上記「所定値」は、第３のリレー回路と第４のリレー回路とで異なる構成としてもよい。また、リレー回路は、機械的リレー回路（例えばリレーコイルとリレー接点からなる構成）だけに限らず、半導体リレー回路（例えばスイッチ素子などの半導体素子による構成）であってもよい。
【００１２】
請求項５の発明に係る検出スイッチは、被検出物を検出した検出結果に応じた動作信号を出力する検出手段を備えた検出スイッチにおいて、前記検出手段からの動作信号を受けてそれに応じた出力信号を出力するＰＮＰ出力回路と、前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＮＰＮ出力回路と、前記請求項１ないし請求項４のいずれかに記載の信号出力回路とを備えているところに特徴を有する。
【００１３】
請求項６の発明に係る多光軸光電スイッチは、複数の投光素子を備える投光手段と、前記複数の投光素子からの各光をそれぞれ受光可能に配置される複数の受光素子を備える受光手段と、前記各受光素子での受光量に基づいて動作信号を出力する検出手段とを備えた多光軸光電スイッチにおいて、前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＰＮＰ出力回路と、前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＮＰＮ出力回路と、前記請求項１ないし請求項４のいずれかに記載の信号出力回路とを備えているところに特徴を有する。
【００１４】
請求項７の発明は、請求項５記載の検出スイッチにおいて、前記信号出力回路のうち、前記出力端子に電気的に接続された信号線と、前記１対の電源端子に電気的に接続された１対の電源供給線と、前記１対の電源供給線とは別体とされ前記シールド用端子に接続されたシールド部材とを備えてなるシールド電線が導出され、そのシールド電線を介して前記入力装置に接続可能とされているところに特徴を有する。
請求項８の発明は、請求項６記載の多光軸光電スイッチにおいて、前記信号出力回路のうち、前記出力端子に電気的に接続された信号線と、前記１対の電源端子に電気的に接続された１対の電源供給線と、前記１対の電源供給線とは別体とされ前記シールド用端子に接続されたシールド部材とを備えてなるシールド電線が導出され、そのシールド電線を介して前記入力装置に接続可能とされているところに特徴を有する。
なお、「シールド電線が導出され」には、シールド電線の各線が信号出力回路の各端子に半田付けされている構成だけでなく、コネクタなどの接続手段によって着脱可能になっている構成も含まれる。
【００１５】
【発明の作用及び効果】
＜請求項１，請求項３〜請求項８の発明＞
通常、シールド電線のシールド部材は、入力装置がＰＮＰ出力対応であれば、その一対の電源供給線のうち低電位側線に短絡されて、ＮＰＮ出力対応であれば、その一対の電源供給線のうち高電位側線に短絡されている。従って、このシールド部材に接続されるシールド用端子の電圧レベルに基づき、接続されている入力装置（ＰＮＰ対応、ＮＰＮ対応）に対応してＰＮＰ出力形態と、ＮＰＮ出力形態とに切り換えることができる。
【００１６】
本願に係る信号出力回路は、この点に着目したものであり、具体的には、シールド用端子の電圧レベルが低電位側端子の電圧レベル寄りにあるとき、接続されている入力装置はＰＮＰ対応であるとして、この信号線にＰＮＰ出力回路からの出力信号を与えるよう動作する（第１出力形態）。一方、シールド用端子の電圧レベルが高電位側端子の電圧レベル寄りにあるとき、接続されている入力装置はＮＰＮ対応であるとして、この信号線にＮＰＮ出力回路からの出力信号を与える（第２出力形態）よう動作する。
【００１７】
このような構成によれば、入力装置を接続するだけで、それがＰＮＰ対応かＮＰＮ対応かを識別しそれに応じてＰＮＰ出力とＮＰＮ出力とに出力形態を自動で切り換えるよう動作する。従って、従来のように出力形態毎に専用ケーブルを用意する必要なく共通のケーブルで対応することができ、管理コストを低減することが可能になるとともに、作業者等による誤接続を防止することができる。
【００１８】
＜請求項２の発明＞
例えば、何らかの原因で、例えば信号出力回路のシールド用端子がシールド電線のシールド部材に接続されていないときには、シールド用端子の電圧レベルが不安定状態となり入力装置がＰＮＰ対応かＮＰＮ対応かを信号出力回路側において識別することが困難になることがある。
そこで、本構成によれば、シールド用端子の電圧レベルが、１対の電源端子の両電圧レベルに挟まれる所定範囲内にあるときには、出力端子をＰＮＰ出力回路及びＮＰＮ出力回路のいずれの出力側にも接続しないよう構成されている（第３出力形態）。従って、入力装置がＰＮＰ対応かＮＰＮ対応かを識別できない状態でこの入力装置への信号出力が実行されることを防止することができる。
【００１９】
【発明の実施の形態】
＜第１実施形態＞
以下、本発明の第１実施形態を図１〜図４に基づいて説明する。
本実施形態は、ＰＮＰ対応入力装置５０及びＮＰＮ対応入力装置６０のいずれも共通のシールド電線を介して接続可能な多光軸光電スイッチ１であって、ＰＮＰ対応入力装置５０が接続されているときにはＰＮＰ出力で動作信号をこの入力装置５０に与える一方で、ＮＰＮ対応入力装置６０が接続されているときにはＮＰＮ出力で動作信号をこの入力装置６０に与えるよう出力形態が自動で切り換わるものである。
【００２０】
１．多光軸光電スイッチの構成
（１）多光軸光電スイッチ１の全体構成
この多光軸光電スイッチ１は、互いに対向配置される投光器１０と受光器２０とからなる。これら投受光器１０，２０は、共に、例えば上下に延びた角柱状をなし、投光器１０のうち受光器２０との対向面には、複数の投光素子１１が上下方向に沿って一列に配され、受光器２０のうち投光器１０との対向面には、前記各投光素子１１と対をなす複数の受光素子２１が、やはり上下方向に沿って一列に配されている。
【００２１】
また、これら投受光素子１１，２１は、共に例えば１６個ずつ備えられており、上下方向で同じ順位に配置された投受光端子１１，２１同士が、互いに正規の相手方になっている。そして、各受光素子２１が光を受光して出力する受光信号は、正規の相手方投光素子１１からの光を受光したときにのみ、受光回路２２に受信される。なお、受光器２０の上面には、動作表示部２６が設けられている。この動作表示部２６は、例えば、表示灯としてのＬＥＤからなる。
【００２２】
図１には、本実施形態の多光軸光電スイッチ１に係る電気的構成が示されている。同図に示すように、投光器１０には、前記投光素子１１が連なる投光回路１４が設けられており、この投光回路１４は、所定のクロックパルス信号に基づいて作動し、投光器１０の上端側の投光素子１１から下端側の投光素子１１へと順次に駆動信号を与え、この動作を高周期で繰り返す。これにより、投光器１０の上端側の投光素子１１から順次に光信号が出射される。
【００２３】
一方、受光器２０には、前記受光素子２１が連なる受光回路２２（本発明の受信手段に相当する）が設けられている。受光回路２２には、複数のスイッチ素子２５が備えられ、これらスイッチ素子２５の一方のリード部に、各受光素子２１の出力端子を接続すると共に、他方にリード部を、受光制御回路２４の入力端子に共通接続してある。
【００２４】
また、各スイッチ素子２５に備えた制御用端子２５Ａは、シフトレジスタ２３を介して受光制御回路２４の出力端子に接続されている。そして、各スイッチ素子２５は、常には、オフ状態になっており、受光制御回路２４からシフトレジスタ２３を介して各スイッチ素子２５に駆動信号が順次に与えられ、これによりオンしたスイッチ素子２５に連なる受光素子２１の受光信号だけが、受光制御回路２４に取り込まれるようになっている。
【００２５】
さらに、受光制御回路２４は、投受光器１０，２０を繋ぐ線Ｌ１を介して、投光回路１４から前記クロックパルス信号を取り込んでおり、このクロックパルス信号（即ち、各投光素子１１の投光タイミング）に同期して、所定のスイッチ素子２５をオンさせる。具体的には、上下一列に配された投光素子１１のうち所定順位の投光素子１１が光信号を投光した瞬間に、その投光素子１１と同順位に配された受光素子２１に連なるスイッチ素子２５のみをオンする。これにより、各受光素子２１が、正規の相手方投光素子１１からの光を受光したときにのみ、その受光素子２１が出力した受光信号が受光制御回路２４に取り込まれる。
【００２６】
受光制御回路２４は、各スイッチ素子２５を順次にオンオフ制御するタイミングに同期して、取り込んだ受信信号と所定の基準電圧との大小関係をチェックする。そして、順次に受光制御回路２４に取り込まれた受光信号の全てが、基準電圧ＶC1を上回った場合に、前記動作表示部２６を消灯し、いずれか１つの受光信号でも基準電圧ＶC1を下回った場合には、動作表示部２６を点灯させるとともに、後述するＰＮＰ出力及びＮＰＮ出力に切換可能な出力形態切換回路３０の入力側に、例えば、被検出物を検出したか否かによって反転する動作信号が出力される。
【００２７】
（２）出力形態切換回路の構成
図２にも示すように、出力形態切換回路３０は、受光制御回路２４からの上記動作信号をベースに受けるＮＰＮ型トランジスタ３１と、そのコレクタ電位をベースに受けるＰＮＰ型トランジスタ３２と、上記ＮＰＮ型トランジスタ３１のエミッタ電位をベースに受けるＮＰＮ型トランジスタ３３とを備えて構成されている。これにより受光制御回路２４からの動作信号が、ＰＮＰ型トランジスタ３２のコレクタからＰＮＰ出力形態で、ＮＰＮ型トランジスタ３３のコレクタからＮＰＮ出力形態でそれぞれ出力される。このような構成によって、本願発明の「ＰＮＰ出力回路（ＰＮＰ型トランジスタのオープンコレクタ回路）」及び「ＮＰＮ出力回路（ＮＰＮ型トランジスタのオープンコレクタ回路）」が構成がされている。そして、両動作信号が後述する信号出力回路４０に与えられる。
なお、この構成以外に、受光制御回路２４から上記動作信号を出力する出力端子を２つ設けて、別々に設けたＰＮＰ型トランジスタのオープンコレクタ回路（ＰＮＰ出力回路）及びＮＰＮ型トランジスタのオープンコレクタ回路（ＮＰＮ出力回路）の入力側をそれぞれ接続する構成であっても勿論よい。
【００２８】
（３）入力装置の回路構成
図２の左側には、ＰＮＰ対応入力装置５０とＮＰＮ対応入力装置６０との簡略的な回路構成が示されている。いずれも例えば直流電源（本実施形態では２４[v]）の両端にそれぞれ連なるＶcc端子５６，６６及びグランド端子５８，６８と、主回路に連なる信号入力端子５７，６７と、シールド接続端子５９，６９が設けられている。そして、ＰＮＰ対応入力装置５０は、シールド接続端子５９が、接地されたグランド端子５８に短絡接続されている。これに対して、ＮＰＮ対応入力装置６０は、シールド接続端子６９が、接地されたＶcc端子６６に短絡接続されている。
これらの入力装置５０，６０は、受光器２０から導出された共通のシールド電線５５を介して次述する信号出力回路４０に選択的に接続される。具体的には、シールド電線５５は、入力装置５０，６０Ｖcc端子５６，６６及びグランド端子５８，６８に連なる１対の電源供給線５１，５２と、信号入力端子５７，６７に接続される信号入力線５３と、それらの線を包囲するシールド部材（例えば編組シールド）５４とを備えて構成されている。
【００２９】
（４）信号出力回路
ここで、上述したように、通常、ＰＮＰ対応入力装置５０は、そのシールド接続端子５９がグランド端子５８（低電位側線）に短絡されており、ＮＰＮ対応入力装置６０は、そのシールド接続端子６９がＶcc端子６６（高電位側線）に短絡されている。従って、入力装置５０，６０が接続された状態でシールド電線５５のシールド部材５４の電圧レベルに基づき、接続されている入力装置がＰＮＰ対応かＮＰＮ対応かを識別することができる。そこで、本実施形態では次のような構成になっている。
【００３０】
信号出力回路４０は、図２に示すように、各入力装置５０，６０に連なるシールド電線５５のＶcc線５１及びグランド線５２にそれぞれ接続される高電位側端子４１及び低電位側端子４２（本発明の「１対の電源端子」に相当）と、信号入力線５３に接続される出力端子４３と、シールド部材５４に接続されるシールド用端子４４とが備えられている。そして、高電位側端子４１とシールド用端子４４との間にはリレーコイル４５ａが接続され、上記出力形態切換回路３０のＰＮＰ出力端と出力端子４３との間にリレー接点４５ｂが接続されており、これにより本発明の「第１リレー回路」（以下、「ＰＮＰ用リレー回路４５」）が構成されている。一方、低電位側端子４２とシールド用端子４４との間にはリレーコイル４６ａが接続され、上記出力形態切換回路３０のＮＰＮ出力端と出力端子４３との間にリレー接点４６ｂが接続されており、これにより本発明の「第２リレー回路」（以下、「ＮＰＮ用リレー回路４６」）が構成されている。
【００３１】
更に、本実施形態では、上記出力形態選択用のリレー接点４５ｂ，４６ｂとは別に、ＰＮＰ用リレー回路４５のリレーコイル４５ａに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点４５ｃが低電位側端子４２とシールド用端子４４との間に接続されている。また、ＮＰＮ用リレー回路４６のリレーコイル４６ａに生じる磁気力によってオンオフ動作を行う短絡用のリレー接点４６ｃが高電位側端子４１とシールド用端子４４との間に接続されている。なお、本実施形態では、各リレー回路４５，４６は、リレーコイル４５ａ，４６ａ両端間に２４Vよりやや低め以上の電位差が印加されたときに各リレー接点４５ｂ，４５ｃ，４６ｂ，４６ｃをオン動作させるよう設定されている。
【００３２】
２．本実施形態の動作
信号出力回路４０に連なるシールド電線５５に、ＰＮＰ対応入力装置５０が接続されている場合、シールド部材５４はＰＮＰ対応入力装置５０内部で０Ｖのグランド線５２に短絡接続されているから、これに接続されるシールド用端子４４も略０Ｖになり、ＰＮＰ用リレー回路４５のリレーコイル４５ａには略２４Ｖの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点４５ｂがオン動作して出力端子４３が出力形態切換回路３０のＰＮＰ出力端に接続される。また、これと同時に、リレー接点４５ｃもオン動作してシールド用端子４４が低電位側端子４２に短絡接続される。このとき、ＮＰＮ用リレー回路４６のリレーコイル４６ａには略０Ｖの電圧が負荷されるため、２つのリレー接点４６ｂ，４６ｃはオフ状態を維持する。
これにより、出力形態切換回路３０のＰＮＰ型トランジスタ３２からの出力信号が信号出力回路４０の出力端子４３を介してＰＮＰ対応入力装置５０の信号入力線５３に与えられるようになる（本発明の「第１出力形態」）。
【００３３】
一方、信号出力回路４０に連なるシールド電線５５に、ＮＰＮ対応入力装置６０が接続されている場合、シールド部材５４はＮＰＮ対応入力装置６０内部において２４ＶのＶcc線５１に短絡接続されているから、これに接続されるシールド用端子４４も略２４Ｖになり、今度はＮＰＮ用リレー回路４６のリレーコイル４６ａに略２４Ｖの電圧が負荷されることになり、これにより生じる磁気力によってリレー接点４６ｂがオン動作して出力端子４３が出力形態切換回路３０のＮＰＮ出力端に接続される。また、これと同時に、リレー接点４６ｃもオン動作してシールド用端子４４が高電位側端子４１に短絡接続される。このとき、ＰＮＰ用リレー回路４５のリレーコイル４５ａには略０Ｖの電圧が負荷されるため、２つのリレー接点４５ｂ，４５ｃはオフ状態を維持する。
これにより、出力形態切換回路３０のＮＰＮ型トランジスタ３３からの出力信号が信号出力回路４０の出力端子４３を介してＮＰＮ対応入力装置６０の信号入力線５３に与えられるようになる（本発明の「第２出力形態」）。
【００３４】
なお、上記回路構成において、ＰＮＰ用及びＮＰＮ用のリレー回路４５，４６の両リレーコイル４５ａ，４６ａに所定値以上の電圧が同時に負荷されるような場合には、直流電源がショートしてしまうおそれがあるので、これを防止するために各リレーコイル４５ａ，４６ａとシールド用端子４４との間にツェナーダイオード（図示せず）を接続して安全性を補償するようにしてもよい。
また、この実施形態では、上述したように信号出力回路は０〜２４Ｖの範囲内で動作するようになっており、国際規格IEC61496(Type2)に適合している。
【００３５】
３．本実施形態の効果
以上のように、本実施形態によれば、入力装置５０，６０を接続すると、そのシールド用端子４４の電圧レベルに基づきその入力装置がＰＮＰ対応かＮＰＮ対応かを識別しそれに応じた出力形態（ＰＮＰ出力、ＮＰＮ出力）に自動で切り替わるようになっている。従って、従来のように出力形態毎に専用ケーブルを用意する必要なく共通のケーブルで対応することができ、管理コストを低減することが可能になるとともに、切換スイッチを手動で切り換える構成のような作業者等による誤接続を防止することができる。
【００３６】
また、本実施形態では、シールド用端子４４の電圧レベルが略２４Ｖか０Ｖである場合にだけ出力端子４３を出力形態切換回路３０の出力端に接続し、２４Ｖよりも所定値だけ低く、かつ、０Ｖよりも所定値だけ高いレベルにあるときには、いずれの出力端にも接続しない構成（請求項２の構成に相当）になっている（本発明の「第３出力形態」）。従って、入力装置がＰＮＰ対応かＮＰＮ対応かを識別できない状態でこの入力装置への信号出力が実行されることを未然に防止することができる。
【００３７】
更に、本実施形態では、ＰＮＰ対応入力装置５０が接続されたときにはリレー接点４５ｃによってシールド用端子４４を低電位側端子４２に短絡させ、ＮＰＮ対応入力装置６０が接続されたときにはリレー接点４６ｃによってシールド用端子４４を高電位側端子４１に短絡させる短絡手段が設けられている。このような構成であれば、特に本実施形態のように、信号出力回路４０と入力装置とがシールド電線５５を介してある程度離間した距離に配置されるような場合であっても、信号出力回路４０におけるシールド用端子４４を、低電位側端子４２或いは高電位側端子４１に短絡させて確実なシールド効果を得ることができる。
【００３８】
＜第２実施形態＞
図３は、第２実施形態を示す。前記実施形態との相違は、第１リレー回路及び第２リレー回路及びシールド電線５５の一部の構成にあり、その他の点は前記第１実施形態と同様である。従って、第１実施形態と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【００３９】
まず、本実施形態に係るシールド電線９０は、図３に示すように、電源供給線９１と、信号入力線９２と、それらを包囲するシールド部材９３（編組シールド）とを備えて構成されている。
そして、信号出力回路７０とＰＮＰ対応入力装置５０と接続する場合には、電源供給線９１を介して高電位側端子４１とＶcc端子５６とを電気的に接続し、信号入力線９２を介して出力端子４３と信号入力端子５７とを電気的に接続し、シールド部材９３を介してシールド用端子４４とグランド端子５８とを電気的に接続する。更に、シールド部材９３の一部を引き出してそれを信号出力回路７０の低電位側端子４２に電気的に接続する。
【００４０】
一方、信号出力回路７０とＮＰＮ対応入力装置６０と接続する場合には、信号入力線９２を介して出力端子４３と信号入力端子５７とを電気的に接続することは上記ＰＮＰ対応入力装置５０と接続する場合と共通するが、その他の接続が異なる。即ち、電源供給線９１を介して低電位側端子４２とグランド端子６８とを接続し、シールド部材９３を介してシールド用端子４４とＶcc端子６６とを電気的に接続する。更に、シールド部材９３の一部を引き出してそれを信号出力回路７０の高電位側端子４１に電気的に接続する。
【００４１】
次に、本実施形態に係るリレー回路はバイポーラトランジスタやＦＥＴ等の半導体素子で構成されている（請求項４の構成に相当）。具体的には、図３に示すように、高電位側端子４１及びシールド用端子４４間に１対の抵抗７１，７２とそれらの間に直列接続されたツェナーダイオード７３とが接続され、そのカソード側にベースが接続されるとともにエミッタが高電位側端子４１に接続されたＰＮＰ型トランジスタ７４のコレクタ電位が例えばマイコンからなる制御部７５に与えられるようになっている。制御部７５は上記ＰＮＰ型トランジスタ７４がオン動作したときのコレクタ電位を受けると、スイッチ素子７６をオン動作して出力端子４３を出力形態切換回路３０のＰＮＰ出力端に接続する。また、低電位側端子４２及びシールド用端子４４間には、上記ＰＮＰ型トランジスタのコレクタにゲートが接続されたＮｃｈ型ＦＥＴ７７が接続され、ＰＮＰ型トランジスタ７４がオン動作したときにオンして低電位側端子４２とシールド用端子４４とを短絡させる。
【００４２】
一方、低電位側端子４２及びシールド用端子４４間に１対の抵抗８０，８１とそれらの間に直列接続されたツェナーダイオード８２とが接続され、そのアノード側にベースが接続されるとともにエミッタが低電位側端子４２に接続されたＮＰＮ型トランジスタ８３のコレクタ電位がやはり制御部７５に与えられるようになっている。制御部７５は上記ＮＰＮ型トランジスタ８３がオン動作したときのコレクタ電位を受けると、スイッチ素子８４をオン動作して出力端子４３を出力形態切換回路３０のＮＰＮ出力端に接続する。また、高電位側端子４１及びシールド用端子４４間には、上記ＮＰＮ型トランジスタ８３のコレクタにゲートが接続されたＰｃｈ型ＦＥＴ８５が接続され、ＮＰＮ型トランジスタ８３がオン動作したときにオンして高電位側端子４１とシールド用端子４４とを短絡させる。
【００４３】
このような構成であれば、上記第１実施形態と同様の効果を得ることができるとともに、リレー回路をリレーコイルやリレー接点等の機械的構成ではなく半導体素子による構成なので、上記第１実施形態に比べて信号出力回路７０全体の小型化を図ることができる。
【００４４】
＜他の実施形態＞
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記各実施形態では、信号出力回路４０，７０を多光軸光電スイッチ１に適用した例を説明したが、これに限らず、検出領域における被検出体の有無に応じた動作信号を出力するものであれば、例えば１組の投光素子及び受光素子を備えた光電スイッチであってもよく、また、光学式に限らず例えば磁気式或いは超音波式の検出スイッチなどであってもよい。
【００４５】
（２）上記各実施形態では、ＰＮＰ出力回路及びＮＰＮ出力回路それぞれの出力側を、接続手段（リレー接点４５ｂ、４６ｂ、スイッチ素子７６，８４）を介して出力端子４３に接続することでＰＮＰ出力形態とＮＰＮ出力形態とを切り換える構成としたが、これとは逆に、ＰＮＰ出力回路及びＮＰＮ出力回路それぞれの入力側に、上記接続手段をそれぞれ設けてこれらの接続手段をオンオフさせることで、出力端子にＰＮＰ出力とＮＰＮ出力とを選択的に与えるよう構成してもよい。
図４にはその具体例が示されている。同図では、出力形態切換回路３０においてＮＰＮ型トランジスタ３１及びＮＰＮ型トランジスタ３３のコレクタが共通接続されている一方で、各ベースが受光制御回路２４の出力端に接続されてそれぞれ上記動作信号を受けるよう構成されている。そして、リレーコイル４５ａのオン動作によってリレー接点１００をオンしてＮＰＮ型トランジスタ３３のベースをグランドレベルに短絡させてＮＰＮ型トランジスタ３３からのＮＰＮ出力を無効にする。これにより出力端子４３にはＰＮＰ型トランジスタ３２からのＰＮＰ出力が与えられることになる（第１出力形態）。一方、リレーコイル４６ａのオン動作によってリレー接点１０１をオンしてＮＰＮ型トランジスタ３１のベースをグランドレベルに短絡させてＰＮＰ型トランジスタ３２からのＮＰＮ出力を無効にするよう動作する。これにより、今度は、出力端子４３にＮＰＮ型トランジスタ３３からのＮＰＮ出力が与えられることになる（第２出力形態）。なお、このような構成は、勿論、上記第２実施形態に適用してもよい。
【００４６】
（３）上記第１実施形態と第２実施形態とでは、シールド電線５５，９０の構造及びそれに伴う接続方法が異なるが、勿論、第１実施形態にシールド電線９０を適用した構成や、第２実施形態にシールド電線５５を適用して構成であってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態の多光軸光電スイッチの回路構成図
【図２】出力形態切換回路、信号出力回路及び入力装置の回路構成図
【図３】第２実施形態の出力形態切換回路、信号出力回路及び入力装置の回路構成図
【図４】変形例を示した回路構成図
【符号の説明】
１…多光軸光電スイッチ
１１…投光素子
１４…投光回路
２１…受光素子
２２…受光回路
２４…受光制御回路
３０…出力形態切換回路
４０，７０…信号出力回路
４１…高電位側端子
４２…低電位側端子
４３…出力端子
４４…シールド用端子
４５…ＰＮＰ用リレー回路（第１のリレー回路）
４６…ＮＰＮ用リレー回路（第２のリレー回路）
５０…ＰＮＰ対応入力装置
５１…Ｖcc線
５２…グランド線
５３，９２…信号入力線
５４，９３…シールド部材
５５，９０…シールド電線
６０…ＮＰＮ対応入力装置
７３…ツェナーダイオード
７４…ＰＮＰ型トランジスタ
７５…制御部
７６，８４…スイッチ素子
７７…Ｎｃｈ型ＦＥＴ
８２…ツェナーダイオード
８３…ＮＰＮ型トランジスタ
８４…スイッチ素子
８５…Ｐｃｈ型ＦＥＴ
９１…電源供給線
Claims (8)
- ＰＮＰ出力対応の入力装置と、ＮＰＮ出力対応の入力装置とが選択的に接続可能とされ、前記ＰＮＰ出力対応の入力装置が接続されているときはＰＮＰ出力回路からの出力信号を選択してこの入力装置に与える一方で、前記ＮＰＮ出力対応の入力装置が接続されているときはＮＰＮ出力回路からの出力信号を選択してこの入力装置に与える信号出力回路であって、
前記入力装置に連なり、信号線と、１対の電源供給線と、前記１対の電源供給線とは別体或いはそれら１対の電源供給線のいずれか一方を兼ねるシールド部材とを備えてなるシールド電線のうち、前記信号線に接続される出力端子と、
前記１対の電源供給線に接続される１対の電源端子と、
前記シールド部材に接続されるシールド用端子と、
前記シールド用端子の電圧レベルが前記１対の電源端子のうち一方の電源端子と略同一電圧レベルにあるときに、前記出力端子に前記ＰＮＰ出力回路からの出力信号を与える第１出力形態と、前記シールド用端子の電圧レベルが前記１対の電源端子のうち他方の電源端子と略同一電圧レベルにあるときに、前記出力端子に前記ＮＰＮ出力回路からの出力信号を与える第２出力形態とを選択動作する選択回路とを備えていることを特徴とする信号出力回路。 - 前記選択回路は、前記シールド用端子の電圧レベルが、前記１対の電源端子の両電圧レベルに挟まれる所定範囲内にあり、前記第１及び第２の出力形態のいずれにも選択されていないときには、前記出力端子に前記ＰＮＰ出力回路及び前記ＮＰＮ型出力回路のいずれからの出力信号も与えない第３出力形態を選択するよう構成されていることを特徴とする請求項１記載の信号出力回路。
- 前記一方の電源端子は低電位側端子であり、前記他方の電源端子は高電位側端子であることを特徴とする請求項１または請求項２記載の信号出力回路。
- 前記選択回路は、
前記高電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記出力端子に前記ＰＮＰ出力回路からの出力信号を与えるよう動作する第１の半導体リレー回路と、
前記低電位側端子及びシールド用端子の電位差が所定値以上であることを条件に前記出力端子に前記ＮＰＮ出力回路からの出力信号を与えるよう動作する第２の半導体リレー回路とを備えて構成されていることを特徴とする請求項１ないし請求項３のいずれかに記載の信号出力回路。 - 被検出物を検出した検出結果に応じた動作信号を出力する検出手段を備えた検出スイッチにおいて、
前記検出手段からの動作信号を受けてそれに応じた出力信号を出力するＰＮＰ出力回路と、
前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＮＰＮ出力回路と、
前記請求項１ないし請求項４のいずれかに記載の信号出力回路とを備えていることを特徴とする検出スイッチ。 - 複数の投光素子を備える投光手段と、前記複数の投光素子からの各光をそれぞれ受光可能に配置される複数の受光素子を備える受光手段と、前記各受光素子での受光量に基づいて動作信号を出力する検出手段とを備えた多光軸光電スイッチにおいて、
前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＰＮＰ出力回路と、
前記検出信号からの動作信号を受けてそれに応じた出力信号を出力するＮＰＮ出力回路と、
前記請求項１ないし請求項４のいずれかに記載の信号出力回路とを備えていることを特徴とする多光軸光電スイッチ。 - 前記信号出力回路のうち、前記出力端子に電気的に接続された信号線と、前記１対の電源端子に電気的に接続された１対の電源供給線と、前記１対の電源供給線とは別体とされ前記シールド用端子に接続されたシールド部材とを備えてなるシールド電線が導出され、そのシールド電線を介して前記入力装置に接続可能とされていることを特徴とする請求項５記載の検出スイッチ。
- 前記信号出力回路のうち、前記出力端子に電気的に接続された信号線と、前記１対の電源端子に電気的に接続された１対の電源供給線と、前記１対の電源供給線とは別体とされ前記シールド用端子に接続されたシールド部材とを備えてなるシールド電線が導出され、そのシールド電線を介して前記入力装置に接続可能とされていることを特徴とする請求項６記載の多光軸光電スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203136A JP4133646B2 (ja) | 2003-07-29 | 2003-07-29 | 信号出力回路、検出スイッチ及び多光軸光電スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003203136A JP4133646B2 (ja) | 2003-07-29 | 2003-07-29 | 信号出力回路、検出スイッチ及び多光軸光電スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005051317A JP2005051317A (ja) | 2005-02-24 |
| JP4133646B2 true JP4133646B2 (ja) | 2008-08-13 |
Family
ID=34262614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003203136A Expired - Fee Related JP4133646B2 (ja) | 2003-07-29 | 2003-07-29 | 信号出力回路、検出スイッチ及び多光軸光電スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4133646B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102419568A (zh) * | 2010-09-24 | 2012-04-18 | 兄弟工业株式会社 | 输入电路以及输入装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5184246B2 (ja) * | 2008-07-30 | 2013-04-17 | パナソニック デバイスＳｕｎｘ株式会社 | 出力回路及びこれを用いた検出スイッチ |
| JP4862912B2 (ja) * | 2009-03-30 | 2012-01-25 | ブラザー工業株式会社 | 出力インタフェース回路 |
| CN101854112B (zh) * | 2009-03-30 | 2013-01-30 | 兄弟工业株式会社 | 接口电路 |
| JP5363862B2 (ja) * | 2009-03-31 | 2013-12-11 | パナソニック デバイスＳｕｎｘ株式会社 | センサコントローラ、光電センサシステムおよび光電センサ |
| JP5459168B2 (ja) * | 2010-09-29 | 2014-04-02 | ブラザー工業株式会社 | 出力回路及び出力装置 |
| JP6404729B2 (ja) * | 2015-01-29 | 2018-10-17 | 株式会社ｏｎｅＡ | 信号入出力回路 |
| WO2021100326A1 (ja) * | 2019-11-20 | 2021-05-27 | 株式会社村田製作所 | 信号出力装置 |
| JP7481625B2 (ja) | 2020-07-03 | 2024-05-13 | 株式会社デンソーウェーブ | ロボットコントローラ |
| CN112764011A (zh) * | 2020-12-25 | 2021-05-07 | 武汉万集信息技术有限公司 | 兼容源型和漏型接口电路的输出电路和方法及激光雷达 |
-
2003
- 2003-07-29 JP JP2003203136A patent/JP4133646B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102419568A (zh) * | 2010-09-24 | 2012-04-18 | 兄弟工业株式会社 | 输入电路以及输入装置 |
| CN102419568B (zh) * | 2010-09-24 | 2014-08-13 | 兄弟工业株式会社 | 输入电路以及输入装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005051317A (ja) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4133646B2 (ja) | 信号出力回路、検出スイッチ及び多光軸光電スイッチ | |
| JP4179743B2 (ja) | 電気部品及びこれを備えた非常停止システム | |
| CA2353767A1 (en) | System for controlling an electrical device | |
| JP4304091B2 (ja) | 信号入力回路及びリレーユニット回路 | |
| US9232597B2 (en) | Lighting device and lighting system with the same | |
| US5212469A (en) | Trailer lamp controller | |
| JP4260704B2 (ja) | 信号制御装置及び検出センサ並びに多光軸光電センサ | |
| JP2005143002A (ja) | 入力回路 | |
| JP2009033633A (ja) | 信号出力回路、検出スイッチ及び多光軸光電スイッチ | |
| CN209748514U (zh) | 选择开关 | |
| US11220212B2 (en) | Circuit assembly of a lighting unit of a headlight for a vehicle | |
| JP5363862B2 (ja) | センサコントローラ、光電センサシステムおよび光電センサ | |
| JPH05283748A (ja) | 発光ダイオードの断線及び短絡故障検出回路 | |
| JP5184246B2 (ja) | 出力回路及びこれを用いた検出スイッチ | |
| JPS6019395Y2 (ja) | 開閉回路 | |
| JPH11150461A (ja) | 高電圧スイッチ回路 | |
| JPH08249994A (ja) | リレー | |
| JPH0636015B2 (ja) | 断線検出装置 | |
| JP2003260919A (ja) | 自動車用電動コンプレッサ駆動装置 | |
| JP2567502B2 (ja) | 検出スイッチ回路 | |
| JP2005345155A (ja) | 信号入力装置、検出センサシステム、光電センサシステム及びそのセンサコントローラ | |
| EP3582244A1 (en) | Photoelectric sensor and light projector | |
| KR890003029Y1 (ko) | 다점 지시계 회로 | |
| JP2689958B2 (ja) | 端子台 | |
| JPH0736451Y2 (ja) | 機器のケーブル接続回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070709 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4133646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |