JP6404729B2 - 信号入出力回路 - Google Patents

信号入出力回路 Download PDF

Info

Publication number
JP6404729B2
JP6404729B2 JP2015015049A JP2015015049A JP6404729B2 JP 6404729 B2 JP6404729 B2 JP 6404729B2 JP 2015015049 A JP2015015049 A JP 2015015049A JP 2015015049 A JP2015015049 A JP 2015015049A JP 6404729 B2 JP6404729 B2 JP 6404729B2
Authority
JP
Japan
Prior art keywords
terminal
power supply
input
output
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015015049A
Other languages
English (en)
Other versions
JP2016140006A (ja
Inventor
邦彦 井本
邦彦 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OneA Co Ltd
Original Assignee
OneA Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OneA Co Ltd filed Critical OneA Co Ltd
Priority to JP2015015049A priority Critical patent/JP6404729B2/ja
Publication of JP2016140006A publication Critical patent/JP2016140006A/ja
Application granted granted Critical
Publication of JP6404729B2 publication Critical patent/JP6404729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)
  • Electronic Switches (AREA)

Description

本発明は、NPN型の制御機器またはPNP型の制御機器のいずれとも接続可能に構成された信号入出力回路に関する。
一般的な制御機器には、その入出力電流の方向に応じて、NPN型の機器とPNP型の機器とがある。NPN型の制御機器とは、いわゆるシンク型(NPN型)の出力回路を有しており、具体的には、例えばNPNオープンコレクタ又はNchオープンドレインで出力回路が構成されている。一方で、PNP型の制御機器とは、いわゆるソース型(PNP型)の出力回路を有しており、具体的には、例えばPNPオープンコレクタ又はPchオープンドレインで出力回路が構成されている。従来は、上記NPN型の制御機器と上記PNP型の制御機器との両方に対応するためには、端末装置側において、NPN型の制御機器との間で信号の入出力が可能に構成された信号入出力回路と、PNP型対応の制御機器との間で信号の入出力が可能に構成された信号入出力回路とをそれぞれ用意するか、または、信号入出力回路に切り替えスイッチを設け、作業者が切り替えた上で制御機器に接続させる必要があった。しかしながら、NPN型対応とPNP型対応の信号入出力回路を両方用意するのは面倒である。また、上記切り替えスイッチを設けた場合においても、制御機器と信号入出力回路との接続前又は接続後の誤操作や誤動作により、間違った切り替えが発生して破損や故障等の原因となる恐れがあった。
これに対して、特許文献1,2には、PNP型の制御機器(特許文献1,2では出力装置)からの出力信号を取り込み可能な入力形態と、NPN型の制御機器からの出力信号を取り込み可能な入力形態とを自動で切り替えることが可能な信号入力回路及び信号入力装置が開示されている。
これらのものでは、接続された制御機器(NPN型またはPNP型)に応じて、リレーコイルによりリレー接点をオンオフ制御することで入力形態を自動的に切り替えている。
特開2005−229264号公報 特開2005−345155号公報
しかしながら、特許文献1の信号入力回路は、入力形態を自動で切り替えることが可能であるが、制御機器内において、シールド電線のシールド部材が低電位側入力線(PNP型の場合)または高電位側入力線(NPN型の場合)に短絡されていることが前提である。したがって、制御機器が、このようなシールド電線を有し、かつそのシールド電線が上述のように短絡されていない場合には適用できないという問題がある。仮に、特許文献1の信号入力回路をシールド電線が短絡されていない制御機器に適用する場合、制御機器側に上記シールド電線の短絡と同様の機能を実現する回路を追加する必要があり、コスト増や作業工数の増加等の問題が生じる。また、制御機器によっては、上記のような回路の追加や変更等が行えない場合もある。
さらに、特許文献1の信号入力回路は、信号入力にのみ対応した回路であるが、仮に信号入出力回路からの出力信号を制御機器側で受信可能にするためには、制御機器側において、上記のシールド線の短絡に加えてNPN型/PNP型の切り替えに必要な対策を新たに講じる必要が生じる。すなわち、特許文献1の対策に加えて制御機器側の対応が必要になるが、上記のような対応を汎用の制御機器で実現するのは容易ではない場合がある。
さらに、特許文献1の信号入力回路は、自動でのNPN型/PNP型の切り替えを実現するために、メカリレーを使用しているが、このようなメカリレー等の機械的なスイッチは、回路サイズが大きくなる問題があり、誤動作をする恐れもある。加えて、信号入出力回路は、制御機器の出力との接続及び制御機器の入力との接続の両方に対応した回路であるため、特許文献1の技術を信号入出力回路に適用する場合、制御機器からの信号入力及び制御機器への信号出力のそれぞれについてNPN型/PNP型の切り替えが必要であり、特許文献1の回路よりさらにサイズが大きくなるという問題がある。
同様に、特許文献2の信号入力回路においても、出力装置側において、信号入力装置からの制御信号を受けて信号出力回路のトランジスタを強制的にオン動作させる必要があり、このような機能を有しない汎用の出力装置には適用できないという問題がある。また、特許文献2においても、特許文献1と同様に自動切り替えの実現のためにメカリレーを使用しているため、回路サイズの問題や誤動作の恐れがある。
上記の点に鑑み、本発明は、切り替えスイッチを用いることなく、NPN型及びPNP型の制御機器のいずれとも接続可能に構成された信号入出力回路を小面積、低コストで実現するとともに、高い信頼性を有する回路を実現することを目的とする。
本発明に係る信号入出力回路は、第1電源端子と入力端子との間に接続された双方向型入力部と、第2電源端子と出力端子との間に接続された双方向型出力部とを備えることにより、NPN型の制御機器、PNP型の制御機器のいずれが接続された場合においても該制御機器との接続を可能にした。具体的には、例えば、信号出力回路に端末機器が接続されている場合に、上記制御機器から受けた入力信号(例えば、制御信号)を端末装置に伝達することができ、かつ端末装置から受けた入力信号(例えば、応答信号)を上記制御機器に伝達することができるようにした。
すなわち、本発明の第1態様では、NPN型の制御機器またはPNP型の制御機器のいずれとも接続可能な信号入出力回路であって、前記NPN型の制御機器の高電位電源端子または前記PNP型の制御機器の低電位電源端子に接続可能に構成された第1電源端子と、前記PNP型の制御機器の高電位電源端子または前記NPN型の制御機器の低電位電源端子に接続可能に構成された前記第2電源端子と、入力端子と、出力端子と、端末側電源端子と、対なる端末側入力端子と、対なる端末側出力端子とを有し、前記第1電源端子と前記入力端子との間に接続され、該第1電源端子から流れ込む電流または該入力端子から流れ込む電流のいずれか一方が所定の閾値以上であるか否かに基づいて前記端末側出力端子間の接続をオンオフさせるように構成された双方向型入力部と、前記第2電源端子と前記出力端子との間に接続され、前記端末側入力端子から入力される制御信号に基づいて該第2電源端子と該出力端子との間を双方向に導通させるまたは双方向ともに非導通にさせる双方向型出力部と、前記第1電源端子と前記第2電源端子との間に接続され、前記端末側電源端子に対して前記第1電源端子または前記第2電源端子から受けた電流を整流して出力する整流部とを備えている、ことを特徴とする。
この態様によると、例えば、NPN型の制御機器を接続する場合には、制御機器の高電位電源端子を第1電源端子に接続しかつ低電位電源端子を第2電源端子に接続すると、第1電源端子から流れ込む電流が所定の閾値以上であるか否かに基づいて双方向型入力部が端末側出力端子間の接続をオンオフさせるようになっている。一方で、PNP型の制御機器を接続する場合には、制御機器の高電位電源端子を第2電源端子に接続しかつ低電位電源端子を第1電源端子に接続すると、入力端子から流れ込む電流が所定の閾値以上であるか否かに基づいて双方向型入力部が端末側出力端子間の接続をオンオフさせるようになっている。このように、第1電源端子と入力端子との間に接続された双方向型入力部を備えているため、NPN型の制御機器とPNP型の制御機器との接続の相互間で制御機器から双方向型入力部に供給される電流の向きが反対になる場合においても制御機器からの入力信号を端末装置側で確実に検知することが可能である。
同様に、制御信号に基づいて第2電源端子と出力端子との間を双方向に導通させるまたは双方向ともに非導通にさせるように構成された双方向型出力部を備えているため、例えば、NPN型の制御機器とPNP型の制御機器との接続の相互間で第2電源端子と出力端子との間に印加される電源電圧の極性が反対になる場合においても、制御機器側において、信号入出力回路からの出力信号を確実に検知することができる。
また、第1電源端子と第2電源端子との間に整流部が設けられていることにより、NPN型の制御機器とPNP型の制御機器との接続の相互間で第1及び第2電源電圧にそれぞれ接続される高電位電源電圧と定電位電源電圧との極性が反対になった場合においても、端末側電源端子には同一極性を有する電源を供給することができる。これにより、端末側電源端子から出力される電源を端末装置側で極性変換(整流)することなく活用することができる。
ここで、本態様に係る信号入出力回路は、NPN型の制御機器またはPNP型の制御機器のいずれとも接続可能な信号入出力回路を実現するために、メカリレー等の機械的なスイッチを使用していない。したがって、小型化することが可能であるとともに、誤動作や誤操作等によって誤ってスイッチが切り替えられる心配がない。すなわち、本態様に係る信号入出力回路は、NPN型及びPNP型の両制御機器と接続可能な信号入出力回路を小面積かつ低コストで実現することができるとともに、高い信頼性を有するものである。
本発明の第2態様では、第1態様に記載の信号入出力回路において、前記双方向型出力部は、前記第2電源端子と前記出力端子との間に接続され、前記制御信号に基づいて該第2電源端子と該出力端子との間を双方向に導通させるまたは双方向ともに非導通にさせる双方向型の光電変換素子を備えている、ことを特徴とする。
この態様によると、双方向型出力部は、第2電源端子と出力端子との間を双方向に導通させるまたは双方向ともに非導通にさせる機能を単一の素子である双方向型の光電変換素子で実現しているため、信号入出力回路をより小型化することができる。
本発明に係る信号入出力回路は、メカリレー等の機械的なスイッチを用いることなくNPN型制御機器またはPNP型制御機器のいずれとも接続可能に構成されているため、小面積、低コストでの実現が可能であるとともに、高い信頼性を有するものである。
第1の実施形態に係る信号入出力回路を示す回路図である。 第1の実施形態に係る信号入出力回路がNPN型の制御機器に接続された場合の動作を説明するための図である。 第1の実施形態に係る信号入出力回路がPNP型の制御機器に接続された場合の動作を説明するための図である。 第2の実施形態に係る信号入出力回路を示す回路図である。
以下、本発明の実施形態を図1〜図4を参照しながら説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用範囲あるいはその用途を制限することを意図するものではない。
(第1の実施形態)
−信号入出力回路の構成−
図1は第1の実施形態に係る信号入出力回路を示す回路図である。
信号入出力回路1は、後述する制御機器(M1またはM2)に接続するためのコネクタ10を有しており、コネクタ10には、第1電源端子11、出力端子12、入力端子13、第2電源端子14が設けられている。また、信号入出力回路1は、上記コネクタ10の端子に接続された双方向型入力部20と、双方向型出力部30と、整流部としての整流回路40とを備えている。
具体的には、双方向型入力部20は、一端が第1電源端子11に接続された電流制限素子としての抵抗素子22と、一方の入力が抵抗素子22の他端に接続され、他方の入力が入力端子13に接続された双方向型のフォトカプラ21と、第1電源端子11と入力端子13との間において、フォトカプラ21と並列に接続されたバイパス素子としての抵抗素子23とを備えている。フォトカプラ21の出力は、端末側出力端子24,24に接続されている。端末側出力端子24,24は、図示しない端末装置の制御回路(例えばマイコン、図ではTCと記載する)に接続される。
このように、フォトカプラ21に流れる最大電流を規制する抵抗素子22を設けているため、フォトカプラ21に大電流が流れて、フォトカプラ21が故障したりする恐れがない。また、抵抗素子23を設けることにより、第1電源端子11と入力端子13との間にリーク電流やノイズ電流が流れた場合においても、抵抗素子23を介してこれらの電流を迂回させることができる。これにより、双方向型入力部の信頼性をより高めることができる。
双方向型出力部30は、一方の出力が出力端子12に接続され、他方の出力が第2電源端子14に接続された第2光電変換素子としての双方向型のフォトリレー32を備えている。フォトリレー32の入力は、端末側入力端子31,31に接続されている。端末側入力端子31,31は、図示しない端末装置の制御回路TCに接続される。
整流回路40は、入力が第1及び第2電源端子11,14に接続され、出力が端末側電源端子(プラス側端子45とマイナス側端子との間)に接続されたブリッジ整流回路であり、4つのダイオード41,42,43,44を備えている。具体的には、ダイオード41が第1電源端子11と端末側電源のプラス側端子45との間に接続され、ダイオード42が第2電源端子14と端末側電源のプラス側端子45との間に接続され、ダイオード43が第1電源端子11と端末側電源のマイナス側端子(例えば、グランド)との間に接続され、ダイオード44が第2電源端子14と端末側電源のマイナス側端子との間に接続されている。端末側電源の両端子は、図示しない端末装置の電源回路(図ではTDと記載する)に接続される。この電源回路は、例えば定電圧回路、降圧回路等を有しており、例えば、端末装置の制御回路TC(例えば、マイコン)やモータ(図示しない)等に電源を供給する。
−信号入出力回路の動作(1)−
次に、本実施形態に係る信号入出力回路1がNPN型の制御機器M1(NPN型の入出力回路6)に接続された場合の動作について、図2を用いて詳細に説明する。
(接続及び整流動作)
図2に示すように、NPN型の制御機器M1は、NPN型の入出力回路6を備えているものとする。この入出力回路6は、信号入出力回路1に接続するためのコネクタ60を有しており、コネクタ60には、DC電源の正極(例えば、DC24V)が接続されるプラス端子61、入力端子62、出力端子63及びDC電源の負極が接続されるマイナス端子64(例えば、グランド)が設けられている。また、入出力回路6は、プラス端子61とマイナス端子64との間に接続されたDC電源68と、プラス端子61と入力端子62との間に直列接続されたフォトカプラ65及び抵抗素子66と、出力端子63とマイナス端子64との間に接続されたNPNトランジスタ67とを備えている。フォトカプラ65の出力及びNPNトランジスタ67の入力は、制御機器M1の制御回路(例えばマイコン、図2ではMCと記載する)に接続されている。
入出力回路6のコネクタ60に信号入出力回路1のコネクタ10が接続されると、プラス端子61と第1電源端子11、入力端子62と出力端子12、出力端子63と入力端子13及びマイナス端子64と第2電源端子14がそれぞれ接続される。すると、プラス端子61から供給された電流は、第1電源端子11,整流回路40のダイオード41及び端末側電源のプラス側端子45を介して端末装置の電源回路TDに供給される(図2の矢印A13参照)。また、端末装置の電源回路TDからの電流は、整流回路40のダイオード44、信号入出力回路1の第2電源端子14及び入出力回路6のマイナス端子64を介してDC電源68に戻る(図2の矢印A14参照)。
なお、本実施形態では、入出力回路6及び信号入出力回路1の各端子は、コネクタ60,10に接続されており、このコネクタ同士を接続することにより各端子が接続されるものとしたが、これに限定されるものではない。例えば、コネクタ60,10を設けず、各端子間を直接接続してもよい。具体的には、例えば、プラス端子61と第1電源端子11、入力端子62と出力端子12、出力端子63と入力端子13及びマイナス端子64と第2電源端子14等がそれぞれ半田付け等によって接続されたり、端子台等を用いて接続される。なお、第2の実施形態でも同様であり、後述するコネクタ70及びコネクタ10を設けなくてもよい。
(入力動作)
次に、制御機器M1の入出力回路6から信号入出力回路1への信号入力動作について説明する。なお、以下において、制御機器M1が端末装置に対して制御信号を出力し、端末装置は制御機器M1に対して応答信号を返すものとして説明する。なお、端末装置が制御機器M1に対して制御信号を出力してもかまわない。
図2の接続がされた状態において、制御機器M1の制御回路MCからNPNトランジスタ67の入力をオン制御する電流が印加される(以下単にオン制御するともいう)と、図2の矢印A11に従って電流が流れる。具体的には、入出力回路6のプラス端子61から信号入出力回路1の第1電源端子11、抵抗素子22、フォトカプラ21及び入力端子13並びに入出力回路6の出力端子63及びNPNトランジスタ67を介して電流が流れる。この電流により、信号入出力回路1のフォトカプラ21に所定の閾値以上の電流が流れてフォトカプラ21の出力はオン制御される。
一方で、制御機器M1の制御回路MCからNPNトランジスタ67の入力に印加された電流がオン電流未満だった場合(以下単にオフ制御するともいう)、図2の矢印A11の電流は流れない。したがって、フォトカプラ21の入力に流れる電流は所定の閾値未満であるため、フォトカプラ21の出力はオフ制御される。
端末装置の制御回路TC(図示しない)は、端末側出力端子24,24を介してフォトカプラ21の出力状態(オンオフ状態)を検知することができるため、その検知結果に基づいて制御機器M1の制御回路MCからの制御信号を受けることができる。すなわち、信号入出力回路1は、NPN型の制御機器M1(入出力回路6)が接続された場合において、その制御機器M1(入出力回路6)から受けた入力信号(例えば、制御信号)を端末装置に伝達することができる。
(出力動作)
次に、信号入出力回路1から制御機器M1の入出力回路6への信号出力動作について説明する。
図2の接続がされた状態において、端末装置の制御回路TCから端末側入力端子31を介して制御信号が入力され、この制御信号に基づいてフォトリレー32がオン制御されると、図2の矢印A12に従って電流が流れる。具体的には、入出力回路6のフォトカプラ65、抵抗素子66及び入力端子62を介して、信号入出力回路1の出力端子12に電流が流れ込み、信号入出力回路1のフォトリレー32及び第2電源端子14並びに入出力回路6のマイナス端子64を介して電流が流れる。この電流により、入出力回路6のフォトカプラ65がオン制御される。一方で、フォトリレー32がオフ制御されると、図2の矢印A12の電流は流れない。したがって、フォトカプラ65はオフ制御される。
制御機器M1の制御回路MC(図示しない)は、フォトカプラ65の出力状態(オンオフ状態)を検知することができるため、その検知結果に基づいて信号入出力回路1からの応答信号を受けることができる。すなわち、信号入出力回路1は、NPN型の制御機器M1(入出力回路6)が接続された場合において、出力信号(例えば、応答信号)をその制御機器M1(入出力回路6)に対して伝達することができる。
−信号入出力回路の動作(2)−
次に、本実施形態に係る信号入出力回路1にPNP型の制御機器M2(PNP型の入出力回路7)が接続された場合の動作について、図3を用いて詳細に説明する。
(接続及び整流動作)
図3に示すように、PNP型の制御機器M2は、PNP型の入出力回路7を備えているものとする。この入出力回路7は、信号入出力回路1に接続するためのコネクタ70を有しており、コネクタ70には、DC電源の負極が接続されるマイナス端子71(例えば、グランド)、入力端子72、出力端子73及びDC電源の正極(例えば、DC24V)が接続されるプラス端子74が設けられている。また、入出力回路7は、プラス端子74とマイナス端子71との間に接続されたDC電源78と、マイナス端子71と入力端子72との間に直列接続されたフォトカプラ75及び抵抗素子76と、出力端子73とプラス端子74との間に接続されたPNPトランジスタ77とを備えている。フォトカプラ75の出力及びPNPトランジスタ77の入力は、制御機器M2の制御回路(例えばマイコン、図3ではMCと記載する)に接続されている。
ここで、入出力回路7のコネクタ70が信号入出力回路1のコネクタ10に接続されると、マイナス端子71と第1電源端子11、入力端子72と出力端子12、出力端子73と入力端子13及びプラス端子74と第2電源端子14がそれぞれ接続される。すると、プラス端子74から供給された電流は、第2電源端子14、整流回路40のダイオード42及び端末側電源のプラス側端子45を介して端末装置の電源回路TDに供給される(図3の矢印A23参照)。また、端末装置の電源回路TDからの電流は、整流回路40のダイオード43、信号入出力回路1の第1電源端子11及び入出力回路7のマイナス端子71を介してDC電源78に戻る(図3の矢印A24参照)。
(入力動作)
次に、制御機器M2の入出力回路7から信号入出力回路1への信号入力動作について説明する。なお、以下において、制御機器M2が端末装置に対して制御信号を出力し、端末装置は制御機器M2に対して応答信号を返すものとして説明する。なお、端末装置が制御機器M2に対して制御信号を出力してもかまわない。
図3の接続がされた状態において、制御機器M2の制御回路MCからPNPトランジスタ77がオン制御されると、図3の矢印A21に従って電流が流れる。具体的には、入出力回路7のPNPトランジスタ77及び出力端子73を介して、信号入出力回路1の入力端子13に電流が流れ込み、信号入出力回路1のフォトカプラ21、抵抗素子22及び第1電源端子11並びに入出力回路7のマイナス端子71を介して電流が流れる。この電流により、信号入出力回路1のフォトカプラ21に所定の閾値以上の電流が流れてフォトカプラ21はオン制御される。一方で、制御機器M2のPNPトランジスタ77がオフ制御されると、図3の矢印A21の電流は流れないため、フォトカプラ21出力はオフ制御される。
「信号入出力回路の動作(1)」と同様に、端末装置の制御回路TCは、端末側出力端子24,24を介してフォトカプラ21の出力状態を検知することが可能であり、その検知結果に基づいて制御機器M2の制御回路MCからの制御信号を受けることができる。すなわち、信号入出力回路1は、PNP型の制御機器M2(入出力回路7)が接続された場合において、その制御機器M2(入出力回路7)から受けた入力信号(例えば、制御信号)を端末装置に伝達することができる。
(出力動作)
次に、信号入出力回路1から制御機器M2の入出力回路7への信号出力動作について説明する。
図3の接続がされた状態において、端末装置の制御回路TCからの制御信号が端末側入力端子31を介して入力され、この制御信号に基づいてフォトリレー32がオン制御されると、図3の矢印A22に従って電流が流れる。具体的には、入出力回路7のプラス端子74から信号入出力回路1の第2電源端子14、フォトリレー32及び出力端子12を介して、入出力回路7の入力端子72に電流が流れ込み、入出力回路7の抵抗素子76及びフォトカプラ75を介して電流が流れる。この電流により、入出力回路7のフォトカプラ75がオン制御される。一方で、フォトリレー32がオフ制御されると、図3の矢印A22の電流は流れない。したがって、フォトカプラ75はオフ制御される。
制御機器M2の制御回路MC(図示しない)は、フォトカプラ75の出力状態を検知し、その検知結果に基づいて信号入出力回路1からの応答信号を受けることができる。すなわち、信号入出力回路1は、PNP型の制御機器M2(入出力回路7)が接続された場合において、出力信号(例えば、応答信号)をその制御機器M2(入出力回路7)に対して伝達することができる。
以上のように、本実施形態によると、信号入出力回路1は、NPN型の制御機器M1とPNP型の制御機器M2とのいずれが接続された場合においても、第1電源端子11及び第2電源端子14に接続する電源の極性を変えて接続することで、リレースイッチ等のスイッチの切り替えなしに接続することが可能である。例えば、上述の図2、図3で説明したように、信号入出力回路1に端末機器が接続されている場合に、例えば、制御機器M1,M2の制御回路から受けた入力信号を端末装置の制御回路TCに伝達することができ、かつ、例えば、端末装置の制御回路TCから受けた入力信号を制御機器M1,M2の制御回路に伝達することができる。これにより、信号入出力回路1の小型化を実現することが可能であるとともに、誤動作や誤操作等によって誤ってスイッチが切り替えられる心配がない。すなわち、本態様に係る信号入出力回路1は、NPN型及びPNP型の両制御機器M1、M2との接続が可能であり、小面積かつ低コストで実現することができるとともに、高い信頼性を有するものである。
また、整流回路40は、NPN型の制御機器M1とPNP型の制御機器M2との接続において、第1及び第2電源端子11,14に接続される電源の極性が反対になった場合においても、端末側電源のプラス側端子45には同一極性を有する電源を供給することができる。
さらに、本実施形態の信号入出力回路1は、例えば、NPN型の制御機器M1のプラス端子61が信号入出力回路1の第2電源端子14に接続されるような接続ミスがあった場合においても光電変換素子等の構成要素が壊れないように構成されている。同様に、信号入出力回路1は、例えば、PNP型の制御機器M2のマイナス端子71が信号入出力回路1の第2電源端子14に接続されるような接続ミスがあった場合においても光電変換素子等の構成要素が壊れないように構成されている。
(第2の実施形態)
−信号入出力回路の構成−
図4は第2の実施形態に係る信号入出力回路を示す回路図である。
図4に示す信号入出力回路1は、双方向型出力部30の構成が図1と異なっている。具体的には、本実施形態に係る双方向型出力部30は、出力端子12と第2電源端子14との間に順方向のダイオード39を介して接続されたNPNトランジスタ36と、出力端子12と第2電源端子14との間に逆方向のダイオード38を介して接続されたPNPトランジスタ35とを備えている。さらに、双方向型出力部30は、端末装置の制御回路TCからの信号を受ける端末側入力端子31と、入力が該端末側入力端子31に接続されたフォトカプラ33と、フォトカプラ33の出力を両極性にする整流回路34と、整流回路34から出力された信号を分圧してPNPトランジスタ35及びNPNトランジスタ36の入力に与えるように構成された抵抗素子37a,37bとを備えている。整流回路34は、4つのダイオード34a,34b,34c,34dによって構成されたブリッジ整流回路であり、上記の接続に加えて、第1電源端子11に接続されている。
−信号入出力回路の動作−
次に、本実施形態に係る信号入出力回路1がNPN型の制御機器M1(NPN型の入出力回路6)またはPNP型の制御機器M2(PNP型の入出力回路7)に接続された場合の動作について、図4を用いて詳細に説明する。なお、「接続及び整流動作」及び「入力動作」については、第1の実施形態と同様であるため、ここではその詳細な説明を省略する。
(出力動作)
信号入出力回路1がNPN型の制御機器M1に接続された状態において、端末装置の制御回路TCからの制御信号が端末側入力端子31を介して入力され、この制御信号に基づいてフォトカプラ33がオン制御されると、プラス端子61から供給された電流が、第1電源端子11、ダイオード34b、フォトカプラ33、ダイオード34c、抵抗素子37a及びNPNトランジスタ36を介して第2電源端子14に流れる。これにより、NPNトランジスタ36がオン制御され、矢印A31に従って電流が流れる。具体的には、信号入出力回路1の出力端子12から流れ込んだ電流が、ダイオード39、NPNトランジスタ36及び第2電源端子14を介して入出力回路6のマイナス端子64に流れる。この電流により、図2と同様にして、入出力回路6のフォトカプラ65がオン制御される。一方で、フォトカプラ33がオフ制御されると、図4の矢印A31の電流は流れない。したがって、フォトカプラ65はオフ制御される。
次に、信号入出力回路1がPNP型の制御機器M2に接続された状態において、端末装置の制御回路TCからの制御信号が端末側入力端子31を介して入力され、この制御信号に基づいてフォトカプラ33がオン制御されると、プラス端子74から供給された電流が第2電源端子14、抵抗素子37a、ダイオード34a、フォトカプラ33及びダイオード34dを介して第1電源端子11に流れる。これにより、PNPトランジスタ35がオン制御され、矢印A32に従って電流が流れる。具体的には、信号入出力回路1のマイナス端子64から流れ込んだ電流が、第2電源端子14、PNPトランジスタ35、ダイオード38及び出力端子12を介して入出力回路6の入力端子62に流れる。この電流により、図3と同様にして、入出力回路7のフォトカプラ75がオン制御される。一方で、フォトカプラ33がオフ制御されると、図4の矢印A32の電流は流れない。したがって、フォトカプラ75はオフ制御される。
以上のように、本実施形態においても、第1の実施形態と同様に信号入出力回路1は、NPN型の制御機器M1とPNP型の制御機器M2とのいずれが接続された場合においても、リレースイッチ等のスイッチの切り替えなしに接続することが可能である。さらに、図4のような構成とすることにより、より低コストで信号入出力回路1を実現することが可能になる。
以上、本発明の実施形態について説明したが、種々の改変が可能である。
例えば、図1において、電流制限素子は抵抗素子22であるものとしたが、これに限定されない。具体的には、第1光電変換素子に流れる電流の最大値を規定することができればよく、例えば、抵抗素子22を定電流回路に置きかえることが可能である。
また、バイパス素子としての抵抗素子23は必ずしも必要ではなく、なくても同様の効果が得られる。また、上述の実施形態において、整流回路40は、ブリッジ回路であるものとしたが、他の方式の整流回路を用いてもよい。同様に、双方向型のフォトカプラ21を他の方式の双方向型の入力回路に置きかえてもかまわない。
また、本実施形態の信号入出力回路1は、信号出力回路としても適用することができる。その場合には、例えば、入力端子13に何も接続しない、入力端子13に固定の電位を与える等のような構成にすればよい。
また、本実施形態の信号入出力回路1は、端末装置に内蔵されていてもよく、端末装置とは別体の装置や回路基板として設けられていてもよい。
本発明は、NPN型の制御機器またはPNP型の制御機器のいずれとも接続可能に構成された信号入出力回路を小面積、低コストで実現しているため、極めて有用で産業上の利用可能性は高い。
1 信号入出力回路
11 第1電源端子
12 出力端子
13 入力端子
14 第2電源端子
20 双方向型入力部
24 端末側出力端子
30 双方向型出力部
31 端末側入力端子
32 フォトリレー(光電変換素子)
40 整流回路(整流部)
61 プラス端子(高電位電源端子)
64 マイナス端子(低電位電源端子)
71 マイナス端子(低電位電源端子)
74 プラス端子(高電位電源端子)
M1 NPN型の制御機器
M2 PNP型の制御機器

Claims (2)

  1. NPN型の制御機器またはPNP型の制御機器のいずれとも接続可能な信号入出力回路であって、
    前記NPN型の制御機器の高電位電源端子または前記PNP型の制御機器の低電位電源端子に接続可能に構成された第1電源端子と、前記PNP型の制御機器の高電位電源端子または前記NPN型の制御機器の低電位電源端子に接続可能に構成された第2電源端子と、入力端子と、出力端子と、端末側電源端子と、対なる端末側入力端子と、対なる端末側出力端子とを有し、
    前記第1電源端子と前記入力端子との間に接続され、該第1電源端子から流れ込む電流または該入力端子から流れ込む電流のいずれか一方が所定の閾値以上であるか否かに基づいて前記端末側出力端子間の接続をオンオフさせるように構成された双方向型入力部と、
    前記第2電源端子と前記出力端子との間に接続され、前記端末側入力端子から入力される制御信号に基づいて該第2電源端子と該出力端子との間を双方向に導通させるまたは双方向ともに非導通にさせる双方向型出力部と、
    前記第1電源端子と前記第2電源端子との間に接続され、前記端末側電源端子に対して前記第1電源端子または前記第2電源端子から受けた電流を整流して出力する整流部とを備えている
    ことを特徴とする信号入出力回路。
  2. 請求項1記載の信号入出力回路において、
    前記双方向型出力部は、前記第2電源端子と前記出力端子との間に接続され、かつ前記制御信号に基づいて該第2電源端子と該出力端子との間を双方向に導通させるかまたは双方向ともに非導通にさせる双方向型の光電変換素子を備えている
    ことを特徴とする信号入出力回路。
JP2015015049A 2015-01-29 2015-01-29 信号入出力回路 Active JP6404729B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015015049A JP6404729B2 (ja) 2015-01-29 2015-01-29 信号入出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015015049A JP6404729B2 (ja) 2015-01-29 2015-01-29 信号入出力回路

Publications (2)

Publication Number Publication Date
JP2016140006A JP2016140006A (ja) 2016-08-04
JP6404729B2 true JP6404729B2 (ja) 2018-10-17

Family

ID=56560522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015015049A Active JP6404729B2 (ja) 2015-01-29 2015-01-29 信号入出力回路

Country Status (1)

Country Link
JP (1) JP6404729B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946136B2 (ja) * 1980-06-16 1984-11-10 オムロン株式会社 電子スイッチ
JPH1056367A (ja) * 1996-08-13 1998-02-24 Digital:Kk 電圧制御装置
JP3607800B2 (ja) * 1997-10-16 2005-01-05 シーケーディ株式会社 直流入力回路、プログラマブルコントローラ
JP4133646B2 (ja) * 2003-07-29 2008-08-13 サンクス株式会社 信号出力回路、検出スイッチ及び多光軸光電スイッチ
JP2005143002A (ja) * 2003-11-10 2005-06-02 Smc Corp 入力回路
JP2008180653A (ja) * 2007-01-25 2008-08-07 Keyence Corp 多光軸光電センサ

Also Published As

Publication number Publication date
JP2016140006A (ja) 2016-08-04

Similar Documents

Publication Publication Date Title
JP5708817B2 (ja) 負荷駆動回路
US20170346284A1 (en) Power switch circuit and power circuit with the same
TWI555330B (zh) 半導體裝置
US10658840B2 (en) Current restriction for a power source
JP2013084761A (ja) 半導体装置及びアナログスイッチの制御方法
CN110557262B (zh) 一种受电设备
US10985602B2 (en) Automatic power switching system and electronic device capable of switching power supply
WO2015064206A1 (ja) 半導体装置
CN110554725B (zh) 用于以太网供电的受电设备
JPWO2017090352A1 (ja) 波及故障防止回路を備えた電子装置
TWI578664B (zh) 備用電源控制電路及使用其之備用電源供應系統
US20160149492A1 (en) Voltage adjusting apparatus
JP6404729B2 (ja) 信号入出力回路
JP2008187874A (ja) 三相交流電源の欠相検出装置
US10605869B2 (en) Battery voltage detector
JP2020504902A (ja) 可逆的極性配線システム
CN110875607A (zh) 充电系统
JP2008253141A (ja) 電源切り換え装置
EP3314766B1 (en) Optocoupler driver circuit
JP2009097754A (ja) 空気調和機の通信制御装置
JP2011221588A (ja) 電子機器
JP2017175678A (ja) 逆潮流抑止装置
JP2023053772A (ja) 直流電源の漏電検出装置
JP2016200506A (ja) 回路装置、グランドオープン検出システム
JP6766352B2 (ja) インタフェース回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180913

R150 Certificate of patent or registration of utility model

Ref document number: 6404729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250