JP2019080034A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP2019080034A JP2019080034A JP2018092561A JP2018092561A JP2019080034A JP 2019080034 A JP2019080034 A JP 2019080034A JP 2018092561 A JP2018092561 A JP 2018092561A JP 2018092561 A JP2018092561 A JP 2018092561A JP 2019080034 A JP2019080034 A JP 2019080034A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit board
- printed circuit
- metal pad
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 12
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 12
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 12
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 12
- 229920000089 Cyclic olefin copolymer Polymers 0.000 claims description 10
- 229920001774 Perfluoroether Polymers 0.000 claims description 10
- 229920001955 polyphenylene ether Polymers 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- -1 Polytetrafluoroethylene Polymers 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 8
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000000654 additive Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229930003836 cresol Natural products 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
Abstract
Description
本発明は、プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）に関する。 The present invention relates to printed circuit boards.
近年２０ＧＨｚ以上の高周波帯域を使用する５Ｇ通信に対する関心が急増しており、これに対応するためにＰＣＢに新たな材料を用いる技術研究が行われている。高周波帯域での信号伝達のときの損失を最小化するために、低誘電率（Ｄｋ）、低誘電損失（Ｄｆ）を有する絶縁材料の使用及び回路表面粗度の低減、ビア間接続の向上などに関する技術開発が求められる。 In recent years, interest in 5G communication using a high frequency band of 20 GHz or more is rapidly increasing, and in order to cope with this, technical research using a new material for PCB is being conducted. Use of insulating materials with low dielectric constant (Dk) and low dielectric loss (Df) to reduce loss during signal transmission in high frequency band, reduction of circuit surface roughness, improvement of via connection, etc. Technology development is required.
本発明は、ビア間の接続が向上されたプリント回路基板を提供することを目的とする。 An object of the present invention is to provide a printed circuit board in which the connection between vias is improved.
本発明の一側面によれば、一面に金属パッドが形成された第１絶縁層と、上記金属パッドの一面に接続するように上記第１絶縁層を貫通して形成されるメッキビアと、上記第１絶縁層の一面に積層される第２絶縁層と、上記金属パッドの他面に接続するように上記第２絶縁層を貫通して形成されるペーストビアと、を含み、上記メッキビアの第１絶縁層の他面側の表面が上記第１絶縁層内に位置するプリント回路基板が提供される。 According to one aspect of the present invention, there is provided a first insulating layer having a metal pad formed on one surface, a plated via formed through the first insulating layer to be connected to one surface of the metal pad, and A second insulating layer stacked on one surface of the first insulating layer; and a paste via formed through the second insulating layer to be connected to the other surface of the metal pad; A printed circuit board is provided in which the surface on the other side of the insulating layer is located in the first insulating layer.
本発明の他の側面によれば、第１絶縁層と、上記第１絶縁層を貫通して形成されるメッキビアと、上記第１絶縁層上に積層される第２絶縁層と、上記メッキビアと接触するように上記第２絶縁層を貫通して形成されるペーストビアと、を含み、上記メッキビアと上記ペーストビアとの接触界面が上記第１絶縁層内に位置するプリント回路基板が提供される。 According to another aspect of the present invention, there is provided a first insulating layer, a plated via formed through the first insulating layer, a second insulating layer stacked on the first insulating layer, and the plated via. There is provided a printed circuit board including: a paste via formed to penetrate through the second insulating layer to be in contact, wherein a contact interface between the plated via and the paste via is located in the first insulating layer. .
本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。 The embodiments of the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be denoted by the same reference numerals as in the description with reference to the accompanying drawings. Duplicate descriptions will be omitted.
また、以下で使用する「第１」、「第２」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第１、第２等の用語により限定されることはない。 Further, the terms "first", "second" and the like used in the following are merely identification symbols for distinguishing identical or corresponding components, and identical or corresponding components are first, second, etc. It is not limited by the term of.
また、「結合」とは、各構成要素間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に、構成要素がそれぞれ接触している場合まで包括する概念として使用する。 In addition, “coupling” does not mean only when each component is in direct physical contact in the contact relationship between each component, and another configuration is interposed between each component, Other configurations are used as an inclusive concept until each component is in contact.
図１は、本発明の実施例に係るプリント回路基板を示す図であり、図２は、本発明の実施例に係るプリント回路基板の複数の単位層を示す図であり、図３は、本発明の実施例に係るプリント回路基板のビアを示す図である。 FIG. 1 is a view showing a printed circuit board according to an embodiment of the present invention, FIG. 2 is a view showing a plurality of unit layers of the printed circuit board according to the embodiment of the present invention, and FIG. FIG. 2 shows a via of a printed circuit board according to an embodiment of the invention.
本発明の実施例に係るプリント回路基板は、２つの側面から説明することにする。第１側面は、一つの単位層内の構造についての説明であり、第２側面は、隣接した互いに異なる単位層間を結合するビア構造についての説明である。具体的には、図１及び図２を参照しながら、前者について説明し、図３を参照しながら、後者について説明する。 Printed circuit boards according to embodiments of the present invention will be described from two aspects. The first side is a description of the structure in one unit layer, and the second side is a description of a via structure connecting adjacent different unit layers. Specifically, the former will be described with reference to FIGS. 1 and 2, and the latter will be described with reference to FIG.
図１及び図２を参照すると、本発明の実施例に係るプリント回路基板は、第１絶縁層１００と、メッキビア１３０と、第２絶縁層２００と、ペーストビア２３０と、を含む。 Referring to FIGS. 1 and 2, a printed circuit board according to an embodiment of the present invention includes a first insulating layer 100, a plated via 130, a second insulating layer 200, and a paste via 230.
プリント回路基板は、複数の単位層で形成されることができ、複数の単位層のそれぞれは、第１絶縁層１００と、メッキビア１３０と、第２絶縁層２００と、ペーストビア２３０と、を含む。 The printed circuit board may be formed of a plurality of unit layers, and each of the plurality of unit layers includes a first insulating layer 100, a plated via 130, a second insulating layer 200, and a paste via 230. .
第１絶縁層１００及び第２絶縁層２００は、樹脂等の絶縁物質で組成される資材である。第２絶縁層２００は、第１絶縁層１００の一面に積層される。プリント回路基板が複数の単位層で形成される場合は、各単位層が第１絶縁層１００と第２絶縁層２００とを含むので、最終的に製造されるプリント回路基板は、第１絶縁層１００と第２絶縁層２００とが交互に繰り返し積層される構造を有する。 The first insulating layer 100 and the second insulating layer 200 are materials composed of an insulating material such as a resin. The second insulating layer 200 is stacked on one surface of the first insulating layer 100. When the printed circuit board is formed of a plurality of unit layers, since each unit layer includes the first insulating layer 100 and the second insulating layer 200, the printed circuit board finally manufactured is the first insulating layer. 100 and the second insulating layer 200 are alternately and repeatedly stacked.
絶縁層１００、２００の樹脂としては、熱硬化性樹脂、熱可塑性樹脂等の様々な材料を用いることができる。 As a resin of the insulating layers 100 and 200, various materials such as a thermosetting resin and a thermoplastic resin can be used.
絶縁層１００、２００は、誘電率及び誘電損失の低い材料で形成可能である。特に、絶縁層１００、２００は、誘電定数（Ｄｋ）及び誘電正接（Ｄｆ）の低い材料、例えば、ＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ＰＰＥ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ Ｅｔｈｅｒ）、ＣＯＰ（Ｃｙｃｌｏ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、ＰＦＡ（Ｐｅｒｆｌｕｏｒｏａｌｋｏｘｙ）、ＰＩ（Ｐｏｌｙｉｍｉｄｅ）のうちの少なくとも１種で形成可能である。これらの材料は、高周波信号を伝送する基板において信号損失を低減するために好適である。 The insulating layers 100 and 200 can be formed of a material with low dielectric constant and dielectric loss. In particular, the insulating layers 100 and 200 may be made of a material having a low dielectric constant (Dk) and a dielectric loss tangent (Df), for example, LCP (Liquid Crystal Polymer), PTFE (Polytetrafluoroethylene), PPE (Polyphenylene Ether), COP (Cyclo Olefin Polymer) , PFA (Perfluoroalkoxy), and PI (Polyimide). These materials are suitable for reducing signal loss in substrates carrying high frequency signals.
しかし、絶縁層１００、２００は、上記の材料に限定されず、それら以外にもエポキシ樹脂またはポリイミド等で形成することができる。ここで、エポキシ樹脂としては、例えば、ナフタレン系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂などが挙げられるが、これらに限定されない。 However, the insulating layers 100 and 200 are not limited to the above-described materials, and can be formed of an epoxy resin, a polyimide, or the like besides them. Here, as the epoxy resin, for example, naphthalene type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, novolac type epoxy resin, cresol novolac type epoxy resin, rubber modified epoxy resin, cyclic aliphatic type epoxy resin Although a resin, a silicone type epoxy resin, a nitrogen type epoxy resin, a phosphorus type epoxy resin etc. are mentioned, it is not limited to these.
絶縁層１００、２００には、上記樹脂にガラス繊維（ｇｌａｓｓ ｃｌｏｔｈ）等の繊維補強材やシリカ等の無機フィラー（ｆｉｌｌｅｒ）が含有されてもよい。前者の例としては、プリプレグ（Ｐｒｅｐｒｅｇと、ＰＰＧ）が挙げられ、後者の例としては、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）等のビルドアップフィルム（ｂｕｉｌｄ ｕｐ ｆｉｌｍ）が挙げられる。 In the insulating layers 100 and 200, a fiber reinforcing material such as glass fiber and an inorganic filler such as silica may be contained in the above-mentioned resin. Examples of the former include prepregs (Prepreg and PPG), and examples of the latter include build up films such as ABF (Ajinomoto Build-up Film).
第１絶縁層１００の一面には、第１回路１１１及び金属パッド１１０が形成される。 The first circuit 111 and the metal pad 110 are formed on one surface of the first insulating layer 100.
第１回路１１１及び金属パッド１１０は、第１絶縁層１００の一面に埋め込まれることができる。この場合、第１回路１１１及び金属パッド１１０は、第２絶縁層２００において第１絶縁層１００の一面と接触する面（第２絶縁層２００の他面であって、本明細書では第２絶縁層２００において第１絶縁層１００と接触しない面を「一面」と称し、その反対面を「他面」と称する。）上に形成され、第１回路１１１及び金属パッド１１０は、第１絶縁層１００と第２絶縁層２００との間に位置し、第１絶縁層１００の一面に埋め込まれる。 The first circuit 111 and the metal pad 110 may be embedded in one surface of the first insulating layer 100. In this case, the first circuit 111 and the metal pad 110 are surfaces of the second insulating layer 200 in contact with one surface of the first insulating layer 100 (the other surface of the second insulating layer 200, and in the present specification, the second insulating layer The surface of the layer 200 not in contact with the first insulating layer 100 is referred to as "one surface", and the opposite surface is referred to as the "other surface". The first circuit 111 and the metal pad 110 are formed of the first insulating layer. The first insulating layer 100 may be disposed between the second insulating layer 100 and the second insulating layer 200.
第１回路１１１は、電気信号を伝達するためにパターン化された伝導体である。金属パッド１１０は、第１回路１１１に接続する伝導体である。第１回路１１１及び金属パッド１１０は、電気伝導特性を考慮して、銅（Ｃｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等の金属またはこれらの合金で形成することができる。 The first circuit 111 is a conductor patterned to transmit an electrical signal. The metal pad 110 is a conductor connected to the first circuit 111. The first circuit 111 and the metal pad 110 may be made of copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum It can be formed of a metal such as Pt) or an alloy thereof.
第１回路１１１と金属パッド１１０の各側面は、傾斜して形成されることができる。特に、第１回路１１１及び金属パッド１１０の各側面は、下向きの傾斜面を有することができ、第１回路１１１及び金属パッド１１０の横断面積は、下部に行くほど（第２絶縁層２００側に行くほど）大きくなることができる。特に、金属パッド１１０は、一面から他面に行くほどその横断面積が大きくなる。この傾斜した側面は、テンティング（ｔｅｎｔｉｎｇ）のようにサブトラクティブ法（ｓｕｂｔｒａｃｔｉｖｅ）により第１回路１１１と金属パッド１１０を形成した結果であり得る。 The side surfaces of the first circuit 111 and the metal pad 110 may be formed to be inclined. In particular, each side surface of the first circuit 111 and the metal pad 110 may have a downward inclined surface, and the cross-sectional area of the first circuit 111 and the metal pad 110 is closer to the bottom (on the second insulating layer 200 side). You can get bigger as you go. In particular, the cross-sectional area of the metal pad 110 increases as it goes from one side to the other side. The inclined side surface may be a result of forming the first circuit 111 and the metal pad 110 by subtractive method like tenting.
第１絶縁層１００の他面には、第２回路１１２が形成される。 A second circuit 112 is formed on the other surface of the first insulating layer 100.
第２回路１１２は、第１回路１１１と同じく、電気信号を伝達するためにパターン化された伝導体である。第２回路１１２は、電気伝導特性を考慮して、銅（Ｃｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等の金属またはこれらの合金で形成することができる。 The second circuit 112 is, like the first circuit 111, a conductor patterned to transmit an electrical signal. The second circuit 112 is made of copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt) or the like in consideration of the electrical conductivity. It can be formed of metal or an alloy of these.
第２回路１１２は、第１回路１１１に比べて微細ピッチ（ｐｉｔｃｈ）を有することができる。すなわち、第２回路１１２の配線密度は、第１回路１１１の配線密度よりも大きく、第２回路１１２の幅は、第１回路１１１の幅よりも小さく、第２回路１１２間の間隔は、第１回路１１１間の間隔よりも小さくてもよい。 The second circuit 112 may have a finer pitch than the first circuit 111. That is, the wiring density of the second circuit 112 is larger than the wiring density of the first circuit 111, the width of the second circuit 112 is smaller than the width of the first circuit 111, and the distance between the second circuits 112 is It may be smaller than the interval between one circuit 111.
第２回路１１２の側面は、傾斜面を有さないか、第１回路１１１に比べて垂直に近い傾斜面を有することができる。これは、第１回路１１１と第２回路１１２とが互いに異なる方式により形成された結果であり得、例えば、第１回路１１１は、サブトラクティブ法により形成され、第２回路１１２は、アディティブ法（ａｄｄｉｔｉｖｅ）、セミアディティブ法（ｓｅｍｉ ａｄｄｉｔｉｖｅ）、モディファイドセミアディティブ法（ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ）等により形成されることができる。 The side surface of the second circuit 112 may have no inclined surface or may have an inclined surface close to vertical as compared to the first circuit 111. This may be the result of the first circuit 111 and the second circuit 112 being formed by different methods, for example, the first circuit 111 is formed by the subtractive method, and the second circuit 112 is formed by the additive method It can be formed by an additive, a semi-additive method, a modified semi-additive method or the like.
第２回路１１２は、下部にシード層Ｓを含むことができる。シード層Ｓは、無電解メッキにより形成可能であり、この場合、第２回路１１２は、電解メッキにより形成可能である。シード層Ｓは、２μｍ以下の厚さを有することができる。 The second circuit 112 may include a seed layer S at the bottom. The seed layer S can be formed by electroless plating, and in this case, the second circuit 112 can be formed by electrolytic plating. The seed layer S can have a thickness of 2 μm or less.
第１絶縁層１００の他面には、グラウンド層１１３を形成することができる。第２回路１１２はパターン化された導体であることに対して、グラウンド層１１３は第２回路１１２よりも広く形成される金属層であり得る。 The ground layer 113 can be formed on the other surface of the first insulating layer 100. While the second circuit 112 is a patterned conductor, the ground layer 113 may be a metal layer formed wider than the second circuit 112.
プリント回路基板が複数の単位層で形成される場合、各単位層の第１絶縁層１００の他面には第２回路１１２またはグラウンド層１１３を選択的に形成することができ、複数の単位層が一括積層されて最終的に製造されたプリント回路基板においては、回路層（第１回路１１１、第２回路１１２）及びグラウンド層１１３が特定の順に交互に形成されることができる。例えば、図１では、グラウンド層１１３が３つの回路層毎に形成されるように設計されている。 When the printed circuit board is formed of a plurality of unit layers, the second circuit 112 or the ground layer 113 can be selectively formed on the other surface of the first insulating layer 100 of each unit layer, and the plurality of unit layers The circuit layers (the first circuit 111 and the second circuit 112) and the ground layer 113 may be alternately formed in a specific order in a printed circuit board finally manufactured by collectively laminating the For example, in FIG. 1, the ground layer 113 is designed to be formed every three circuit layers.
しかし、この構造に制限されず、第１絶縁層１００の他面に第２回路１１２とグラウンド層１１３とがともに形成されることもできる。 However, the present invention is not limited to this structure, and the second circuit 112 and the ground layer 113 may be formed together on the other surface of the first insulating layer 100.
第１絶縁層１００にはメッキビア１３０が形成される。 A plated via 130 is formed in the first insulating layer 100.
メッキビア１３０は、第１絶縁層１００を貫通する第１開口部１２０内に形成されることにより、メッキビア１３０は、第１絶縁層１００を貫通する形態に形成されることができる。メッキビア１３０は、銅（Ｃｕ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等の金属またはこれらの合金が第１開口部１２０内にメッキされることにより形成可能である。 The plated via 130 may be formed in the form of penetrating the first insulating layer 100 by being formed in the first opening 120 penetrating the first insulating layer 100. The plated via 130 may be made of a metal such as copper (Cu), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt) or an alloy thereof as the first opening. It can be formed by plating in 120.
メッキビア１３０は、金属パッド１１０に接続され、金属パッド１１０の一面と接触する。メッキビア１３０は、金属パッド１１０と第２回路１１２（または、グラウンド層１１３）とを電気的に接続する。このとき、金属パッド１１０は、第１回路１１１に接続されるので、第１回路１１１と第２回路１１２（または、グラウンド層１１３）とは、メッキビア１３０により電気的に接続される。 The plated via 130 is connected to the metal pad 110 and is in contact with one side of the metal pad 110. The plated via 130 electrically connects the metal pad 110 and the second circuit 112 (or the ground layer 113). At this time, since the metal pad 110 is connected to the first circuit 111, the first circuit 111 and the second circuit 112 (or the ground layer 113) are electrically connected by the plated via 130.
メッキビア１３０において金属パッド１１０と接触しない表面は、第１絶縁層１００の他面側に露出される。ただし、メッキビア１３０において金属パッド１１０と接触しない表面は、第１絶縁層１００の他面よりも陥没している。すなわち、メッキビア１３０の第１絶縁層１００の他面側の表面は、第１絶縁層１００の内部に位置する。このため、第１絶縁層１００の一面を下面、第１絶縁層１００の他面を上面と設定すると、メッキビア１３０の上面は、第１絶縁層１００の上面よりも下に位置する。ここで、メッキビア１３０の表面が第１絶縁層１００の上面よりも陥没して形成される空間をリセス（ｒｅｃｅｓｓ）空間１４０と称することがある。リセス空間１４０の厚さは、３μｍ以下であってもよい。 The surface of the plated via 130 not in contact with the metal pad 110 is exposed to the other surface of the first insulating layer 100. However, the surface of the plated via 130 not in contact with the metal pad 110 is recessed more than the other surface of the first insulating layer 100. That is, the surface on the other surface side of the first insulating layer 100 of the plated via 130 is located inside the first insulating layer 100. Therefore, when one surface of the first insulating layer 100 is set as the lower surface and the other surface of the first insulating layer 100 is set as the upper surface, the upper surface of the plated via 130 is located below the upper surface of the first insulating layer 100. Here, a space formed by recessing the surface of the plated via 130 with respect to the upper surface of the first insulating layer 100 may be referred to as a recess space 140. The thickness of the recess space 140 may be 3 μm or less.
メッキビア１３０の横断面積は、第１絶縁層１００の一面から他面に行くほど大きくなることができる。すなわち、メッキビア１３０の横断面積は、第１回路１１１から第２回路１１２（または、グラウンド層１１３）に行くほど大きくなる。一方、複数の単位層のうちの１つの単位層において、メッキビア１３０の横断面積は、金属パッド１１０から外側に行くほど大きくなることができる。これは、第１開口部１２０がＣＯ２レーザ等のレーザ加工により形成された結果であり得る。 The cross-sectional area of the plated via 130 may increase from one surface to the other surface of the first insulating layer 100. That is, the cross-sectional area of the plated via 130 increases from the first circuit 111 to the second circuit 112 (or the ground layer 113). On the other hand, in one unit layer of the plurality of unit layers, the cross-sectional area of the plated via 130 can be larger as it goes outside from the metal pad 110. This may be the result of forming the first opening 120 by laser processing such as a CO 2 laser.
メッキビア１３０は、下部にシード層Ｓを含むことができる。シード層Ｓは、無電解メッキにより形成可能であり、この場合、メッキビア１３０は、電解メッキにより形成可能である。シード層Ｓは、２μｍ以下の厚さを有することができる。第２回路１１２のシード層Ｓとメッキビア１３０のシード層Ｓとは互いに接続されて、その間に界面が存在しないことがある。 The plated via 130 may include a seed layer S at the bottom. The seed layer S can be formed by electroless plating, and in this case, the plated via 130 can be formed by electrolytic plating. The seed layer S can have a thickness of 2 μm or less. The seed layer S of the second circuit 112 and the seed layer S of the plated via 130 may be connected to each other without an interface therebetween.
第２絶縁層２００には、ペーストビア２３０が形成される。ペーストビア２３０は、伝導性充填材で形成されたビアであって、例えば、金属ペーストで充填されたビアであり得る。 Paste vias 230 are formed in the second insulating layer 200. The paste via 230 may be a via formed of a conductive filler, for example, a via filled with a metal paste.
ペーストビア２３０を形成する金属ペーストの金属は、メッキビア１３０を形成する金属と異なってもよい。ペーストビア２３０の金属の溶融点は、メッキビア１３０のメッキの溶融点よりも小さくてもよい。メッキビア１３０は銅を含む金属で形成され、ペーストビア２３０は、ビスマスがコーティングされた銅、錫、銀を含む金属で形成されることができる。 The metal of the metal paste forming the paste via 230 may be different from the metal forming the plating via 130. The melting point of the metal of the paste via 230 may be smaller than the melting point of the plating of the plated via 130. The plated vias 130 may be formed of a metal including copper, and the paste vias 230 may be formed of a metal including copper, tin, or silver coated with bismuth.
ペーストビア２３０は、第２絶縁層２００を貫通する第２開口部２２０内に形成されることにより、第２絶縁層２００を貫通する形態に形成可能である。ペーストビア２３０は、金属パッド１１０に接続され、金属パッド１１０の他面と接触する。 The paste via 230 can be formed in the form of penetrating the second insulating layer 200 by being formed in the second opening 220 penetrating the second insulating layer 200. The paste via 230 is connected to the metal pad 110 and contacts the other surface of the metal pad 110.
ペーストビア２３０の横断面積は、金属パッド１１０の他面から第２絶縁層２００の一面に行くほど大きくなる。メッキビア１３０の横断面積及びペーストビア２３０の横断面積の増減は、金属パッド１１０を基準にして互いに対称をなすことができる。すなわち、複数の単位層のうちの１つの単位層において、メッキビア１３０の横断面積及びペーストビア２３０の横断面積は、金属パッド１１０から外側に行くほど大きくなることができる。これは、第１開口部１２０と第２開口部２２０の加工面が反対に位置した結果であり得る。 The cross-sectional area of the paste via 230 increases from the other surface of the metal pad 110 to one surface of the second insulating layer 200. The cross sectional area of the plated via 130 and the cross sectional area of the paste via 230 may be symmetrical with respect to the metal pad 110. That is, in one unit layer of the plurality of unit layers, the cross-sectional area of the plated via 130 and the cross-sectional area of the paste via 230 can be larger as going from the metal pad 110 to the outside. This may be the result of the processing surfaces of the first opening 120 and the second opening 220 being opposite to each other.
ペーストビア２３０は、第２絶縁層２００の一面から露出することができる。この場合、ペーストビア２３０は、第２絶縁層２００の一面よりも突出することができる。すなわち、第２絶縁層２００の一面を下面と称すると、第２絶縁層２００の他面が第１絶縁層１００の一面と接触し、ペーストビア２３０の下面は第２絶縁層２００の下面から露出され、第２絶縁層２００の下面よりも突出することができる。 The paste via 230 may be exposed from one side of the second insulating layer 200. In this case, the paste via 230 may protrude beyond one surface of the second insulating layer 200. That is, when one surface of the second insulating layer 200 is referred to as the lower surface, the other surface of the second insulating layer 200 is in contact with one surface of the first insulating layer 100, and the lower surface of the paste via 230 is exposed from the lower surface of the second insulating layer 200. And can protrude further than the lower surface of the second insulating layer 200.
一方、ペーストビア２３０の横断面積は、第２絶縁層２００の一面から外側に行くほど小さくなることができる。結局、ペーストビア２３０の横断面積は、金属パッド１１０の他面から第２絶縁層２００の一面までは大きくなり、その後には小さくなることができる。 On the other hand, the cross-sectional area of the paste via 230 can be smaller as it goes outward from one surface of the second insulating layer 200. As a result, the cross-sectional area of the paste via 230 may increase from the other surface of the metal pad 110 to one surface of the second insulating layer 200 and may be reduced thereafter.
図３は、複数の単位層でプリント回路基板を形成する場合、ある１つの単位層に形成されたメッキビア１３０と、隣接している他の１つの単位層に形成されたペーストビア２３０との結合関係を示す図である。 FIG. 3 shows a combination of a plated via 130 formed in one unit layer and a paste via 230 formed in another adjacent unit layer when the printed circuit board is formed of a plurality of unit layers. It is a figure which shows a relation.
複数の単位層でプリント回路基板を形成する場合、ある１つの単位層の第１絶縁層１００は、隣接する他の１つの単位層の第２絶縁層２００と接することになる。このとき、上記のある１つの単位層にあるメッキビア１３０は、上記隣接する他の１つの単位層にあるペーストビア２３０と接触することになる。 When forming a printed circuit board with a plurality of unit layers, the first insulating layer 100 of one unit layer will be in contact with the second insulating layer 200 of another adjacent unit layer. At this time, the plated via 130 in one of the unit layers mentioned above comes in contact with the paste via 230 in the other adjacent unit layer.
すなわち、第１絶縁層１００上に第２絶縁層２００が積層され、第１絶縁層１００を貫通するメッキビア１３０と第２絶縁層２００を貫通するペーストビア２３０とは互いに接触する。このとき、メッキビア１３０とペーストビア２３０との接触界面は、第１絶縁層１００内に位置する。図３に示すように、第１絶縁層１００と第２絶縁層２００との界面をＡとする場合、メッキビア１３０とペーストビア２３０との接触界面は、Ａに比べてＢの分だけ第１絶縁層１００側に位置する。ここで、Ｂの分だけの空間がリセス空間１４０となる。 That is, the second insulating layer 200 is stacked on the first insulating layer 100, and the plated via 130 penetrating the first insulating layer 100 and the paste via 230 penetrating the second insulating layer 200 are in contact with each other. At this time, the contact interface between the plated via 130 and the paste via 230 is located in the first insulating layer 100. As shown in FIG. 3, when the interface between the first insulating layer 100 and the second insulating layer 200 is A, the contact interface between the plated via 130 and the paste via 230 is the first insulation for B compared to A. Located on the layer 100 side. Here, a space corresponding to B is the recess space 140.
具体的に、メッキビア１３０の表面が界面Ａよりも陥没しており、第１絶縁層１００と第２絶縁層２００とが互いに積層されるとき、ペーストビア２３０がメッキビア１３０の陥没している領域に挿入されて、結果的にペーストビア２３０が界面ＡからＢの分だけ突出する。ここで、ペーストビア２３０の端部の側面は、第１絶縁層１００と接触する。 Specifically, when the surface of the plated via 130 is recessed below the interface A, and the first insulating layer 100 and the second insulating layer 200 are stacked on each other, the region where the paste via 230 is recessed of the plated via 130 is As a result, the paste via 230 protrudes from interface A by B as a result. Here, the side surface of the end portion of the paste via 230 is in contact with the first insulating layer 100.
このリセス空間１４０は、ペーストビア２３０を一部収容するので、ペーストビア２３０の不要なフロー（ｆｌｏｗ）を防止できる。また、リセス空間１４０により、メッキビア１３０とペーストビア２３０との整合に有利な効果があり、別途のビアパッドが不要となり、ビアパッドによる信号損失も低減することができる。 Since the recess space 140 partially accommodates the paste via 230, unnecessary flow of the paste via 230 can be prevented. In addition, the recess space 140 has an advantageous effect on the alignment between the plated via 130 and the paste via 230, eliminating the need for a separate via pad and reducing signal loss due to the via pad.
なお、１絶縁層１００の一面には、第１回路１１１及び金属パッド１１０が形成され、メッキビア１３０は金属パッド１１０の一面に形成され、第２絶縁層２００は第１絶縁層１００の他面に積層される。ここで、金属パッド１１０の側面には傾斜面が含まれ、金属パッド１１０の横断面積は、金属パッド１１０の一面から他面に行くほど大きくなることができる。第１回路１１１の側面にも同じ傾斜面が含まれることができる。第２回路１１２の横断面積も、一面から他面に行くほど大きくなることができる。 The first circuit 111 and the metal pad 110 are formed on one surface of the first insulating layer 100, the plated via 130 is formed on one surface of the metal pad 110, and the second insulating layer 200 is formed on the other surface of the first insulating layer 100. Be stacked. Here, the side surfaces of the metal pad 110 may include inclined surfaces, and the cross-sectional area of the metal pad 110 may increase from one surface to the other surface of the metal pad 110. The side surfaces of the first circuit 111 may include the same inclined surface. The cross-sectional area of the second circuit 112 can also increase from one side to the other side.
第１絶縁層１００の他面には、第２回路１１２が形成される。第２回路１１２の側面は、傾斜面を含まないか、垂直に近い傾斜面を含むことができる。第２回路１１２の下部にはシード層Ｓが備えられ、シード層Ｓは、メッキビア１３０の下部に備えられるシード層Ｓに接続することができる。 A second circuit 112 is formed on the other surface of the first insulating layer 100. The side surface of the second circuit 112 can include an inclined surface that does not include the inclined surface or is close to vertical. A seed layer S may be provided under the second circuit 112, and the seed layer S may be connected to the seed layer S provided under the plated via 130.
第１絶縁層１００の他面にはグラウンド層１１３を形成することができる。 The ground layer 113 may be formed on the other surface of the first insulating layer 100.
上記第１絶縁層１００及び上記第２絶縁層２００は、ＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ＰＰＥ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ Ｅｔｈｅｒ）、ＣＯＰ（Ｃｙｃｌｏ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、ＰＦＡ（Ｐｅｒｆｌｕｏｒｏａｌｋｏｘｙ）、ＰＩ（Ｐｏｌｙｉｍｉｄｅ）のうちの少なくとも１種で形成することができる。 The first insulating layer 100 and the second insulating layer 200 may be made of LCP (Liquid Crystal Polymer), PTFE (Polytetrafluoroethylene), PPE (Polyphenylene Ether), COP (Cyclo Olefin Polymer), PFA (Perfluoroalkoxy), PI (Polyimide). It can be formed of at least one of them.
一方、第１絶縁層１００を貫通する第１開口部１２０及び第２絶縁層２００を貫通する第２開口部２２０は、界面Ａから反対に行くほどその横断面積が小さくなることができる。この場合、メッキビア１３０の横断面積は、一面から他面に行くほど小さくなり、つまり、メッキビア１３０の横断面積は下面から界面Ａに行くほど大きくなる。また、ペーストビア２３０の横断面積は、上面から第１絶縁層１００と第２絶縁層２００との界面に行くほど大きくなり、第１絶縁層１００と第２絶縁層２００との界面から界面Ａに行くほど小さくなる。これは、ペーストビア２３０の一部が第１開口部１２０の内部に挿入されるからであり、これにより、第１開口部１２０内でのペーストビア２３０の側面の傾きは、メッキビア１３０の側面の傾きと同じである。 On the other hand, the cross sectional area of the first opening 120 penetrating the first insulating layer 100 and the second opening 220 penetrating the second insulating layer 200 can be reduced as going from the interface A to the opposite side. In this case, the cross sectional area of the plated via 130 decreases from one surface to the other surface, that is, the cross sectional area of the plated via 130 increases from the lower surface to the interface A. Also, the cross-sectional area of paste via 230 increases from the upper surface to the interface between first insulating layer 100 and second insulating layer 200, and from the interface between first insulating layer 100 and second insulating layer 200 to interface A. It becomes smaller as it goes. This is because a portion of the paste via 230 is inserted into the inside of the first opening 120, whereby the inclination of the side surface of the paste via 230 in the first opening 120 is equal to that of the side of the plating via 130. It is the same as the inclination.
図４は、本発明の実施例に係るプリント回路基板を示す図である。 FIG. 4 is a view showing a printed circuit board according to an embodiment of the present invention.
図４に示すプリント回路基板は、硬軟性基板であることができる。このプリント回路基板は、同軸ケーブルの代用として用いることができる。 The printed circuit board shown in FIG. 4 can be a rigid and flexible board. This printed circuit board can be used as a substitute for a coaxial cable.
硬軟性基板は、リジッド部とフレキシブル部とに区画され、リジッド部とフレキシブル部にかけて形成されるフレキシブル絶縁層３１０は、ＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ＰＩ（ｐｏｌｙｉｍｉｄｅ）等の屈曲可能な材料で形成され、リジッド部にはフレキシブル絶縁層の両面にリジッド絶縁層３２０が積層される。リジッド絶縁層３２０には、屈曲性の小さい樹脂を用いることができる。 The rigid-flexible substrate is divided into a rigid part and a flexible part, and the flexible insulating layer 310 formed between the rigid part and the flexible part can be made of LCP (Liquid Crystal Polymer), PTFE (Polytetrafluoroethylene), PI (polyimide), etc. The rigid insulating layer 320 is laminated on both sides of the flexible insulating layer in the rigid portion. For the rigid insulating layer 320, a resin with low flexibility can be used.
リジッド部は、図１から図３を参照して説明した構造を含むことができる。これに関する説明は上述した内容と同様であるので省略する。 The rigid part may include the structure described with reference to FIGS. 1 to 3. The description about this is the same as the contents described above, so it will be omitted.
図５から図１８は、本発明の実施例に係るプリント回路基板の製造方法を示す図である。 5 to 18 illustrate a method of manufacturing a printed circuit board according to an embodiment of the present invention.
図５に示すように、絶縁材に金属箔Ｍの積層された原資材を準備する。ここで、絶縁材は、上述した説明での第２絶縁層２００に対応し、金属箔Ｍは、第１回路１１１及び金属パッド１１０の母体となる。 As shown in FIG. 5, the raw material in which the metal foil M is laminated on the insulating material is prepared. Here, the insulating material corresponds to the second insulating layer 200 described above, and the metal foil M is a matrix of the first circuit 111 and the metal pad 110.
絶縁材は、誘電定数及び誘電正接の小さいＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ＰＴＦＥ（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）、ＰＰＥ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ Ｅｔｈｅｒ）、ＣＯＰ（Ｃｙｃｌｏ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、ＰＦＡ（Ｐｅｒｆｌｕｏｒｏａｌｋｏｘｙ）、ＰＩ（ｐｏｌｙｉｍｉｄｅ）等の材料で形成可能であり、好ましくは、誘電正接が（１０ＧＨｚにおいて）０．００２よりも小さいことが可能である。また、絶縁材は、２５〜１００μｍの厚さを有することができる。金属箔Ｍは、銅であってもよく、１０〜２０μｍの厚さを有することができる。しかし、これに制限されない。 The insulating material is formed of a material such as LCP (Liquid Crystal Polymer), PTFE (Polytetrafluoroethylene), PPE (Polyphenylene Ether), COP (Cyclo Olefin Polymer), PFA (Perfluoroalkoxy), or PI (polyimide), which has a small dielectric constant and dielectric loss tangent. It is possible, and preferably, that the dissipation factor can be less than 0.002 (at 10 GHz). Also, the insulating material can have a thickness of 25 to 100 μm. The metal foil M may be copper and may have a thickness of 10 to 20 μm. However, it is not limited to this.
図６では、感光性レジストＲ１を積層し、パターン化する。感光性レジストＲ１のパターン化は、露光現像を含むフォトリソグラフィ工程により形成可能である。感光性レジストＲ１は、エッチングレジストとなる。すなわち、パターン化された感光性レジストＲ１は、第１回路１１１及び金属パッド１１０が形成される領域に残留する。 In FIG. 6, photosensitive resist R1 is laminated and patterned. The patterning of the photosensitive resist R1 can be formed by a photolithography process including exposure development. The photosensitive resist R1 is an etching resist. That is, the patterned photosensitive resist R1 remains in the area where the first circuit 111 and the metal pad 110 are formed.
図７に示すように、パターン化された感光性レジストＲ１がエッチングレジストとなり、金属箔Ｍがエッチングされる。このようなテンティング法（ｔｅｎｔｉｎｇ）により第１回路１１１及び金属パッド１１０を形成することができるが、これに制限されない。テンティング法により第１回路１１１及び金属パッド１１０を形成すると、第１回路１１１及び金属パッド１１０の側面には傾斜面が形成され、第１回路１１１及び金属パッド１１０のそれぞれの横断面積は、絶縁材側に行くほど大きくなる。すなわち、第１回路１１１と金属パッド１１０の縦断面は、台形となる。ただし、図８の以後からは、第１回路１１１及び金属パッド１１０の側面の傾斜面を省略して示す。 As shown in FIG. 7, the patterned photosensitive resist R1 serves as an etching resist, and the metal foil M is etched. Although the first circuit 111 and the metal pad 110 may be formed by such tenting, the present invention is not limited thereto. When the first circuit 111 and the metal pad 110 are formed by the tenting method, inclined surfaces are formed on the side surfaces of the first circuit 111 and the metal pad 110, and the cross sectional areas of the first circuit 111 and the metal pad 110 are isolated. It becomes larger as it goes to the wood side. That is, the vertical cross section of the first circuit 111 and the metal pad 110 is trapezoidal. However, after FIG. 8, the inclined surfaces of the side surfaces of the first circuit 111 and the metal pad 110 are omitted.
図８では、絶縁材上に第１絶縁層１００を積層し、第１絶縁層１００の一面が絶縁材に接触する。第１絶縁層１００の積層は、Ｖ−ｐｒｅｓｓによるラミネートで実現できる。第１絶縁層１００は、２５〜１００μｍの厚さを有することができる。第１絶縁層１００は、絶縁材（第２絶縁層２００）と同種のまたは異種の材料で形成可能である。ただし、第１絶縁層１００の誘電正接も（１０ＧＨｚにおいて）０．００２よりも小さいことが可能である。 In FIG. 8, the first insulating layer 100 is stacked over the insulating material, and one surface of the first insulating layer 100 is in contact with the insulating material. The lamination of the first insulating layer 100 can be realized by lamination with V-press. The first insulating layer 100 may have a thickness of 25 to 100 μm. The first insulating layer 100 can be formed of the same or different material as the insulating material (the second insulating layer 200). However, the dielectric loss tangent of the first insulating layer 100 can also be smaller than 0.002 (at 10 GHz).
図８の工程により、第１絶縁層１００と第２絶縁層２００とが結合した単位層が形成され、第１絶縁層１００と第２絶縁層２００との間に、第１回路１１１及び金属パッド１１０が位置し、第１回路１１１及び金属パッド１１０が第１絶縁層１００に埋め込まれる。 A unit layer in which the first insulating layer 100 and the second insulating layer 200 are bonded is formed by the process of FIG. 8, and the first circuit 111 and the metal pad are formed between the first insulating layer 100 and the second insulating layer 200. The first circuit 111 and the metal pad 110 are embedded in the first insulating layer 100.
図９に示すように、第１絶縁層１００に第１開口部１２０を形成する。第１開口部１２０は、ＣＯ２レーザ、ＵＶレーザ等のレーザ加工により形成するか、サンドブラスト（Ｓａｎｄ Ｂｌａｓｔ）等の機械的加工により形成することができる。第１開口部１２０は、金属パッド１１０上に形成されて、金属パッド１１０の一面が第１開口部１２０から露出される。第１開口部１２０の横断面積は、金属パッド１１０側に行くほど小さくなってもよく、第１開口部１２０の金属パッド１１０の反対側の幅は、４０〜１００μｍであってもよい。 As shown in FIG. 9, the first opening 120 is formed in the first insulating layer 100. The first opening 120 can be formed by laser processing such as a CO 2 laser or a UV laser, or can be formed by mechanical processing such as sand blast. The first opening 120 is formed on the metal pad 110 such that one surface of the metal pad 110 is exposed from the first opening 120. The cross-sectional area of the first opening 120 may be smaller toward the metal pad 110, and the width of the first opening 120 opposite to the metal pad 110 may be 40 to 100 μm.
図１０に示すように、第１開口部１２０内にメッキビア１３０が形成される。メッキビア１３０は、無電解メッキによりシード層Ｓを形成した後に、電解メッキにより充填することができる。このとき、無電解メッキにより形成されるシード層Ｓは、第１開口部１２０の内側壁、底面だけではなく、第１絶縁層１００の他面上にも延長して形成されることができる。シード層Ｓは、２μｍ以下の厚さを有することができる。 As shown in FIG. 10, the plated via 130 is formed in the first opening 120. The plated via 130 can be filled by electrolytic plating after forming the seed layer S by electroless plating. At this time, the seed layer S formed by electroless plating may be extended not only on the inner side wall and the bottom surface of the first opening 120 but also on the other surface of the first insulating layer 100. The seed layer S can have a thickness of 2 μm or less.
図１１に示すように、シード層Ｓ上に感光性レジストＲ２が積層され、感光性レジストＲ２がパターニングされる。感光性レジストＲ２は、第２回路１１２の形成領域に対応して除去される。 As shown in FIG. 11, a photosensitive resist R2 is stacked on the seed layer S, and the photosensitive resist R2 is patterned. The photosensitive resist R2 is removed corresponding to the formation region of the second circuit 112.
図１２に示すように、第２回路１１２が形成されるが、電解メッキにより第２回路１１２を形成することができる。このように、第２回路１１２はセミアディティブ法により形成できるが、これに制限されない。 As shown in FIG. 12, the second circuit 112 is formed, but the second circuit 112 can be formed by electrolytic plating. Thus, the second circuit 112 may be formed by a semi-additive process, but is not limited thereto.
図１３に示すように、感光性レジストＲ２を剥離する。 As shown in FIG. 13, the photosensitive resist R2 is peeled off.
図１４では、不要なシード層Ｓを除去する。すなわち、第２回路１１２の下部に位置したシード層Ｓ以外の他の領域のシード層Ｓを除去する。ここで、シード層Ｓを除去するときに、シード層Ｓと同じ金属で形成されたメッキビア１３０の一面の一部が除去される。すなわち、メッキビア１３０にリセス空間１４０が形成される。これにより、メッキビア１３０の一面は、第１絶縁層１００の他面よりも下に陥没する。 In FIG. 14, the unnecessary seed layer S is removed. That is, the seed layer S in the region other than the seed layer S located below the second circuit 112 is removed. Here, when the seed layer S is removed, a part of one surface of the plated via 130 formed of the same metal as the seed layer S is removed. That is, the recess space 140 is formed in the plated via 130. As a result, one surface of the plated via 130 sinks below the other surface of the first insulating layer 100.
図１５に示すように、第２開口部２２０が形成されるが、第２絶縁層２００の一面に保護フィルム２１０を付着した後に第２開口部２２０を形成する。保護フィルム２１０は、ＰＥＴフィルムであってもよい。保護フィルム２１０は、第２開口部２２０を加工するときにバリ（ｂｕｒｒ）の発生を防止できる。第２開口部２２０は、ＣＯ２レーザ、ＵＶレーザ等のレーザ加工により形成するか、サンドブラスト（Ｓａｎｄ Ｂｌａｓｔ）等の機械的加工により形成することができる。第２開口部２２０の第２絶縁層２００の一面での幅は、４０〜１００μｍであってもよい。 As shown in FIG. 15, the second opening 220 is formed, but after the protective film 210 is attached to one surface of the second insulating layer 200, the second opening 220 is formed. The protective film 210 may be a PET film. The protective film 210 can prevent the occurrence of burrs when processing the second opening 220. The second opening 220 can be formed by laser processing such as a CO 2 laser or a UV laser, or can be formed by mechanical processing such as sand blast. The width of one surface of the second insulating layer 200 of the second opening 220 may be 40 to 100 μm.
図１６に示すように、第２開口部２２０内に金属ペーストが充填される。金属ペーストは、錫系列、銀系列、またはビスマス（Ｂｉ）がコーティングされた銅で形成された金属フィラー（ｆｉｌｌｅｒ）を含み、熱硬化性樹脂によりミキシングされたペーストであってもよい。金属ペーストは、真空印刷機、または大気印刷機によりスクィジング（ｓｑｕｅｅｚｉｎｇ）されることができる。 As shown in FIG. 16, metal paste is filled in the second opening 220. The metal paste may be a tin-based, silver-based or bismuth (Bi) -coated metal filler (filler) and may be a paste mixed with a thermosetting resin. The metal paste can be squeezed by a vacuum printer or an atmospheric printer.
図１７においては、保護フィルム２１０が除去され、ペーストビア２３０が完成される。保護フィルム２１０を除去するとき、金属ペーストの一部が除去されることがある。しかし、この場合であっても、金属ペーストは第２絶縁層２００の一面よりも突出する。この過程を経てプリント回路基板の単位層を形成することができる。 In FIG. 17, the protective film 210 is removed, and the paste via 230 is completed. When removing the protective film 210, part of the metal paste may be removed. However, even in this case, the metal paste protrudes more than one surface of the second insulating layer 200. Through this process, a unit layer of a printed circuit board can be formed.
図１８では、第２回路１１２の代わりにグラウンド層１１３が形成された単位層を製造する。 In FIG. 18, a unit layer in which the ground layer 113 is formed instead of the second circuit 112 is manufactured.
すなわち、同じく第２絶縁層２００及び第１絶縁層１００が積層された単位層を準備し、第１開口部１２０の加工、シード層Ｓを形成し、メッキビア１３０とともにグラウンド層１１３をメッキにより形成することができる。以後、保護フィルム２１０の付着、第２開口部２２０の加工、ペーストビア２３０の形成、保護フィルム２１０の除去の過程を経て、グラウンド層１１３が形成された単位層を製造することができる。 That is, similarly, a unit layer in which the second insulating layer 200 and the first insulating layer 100 are stacked is prepared, the first opening 120 is processed, the seed layer S is formed, and the ground layer 113 is formed by plating together with the plated via 130. be able to. Thereafter, through the processes of adhesion of the protective film 210, processing of the second opening 220, formation of the paste via 230, and removal of the protective film 210, a unit layer in which the ground layer 113 is formed can be manufactured.
図５から図７で説明した第２回路１１２の形成された単位層と、図１８で説明したグラウンド層１１３の形成された単位層とを互いに仮付けした後に高温で一括積層することにより、プリント回路基板を製造することができる（図２参照）。 The unit layer on which the second circuit 112 described in FIGS. 5 to 7 is formed and the unit layer on which the ground layer 113 described in FIG. A circuit board can be manufactured (see FIG. 2).
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。 While one embodiment of the present invention has been described above, those skilled in the art can add or change components without departing from the concept of the present invention described in the claims. The present invention can be variously modified and changed by deleting, adding or the like, and this can also be said to be included in the scope of the present invention.
１００ 第１絶縁層
１１０ 金属パッド
１１１ 第１回路
１１２ 第２回路
１１３ グラウンド層
１２０ 第１開口部
１３０ メッキビア
１４０ リセス空間
２００ 第２絶縁層
２１０ 保護フィルム
２２０ 第２開口部
２３０ ペーストビア
100 first insulating layer 110 metal pad 111 first circuit 112 second circuit 113 ground layer 120 first opening 130 plated via 140 recess space 200 second insulating layer 210 protective film 220 second opening 230 paste via
Claims (20)
前記金属パッドの一面に接続するように、前記第１絶縁層を貫通して形成されるメッキビアと、
前記第１絶縁層の一面に積層される第２絶縁層と、
前記金属パッドの他面に接続するように、前記第２絶縁層を貫通して形成されるペーストビアと、を含み、
前記メッキビアの前記第１絶縁層の他面側の表面は、前記第１絶縁層内に位置するプリント回路基板。 A first insulating layer having a metal pad formed on one side thereof;
A plated via formed through the first insulating layer to connect to one surface of the metal pad;
A second insulating layer stacked on one surface of the first insulating layer;
And paste vias formed through the second insulating layer to be connected to the other surface of the metal pad.
The surface of the other surface side of said 1st insulating layer of said plating via | veer is a printed circuit board located in said 1st insulating layer.
前記第１回路の側面は、傾斜して形成される請求項１から３のいずれか一項に記載のプリント回路基板。 Further comprising a first circuit formed on one side of the first insulating layer,
The printed circuit board according to any one of claims 1 to 3, wherein the side surface of the first circuit is formed to be inclined.
前記第１絶縁層を貫通して形成されるメッキビアと、
前記第１絶縁層上に積層される第２絶縁層と、
前記メッキビアに接触するように、前記第２絶縁層を貫通して形成されるペーストビアと、を含み、
前記メッキビアと前記ペーストビアとの接触界面は、前記第１絶縁層内に位置するプリント回路基板。 A first insulating layer,
Plated vias formed through the first insulating layer;
A second insulating layer stacked on the first insulating layer;
And paste vias formed through the second insulating layer to contact the plated vias.
The printed circuit board in which the contact interface between the plated via and the paste via is located in the first insulating layer.
前記メッキビアは、前記金属パッドの一面に形成され、
前記第２絶縁層は、前記第１絶縁層の他面に積層される請求項１１または１２に記載のプリント回路基板。 And a metal pad formed on one surface of the first insulating layer,
The plated via is formed on one surface of the metal pad,
The printed circuit board according to claim 11, wherein the second insulating layer is stacked on the other surface of the first insulating layer.
前記第１回路の側面は、傾斜して形成される請求項１３または１４に記載のプリント回路基板。 Further comprising a first circuit formed on one side of the first insulating layer,
The printed circuit board according to claim 13, wherein the side surface of the first circuit is formed to be inclined.
前記ペーストビアの横断面積は、上面から前記第１絶縁層と前記第２絶縁層との界面に行くほど大きくなり、前記第１絶縁層と前記第２絶縁層との界面から前記接触界面に行くほど小さくなる請求項１１から１８のいずれか一項に記載のプリント回路基板。 The cross-sectional area of the plated via increases from the bottom surface to the contact interface,
The cross-sectional area of the paste via increases from the top surface to the interface between the first insulating layer and the second insulating layer, and from the interface between the first insulating layer and the second insulating layer to the contact interface 19. The printed circuit board according to any one of claims 11 to 18, which becomes smaller.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170136892A KR102442387B1 (en) | 2017-10-20 | 2017-10-20 | Printed circuit board |
| KR10-2017-0136892 | 2017-10-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019080034A true JP2019080034A (en) | 2019-05-23 |
| JP7188836B2 JP7188836B2 (en) | 2022-12-13 |
Family
ID=66285813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018092561A Active JP7188836B2 (en) | 2017-10-20 | 2018-05-11 | printed circuit board |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7188836B2 (en) |
| KR (1) | KR102442387B1 (en) |
| TW (1) | TWI806865B (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11469195B2 (en) * | 2020-09-24 | 2022-10-11 | Nanya Technology Corporation | Semiconductor device with tilted insulating layers and method for fabricating the same |
| US11785707B2 (en) | 2021-01-21 | 2023-10-10 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof and electronic device |
| US11737209B2 (en) | 2021-01-21 | 2023-08-22 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof and electronic device |
| TW202335542A (en) * | 2022-01-12 | 2023-09-01 | 南韓商韓國電路股份有限公司 | Printed circuit board and method of manufacturing the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252465A (en) * | 2001-02-26 | 2002-09-06 | Kyocera Corp | Multilayer wiring board and its manufacturing method |
| JP2002335079A (en) * | 2000-05-31 | 2002-11-22 | Sumitomo Bakelite Co Ltd | Multilayer board, wiring board for manufacturing the same, and their manufacturing method |
| JP2007142399A (en) * | 2005-11-16 | 2007-06-07 | Samsung Electro-Mechanics Co Ltd | Printed circuit board using paste bump and method of manufacturing same |
| JP2007250581A (en) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | Multilayer wiring board and production method therefor |
| JP2007299943A (en) * | 2006-04-28 | 2007-11-15 | Fujikura Ltd | Multilayer printed circuit board, and manufacturing method thereof |
| JP2010157718A (en) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | Printed wiring board and method for manufacturing printed wiring board |
| US20120003844A1 (en) * | 2010-06-03 | 2012-01-05 | Rajesh Kumar | Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies |
| JP2017107934A (en) * | 2015-12-08 | 2017-06-15 | 富士通株式会社 | Circuit board, electronic apparatus, and method of manufacturing circuit board |
| JP2017174997A (en) * | 2016-03-24 | 2017-09-28 | 株式会社村田製作所 | Multilayer substrate and method of manufacturing multilayer substrate |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3942535B2 (en) * | 2002-12-03 | 2007-07-11 | クローバー電子工業株式会社 | Manufacturing method of multilayer wiring board |
| SG162619A1 (en) | 2003-04-15 | 2010-07-29 | Denki Kagaku Kogyo Kk | Metal base circuit board and its production process |
| KR101022965B1 (en) * | 2008-10-27 | 2011-03-16 | 삼성전기주식회사 | A multilayer printed circuit board and a fabricating method the same |
| JP2015159167A (en) * | 2014-02-24 | 2015-09-03 | イビデン株式会社 | Printed-wiring board and method for manufacturing printed-wiring board |
| JP6669513B2 (en) * | 2016-02-03 | 2020-03-18 | 富士ゼロックス株式会社 | Circuit board and method of manufacturing circuit board |
-
2017
- 2017-10-20 KR KR1020170136892A patent/KR102442387B1/en active IP Right Grant
-
2018
- 2018-05-09 TW TW107115787A patent/TWI806865B/en active
- 2018-05-11 JP JP2018092561A patent/JP7188836B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335079A (en) * | 2000-05-31 | 2002-11-22 | Sumitomo Bakelite Co Ltd | Multilayer board, wiring board for manufacturing the same, and their manufacturing method |
| JP2002252465A (en) * | 2001-02-26 | 2002-09-06 | Kyocera Corp | Multilayer wiring board and its manufacturing method |
| JP2007142399A (en) * | 2005-11-16 | 2007-06-07 | Samsung Electro-Mechanics Co Ltd | Printed circuit board using paste bump and method of manufacturing same |
| JP2007250581A (en) * | 2006-03-13 | 2007-09-27 | Fujitsu Ltd | Multilayer wiring board and production method therefor |
| JP2007299943A (en) * | 2006-04-28 | 2007-11-15 | Fujikura Ltd | Multilayer printed circuit board, and manufacturing method thereof |
| JP2010157718A (en) * | 2008-12-29 | 2010-07-15 | Ibiden Co Ltd | Printed wiring board and method for manufacturing printed wiring board |
| US20120003844A1 (en) * | 2010-06-03 | 2012-01-05 | Rajesh Kumar | Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies |
| JP2017107934A (en) * | 2015-12-08 | 2017-06-15 | 富士通株式会社 | Circuit board, electronic apparatus, and method of manufacturing circuit board |
| JP2017174997A (en) * | 2016-03-24 | 2017-09-28 | 株式会社村田製作所 | Multilayer substrate and method of manufacturing multilayer substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7188836B2 (en) | 2022-12-13 |
| TWI806865B (en) | 2023-07-01 |
| KR20190044446A (en) | 2019-04-30 |
| KR102442387B1 (en) | 2022-09-14 |
| TW201918134A (en) | 2019-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7188836B2 (en) | printed circuit board | |
| US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
| KR100499008B1 (en) | Two-sided PCB without via hole and the manufacturing method thereof | |
| JP7238241B2 (en) | printed circuit board | |
| KR101109323B1 (en) | A method of manufacturing a printed circuit board | |
| JP7358715B2 (en) | printed circuit board | |
| JP7234049B2 (en) | printed wiring board | |
| JP2020021928A (en) | Printed circuit board | |
| JP2019080037A (en) | Printed circuit board | |
| JP7214951B2 (en) | printed circuit board | |
| US20080073109A1 (en) | Printed Circuit Board | |
| KR102436225B1 (en) | Printed circuit board | |
| JP7392966B2 (en) | printed circuit board | |
| KR20200008389A (en) | Printed circuit board | |
| JP2005079318A (en) | Module with built-in connector, circuit board employing the same and composite module | |
| KR102194703B1 (en) | Printed circuit board | |
| US20230171884A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP4522282B2 (en) | Manufacturing method of multilayer flexible circuit wiring board | |
| KR20200137305A (en) | Printed circuit board | |
| CN113993293A (en) | Preparation method of fine circuit board | |
| JP2023078818A (en) | wiring board | |
| JP2003249760A (en) | Printed wiring board and electronic apparatus employing it | |
| JP2022083748A (en) | Wiring board | |
| JP2006165231A (en) | Multilayer flexible printed circuit board and its manufacturing method | |
| JP2003273271A (en) | Wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7188836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |