JP2022083748A - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP2022083748A JP2022083748A JP2020195260A JP2020195260A JP2022083748A JP 2022083748 A JP2022083748 A JP 2022083748A JP 2020195260 A JP2020195260 A JP 2020195260A JP 2020195260 A JP2020195260 A JP 2020195260A JP 2022083748 A JP2022083748 A JP 2022083748A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- resin
- wiring board
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は配線基板に関する。 The present invention relates to a wiring board.
特許文献1には、コア層の両側に多層構造のビルドアップ層を有するプリント基板が開示されている。コア層は、カーボンファイバ材に例えばエポキシ樹脂などの樹脂組成物を含浸させたカーボンファイバ強化樹脂により形成される絶縁層を有している。また、ビルドアップ層は、例えばエポキシ樹脂等から構成される絶縁層を有している。 Patent Document 1 discloses a printed circuit board having a multi-layered build-up layer on both sides of the core layer. The core layer has an insulating layer formed of a carbon fiber reinforced resin obtained by impregnating a carbon fiber material with a resin composition such as an epoxy resin. Further, the build-up layer has an insulating layer made of, for example, an epoxy resin.
特許文献1のプリント基板では、比較的誘電率及び誘電正接の大きい熱硬化性樹脂であるエポキシ樹脂が使用される。高周波信号の伝送において絶縁層での伝送損失(誘電損失)が比較的大きいと考えられる。 In the printed circuit board of Patent Document 1, an epoxy resin, which is a thermosetting resin having a relatively large dielectric constant and dielectric loss tangent, is used. It is considered that the transmission loss (dielectric loss) in the insulating layer is relatively large in the transmission of high frequency signals.
本発明の配線基板は、第1面及び前記第1面と反対側の第2面を有し、交互に積層される第1絶縁層及び第1導体層を備える内層部と、前記第1面及び前記第2面上に形成され、交互に積層される第2絶縁層及び第2導体層を備える外層部と、を備えている。前記第1絶縁層は、熱可塑性樹脂が含浸された芯材を用いて形成され、前記第2絶縁層は、フィルム状の熱硬化性樹脂を用いて形成されている。 The wiring board of the present invention has a first surface and a second surface opposite to the first surface, and has an inner layer portion including a first insulating layer and a first conductor layer that are alternately laminated, and the first surface. And an outer layer portion including a second insulating layer and a second conductor layer formed on the second surface and alternately laminated. The first insulating layer is formed by using a core material impregnated with a thermoplastic resin, and the second insulating layer is formed by using a film-shaped thermosetting resin.
本発明の実施形態によれば、高周波信号の伝送における誘電損失が抑制される、良好な高周波特性を有する配線基板が提供され得る。 According to an embodiment of the present invention, it is possible to provide a wiring board having good high frequency characteristics in which dielectric loss in transmission of a high frequency signal is suppressed.
本発明の一実施形態の配線基板が図面を参照しながら説明される。実施形態の配線基板は内層部、及び、内層部の厚さ方向の両面に形成される外層部によって構成される。図1に示されている例の配線基板100は、内層部としてコア層10を有しており、外層部としてビルドアップ層20を有している。コア層10は、その厚さ方向における一方に第1面10Fを有し、第1面10Fと反対側の他方に第2面10Sを有している。ビルドアップ層20は、コア層10の第1面10F側、及び、第2面10S側に形成されている。
A wiring board according to an embodiment of the present invention will be described with reference to the drawings. The wiring board of the embodiment is composed of an inner layer portion and an outer layer portion formed on both sides of the inner layer portion in the thickness direction. The
コア層10は複数の絶縁層(第1絶縁層)11及び導体層(第1導体層)12が交互に積層されることで形成されている。ビルドアップ層20は、交互に積層される絶縁層(第2絶縁層)21及び導体層(第2導体層)22によって構成されている。図示の例では、コア層10は5層の第1絶縁層11及び6層の第1導体層12によって構成されている。ビルドアップ層20は、第1面10F側及び第2面10S側において互いに同数の、第2絶縁層21及び導体層22を含んでおり、3層の第2絶縁層21及び3層の第2導体層22によって構成されている。
The
コア層10両面のビルドアップ層20が同様の層構造(同じ層数の第2絶縁層21及び第2導体層22)を有する構成によって、配線基板100の厚さ方向の中心から両側における熱膨張量が略同じとなり、配線基板100に温度変化が生じた際に発生し得る反りが抑制されることがある。しかしながら、実施形態の配線基板において、内層部(コア層)10に含まれる第1絶縁層11及び第1導体層12の層数、及び、外層部(ビルドアップ層)20に含まれる第2絶縁層21及び第2導体層22の層数は上述のものに限定されない。コア層10及びビルドアップ層20は、任意の数の絶縁層11、21及び導体層12、22を含み得る。ビルドアップ層20は、コア層10の第1面10F側と第2面10S側とで異なる層数の絶縁層21及び導体層22を有してもよい。
Due to the configuration in which the build-up
なお、配線基板100の説明では、コア層10の厚さ方向における中心から遠い側は「上側」、「外側」、又は単に「上」、「外」とも称され、コア層10の厚さ方向における中心に近い側は「下側」、「内側」、又は単に「下」、「内」とも称される。従って、ビルドアップ層20の説明においては、形成される面(第1面10F、又は、第2面10S)から遠い側が「上側」、「外側」、又は単に「上」、「外」と称される。
In the description of the
配線基板100を構成する各導体層(第1導体層12、第2導体層22)は適切な導電性を有する任意の材料(例えば銅、又はニッケル等)で形成され、それぞれ、所望の導体パターンに形成されている。詳しくは後述するように、第2導体層22は第1導体層12よりも小さい厚さを有するように形成されており、ビルドアップ層20を構成する第2導体層22は、コア層10を構成する第1導体層12よりも微細な配線パターンを有している。
Each conductor layer (
導体層12、22は、例えば金属箔層(好ましくは銅箔)、金属膜層(好ましくは無電解銅めっき膜)、電解めっき膜層(好ましくは電解銅めっき膜)によって、又はこれらの組み合わせによって構成され得る。図示の例では、コア層10を構成する第1導体層12は、金属箔層12a、金属膜層(無電解めっき膜)12b、及び電解めっき膜層12cの3層を有している。コア層10の第1面10F及び第2面10Sを構成する第1導体層12は、金属箔層12a、金属膜層12b、及び電解めっき膜層12cに加えて、その上側にさらに金属膜層12d及び電解めっき膜層12eを備える、5層構造を有している。外層部(ビルドアップ層)20を構成する第2導体層22は、金属膜層22b及び電解めっき膜層22cを含む2層構造を有している。
The
コア層10は、その厚さ方向の全体を貫通して第1面10Fを構成する第1導体層12と、反対側の第2面10Sを構成する第1導体層12とを接続する接続用導体13を含んでいる。図示の例では、接続用導体13は、第1面10F側から第2面10Sに向けてコア層10を貫通するスルーホール13hの内壁を被覆する、金属膜層12b及び電解めっき膜層12cによって構成される導体膜、及び、導体膜の内側を埋める充填物13fを含んでいる。
The
接続用導体13を構成する金属膜層12b及び電解めっき膜層12cは、第1面10F及び第2面10Sを構成する第1導体層12と一体的に形成されている。充填物13fは、例えば電気絶縁性の樹脂材料を用いて形成され得る。充填物13fは、導電性粒子を含む導電性ペースト又は導電性インクの固化物であってもよい。
The
接続用導体13はコア層10の厚さ方向において略同じ断面形状及び寸法を有している。接続用導体13は、第1面10Fを構成する第1導体層12と第2面10Sを構成する第1導体層12の他にも、コア層10内の任意の第1導体層12と接続され得る。図示の例では、接続用導体13は、コア層10が有する6層の第1導体層12と接続している。接続用導体13の充填物13fの端面には、金属膜層12d及び電解めっき膜層12eが充填物13fを覆うように形成されている。
The
ビルドアップ層20に含まれる第2絶縁層21は、第2絶縁層21を貫通してその両面に形成されている導体層同士を接続するビア導体23を含んでいる。ビア導体23は、貫通孔23hの内壁を被覆する金属膜層22b、及び、金属膜層22bを給電層として形成される電解めっき膜層22cを含む、所謂フィルドビアであり、ビア導体23を含む第2絶縁層21上に形成される第2導体層22と一体的に形成されている。
The second
配線基板100は、ビルドアップ層20上に形成されている被覆層24を有している。被覆層24はソルダーレジスト層であり得る。被覆層24は、例えばエポキシ樹脂又はポリイミド樹脂などを用いて形成される。被覆層24は開口24aを有しており、開口24aからは配線基板100の最表面(最も外側)の第2導体層22に含まれる接続パッド22pが露出する。配線基板100の表面上には、例えば、半導体素子などの電子部品、又は、外部の電気回路基板(図示せず)などが、接続パッド22pを介して実装され得る。電子部品等の接続用端子に接続パッド22pが、例えば、はんだ等の導電性の接続部材を介して電気的に接続され得る。
The
配線基板100の内層部(コア層)10を構成する第1絶縁層11、及び、外層部(ビルドアップ層)20を構成する第2絶縁層21は、電気絶縁性の樹脂材料を用いて形成される樹脂絶縁層である。第1絶縁層11を構成する樹脂材料としては、比較的、誘電率及び誘電正接の低い熱可塑性樹脂が用いられる。一方、第2絶縁層21を構成する樹脂材料としては、比較的、高い耐熱性を有する熱硬化性樹脂が用いられる。このような構成を有することで、詳しくは後述するように、配線基板100は、良好な高周波特性(高周波信号の伝送特性)を有し得ると同時に、剥離などの不良の発生が抑制される良好な信頼性を有し得る。
The first insulating
配線基板を構成する絶縁層が、比較的高い値の誘電率、誘電正接を有する場合、配線基板内の導体層で伝送される高周波信号の誘電損失(伝送損失)が比較的大きい。誘電損失は、信号の周波数が高ければ大きくなる傾向にあり、特に、マイクロ波、ミリ波領域の高周波信号が伝送される場合には、誘電損失が顕著になり得る。このような問題に対して、本実施形態の配線基板においては、コア層10を構成するコア絶縁層11に、誘電率及び誘電正接が比較的低い熱可塑性樹脂が用いられる。従って、コア層10での誘電損失が比較的小さく抑えられる、高周波特性の良好な配線基板100が提供され得る。
When the insulating layer constituting the wiring board has a relatively high value of dielectric constant and dielectric loss tangent, the dielectric loss (transmission loss) of the high frequency signal transmitted by the conductor layer in the wiring board is relatively large. The dielectric loss tends to increase as the frequency of the signal is high, and the dielectric loss can be remarkable particularly when a high frequency signal in the microwave or millimeter wave region is transmitted. To solve such a problem, in the wiring board of the present embodiment, a thermoplastic resin having a relatively low dielectric constant and dielectric loss tangent is used for the core insulating
熱可塑性樹脂は、ガラス転移点付近まで加熱させると塑性を示す樹脂である。従って、配線基板が、その最も外側の絶縁層を熱可塑性樹脂で構成している場合には、配線基板の表面への電子部品の搭載時などに、導体層と絶縁層との剥離などの不良が生じる虞がある。具体的には、配線基板の最表面に形成されている接続パッドを介して電子部品を搭載する際に、はんだなどの接続部材の搭載時に加えられる熱により絶縁層の硬度が低下し、電子部品を載置する際の応力によって、絶縁層と接続パッド等との間での剥離が生じ得る。このような問題に対して、本実施形態では比較的耐熱性の高い熱硬化性樹脂によって外層部20の絶縁層21を構成している。従って、電子部品の搭載時などに第2絶縁層21の変形は起こりにくく、よって、第2絶縁層21と第2導体層22(接続パッド22p)との剥離の発生が抑制され得る。
The thermoplastic resin is a resin that exhibits plasticity when heated to the vicinity of the glass transition point. Therefore, when the outermost insulating layer of the wiring board is made of a thermoplastic resin, there is a defect such as peeling between the conductor layer and the insulating layer when electronic components are mounted on the surface of the wiring board. May occur. Specifically, when an electronic component is mounted via a connection pad formed on the outermost surface of a wiring board, the hardness of the insulating layer is reduced by the heat applied when the connection member such as solder is mounted, and the electronic component is mounted. The stress at the time of placing the solder may cause peeling between the insulating layer and the connection pad or the like. To solve such a problem, in the present embodiment, the insulating
コア層10を構成する第1絶縁層11に用いられる熱可塑性樹脂としては、ポリエーテルエーテルケトン樹脂(PEEK)、ポリエーテルイミド樹脂(PEI)、ポリエチレン樹脂(PE)、フッ化エチレン樹脂(PTFE)、液晶ポリマー(LCP)、等が例示される。
Examples of the thermoplastic resin used for the first insulating
第2絶縁層21に用いられる熱硬化性樹脂としては、熱硬化性ポリイミド樹脂、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BTレジン)、等が例示される。これらの中でも比較的誘電率及び誘電正接が小さい値を有するビスマレイミドトリアジン樹脂が好ましく使用され得る。コア層10に加えてビルドアップ層20においても高周波信号の誘電損失が抑制され、良好な高周波特性を有する配線基板100が提供され得る。また、第2絶縁層21に用いられる熱硬化性樹脂は、ビルドアップ層20の製造時におけるコア層10の変形を抑制する観点から、第1絶縁層11を構成する熱可塑性樹脂のガラス転移温度よりも低い温度で硬化され得る樹脂が使用されることが好ましい。
Examples of the thermosetting resin used for the second insulating
なお、第1絶縁層11は熱可塑性樹脂のみで構成される必要はなく、熱可塑性樹脂と熱硬化性樹脂の複合材料が用いられてもよい。例えば、ポリフェニレンオキサイド樹脂又はポリブタジエン系樹脂等の熱可塑性樹脂と、エポキシ樹脂又はシアネート樹脂などの熱硬化性樹脂を使用して相互侵入高分子網目構造樹脂(IPN)とした複合材料も使用され得る。
The first insulating
本実施形態におけるコア層10を構成する第1絶縁層11は、繊維状の補強材(芯材)CRを含んでいる。第1絶縁層11が芯材CRを含んでいることで、第1絶縁層11の剛性は向上する。従って、コア層10上へのビルドアップ層20の形成時や、接続パッド22p上への電子部品等の搭載時などにおける、第1絶縁層11の変形に起因する不良(例えば、第1導体層12と第1絶縁層11との剥離など)の発生が抑制され得る。
The first insulating
コア層10の第1絶縁層11に含まれる芯材CRとしては、コア層10における良好な高周波特性(低い誘電損失)を維持する観点から、比較的小さい値の誘電率及び誘電正接を有する材料が使用されることが好ましい。芯材CRには、例えば、石英ガラス繊維、NEガラス繊維、Dガラス繊維、又はポリパラフェニレンフタルアミド繊維、ポリパラフェニレンベンゾビスオキサドール繊維(PBO)等のアラミド繊維が好ましく使用され得る。
The core material CR contained in the first insulating
一方、配線基板100の外層部(ビルドアップ層)20を構成する第2絶縁層21は、芯材を含まない、フィルム状の熱硬化性樹脂を用いて形成される。第2絶縁層21は芯材を含まない構成を有することで、比較的薄く形成され得る。従って、ビルドアップ層20を構成する第2絶縁層21に含まれるビア導体23は比較的狭ピッチに形成されることが可能であり、第2絶縁層21上に形成される第2導体層22は比較的微細な配線パターンを有するように形成され得る。
On the other hand, the second insulating
第1絶縁層11、第2絶縁層21は、フィラーを含み得る。第1絶縁層11、第2絶縁層21が電気絶縁性のフィラーを含むことで、その熱膨張率が低減され、さらに効果的に不良の発生が抑制される場合がある。配線基板100の形成過程などにおける加熱による、基板を形成する各要素の熱膨張率の差に起因する不良(剥離、クラック、等の発生)が抑制され得る。第1絶縁層11、第2絶縁層21に含まれるフィラーとしては、配線基板100の高周波特性を向上させる観点から、比較的小さい値の誘電率及び誘電正接を有するフィラーが採用されることが好ましい。例えば、酸化ケイ素、又は窒化ホウ素などを含むフィラーが好ましく使用され得る。
The first insulating
実施形態の配線基板100においては、第1絶縁層11は芯材CRに熱可塑性樹脂を含浸させたシート(プリプレグ)を使用して形成される。そして、第2絶縁層21は芯材を有さない熱硬化性樹脂のフィルムを使用して形成される。従って、外層部20においては、第1絶縁層11よりも薄い第2絶縁層21を形成することが可能であり、よって、複数のビア導体23を比較的狭いピッチで形成することが可能である。また、金属膜層22b及び電解めっき膜層22cの2層構造を有する第2導体層22は、金属箔層12a、金属膜層12b、及び電解めっき膜層12cの3層構造を有する第1導体層12よりも小さい厚さを有するように形成され得る。第2導体層22は、第1導体層12の0.5倍以下の厚さを有し得る。よって、第2導体層22が有する配線パターンは比較的微細に形成され、第1導体層12が有する配線パターンよりも微細な配線パターンを有し得る。
In the
具体的には、第2導体層22は、L/Sが15μm/15μm以下の微細な配線層を有し得る。一方、コア層10を構成する第1導体層12は、L/Sが50μm/50μm以上の配線層とされる。すなわち、外層部20の第2導体層22は、内層部10の第1導体層12よりも微細な配線パターンを有し得る。より狭いピッチの接続端子を有する電子部品を、接続パッド22pを介して搭載することが可能となり、配線基板100に搭載され得る電子部品の選択範囲が拡大され得る。図示の例では、コア層10両面の2つのビルドアップ層20において、第2導体層22が微細な配線パターンを有している。しかしながら、2つのビルドアップ層20の少なくとも一方が、微細な配線パターンの第2導体層22を有していればよい。
Specifically, the
図1に示される例では、コア層10の第1面10F及び第2面10Sを構成する第1導体層12を接続する接続用導体13は、コア層10の厚さ方向において略同形で略同寸法の断面形状を有するスルーホール13h内に形成される。スルーホール13h内に充填され接続用導体13を構成する充填物13fが絶縁性の樹脂で構成される場合には、高周波特性を向上させる観点から、充填物13fとして第1絶縁層11と同様の熱可塑性樹脂が用いられることが好ましい。
In the example shown in FIG. 1, the connecting
接続用導体13はスルーホール導体の形態に限定されない。図2に配線基板100aとして示される例では、コア層10の第1面10F及び第2面10Sを構成する第1導体層12は、ビア導体13vが直列に積層されるスタックビアの形態を有する接続用導体で接続されている。このような構成を有することで、ビア導体13vと第1絶縁層11とのアンカー効果により第1導体層12と第1絶縁層11との密着性が向上することがある。なお、図2に示される配線基板100aにおいては、接続用導体の構成が異なる以外は、配線基板100と同様の構成を有しており、それら同様の構成についての具体的な説明は省略される。
The connecting
つぎに、図1に示される配線基板100を例に、本実施形態の配線基板の製造方法が、図3A~図3Hを参照して以下に説明される。先ず、内層部が形成される。第1絶縁層11の両面に第1導体層12が形成された、樹脂基板10aが2つ用意される。図3Aには、2つの樹脂基板10aのうちの1つが示されている。
Next, the method for manufacturing the wiring board of the present embodiment will be described below with reference to FIGS. 3A to 3H, using the
樹脂基板10aは、芯材(補強材)CRに熱可塑性樹脂を含浸させた樹脂絶縁層を含む第1絶縁層11の両面に金属箔層12aが積層された、両面金属張積層板(例えば両面銅張積層板)を出発材として形成される。先ず、両面金属張積層板の金属箔層12aの表面に無電解めっき又はスパッタリングなどによって金属膜層12bが形成される。そして、金属膜層12b上に電解めっきにより、電解めっき膜層12cを形成した後、適切なマスクを用いるエッチングなどを含むサブトラクティブ法を用いて、所望の導体パターンを有する第1導体層12が形成される。第1導体層12は、金属箔を用いるセミアディティブ法(MSAP)を用いて形成されてもよい。
The
次いで、図3Bに示されるように、2つの樹脂基板10aと3つのプリプレグ10pが交互に重なるように配置される。1つのプリプレグ10pが2つの樹脂基板10aで挟まれ、さらに、2つの樹脂基板10aそれぞれの外側にプリプレグ10pが配置される。最も外側に配置されるプリプレグ10pの外側には、金属箔層12aが配置される。重ね合わせられた3つのプリプレグ10p、及び2つの樹脂基板10aが、一括プレスされることによって、多層状に一体化される。プリプレグ10pは、樹脂基板10aを構成する第1絶縁層11を構成する樹脂絶縁層と同様に、熱可塑性樹脂を含浸させた芯材CRを含んでおり、一体化されてコア層10の第1絶縁層11を構成する。
Next, as shown in FIG. 3B, the two
次いで、図3Cに示されるように、金属箔12a及び5層の第1絶縁層11を貫通する貫通孔(スルーホール)13hが所定の位置に、例えばドリルなどの切削装置によって穿孔されることによって形成される。スルーホール13hは、レーザー光の照射によって形成されてもよい。
Next, as shown in FIG. 3C, a through hole (through hole) 13h penetrating the
次いで、図3Dに示されるように、スルーホール13hの形成後、スルーホール13hの内壁面上並びに、最外の金属箔12a上に金属膜層12bが形成される。金属膜層12bは、例えば、無電解めっき又はスパッタリングなどによって形成される。続いて、金属膜層12bを給電層として用いる電解めっきによって、金属膜層12b上に電解めっき膜層12cが形成される。スルーホール13hの内壁面上には、金属膜層12bと電解めっき膜層12cとを含み、接続用導体13の導電性を担う2層構造の導体膜が形成される。
Next, as shown in FIG. 3D, after the through
次いで、図3Eに示されるように、スルーホール13hの空洞部(金属膜層12bと電解めっき膜層12cとを含む2層構造の導体膜で画定される領域)が充填物13fで充填される。例えば、PEEK、PTFEなどの絶縁性の熱可塑性樹脂が、スルーホール13hの開口の一方側から、又は両側から注入される。必要に応じて、スルーホール13hの一方側から注入される樹脂などの充填物が、他方側から吸引されてもよい。絶縁性の樹脂の代わりに、例えば銀粒子などの導電性粒子を含む導電性ペーストでスルーホール13hが充填されてもよい。
Next, as shown in FIG. 3E, the hollow portion of the through
さらに、電解めっき膜層12c及び充填物13fの上に金属膜層12d及び電解めっき膜層12eが順に形成される。金属膜層12d及び電解めっき膜層12eは、例えば、金属膜層12b及び電解めっき膜層12cと同様の方法で形成される。その結果、コア層10の第1面10F、及び、第2面10Sを構成する、金属箔層12a、金属膜層12b、電解めっき膜層12c、金属膜層12d、及び電解めっき膜層12eの5層構造を有する第1導体層12が形成される。
Further, the
第1面10F、及び、第2面10Sを構成する第1導体層12は、図3Eに示されるように、例えば、適切な位置に開口を備えるエッチングマスクを用いたエッチングによって、所望の導体パターンにパターニングされる。第1導体層12は、このようにサブトラクティブ法を用いて形成され得る。図3Eに示されるコア層10の形成が完了する。
The
次いでコア層10の第1面10F及び第2面10S側に絶縁層及び導体層が交互に積層され、コア層10の外側の外層部を構成するビルドアップ層20が形成される。図3Fに示されるように、第1面10F上及び第2面10S上に補強材を含まない熱硬化性樹脂を含む樹脂フィルムが配置され、熱圧着されることで第2絶縁層21が形成される。
Next, the insulating layer and the conductor layer are alternately laminated on the
第2絶縁層21におけるビア導体23の形成箇所に、例えば炭酸ガスレーザー光の照射によって貫通孔23hが形成される。貫通孔23hの内壁上及び第2絶縁層21の表面上に、無電解めっき又はスパッタリングなどによって銅などの導体からなる金属膜層22bが形成される。この金属膜層22bを給電層として用いると共に、適切な開口を有するめっきレジストを用いる電解めっきによって、それぞれ所望の導体パターンを有し、金属膜層22b及び電解めっき膜層22cの2層構造を有する、第2導体層22及びビア導体23が形成される。すなわち、第2導体層22及びビア導体23は、金属箔を用いないセミアディティブ法(SAP法)によって形成される。
A through
さらに、図3Gに示されるように、第1面10F及び第2面10S側において、最もコア層10に近く形成される第2絶縁層21及び第2導体層22の形成と同様の方法で、第2絶縁層21及び第2導体層22の積層が繰り返され、ビルドアップ層20が形成される。第2導体層22は、L/Sが15μm/15μm以下となるように形成され得る。
Further, as shown in FIG. 3G, in the same manner as the formation of the second insulating
図3Hに示されるように、ビルドアップ層20上に被覆層24が形成される。被覆層24は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切な開口パターンを有するマスクを用いた露光及び現像とによって、接続パッド22pを露出する開口24aを有するように形成される。以上の工程を経ることによって、図1の例の配線基板100が完成する。開口24aから露出する接続パッド22pには、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されてもよい。
As shown in FIG. 3H, the covering
なお、図2に示される配線基板100aが形成される場合には、コア層10の形成において、樹脂基板10a及びプリプレグ10pの一括積層に替えて、各第1絶縁層11及び第1導体層12を逐次積層するビルドアップ工法が使用され得る。具体的には、接続用導体を構成するビア導体13vが両面に形成された第1導体層12を接続している樹脂基板を中心として、その両面に、ビア導体13vを含む第1絶縁層11及び第1導体層12の積層が繰り返されることによって、コア層10が形成され得る。
When the
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状を備えるものに限定されない。例えば、接続用導体13を充填する充填物13fが導電性のものである場合、コア層10の表面の第1導体層12は、金属膜層12d及び電解めっき膜層12eを含んでいなくてもよい。第1絶縁層11、第2絶縁層21を構成する絶縁性の樹脂には、発泡処理が施された多孔質体が用いられてもよい。コア層10を構成する複数の第1導体層12は、それぞれコア層10内で異なる厚さを有してよく、また、ビルドアップ層20を構成する複数の第2導体層22の厚さは、それぞれビルドアップ層20内で異なっていてもよい。
The wiring board of the embodiment is not limited to the structure exemplified in each drawing and the structure and shape exemplified in the present specification. For example, when the
100、100a 配線基板
10 コア層(内層部)
11 第1絶縁層
12 第1導体層
12a 金属箔層
12b、12d、22b 金属膜層
12c、12e、22c 電解めっき膜層
13 接続用導体
13v、23 ビア導体
20 ビルドアップ層(外層部)
21 第2絶縁層
22 第2導体層
24 被覆層
CR 芯材
100,
11
21
Claims (10)
前記第1面及び前記第2面上に形成され、交互に積層される第2絶縁層及び第2導体層を備える外層部と、
を備える配線基板であって、
前記第1絶縁層は、熱可塑性樹脂が含浸された芯材を用いて形成され、
前記第2絶縁層は、フィルム状の熱硬化性樹脂を用いて形成されている。 An inner layer portion having a first surface and a second surface opposite to the first surface and having a first insulating layer and a first conductor layer alternately laminated.
An outer layer portion having a second insulating layer and a second conductor layer formed on the first surface and the second surface and alternately laminated.
It is a wiring board equipped with
The first insulating layer is formed by using a core material impregnated with a thermoplastic resin.
The second insulating layer is formed by using a film-like thermosetting resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020195260A JP2022083748A (en) | 2020-11-25 | 2020-11-25 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020195260A JP2022083748A (en) | 2020-11-25 | 2020-11-25 | Wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022083748A true JP2022083748A (en) | 2022-06-06 |
Family
ID=81855444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020195260A Pending JP2022083748A (en) | 2020-11-25 | 2020-11-25 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022083748A (en) |
-
2020
- 2020-11-25 JP JP2020195260A patent/JP2022083748A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7102085B2 (en) | Wiring substrate | |
JP3927955B2 (en) | Multilayer printed circuit board with improved interlayer electrical connection and method for manufacturing the same | |
JPH11126978A (en) | Multilayered wiring board | |
US8522429B2 (en) | Method of manufacturing wiring board | |
US8076589B2 (en) | Multilayer wiring board and its manufacturing method | |
US10945334B2 (en) | Wiring substrate | |
JP6444651B2 (en) | Multilayer printed wiring board | |
US10667391B2 (en) | Printed wiring board | |
US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
JP4363947B2 (en) | Multilayer wiring circuit board and method for manufacturing the same | |
JP2022083748A (en) | Wiring board | |
US11277910B2 (en) | Wiring substrate | |
JP4824972B2 (en) | Circuit wiring board and manufacturing method thereof | |
JP3955799B2 (en) | Wiring board manufacturing method | |
JP3238901B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
TWI759122B (en) | Printed circuit board and manufacturing method thereof | |
US20220248530A1 (en) | Wiring substrate | |
US11564313B2 (en) | Wiring body and method for manufacturing same | |
US20230171884A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JPH11289165A (en) | Multilayer wiring board and method for manufacturing the same | |
JP2023111607A (en) | wiring board | |
JP3786894B2 (en) | Wiring board and manufacturing method thereof | |
JP2023078818A (en) | wiring board | |
CN116939950A (en) | Circuit board with solder mask layer on internal copper bonding pad | |
JP3765743B2 (en) | Wiring board manufacturing method |