JP2019071416A - 高い反射減衰量を備えるｔｏパッケージ - Google Patents

高い反射減衰量を備えるｔｏパッケージ Download PDF

Info

Publication number
JP2019071416A
JP2019071416A JP2018190243A JP2018190243A JP2019071416A JP 2019071416 A JP2019071416 A JP 2019071416A JP 2018190243 A JP2018190243 A JP 2018190243A JP 2018190243 A JP2018190243 A JP 2018190243A JP 2019071416 A JP2019071416 A JP 2019071416A
Authority
JP
Japan
Prior art keywords
package
recess
pedestal
feedthrough
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018190243A
Other languages
English (en)
Inventor
アオウドムスク アーティト
Aowudomsuk Artit
アオウドムスク アーティト
ドレーゲミュラー カーステン
Droegemueller Karsten
ドレーゲミュラー カーステン
ユングヴィアト ルドルフ
Jungwirth Rudolf
ユングヴィアト ルドルフ
ヤンヤン ファン ミシェル
Yanyan Fang Michelle
ヤンヤン ファン ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Publication of JP2019071416A publication Critical patent/JP2019071416A/ja
Priority to JP2021137936A priority Critical patent/JP2021193740A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】良好なインピーダンス特性を備えたＴＯパッケージを提供する。【解決手段】ＴＯパッケージ１は、オプトエレクトロニクス素子用の台座２を備える。台座は、電気的なフィードスルーを含む。フィードスルーは、封止用コンパウンド５内に埋設されている接続ピン３ａ、３ｂとして形成されている。台座は凹部１０を含む。凹部内で、接続ピンの少なくとも１つが、フィードスルーの１つにおいて、台座の下面１１から引き出されている。【選択図】図２

Description

発明の分野
本発明は、オプトエレクトロニクス素子用のＴＯパッケージに関する。特に、本発明は、データ伝送のための受信側レーザーダイオードまたは送信側レーザーダイオード用のＴＯパッケージに関する。さらに本発明は、ＴＯパッケージを製造する方法に関する。
発明の背景
オプトエレクトロニクス素子用のＴＯ（Ｔｒａｎｓｉｓｔｏｒ−Ｏｕｔｌｉｎｅ）パッケージが公知である。この種のパッケージは、送信側または受信側のレーザーダイオードに対して、特にデータ信号の伝送の領域において使用される。
特に、公知のパッケージは、金属の台座から成り、この金属の台座は、接続ピンを含んでいるガラスフィードスルーを有しており、これによってデータ信号が伝送される。プリント回路基板の接続点からオプトエレクトロニクス素子まで達する信号経路のインピーダンスは、ここで、オプトエレクトロニクス素子のインピーダンスおよび／またはオプトエレクトロニクス素子を駆動制御する、動作させるまたはオプトエレクトロニクス素子に給電する電子回路にマッチングされるべきである。１つの信号線路を有するオプトエレクトロニクス素子であるか、または２つの信号線路を有するオプトエレクトロニクス素子であるかに応じて、ここでは実際には、２５、５０または１００Ωのインピーダンスが一般に使用されている。
ガラスフィードスルー内の信号線路の区間を、高周波領域において、キャパシタンスとしてみなすことができ、この場合には、信号線路の接続ピンをオプトエレクトロニクス素子と接続するボンディングワイヤをインダクタンスとしてみなすことができる。
信号経路のインピーダンスマッチングのために、公開文献、独国特許出願公開第１０２０１３１１４５４７号明細書（DE102013114547A1）（Ｓｃｈｏｔｔ ＡＧ）は、プリント回路基板の接続点を、ＴＯパッケージの台座の下面から間隔を空けて配置することを提示する。
接続ピンが、空気またはフィードスルーの封止用コンパウンドよりも低い誘電率εｒを有する封止用コンパウンドによって包囲されているこのような間隔を空けることによって、接続側で、付加的なインダクタンスが形成され、これを介して、信号経路のインピーダンスをマッチングさせることができる。
少なくとも、多くの適用ケースにおいて、プリント回路基板とＴＯパッケージの下面との間に所望の間隔を正確に保持することが困難であることが判明している。
発明の課題
これに対して、本発明の課題は、良好なインピーダンス特性を備えたＴＯパッケージを提供することであり、ここでは上述した、従来技術の欠点が、少なくとも低減されている。
特に、インピーダンス特性がさらに改善され、プリント回路基板上へのＴＯパッケージの実装がより容易にされるべきである。
発明の要約
本発明の課題は既に、請求項１記載のＴＯパッケージならびにこのＴＯパッケージを製造するための方法によって解決される。
本発明の有利な実施形態および発展形態は、従属請求項の構成要件、明細書ならびに図面から読み取れる。
本発明は、オプトエレクトロニクス素子用の台座を備えるＴＯパッケージに関する。この台座は、特に金属から形成されており、オプトエレクトロニクス素子用の実装領域を提供している。
好ましくは、台座上には、ウィンドウを備えたキャップ、特にレンズとして形成されているウィンドウを備えたキャップが載置されている。このウィンドウを通じて、データ伝送のために利用される電磁ビームが、パッケージ内部に入る、かつ／またはパッケージから出ることができる。
台座は、少なくとも１つの電気的なフィードスルーを有しており、この電気的なフィードスルーは、封止用コンパウンド内に埋設されている少なくとも１つの接続ピンとして形成されている。好ましくは、台座は、複数のフィードスルーを有しており、ここで少なくとも１つのフィードスルーは、信号伝送経路として用いられる。
好ましくは、無機封止用コンパウンド、特にガラスが使用される。
封止用コンパウンドの誘電率εr（＝ε／ε0）は、好ましくは４．５よりも低く、特に有利には４．０よりも低い。
封止用コンパウンドは、接続ピンと台座の機械的な接続にも、パッケージの密閉シーリングにも、台座に対する接続ピンの電気的な絶縁にも用いられる。
本発明では、台座は、凹部を有しており、ここで接続ピンは、この凹部の領域において、ＴＯパッケージから引き出されている。
凹部とは、台座の全体的な面積にわたって延在しておらず、その内部では、好ましくはプレート状の台座の厚さが低減されている、制限された領域のことである。
凹部は、好ましくは、台座の下面に配置されている。
別の実施形態では、台座の上面に、すなわちパッケージの内面側に、凹部が設けられていてもよい。上面にも下面にも、反対側に位置している凹部が設けられていてもよい。
接続ピンの少なくとも１つは、フィードスルーの１つにおいて、台座の下面から、凹部内で、引き出されている。封止用コンパウンドとその中に埋設されている、接続ピンの区間とから成るフィードスルーは、好ましくは、凹部の底面において終了する。
すなわち、凹部に基づいて、フィードスルーの出口箇所は、台座の、接している下面から、間隔を空けて配置されている。
プリント回路基板は、ここで直接的に、台座の下面に接して実装および接続され得る。下面に配置されている凹部に基づいて、フィードスルーから間隔を空けて配置されている接続点が得られ、これは、フィードスルーの下方での付加的なインダクタンス、ひいては改善されたインピーダンス特性を生じさせる。
凹部は、このために中空空間を形成する、またはフィードスルーの封止用コンパウンドの誘電率よりも低い誘電率εrを有する材料、特にプラスチック材料によって充填されていてもよく、特に、封止用コンパウンドの誘電率よりも少なくとも１．０低い誘電率εrを有する材料によって充填されていてもよい。
好ましくは、パッケージの台座は、単層であり、特にワンピースに形成されている。特に、台座内に凹部がエンボス加工されている。このようにして凹部は、特に容易に提供される。
別の実施形態では、台座は、複数の層から形成されており、この場合には、下方のパッケージ層がスルーホールを有している。上方のパッケージ層の下面は、この実施形態では、凹部の底面を形成している。
本発明の発展形態では、２つの、特に厳密に２つのコンタクトピンが、厳密に１つの凹部において、下面から引き出されている。本発明のこの実施形態は、特に、対称的な、場合によっては対称的な差動信号伝送（差動信号）のためのオプトエレクトロニクス素子用のＴＯパッケージのために、使用可能である。
しかし、ＴＯパッケージが３つ以上のフィードスルーを１つの信号線路に対して有していること、および／または各信号線路に対する少なくとも２つの接続ピンが、各唯一の凹部、特に円柱状の凹部内に設けられていることも可能である、ということを理解されたい。
好ましくは、ＴＯパッケージは、さらに、更なる接続ピンを含んでおり、これらの更なる接続ピンは、信号線路の接続に用いられない。これらの接続ピン用のフィードスルーは、好ましくは、凹部内に配置されていない。むしろ、オプトエレクトロニクス素子の電流供給および／または制御に用いられる接続ピンは、台座の下面まで達する封止用コンパウンド内に配置されている。
個々の接続ピンのフィードスルーにとって好ましくは、凹部は、平面視において実質的に円形であり、特に凹部は、円柱状に形成されている。特に、円形から僅かに相違している形状の場合、最大直径と最小直径の比は、最大で１．２である。
２つの接続ピンを備えるフィードスルーにとって好ましくは、凹部は、実質的に長孔の形状で形成されている。しかしこのフィードスルーは、楕円形に形成されていてもよい。
基礎の少なくとも１つの面から始まる少なくとも１つの凹部の深さ、もしくは凹部が２つの場合には２つの凹部の総体的な深さは、好ましくは、基礎の厚さの１〜８０％であり、有利には４〜６５％であり、特に有利には１５〜３０％である。凹部は、上述のように、１つの面からまたは２つの面から始まっていてよい。ここで両面に凹部がある場合には、個々の深さは異なっていてよい。
有利な実施形態では、インピーダンス特性の調整のために、凹部は、特に台座の高さの２０〜５０％、好ましくは３５〜４５％を、台座の、少なくとも、凹部に接している領域において占めている。すなわち凹部は、凹部の領域における台座の厚さの２０〜５０％の深さである。
好ましくは、凹部内に配置された、フィードスルーの下方終端部からプリント回路基板への接続点まで達する導体路区間は、電気的なフィードスルー内に配置されている、台座の下面から上面まで達しており、したがって封止用コンパウンドによって包囲されている導体路区間と比べて１．２〜４倍、好ましくは１．６〜２．７倍高いインピーダンスを有している。
本発明では、インピーダンスとは、線路の特性インピーダンスのことである。
電流と電圧の比は、波が伝播している場合には、出力の特性インピーダンスである。特性インピーダンスは、線路にとって特徴的である。特性インピーダンスは、横断面寸法と材料定数とから得られる。したがって、特性インピーダンスは、線路定数である。特性インピーダンスは、（線路が変化しない限りは）場所に関連しておらず、周波数が高い場合には、特にここで重要な周波数が５ＧＨｚを超えている場合には、周波数に関連していない。
本発明によって、２０ＧＨｚの場合には、１２ｄＢを超える、好ましくは１５ｄＢを超える反射減衰量が得ることができた。
特に１０〜２０ＧＨｚの範囲の反射減衰量が平坦部を形成するＴＯパッケージを提供することにとりわけ成功した。この平坦部内で、反射減衰量は、１０〜３５ｄＢであり、好ましくは１５〜２０ｄＢである。パッケージの幾何学的形状および／または材料を設計することによって、少なくとも高い周波数へのインターバルのシフトおよび／または拡張が実現可能である。
好ましくは、１０〜２０ＧＨｚの範囲において、パッケージの信号経路の反射減衰量は、±２．５ｄＢの間の範囲、すなわち５ｄＢのウィンドウ内にある。
挿入減衰（挿入損失）量は、好ましくは、１０〜２０ＧＨｚの範囲において、０．５ｄＢよりも低い。
ＴＯパッケージにオプトエレクトロニクス素子が実装されており、ＴＯパッケージが導体路、特に柔軟な導体路に接続されている場合、信号経路のインピーダンスは、特に１０〜１５０Ωであり、好ましくは４０〜６０Ωである、または２０〜３０Ωである、または９０〜１１０Ωである。
ＴＯパッケージが、電子回路を備えたプリント回路基板に接続されている場合、プリント回路基板上のこの電子回路は、好ましくは信号経路のインピーダンス±５Ωを有している。
すなわち、電子回路のインピーダンスは、信号経路のインピーダンスに少なくともほぼ相当する。電子回路のインピーダンスとオプトエレクトロニクス素子のインピーダンスは、信号伝送経路のインピーダンスに関して、ひいては特に凹部の設計に関して、ＴＯパッケージの設計を特定する。
信号経路はここで、導体路での接続点からオプトエレクトロニクス素子の接続点まで達する。したがって、信号経路は、凹部の領域内のインダクタンスと、フィードスルーの領域の容量と、ボンディングワイヤによって形成されたインダクタンスとから成る。
凹部は、好ましくは、接続ピンと封止用コンパウンドから形成されている電気的なフィードスルーの直径もしくは幅の１．０〜４．０倍、好ましくは１．０〜３．０倍、特に有利には１．２〜２．５倍の大きさの幅または直径を有する。
好ましくは、凹部は、電気的なフィードスルー内に配置されている、接続ピンの区間の直径の１．５〜５．０倍、好ましくは２．０〜３．０倍の大きさの幅または直径を有している。凹部の深さは、好ましくは０．１〜１．５ｍｍ、特に有利には０．４〜０．８ｍｍである。平らではない底面を有している凹部の場合、深さとは最大深さである。しかし好ましくは、凹部の底面は平らである。
本発明のＴＯパッケージは、好ましくは打ち抜かれた台座を有しており、ここで凹部はエンボス加工され、特に打ち抜き時に、エンボス加工される。
このようにＴＯパッケージの台座は、容易に製造可能である。使用目的に応じて、異なる深さの凹部を備えた台座を容易に製造することができる。幾何学的形状、特に凹部の深さを介して、信号経路のインピーダンスを各適用ケースに容易に合わせることができる。
以下に、本発明の構成要件を、図１〜図９を参照して、実施例に基づいて説明する。
既にオプトエレクトロニクス素子が実装されている、本発明のＴＯパッケージのある実施例の台座の上面の平面図である。 図１に示されているＴＯパッケージの下面の斜視図である。 ２つの別個の接続ピンが、それぞれ１つのフィードスルー内に配置されている、ＴＯパッケージの択一的な実施形態の下面の斜視図である。 フィードスルーならびに凹部の寸法を詳細に説明するための、少なくとも１つの接続ピンを備えたフィードスルーならびに凹部の詳細図である。 本発明のＴＯパッケージの概略的な側面図である。 図５に示されたＴＯパッケージをプリント回路基板に接続する方法を示す図である。 本発明のＴＯパッケージの、周波数に関連する反射減衰量のグラフである。 本発明のＴＯパッケージの、挿入減衰量のグラフである。 上面にも凹部が設けられているＴＯパッケージの別の実施形態の概略的な断面図である。
図面の詳細な説明
図１は、本発明のＴＯパッケージ１の台座２の上面の平面図を示している。完全なＴＯパッケージ１は、この台座２の上に載置されている、ウィンドウを備えたキャップを含んでいてよい（図示されていない）。
台座２は、この実施例では、円柱状に形成されており、特に打ち抜かれた金属部分から成っていてよい。
特に台座２は、鋼から成っていてよい。さらに、台座は、コーティング、特に、金を含有したコーティングを有していてよい。
台座２により、オプトエレクトロニクス素子６用の実装領域が形成されている。
オプトエレクトロニクス素子６は、この実施例では、増幅器８上に実装されているフォトダイオード７を含んでいる。
この実施例では、ＴＯパッケージ１は、入力信号および出力信号用の信号伝送接続ピンとして形成されている接続ピン３ａおよび３ｂを含んでいる。
接続ピン３ａおよび３ｂは、封止用コンパウンド５内に、特にガラスから成る封止用コンパウンド５内に埋設されており、これによって、電気的なフィードスルーが形成される。
ボンディングワイヤ９ａ、９ｂを介して、ＴＯパッケージ内の接続ピン３ａおよび３ｂは、オプトエレクトロニクス素子６と接続されている。
この種のＴＯパッケージ１は、通常、更なる接続ピン４を含んでいる、ということを理解されたい。これらは同様に、封止用コンパウンド、特にガラスから成る封止用コンパウンド内に埋設されていてよい。
しかし、接続ピン３ａおよび３ｂとは異なり、これらの接続ピン４は、入力信号または出力信号の伝達のために用いられるのではなく、電流供給のために用いられる、またはオプトエレクトロニクス素子６用の制御線路として用いられる。したがって、接続ピン４を通って案内される信号経路のインピーダンス特性には、通常、それほど高い要求は課せられない。
図２は、図１に示されたＴＯパッケージ１を、下面１１からの斜視図で示している。封止用コンパウンド５ならびに接続ピン３ａ、３ｂを含んでいる、接続ピン３ａ、３ｂを備えるフィードスルーが、凹部１０内に配置されていることが見て取れる。この実施例では、２つの接続ピン３ａ、３ｂが、唯一のフィードスルー内に配置されている。
凹部１０は、長孔状に形成されており、これによって、接続ピン３ａ、３ｂが、下面１１の高さではなく、ここから間隔を空けて、詳細には、ほぼ凹部１０の底面の高さで、台座２から突出するようになる。
信号線路として用いられるのではない更なる接続ピン（図１における４）は、この図では、分かり易くするために、記入されていない。
台座２は、好ましくはワンピースに形成されており、特に、凹部１０はエンボス加工されている。
図３は、ＴＯパッケージ１の図１／図２に対する択一的な実施形態を示している。この実施形態では、各個々の接続ピン３ａ、３ｂは、個々のフィードスルー内に配置されている。ここでこのフィードスルーは、それぞれ、個々の接続ピン３ａ、３ｂと、接続ピン３、３ｂが埋設されている封止用コンパウンド５とから成る。
この実施例では、２つの別個の凹部１０が設けられており、したがって、各接続ピン３ａ、３ｂのフィードスルーは、固有の凹部１０内に配置されている。
したがって各凹部１０は、この実施例では、円柱状に形成されている。
台座２は、ここに示されている実施例では、二層で形成されている。しかし、２つの別個のフィードスルーを備える、図３に示されている実施形態も、一層で設計されていてよい、ということに留意されたい。
その他の点でも、図３に示されている実施例は、図１／図２において先に示された実施例に相応していてよい。
図４を参照して、凹部およびフィードスルーの有利な寸法が、実施例に基づいて、より詳細に説明される。しかしこれは、本発明の全ての実施形態に対して有効であり、先行する図面に示された実施形態に対してのみ、有効なのではない。
ここに示されているように、２つの接続ピン３ａ、３ｂが１つのフィードスルー１４内に配置されている場合には、凹部１０は、１〜５ｍｍ、好ましくは１．２〜２．７５ｍｍの長さｌｃを有している。さらに凹部は、好ましくは、０．３〜３ｍｍ、特に有利には０．７〜１．８ｍｍの幅ｄｃを有している。
個々の接続ピンを備えたフィードスルーに対する円柱状の凹部１０（ここには図示されていない）の場合には、その直径ｄｃは、０．３〜３ｍｍ、好ましくは０．７〜１．８ｍｍである。
凹部１０は、好ましくは、０．１〜１．５ｍｍ、特に有利には０．４〜０．８ｍｍの深さを有している。
封止用コンパウンド５は、０．７〜１．４ｍｍの幅、もしくは個々の接続ピンに対する円柱状の設計の場合には直径ｄｇ、および／または１．４５〜２．３５ｍｍの長さｌｇを有している。
相互に間隔の空いた２つの接続ピン３ａ、３ｂを備えるフィードスルー１４の場合には、間隔ｐは、０．５〜０．９５ｍｍである。
フィードスルー１４における個々の接続ピン３ａ、３ｂの直径は、好ましくは０．２〜０．５ｍｍである。
接続ピン３ａ、３ｂは、厚みを持たせたヘッドを有していてよく、またはパッケージ内側へ曲げられて形成されていてよく、これは特に、ボンディングワイヤ（図１の９ａ，９ｂ）の長さを低減するために用いられ得る。
好ましくは、凹部は、フィードスルー１４の１．２〜１．５倍、好ましくは１．５〜２倍の幅もしくは１．２〜５倍、好ましくは１．５〜２倍の直径を有している。
図５は、図１／図２に示されたＴＯパッケージ１を概略的な断面図で示している。
封止用コンパウンド５および封止用コンパウンド５内に配置されている、接続ピン３ａの区間によって形成されているフィードスルー１４が、台座２を通って延在していることが見て取れる。
この実施例では、接続ピン３ａは（好ましくは接続ピン３ｂも）厚みを持たせたヘッド１２を有している。これによって、ボンディングワイヤ９ａの長さを低減することができる。このボンディングワイヤ９ａによって、接続ピン３ａは、オプトエレクトロニクス素子６と接続されている。
フィードスルーの下に、凹部１０が配置されている。この凹部によって、封止用コンパウンド５ひいてはフィードスルーが、台座２の下面１１の上方で、特に、ほぼ凹部１０の底面の高さで終了する。
図６は、ここでプリント回路基板１３、特にフレキシブルプリント回路基板１３が、ＴＯパッケージ１にどのように接続されているのかを示している。プリント回路基板１３は、台座２の下面（図５における１１）上に被着されており、すなわち、少なくとも自身の上面で、台座２の下面の高さレベルに位置している。
凹部１０に基づいて、プリント回路基板１３のコンタクト領域１５および接続ピン３ａは、フィードスルー１４から間隔を空けて配置されている。
コンタクト領域１５とフィードスルー１４との間の間隔は、ここで実質的に凹部１０の深さｔに相当する。
凹部１０が、中空空間として形成されていることによって、または封止用コンパウンド５よりも低い誘電率を有する材料によって充填されていることによって、インダクタンスが生じる。
プリント回路基板１３の接続およびフィードスルー１４からのコンタクト領域１５の所定の間隔の保持を容易に行うことが可能である。
接続のために、プリント回路基板１３のコンタクト路に孔が開けられてよい。このような場合には、プリント回路基板１３が台座２の下面に載置されるまで、接続ピン３ａ、３ｂが各孔を通して案内され、コンタクト領域１５を容易にはんだ付けすることができる。
更なる接続ピン４が同じ様に接触接続されてよく、ここでこれらの接続ピン４のフィードスルーの下方に凹部は設けられておらず、したがってプリント回路基板１３が直接的に、これらの接続ピン４のうちの１つの接続ピンの各フィードスルーに接する。
さらに、フィードスルー１４の出口領域１６において、溶解時に、封止用コンパウンド５が接続ピン３ａで引き上げられ得ることが見て取れる。接続ピン３ａはこの場合には、凹部１０の底面の上方でも、封止用コンパウンド５の区間によって包囲されている。これは場合によっては、相応に深い凹部１０によって補償される。
図７に示されているグラフは、ＴＯパッケージの本発明の実施例の反射減衰量（ｒｅｔｕｒｎ ｌｏｓｓ）（実線）を、凹部の無いＴＯパッケージの反射減衰量（破線）と比べてｄＢで示している。
ｘ軸上には周波数がＧＨｚで示されており、ｙ軸上には反射減衰量がｄＢで示されている。
反射減衰量は、反射された信号と入力信号との間の対数的な比である。反射減衰量が大きくなるほど、コンポーネントのインピーダンスマッチングがより良好になる。たとえば、反射減衰量が−３ｄＢの場合には、信号の５０％だけが伝送され、反射減衰量が−１０ｄＢの場合には依然として９０％が伝送される。
１０〜２０ＧＨｚの周波数範囲において、平坦部が形成され、反射減衰量は既に、１０ＧＨｚにおいて、約５ｄＢ高いことが見て取れる。
凹部の無いＴＯパッケージの場合、適用ケースに対して好適に設定された１０〜２０ＧＨｚの範囲においても、反射減衰量は連続的に上昇する。
２０ＧＨｚでは、ＴＯパッケージの本発明の設計によって、５ｄＢ以上高い反射減衰量が得ることができた。
特に、１０〜２０ＧＨｚの全体的な範囲において、反射減衰量が、−１５ｄＢ〜−２０ｄＢにあるＴＯパッケージが得ることができた。
２０ＧＨｚを上回ると、本発明のＴＯパッケージでも、反射減衰量が連続的に低下し、むしろ３０ＧＨｚを超えると、凹部の無いＴＯパッケージの場合よりも、反射減衰量が低くなってしまう。したがって本発明のＴＯパッケージは、１０ＧＨｚを超えるが２０ＧＨｚを下回る適用ケースに対して特に適している。
図８は、同じ図で、本発明のＴＯパッケージの挿入減衰量（ｉｎｓｅｒｔｉｏｎ ｌｏｓｓ）（実線）を、凹部の無いＴＯパッケージの挿入減衰量（破線）と比べて示している。
本発明のＴＯパッケージが、改善された挿入減衰量も有していることが見て取れる。たとえば挿入減衰量は、１０〜２０ＧＨｚの全体的な周波数範囲において、低くなっている。
各適用ケースに対して使用される周波数範囲において、できるだけ高い反射減衰量と、できるだけ低い挿入減衰量が得られるべきである、ということを理解されたい。
本発明によって、幅広い周波数範囲において近似的に一定の反射減衰量を得ることができるのは特に有利である。
図９は、ＴＯパッケージ１の別の実施形態の概略的な断面図を示しており、ここでは台座２は、上面にも下面にもそれぞれ凹部１０ａ、１０ｂを有している。
接続ピン３ａは、凹部１０ａ、１０ｂ内で、フィードスルー１４において、台座２を通って案内されている。
その他の点では、ＴＯパッケージは、上述したＴＯパッケージに相応していてよい。
別の、図示されていない実施形態では、上面にのみ、凹部が設けられていてもよい。
１ ＴＯパッケージ、 ２ 台座、 ３ａ，３ｂ 接続ピン、 ４ 接続ピン、 ５ 封止用コンパウンド、 ６ オプトエレクトロニクス素子、 ７ フォトダイオード、 ８ 増幅器、 ９ａ，９ｂ ボンディングワイヤ、 １０，１０ａ，１０ｂ 凹部、 １１ 下面、 １２ ヘッド、 １３ プリント回路基板、 １４ フィードスルー、 １５ コンタクト領域、 １６ 出口領域

Claims (15)

  1. オプトエレクトロニクス素子用の台座を備え、
    前記台座は、封止用コンパウンド、特にガラスから成る封止用コンパウンド内に埋設された接続ピンとして形成された少なくとも１つの電気的なフィードスルーを有しており、
    前記台座は、好ましくは下面に凹部を有し、前記凹部内で前記接続ピンの少なくとも１つは、前記フィードスルーの１つにおいて、前記台座の前記下面から引き出されている、
    ことを特徴とするＴＯパッケージ。
  2. ２つの、特に厳密に２つのコンタクトピンが、厳密に１つの凹部において、前記下面から引き出されている、請求項１記載のＴＯパッケージ。
  3. 前記凹部は、中空空間を形成する、または前記封止用コンパウンドの誘電率よりも低い誘電率を有する材料によって充填されている、請求項１または２記載のＴＯパッケージ。
  4. 前記凹部は、横断面において、実質的に円形または長孔の形状で形成されている、請求項１から３までのいずれか１項記載のＴＯパッケージ。
  5. 前記凹部は、１〜５ｍｍ、好ましくは１．２〜２．７５ｍｍの長さｌｃを有しており、かつ０．３〜３ｍｍ、好ましくは０．７〜１．８ｍｍの幅ｄｃを有しており、または０．３〜３ｍｍ、好ましくは０．７〜１．８ｍｍの直径を有しており、かつ／または０．１〜１．５ｍｍ、好ましくは０．４〜０．８ｍｍの深さを有しており、かつ／または
    前記フィードスルーは、０．７〜１．４ｍｍの幅または直径ｄｇおよび／または１．４５〜２．３５ｍｍの長さｌｇを有しており、かつ／または
    １つのフィードスルー内に配置されている２つの接続ピンは、０．５〜０．９５ｍｍの間隔ｐを有しており、かつ／または
    前記フィードスルーにおける少なくとも１つの接続ピンの直径は、０．２〜０．５ｍｍであり、かつ／または
    前記凹部は、前記フィードスルーの１．２〜５倍、好ましくは１．５〜２倍の幅／直径を有している、請求項１から４までのいずれか１項記載のＴＯパッケージ。
  6. 前記凹部は、前記台座の高さの２０〜５０％、好ましくは３５〜４５％を、少なくとも、前記凹部に接している領域において占めている、請求項１から５までのいずれか１項記載のＴＯパッケージ。
  7. 前記凹部内に配置された導体路区間は、前記電気的なフィードスルー内に配置されている導体路区間と比べて１．２〜４倍、好ましくは１．６〜２．７倍高いインピーダンスを有している、請求項１から６までのいずれか１項記載のＴＯパッケージ。
  8. ＴＯパッケージにオプトエレクトロニクス素子が実装されており、かつＴＯパッケージは、導体路に接続されており、前記導体路の接続点と前記オプトエレクトロニクス素子の接続点との間に延在している信号経路のインピーダンスは、１０〜１５０Ωであり、好ましくは４０〜６０Ωである、または２０〜３０Ωである、または９０〜１１０Ωである、請求項１から７までのいずれか１項記載のＴＯパッケージ。
  9. 前記接続ピンは、プリント回路基板、特にフレキシブルプリント回路基板に接続されており、
    プリント回路基板の少なくとも１つの接続点と接続ピンは、ほぼ前記台座の前記下面の高さに位置している、請求項１から８までのいずれか１項記載のＴＯパッケージ。
  10. 前記凹部は、前記電気的なフィードスルーの直径の１．０〜４．０倍、好ましくは１．０〜３．０倍、特に有利には１．２〜２．５倍の大きさの幅または直径を有している、請求項１から９までのいずれか１項記載のＴＯパッケージ。
  11. 前記凹部は、前記電気的なフィードスルー内に配置されている、前記接続ピンの区間の直径の１．５〜５．０倍、好ましくは２．０〜３．０倍の大きさの幅または直径を有している、請求項１から１０までのいずれか１項記載のＴＯパッケージ。
  12. 前記台座は、単層であり、特にワンピースに形成されている、請求項１から１１までのいずれか１項記載のＴＯパッケージ。
  13. 前記パッケージの信号経路の反射減衰量は、１０〜２０ＧＨｚの範囲において平坦部を形成し、前記平坦部内で、前記反射減衰量は、１０〜３５ｄＢであり、好ましくは１５〜２０ｄＢであり、かつ／または
    １０〜２０ＧＨｚの範囲において、前記パッケージの信号経路の前記反射減衰量は、±２．５ｄＢの間の範囲内にある、請求項１から１２までのいずれか１項記載のＴＯパッケージ。
  14. 前記ＴＯパッケージの前記台座を打ち抜き加工し、前記凹部をエンボス加工する、請求項１から１３までのいずれか１項記載のＴＯパッケージを製造する方法。
  15. 前記凹部を、打ち抜き時にエンボス加工する、請求項１４記載の方法。
JP2018190243A 2017-10-09 2018-10-05 高い反射減衰量を備えるｔｏパッケージ Pending JP2019071416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021137936A JP2021193740A (ja) 2017-10-09 2021-08-26 高い反射減衰量を備えるｔｏパッケージ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017123342.3 2017-10-09
DE102017123342.3A DE102017123342A1 (de) 2017-10-09 2017-10-09 TO-Gehäuse mit hoher Reflexionsdämpfung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021137936A Division JP2021193740A (ja) 2017-10-09 2021-08-26 高い反射減衰量を備えるｔｏパッケージ

Publications (1)

Publication Number Publication Date
JP2019071416A true JP2019071416A (ja) 2019-05-09

Family

ID=65817254

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018190243A Pending JP2019071416A (ja) 2017-10-09 2018-10-05 高い反射減衰量を備えるｔｏパッケージ
JP2021137936A Pending JP2021193740A (ja) 2017-10-09 2021-08-26 高い反射減衰量を備えるｔｏパッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021137936A Pending JP2021193740A (ja) 2017-10-09 2021-08-26 高い反射減衰量を備えるｔｏパッケージ

Country Status (4)

Country Link
US (1) US11088096B2 (ja)
JP (2) JP2019071416A (ja)
CN (1) CN109638633B (ja)
DE (1) DE102017123342A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018120893B4 (de) * 2018-08-27 2022-01-27 Schott Ag TO-Gehäuse mit einer Durchführung aus Glas
JP7398877B2 (ja) * 2019-04-18 2023-12-15 新光電気工業株式会社 半導体装置用ステム及び半導体装置
CN110225673B (zh) * 2019-07-02 2024-03-19 深圳市友华通信技术有限公司 Pcba制作方法和pcba

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186425A (ja) * 1997-12-24 1999-07-09 Sharp Corp 高周波モジュールデバイス
JP2004047830A (ja) * 2002-07-12 2004-02-12 Mitsubishi Electric Corp 光半導体用パッケージ
JP2005191088A (ja) * 2003-12-24 2005-07-14 Mitsubishi Electric Corp 半導体用パッケージ及び半導体デバイス
JP2006506807A (ja) * 2002-11-14 2006-02-23 ラピダス・インコーポレーテッド １０Ｇｂｐｓ光モジュール用ＴＯ−ＣＡＮパッケージ
JP2011108938A (ja) * 2009-11-19 2011-06-02 Nippon Telegr & Teleph Corp <Ntt> Ｔｏ−ｃａｎ型ｔｏｓａモジュール
JP2011171649A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2011176021A (ja) * 2010-02-23 2011-09-08 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012079804A (ja) * 2010-09-30 2012-04-19 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014232796A (ja) * 2013-05-29 2014-12-11 京セラ株式会社 光半導体素子収納用パッケージおよびこれを備えた実装構造体

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951011A (en) * 1986-07-24 1990-08-21 Harris Corporation Impedance matched plug-in package for high speed microwave integrated circuits
US4816791A (en) * 1987-11-27 1989-03-28 General Electric Company Stripline to stripline coaxial transition
AU2003225633A1 (en) * 2002-02-28 2003-09-09 Greatbatch-Sierra, Inc. Emi feedthrough filter terminal assembly utilizing hermetic seal for electrical attachment between lead wires and capacitor
US6841815B2 (en) * 2002-03-19 2005-01-11 Finisar Corporation Transimpedance amplifier assembly with separate ground leads and separate power leads for included circuits
CN1253982C (zh) 2002-04-20 2006-04-26 富士康(昆山)电脑接插件有限公司 激光器引脚和底座的封装结构及其封装方法
US7061949B1 (en) * 2002-08-16 2006-06-13 Jds Uniphase Corporation Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth
DE10247315B4 (de) * 2002-10-10 2005-12-15 Schott Ag TO-Gehäuse für Hochfrequenzanwendungen - Verdrahtungsträger aus Keramik
US7456945B2 (en) * 2002-10-28 2008-11-25 Finisar Corporation Photonic device package with aligned lens cap
JP2004253419A (ja) 2003-02-18 2004-09-09 Sumitomo Electric Ind Ltd 光半導体パッケージ
US7221829B2 (en) * 2003-02-24 2007-05-22 Ngk Spark Plug Co., Ltd. Substrate assembly for supporting optical component and method of producing the same
EP1753834B1 (en) 2004-06-11 2017-11-01 LG Chem. Ltd. Adhesive sheet comprising hollow parts
KR100604469B1 (ko) * 2004-08-25 2006-07-25 박병재 발광소자와 그 패키지 구조체 및 제조방법
JP4756840B2 (ja) * 2004-09-13 2011-08-24 三菱電機株式会社 キャンパッケージ型光半導体装置および光モジュール
JP3917649B2 (ja) * 2005-01-04 2007-05-23 株式会社アイ・スクウェアリサーチ 固体撮像装置パッケージ及びその製造方法
JP2007088233A (ja) * 2005-09-22 2007-04-05 Nec Electronics Corp 光モジュール
JP5003110B2 (ja) * 2006-11-15 2012-08-15 住友電気工業株式会社 光電変換モジュール
CN101668786B (zh) 2007-04-24 2012-12-05 日立化成工业株式会社 固化性树脂组合物、led封装件及其制造方法、以及光半导体
US8672667B2 (en) * 2007-07-17 2014-03-18 Cochlear Limited Electrically insulative structure having holes for feedthroughs
JP2009105284A (ja) * 2007-10-24 2009-05-14 Sumitomo Electric Ind Ltd 回路素子パッケージ
JP2011100785A (ja) * 2009-11-04 2011-05-19 Nippon Telegr & Teleph Corp <Ntt> Ｔｏ−ｃａｎ形光モジュール用パッケージおよびｔｏ−ｃａｎ形光モジュール
JP5473583B2 (ja) * 2009-12-22 2014-04-16 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5553421B2 (ja) 2011-08-01 2014-07-16 株式会社ルネッサンス・エナジー・リサーチ Ｃｏ２促進輸送膜及びその製造方法
DE102013114547B4 (de) * 2013-01-18 2020-01-16 Schott Ag TO-Gehäuse
KR101542443B1 (ko) * 2013-06-19 2015-08-06 주식회사 포벨 고속 통신용 to형 광소자 패키지
KR102237155B1 (ko) 2015-03-11 2021-04-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
US10629505B2 (en) * 2015-08-24 2020-04-21 Kyocera Corporation Electronic component mounting package and electronic device using the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186425A (ja) * 1997-12-24 1999-07-09 Sharp Corp 高周波モジュールデバイス
JP2004047830A (ja) * 2002-07-12 2004-02-12 Mitsubishi Electric Corp 光半導体用パッケージ
JP2006506807A (ja) * 2002-11-14 2006-02-23 ラピダス・インコーポレーテッド １０Ｇｂｐｓ光モジュール用ＴＯ−ＣＡＮパッケージ
JP2005191088A (ja) * 2003-12-24 2005-07-14 Mitsubishi Electric Corp 半導体用パッケージ及び半導体デバイス
JP2011108938A (ja) * 2009-11-19 2011-06-02 Nippon Telegr & Teleph Corp <Ntt> Ｔｏ−ｃａｎ型ｔｏｓａモジュール
JP2011171649A (ja) * 2010-02-22 2011-09-01 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2011176021A (ja) * 2010-02-23 2011-09-08 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012079804A (ja) * 2010-09-30 2012-04-19 Kyocera Corp 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2014232796A (ja) * 2013-05-29 2014-12-11 京セラ株式会社 光半導体素子収納用パッケージおよびこれを備えた実装構造体

Also Published As

Publication number Publication date
DE102017123342A1 (de) 2019-04-11
US20190109102A1 (en) 2019-04-11
US11088096B2 (en) 2021-08-10
CN109638633A (zh) 2019-04-16
JP2021193740A (ja) 2021-12-23
CN109638633B (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
JP2021193740A (ja) 高い反射減衰量を備えるｔｏパッケージ
KR101640298B1 (ko) Ｔｏ 하우징 및 이의 제조 방법
JP4498258B2 (ja) コイルパッケージ
US10068818B2 (en) Semiconductor element package, semiconductor device, and mounting structure
US20070031091A1 (en) Optical module with flexible substrate
JP2009302438A (ja) 光半導体装置
US20120235764A1 (en) Structure of transmission line for data communication and method for designing the same
US8283990B2 (en) Signal transmission communication unit and coupler
KR101927576B1 (ko) Em-터널이 내장된 구조를 갖는 인쇄회로기판 및 그 제작 방법
US20190191545A1 (en) Printed circuit board for a radar level measurement device with waveguide coupling
US9048232B2 (en) Package with integrated pre-match circuit and harmonic suppression
US20150340785A1 (en) Electronic substrate and structure for connector connection thereof
US8395906B2 (en) High-speed transmission circuit board connection structure
JP6445268B2 (ja) 光モジュール、光送受信モジュール、及びフレキシブル基板
KR100714451B1 (ko) 유전체 도파관 대 표준 도파관 천이구조
JP6869358B2 (ja) 伝送線路−導波管転移装置
US11011814B2 (en) Coupling comprising a conductive wire embedded in a post-wall waveguide and extending into a hollow tube waveguide
KR100844218B1 (ko) 공통모드 여파가 가능한 고주파 전송 선로 소자
US20140262469A1 (en) Radio frequency feedthrough
US6724283B2 (en) Arrangement mounted on a printed circuit board and method of producing such an arrangement
US10992015B2 (en) Coupling comprising a guide member embedded within a blind via of a post-wall waveguide and extending into a hollow tube waveguide
US20110037178A1 (en) Integrated circuit
JP2005051330A (ja) 誘電体導波管線路と高周波伝送線路との接続構造およびそれを用いた高周波回路基板ならびに高周波素子搭載用パッケージ
US11653442B2 (en) Optical module and method for manufacturing the same
KR101895888B1 (ko) 마이크로스트립 전송 선로를 구비한 필터 및 rf 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210426