JP2019054243A - 半導体デバイスを製造するための装置及び方法 - Google Patents

半導体デバイスを製造するための装置及び方法 Download PDF

Info

Publication number
JP2019054243A
JP2019054243A JP2018169540A JP2018169540A JP2019054243A JP 2019054243 A JP2019054243 A JP 2019054243A JP 2018169540 A JP2018169540 A JP 2018169540A JP 2018169540 A JP2018169540 A JP 2018169540A JP 2019054243 A JP2019054243 A JP 2019054243A
Authority
JP
Japan
Prior art keywords
spacer
semiconductor device
pressure
tool
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018169540A
Other languages
English (en)
Other versions
JP6666401B2 (ja
Inventor
ジャペイ・ディン
Jiapei Ding
カー・ウェン・ヤン
Kar Weng Yan
テン・ホック・クー
Teng Hock Kuah
ジエン・リアオ
Jian Liao
ケン・ユー・ソン
Keng Yew Song
ビン・ユアン
Yuan Bin
デイヴァシガマニ・モウレスワラン
Mouleeswaran Deivasigamani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASMPT Singapore Pte Ltd
Original Assignee
ASM Technology Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Technology Singapore Pte Ltd filed Critical ASM Technology Singapore Pte Ltd
Publication of JP2019054243A publication Critical patent/JP2019054243A/ja
Application granted granted Critical
Publication of JP6666401B2 publication Critical patent/JP6666401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706Mechanical details, e.g. roller, belt
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101Chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75754Guiding structures
    • H01L2224/75755Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981Apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83149Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体デバイスを加工するための装置を提供する。【解決手段】装置1は、圧力構成要素と、ガイド150と、ガイド150内で移動可能なスペーサー120と、を含む第1のツール100を含む。ギャップ118は、スペーサー120とガイド150との間に画定され、スペーサー120を、ガイド150に対して傾斜可能である。装置はまた、半導体デバイスを保持するための第2のツール200を含み、第1及び第2のツールは、非結合状態と結合状態との間で互いに対して移動可能である。スペーサー120は、圧力印加構成要素に近く、結合状態において、圧力印加構成要素が第1の圧力としての力を、第1の部分に印加する。スペーサー120はまた、圧力印加構成要素から遠い第2の部分であって、結合状態において、半導体デバイス400に近く、圧力印加構成要素からの力を第2の圧力として半導体デバイス400に伝達する。【選択図】図1

Description

本発明は、半導体デバイスをモールディングまたは焼成するための装置に関する。本発明はまた、半導体デバイスをモールディングまたは焼成するための方法に関する。
従来のモールディング装置は、典型的にはモールディング化合物を導入する間、半導体デバイスを保持するためのベースプレート及びカバーを含む。しかし、半導体デバイスは平行な表面を有していない場合があり、そのため装置内に配置されたときに、半導体デバイスの上面が傾いている可能性がある。モールディング中に半導体デバイスに加えられる力の不均一性は、望ましくないモールディングの結果につながり、半導体デバイスに損傷を与える可能性さえありうる。したがって、そのような場合が発生するときには、より長い調整時間が必要となり、高いスループットを達成できない。
そのため、半導体デバイスを高いスループット及び高い品質でモールディングまたは焼成するためのコストに優れた解決手段が望ましい。
したがって、本発明は、前述の問題を改善する、改良された装置を提供することを目的とする。改良されたモールディング装置は、半導体デバイスと装置の構成要素との間の位置合わせを提供し、そのため、より良好な力の分布及びより高い製造品質を達成する。
したがって、本発明は、半導体デバイスを加工するための装置であって、圧力構成要素と、ガイドと、ガイド内で移動可能なスペーサーと、を含む第1のツールであって、ギャップがスペーサーとガイドとの間に画定され、スペーサーを、ガイドに対して傾斜可能となるように動かすことが可能である、第1のツールと、半導体デバイスを保持するための第2のツールと、を含み、第1及び第2のツールが、非結合状態と結合状態との間で互いに対して移動可能であり、スペーサーが、圧力印加構成要素に近い第1の部分であって、結合状態において、圧力印加構成要素が第1の圧力としての力を第1の部分に印加するように動作可能である、第1の部分と、圧力印加構成要素から遠い第2の部分であって、結合状態において、第2の部分が半導体デバイスに近く、圧力印加構成要素からの力を第2の圧力として半導体デバイスに伝達するように構成された、第2の部分と、を含む、装置を提供する。
本発明はまた、半導体を加工する方法であって、互いに対して移動可能な第1のツール及び第2のツールを有する装置を提供する段階であって、第2のツールがホルダーを含み、第1のツールが圧力チャンバーと、ガイド内で移動可能な可動式のスペーサーと、を含み、第1のツールが、ガイドに対してスペーサーを傾けることができるように動作可能な、スペーサーとガイドとの間のギャップを含み、第1のツール及び第2のツールが非結合状態にある、装置を提供する段階と、半導体デバイスをホルダー上に配置する段階と、第1のツール及び第2のツールを非結合状態から結合状態にする段階と、圧力チャンバーからの圧力をスペーサーに印加することによって、スペーサーとホルダーとの間の半導体デバイスを圧迫する段階と、所定の期間待機する段階と、第1のツール及び第2のツールを、結合状態から非結合状態にする段階と、を含む、半導体を加工する方法を提供する。
本発明は、非限定的な例及び添付した図面とともに考慮されれば、発明の詳細な説明を参照してより理解されるであろう。
本発明の実施形態に従う装置の例示的な断面概略図を示す。 本発明の別の実施形態に従う装置の断面概略図を示す。 図2と類似の装置の一部の断面概略図を示しており、単一の基板に対して2つのスペーサーが存在し、各スペーサーは対応する半導体デバイスの上に配置される。 図2と類似するが異なる圧力印加構成要素を有する装置の断面概略図を示す。 図3と類似する装置の断面図を示しており、単一の基板に対して2つのスペーサーが存在し、各スペーサーは対応する半導体デバイスの上に配置される。 ダイアフラムとスペーサーとの間の接点及びスペーサーの例示的な実施形態の詳細を示す概略断面図を示す。 ダイアフラムとスペーサーとの間の接点の詳細を示す概略的な断面図を示す。 半導体デバイスの水平でない表面がどのようにしてスペーサーによって補償されうるかについての概略断面図を示す。 本発明の実施形態のさらなる発展形態に従う、半導体デバイスの2つの異なる高さにおけるスペーサーと半導体デバイスとの間の接点の詳細を、概略的な断面図において示す。 ダイアフラムとスペーサーとの間の接点、及びダイアフラムのさらなる発展形態の詳細を、概略的な断面図において示す。 ダイアフラムとスペーサーとの間の接点、及びこの接点についてのさらなる発展形態の詳細を、概略的な断面図において示す。 本発明のさらなる実施形態に従う装置の概略的な断面図を示しており、底部保護フィルムが、半導体デバイスを支持するためのホルダーの上に設けられる。 本発明の実施形態のさらなる発展形態に従う、半導体デバイスの2つの異なる高さにおけるスペーサーと半導体デバイスとの間の接点の詳細を、概略的な断面図において示す。 本発明の実施形態のさらなる発展形態に従う、第1のツールのチャンバーへのダイアフラムの接続の概略断面図を示す。 比較例と比較した、図14の接続の概略図を示す。 ホルダーと関連する球体ベアリングの概略的な断面図を示す。 ホルダーと関連する球体ベアリングの概略的な断面図を示す。 本発明の実施形態に従う方法の例示的なフロー図を示す。 本発明の別の実施形態に従う方法についての別の例示的なフロー図を示す。
図面は概略的な性質のものであり、本発明の特定の態様を強調するために、スケール通りに描かれていない。
以下の詳細な説明は、例示のために、本発明が実施されうる具体的な詳細及び実施形態を示す、添付した図面を参照する。使用される参照符号は、図面にわたって同じである。
本発明のすべての実施形態において、装置1は、複数のスペーサーを含んでもよく、それぞれは、対応するガイド内にある。本発明の説明を簡潔にするために、1つのスペーサー及び対応するガイドの特性について言及されるが、これらの説明は、本開示において説明されるような特性を有する複数のスペーサー及びガイドにも適用可能である。複数のホルダーが設けられてもよく、各ホルダーは1つのスペーサーに対応し、ホルダーはまた、特により複雑な回路について複数のスペーサーと関連してもよい。
「底部」、「頂部」、「上に」、「下に」との用語は図面に示される位置を参照してもよく、第1のツール及び第2のツールは、第1のツールが「頂部」に位置し、第2のツールが「底部」に位置するように図示され、同じ配向が、本開示内で別の要素について使用されてもよい。
「傾き」、「傾いている」、「傾ける動き」との用語は、本明細書では、スペーサーの軸とガイドの軸との間の角度が変化するような、関連するガイド内のスペーサーの動きを指すものとして使用される。
「傾き」、「傾いている」、「傾ける動き」との用語はまた、本明細書では、同じスペーサーの外側部分内の関連する凹部におけるスペーサーの内側部分の動きを指すものとしても使用され、内側部分は外側部分に受容され、内側部分の軸と外側部分の軸との間の角度が変化する。
「垂直な動き」との表現は、本明細書では、チャンバーに向かう方向またはチャンバーから離れる方向における、ガイドに対するスペーサーの動きを指すために使用される。
「垂直な動き」との表現はまた、チャンバーに向かう方向またはチャンバーから離れる方向における、スペーサーの内側部分の、同じスペーサーの外側部分に対する動きを指すためにも使用される。
本開示の文脈内における「チャンバー」との用語は、圧力伝達媒体を受容するように動作可能なチャンバーを意味する。「チャンバー」及び「圧力チャンバー」との用語は、本開示内では同じ意味を有する。
圧力伝達媒体について「高圧」との表現は、101325Paよりも高い圧力を意味する。
シーリング構成要素に関して使用される場合の「高圧」との表現は、シーリング構成要素(例えばOリング)が、高圧下で(気体などの)流体と共に使用されるのに名目上適していることを示す。
「高温」との用語は、少なくともサービス温度である温度、好適には120℃以上である温度を意味する。
本明細書において使用される「ホルダー」との用語は、半導体デバイスのためのホルダーを指す。対照的に、保護フィルムまたは底部保護フィルムについてのホルダーは、そのように明示的に言及される。
本発明に従う装置は、半導体デバイスの製造に適している。本発明に従う方法は、半導体デバイスの製造に適している。
本発明に従う半導体デバイスは、少なくとも1つの半導体ダイ及び半導体基板を含みうる。半導体ダイは、回路を含みうる半導体材料のブロックである。半導体基板も接続ワイヤを含みうる。半導体基板は、それ自体が回路を含んでもよく、それ自体が半導体ダイであってもよい。製造後の半導体デバイスは、最終半導体デバイスと呼ばれうる。
「デバイス」及び「半導体デバイス」との用語は、本開示の文脈において同じ意味を有する。
本発明の説明を簡略化するために、1つの半導体デバイスについての参照がなされる。しかし、本開示は複数の半導体デバイスにも同様に適用可能であり、そのため、装置及び方法は、複数の半導体デバイスの製造に適している。
本発明に従う半導体デバイスの製造は、好適には半導体デバイスをサービス温度に維持する間、半導体デバイスに圧力を印加することを含む。
サービス温度は雰囲気温度よりも高く、好適には約120℃から約300℃であるように選択されうる。
1つの好適な実施形態において、半導体デバイスの製造は、半導体デバイスを押し付ける段階を含みうる。
別の好適な実施形態において、半導体デバイスの製造は、モールディングする段階を含みうる。代替的に、または追加的に、半導体デバイスの製造は、焼成する段階を含みうる。
さらなる好適な実施形態において、製造は、封入材のようなモールディング材料がモールディング後に半導体デバイスの上部を完全に覆わないように半導体デバイスの(スペーサーに面する)上面がスペーサーによって覆われた状態でなされる。
本装置は、半導体封入加工プロセスについて使用されてもよく、モールディングが確実に一貫して実行されるように、シーリング力として、高圧が半導体ダイの上面にわたって印加される。さらに、本装置及び方法は、複数の半導体ダイをモールディングする際の一貫性を改善するために、異なるダイの厚さ及びダイの傾斜角度を有する複数の半導体ダイを加工するのに使用される場合に特に有利である。本装置及び方法は、上面が少なくとも部分的に露出した半導体デバイス、例えばMEMSセンサパッケージ及び指紋センサパッケージを製造するために使用されうる。
図1は、本発明の第1の実施形態に従う装置1の断面側面図を示す。装置1は、非結合状態と結合状態との間で互いに対して移動可能な第1のツール100及び第2のツール200を含む。図1において、これらは非結合状態で示されている。第2のツール200は、半導体デバイス400を受容するためのホルダー208を含む。第1のツール100は圧力印加構成要素309を含み、これは圧力チャンバー310及びガイド内で移動可能なスペーサー120を含む。ガイドは、調整ガイド壁150によって範囲を定められる。結合状態において、圧力チャンバー310は、スペーサー120に対する第1の圧力として力を印加するように構成されてもよく、スペーサー120は、力を第2の圧力として半導体デバイス400に伝達するように構成される。第1のツール100は、スペーサー120とガイド(図においてガイド壁150によって表される)との間のギャップ118を含み、ギャップ180は、スペーサー120をガイドに対して傾けることができるように構成される。スペーサー120の設計に応じて(後述のように)、第1の圧力は、第2の圧力と同じまたは異なるものでありうる。
ギャップ
ガイドはプレート内の貫通穴として形成されてもよく、プレートは第1のツール100内に含まれる。したがって、ガイドは、貫通穴のガイド壁150によって画定されうる。そのため、ガイドは、好適にはプレートに対して固定された位置を有し、好適には第1のツール100に対して本質的に固定された位置(本質的には動くことができない)を有する。
スペーサー120は、ガイド内に合うような大きさとされた要素として形成されうる。スペーサーは、好適にはガイドの形状と適合した形状であるが、スペーサーとガイドとの間にギャップを残す。
ギャップによって、スペーサーはガイド内で傾くことが可能であり、そのため、例えばダイの傾きのために勾配がありうる半導体デバイスの上面へ調整することが可能である。したがって、スペーサーは、半導体デバイスの上面の勾配角度に対して形状適合するような特定の角度自由度及び水平方向変位自由度を有する。
ギャップ幅は、断面に沿ったスペーサー120とガイドとの間の距離の和を取ることによって決定されうる。スペーサー120が円筒であり、ガイドが円筒形の穴であるような例において、ギャップ幅は、ガイドの直径と円筒形の穴の直径との間の差である。
ギャップ幅はまた、ガイドの平面に対して平行である距離をとることによっても決定されうる。
1つの実施形態において、ギャップは、圧力印加構成要素309から遠いスペーサー120の端部においてよりも、圧力印加構成要素309に近いスペーサー120の端部において、小さい。そのため、圧力印加構成要素309(例えばダイアフラム)の応力を最小限に保ちつつ、圧力印加構成要素309からより遠い端部におけるスペーサーの水平方向の動きをより大きくすることができる。圧力印加構成要素309に近いスペーサーの端部は、端部125として図1に示されている。圧力印加構成要素から遠いスペーサーの端部は、端部126として図1に示されている。
スペーサーとガイドとの間のギャップの幅は、好適には約0.001mmから約5mmである。ギャップが異なる方向に異なる幅を有する場合には、少なくとも1つの方向における幅が、約0.001mmから約5mmでありうる。好適には、全ての方向における幅が約0.001mmから約5mmでありうる。方向は、圧力印加構成要素309に近いガイドの平面に対して平行である。
圧力印加構成要素309から近いスペーサーの端部におけるギャップの幅は、約0.001mmから約1mmであり、好適には約0.001mmから約0.02mmであり、さらに好適には約0.0095mmから約0.015mmである。そのような小さなギャップ幅は、圧力印加構成要素309における応力を最小化するため好ましい。ギャップが、別の方向と比較して1つの方向において異なる幅を有する場合、少なくとも1つの方向における幅がこれらの範囲を満足しうる。好適には、全ての方向における幅がこれらの範囲を満足する。方向は、圧力印加構成要素309に近いガイドの平面に対して平行である。例えば、スペーサー及びガイドの上面視断面が長方形である場合、ギャップは長方形の短辺における第1のギャップ幅及び長方形の長辺における第2のギャップ幅を含みうる。第1及び第2の幅はそれぞれ、約0.001mmから約1mm、好適には約0.001mmから約0.02mm、さらに好適には約0.0095mmから約0.015mmでありうる。
圧力印加構成要素309から遠く、半導体デバイス400に近いスペーサーの端部におけるギャップの幅は、約0.01mmから約5mm、好適には約0.02mmから約0.1mm、さらに好適には約0.045mmから約0.055mmである。ギャップが、別の方向と比較して、1つの方向において異なる幅を有する場合、少なくとも1つの方向における幅がこれらの範囲を満足しうる。好適には、全ての方向における幅がこれらの範囲を満足しうる。方向は、圧力印加構成要素309に近いガイドの平面に対して平行である。
ギャップ幅がスペーサーとガイドとの間の相対位置に依存しうる場合、ギャップの好適な幅は、装置1が結合状態にある場合のギャップ幅である。
スペーサー
スペーサーは、第1の表面及び第2の表面を含んでもよく、第1の表面は、ダイアフラムなどの圧力印加構成要素309に接触するように構成された表面であり、第1の表面の面積は第2の表面の面積よりも大きく、そのため、第2の表面を完全に利用する場合にスペーサーによって印加可能な圧力は、第1の表面に対して圧力印加構成要素309によって印加される圧力よりも大きくなる。したがって、ダイアフラム上の損耗を最小化し、ダイアフラムの寿命を延ばすために、ダイアフラムとスペーサーとの間の圧力を低く維持しつつ、大きな圧力をデバイスに印加することができる。
第1の表面は圧力印加構成要素309に近く、半導体デバイス400から遠い。第2の表面は圧力印加構成要素309から遠く、半導体デバイス400に近い。
スペーサー及びガイドは、ガイドがスペーサーを収容し、必要なギャップを提供できるように、相補的な幾何形状であるが異なる寸法を有しうる。例えば、両者は、わずかに異なる寸法を有する円錐台(基部に対して平行な切断面)の形状でありうる。
半導体デバイスと接触するためのスペーサーの表面は、本質的に正多角形の幾何形状または長方形の幾何形状を有するのが好適である。
ガイド及びスペーサーの幾何形状は、スペーサーの(圧力印加構成要素309に近い)第1の表面の面積が、圧力印加構成要素309から遠いガイドの第2の表面の面積よりも大きくなるように構成されうる。ガイドの開口部の面積は、スペーサーを受容する大きさとされる。これは、本発明の様々な実施形態を満足し、ガイド内のスペーサーの垂直方向の動きをさらに制限する。例として、そのような組み合わせは、切断円錐、切断ピラミッド、錐台、円錐台または直角錐台(切断された直角ピラミッド)でありうるスペーサー及びガイドの幾何形状を選択することによって達成されうる。
圧力印加構成要素309に近いスペーサーの端部における縁及び圧力印加構成要素309から遠いスペーサーの端部における縁を含むスペーサーの縁は、好適には面取りされ、0.2mm以下の半径の丸められた縁を有する。スペーサーのすべての縁が面取りされることが好ましい。
圧力印加構成要素309に近い端部におけるスペーサー及び/またはガイドの面取りは、驚くべきことに、ダイアフラムなどの圧力印加構成要素309の寿命を増加させることが分かった。ダイアフラム上の応力は、縁が面取りされ、ギャップが小さい状態に維持される場合、好適には前述のような範囲内に維持される場合、さらに低下可能である。
装置はまた、スペーサーとガイド壁との間のギャップ内に位置するばねなどのスペーサー弾力部材901(図7に示される)も含みうる。スペーサー弾力部材901は、結合状態においてスペーサーがガイド壁に対して傾けられた位置から非結合状態のガイド内の元の位置に戻ることができるように、反発力をスペーサー及びガイド壁に印加するのに有用である。スペーサー弾力部材901は、反発力がスペーサーが傾くのを防ぐのに十分ではなく、さらに非結合状態においてガイド内の元の位置にスペーサーを戻すのに十分であるように、結合状態においてスペーサーを傾けさせる力と比較して、相対的に小さい力を加えるように動作可能である。そのため、結合状態における接触力は、スペーサーを傾けるためにスペーサー弾力部材901によって加えられる反発力に打ち勝つ。しかし、接触力が除去された非結合状態では、スペーサー弾力部材901によって加えられる反発力は、スペーサーをガイド内の元の位置に戻す。
圧力印加構成要素
圧力印加構成要素309は、複数のスペーサーに均一な圧力を印加するように構成される。圧力印加構成要素309は、圧力パッドでありうる。圧力印加構成要素309は、封止された圧力パッドでありうる。代替的に、圧力印加構成要素309は、圧力伝達媒体のためのダクトに接続された圧力パッドでありうる。
圧力印加構成要素309は、チャンバー、例えば本体または筐体内のチャンバーを含みうる。チャンバーはダイアフラムを含みうる。チャンバーは、ダイアフラムによってチャンバー内に拘束された圧力伝達媒体として非圧縮性材料を含みうる。非圧縮性材料は固体または液体でありうる。装置の結合状態において、非圧縮性材料は、スペーサーに平衡圧力を伝達しうる。非圧縮性材料によって加えられる平衡圧力による代わりに、または平衡圧力によるのに加えて、本体はチャンバー内に流れ込む流体のためのダクトを含みうる。本体が流体のためのダクトを含む場合、圧力伝達媒体は液体または気体、好適には不活性ガスのような流体材料でありうる。不活性ガスの使用がダイアフラムの酸化を防ぐ助けとなるため、驚くべきことに、不活性ガスがダイアフラムの寿命を増大させることが分かった。不活性ガスは、好適には窒素またはアルゴンのうち少なくとも1つを含む。
非圧縮性材料の例は、液体、ゲルまたは固体シリコーン材料などの、せん断弾性係数が非常に低い材料となるであろう。高圧下において、非圧縮性材料は平衡圧力を全てのスペーサーに伝達し、スペーサーを通して半導体デバイス400に伝達することとなる。スペーサー120とガイド壁150との間の小さなギャップは弾性ダイアフラムにおける応力を最小化し、そのためダイアフラムの破壊または破損の可能性を低減する。
本発明は、好適にはダイアフラムを含み、ダイアフラムは好適には弾性フィルムを含む。ダイアフラムは、スペーサーとガイドとの間のギャップ内への圧力伝達媒体の押し出しを防ぎ、スペーサーの垂直方向の動き及び傾ける動きのための行程柔軟性を提供する。この場合、装置によって提供される力は、圧力伝達媒体、ダイアフラム及びスペーサー120を通して半導体デバイス400に伝達されることとなる。
ダイアフラムに含まれる弾性フィルムの好適な厚さの範囲は、約1μmから約1mmである。
250℃における弾性フィルムの好適な引張り強さの範囲は、約1MPaから約1000MPaである。引張り強さは、好適にはASTM D−882に従って決定される。
250℃における弾性フィルムの好適な引張係数は、約0.1GPaから約10GPaである。引張係数は、好適にはASTM D−882に従って決定される。
ダイアフラムに使用される弾性フィルムの材料は、PTFE(ポリテトラフルオロエチレン)、PFA(パーフルオロアルコキシ)、PI(ポリイミド)、PAEK(ポリアリールエーテルケトン)、PEEK(ポリエーテルエーテルケトン)、PEI(ポリエーテルイミド)、PESU(ポリエーテルスルホン)、PPS(ポリフェニレンスルファイド)、PPSU(ポリフェニルスルホン)、PVDF(ポリビニリデンフルオライド)のうち少なくとも1つから選択されうる。
1つの好適な実施形態において、本体はダイアフラムカートリッジである。カートリッジは、構成要素の少なくとも1つを交換する必要がある場合、例えばダイアフラムがその予測される寿命サイクルに到達した場合には、容易に交換可能である。
図1は、圧力印加構成要素309が圧力チャンバー310内で圧力伝達媒体をスペーサー120から離隔するダイアフラム111を含む、本発明の一例を示している。ダイアフラムは弾性ダイアフラムである。ダイアフラムは、必ずしも弾性的ではないその他の部分を含みうる。当業者であれば、本開示から、ダイアフラムの弾性が、スペーサーへの圧力の有効で均一な伝達を可能にし、ダイアフラムの、スペーサー120の不均一な表面及びガイドへの有効な形態整合性を可能にすることは理解するであろう。しかし、高圧及び高温の加工条件下で半導体デバイスの上面に直接接触するダイアフラムは、半導体デバイスの鋭い縁との接触とのために、ダイアフラムの破損を引き起こしうる。半導体デバイスとダイアフラムとの間に設けられるスペーサー120は、この問題の解決を補助する。スペーサー120及びそのガイドはそれぞれ、画定されたギャップを維持するためによく制御された寸法を有し、どちらも面取りされた表面及び縁を有する。
装置1は、図1に示されるように、スペーサー120との接触との間、半導体デバイス400を保護するために、ホルダー及び半導体デバイス400の上に保護フィルム300を含みうる。
弾性ダイアフラムは、ポリマー材料の膜または複合薄膜を含みうる。
弾性ダイアフラムは、スペーサーから圧力伝達媒体を離隔するように機能しうる。
圧力印加構成要素309は、圧力チャンバーを外部環境から離隔するための高温及び/または高圧エラストマーシーリングを含みうる。好適には、シーリングは高温及び高圧に適している。そのようなシーリングは、Oリングでありうる。シーリングは、チャンバーからの圧力伝達媒体の漏洩を防止する。本発明の1つのさらなる発展形態において、圧力印加構成要素309は追加的なリングを含んでもよく、追加的なリングは、Oリングの周囲に配置される。追加的なリングは、好適にはくさび状リングである。くさび状リングは、圧力チャンバー内の高い圧力のためにOリングが押し出されるのを防止しうる。
進歩したスペーサー
本発明の1つのさらなる実施形態において、スペーサーは内側部分及び外側部分を含む。好適には、内側部分は外側部分に対して移動可能であり、そのため、内側部分と外側部分との間の相対的な垂直方向及び角度方向の動きを可能にする。これによって、半導体デバイスの異なる部分に異なる力を加えることが可能になる。例えば、半導体デバイスは半導体基板及び半導体ダイを含んでもよく、外側部分は半導体基板上に圧力を加えることができ、内側部分は半導体ダイに圧力を加えることができる。内側部分と外側部分との間の追加的なギャップは、半導体基板またはダイの傾きの補正を可能にし、同時に半導体基板と半導体ダイとの間の平面性のずれの補正を可能にする。
本発明に従うスペーサーはまた、2つ以上の内側部分及び1つの外側部分を含みうる。これは、例えば、2つの半導体ダイが1つの半導体基板上に加工プロセスされる必要がある場合、各内側部分が各1つの半導体ダイに圧力を加え、外側部分が基板に圧力を加えるため有用でありえ、均一な、または異なる力を、半導体デバイスの異なる部分に印加することが可能である。内側及び外側部分はまた、例えば、半導体デバイスに接触する内側及び外側部分の領域を調整することによって、ダイに加えられる力と、基板への圧力との比の調整を可能にする。
本発明のこのさらなる実施形態の1つの好適なバージョンにおいて、外側部分に対する内側部分の動きは、圧力印加構成要素309から離れ、半導体デバイスに向かう方向で、所定の位置まで制限される。さらに好適には、内側部分は、遠位端が外側部分の遠位端と位置が整合するまで移動可能であるだけである。遠位端は、圧力印加構成要素309から遠い端部を指す。1つのバージョンにおいて、内側部分は、外側部分よりも、圧力印加構成要素309の方に移動されうるが、外側部分は、内側部分よりも、圧力印加構成要素309に向かって移動されない場合がありうる。
内側部分の幾何形状及び内側のスペーサーを受容するための外側スペーサーの受容部分は、内側部分の(圧力印加構成要素309に近い)第1の表面の面積が、圧力印加構成要素309に近い受容部分の面積よりも大きいように構成されうる。これは、本発明の様々な実施形態を満足し、外側部分(受容部分)内の内側部分の垂直方向の動きをさらに制限する。例として、そのような組み合わせは、内側部分及び受容部分の幾何形状を、円錐台、角錐台、錐台、円錐の錐台、直角錐台(切断された直角ピラミッド)から選択されることによって達成可能である。
保護フィルム及びキャリア
ホルダーは、半導体デバイスを直接、または支持部の上に受容することが可能な表面を含み、支持部は、半導体デバイスまたは保護フィルムを運搬し、または保持するキャリアでありうる。
装置は、フィルムが第2のツールと第1のツールとの間、及びスペーサーと半導体デバイスとの間に配置されうるように、カートリッジなどの保護フィルムホルダーを含みうる。第1のツールは、保護フィルムホルダーを受容するように動作しうる。第1のツールは、保護フィルムを受容するように動作しうる。保護フィルムは、半導体デバイスを保護し、封入材料がスペーサーとガイドとの間のギャップ内に押し出されるのを防ぐ。保護フィルムは、好適には柔軟な層である。
第2のツール200は、半導体デバイスを運搬するためのキャリアを受容するように動作可能である。キャリアは、ホルダーの上方に配置されるのに適していてもよい。熱膨脹係数(CTE)が半導体デバイスのCTEと適合する、例えば、半導体デバイスの基板がSiを含む場合には、SiのCTEと適合するようにキャリアが選択されることが好適である。「適合する」との用語は、CTEが半導体デバイスのそれと同じまたは実質的に同じであることを意味する。キャリアのCTEもまた、ホルダーのCTE及び半導体デバイスのCTEと適合するように選択されうる。キャリアのCTEと基板のCTEとの間の差は、約0ppm/℃から約5ppm/℃でありうる。適合したCTEは、半導体デバイス及びキャリアを加熱しながら半導体デバイスを押し付ける際に、半導体デバイス内に生じる内部応力を減少させうる。代替的に、または追加的に、第2のツール200は、底部保護フィルムが第2のツールと第1のツールとの間及びホルダーと半導体デバイスとの間に配置され得るように、カートリッジ内のフィルムなどの底部保護フィルムを受容するように動作可能である。底部保護フィルムは半導体デバイスを保護し、キャリアは必要でない場合がありうる。底部保護フィルムは弾性的でありうる。弾性フィルムは、ホルダーと半導体デバイスとの間の熱膨張の差を適合させ、そのため、ホルダーと半導体デバイスとの間のCTEの整合が不要となりうる。
焼成温度は、典型的には230℃から300℃であり、これは室温よりもずっと高い。半導体デバイスと第2のツール200との間の界面の摩擦が半導体デバイスに応力をもたらすため、デバイスが第2のツール200上に配置され、クランプされ、加熱されている間、半導体デバイスと第2のツール200との間の熱膨張の量の差は、大きな内部応力を生じうる。半導体デバイスのCTEと適合したCTEを有するキャリアにおいて、界面における相対寸法変化は最小であり、そのためデバイス内に生じる内部応力は小さくなる。底部保護フィルムを有する場合、底部保護フィルムは半導体の膨張に適合するように、好適には弾性的に変形し、そのためデバイスの内部応力を低減することが可能である。
キャリアは平行な表面を有することが好適である。
本発明の1つの実施形態において、装置は保護フィルムホルダー及び底部保護フィルムホルダーを含む。
弾性保護フィルム及び/または底部保護フィルムの厚さの好適な範囲は、約1μmから約1mmである。
250℃における弾性保護フィルム及び/または底部保護フィルムの好適な引張強度の範囲は、約1MPaから約1000MPaである。引張強度は、好適にはASTM D−882に従って決定される。
250℃における弾性保護フィルム及び/または底部保護フィルムの好適な引張り係数は、約0.1GPaから約10GPaである。引張係数は、好適にはASTM D−882に従って決定される。
保護フィルム及び/または底部保護フィルムに関して、弾性フィルムとして使用される材料は、PTFE(ポリテトラフルオロエチレン)、PFA(パーフルオロアルコキシ)、PI(ポリイミド)、PAEK(ポリアリールエーテルケトン)、PEEK(ポリエーテルエーテルケトン)、PEI(ポリエーテルイミド)、PESU(ポリエーテルスルホン)、PPS(ポリフェニレンスルファイド)、PPSU(ポリフェニルスルホン)、PVDF(ポリビニリデンフルオライド)のうち少なくとも1つから選択される。
ホルダー
半導体デバイスのホルダーは、スペーサーの傾斜角度とともに、表面の角度が半導体デバイスの上面及び底面と形状整合するように、ホルダーの表面をバランスさせる、または水平にするためのバランス構成要素を含みうる。好適な例において、ホルダーは、好適には装置が非結合状態から結合状態に変化したときに、スペーサーに対して半導体デバイスを水平にするように回転するよう動作可能な球体ベアリングを含む、または球体ベアリングの一部である。そのため、半導体デバイスの表面における均一な圧力分配が達成されうる。
ホルダーは、ホルダーに印加される圧力を測定するためのセンサを含みうる。センサは、ホルダーごとに1つまたは複数のセンサデバイスを有するセンサアレイの形態でありうる。装置は、接触圧力または接触力を記録するためのレコーダーを含みうる。これは、製造プロセスの追跡可能な記録を提供し、これは、パワーエレクトロニクス及び/または自動車用途にとって重要である。センサは、好適には圧力センサ、力センサから選択されうる。
ただ1つのホルダーが前述されたが、装置1は、10以上などの複数のホルダーを含みうる。前述の1つのホルダーの詳細及び特性は、複数のホルダーに同様に適用される。好適には複数のホルダーはホルダーブロック内に含められ、ホルダーブロックは球体ベアリング及びセンサを含みうる。ホルダーブロックは、排出機構によって単一のユニットとして動かされうる。
1つのホルダーは、1つのスペーサーと関連付けられうる。代替的に、1つのホルダーは、2つ以上のスペーサーと関連付けられうる。スペーサーはまた、それぞれが各内側部分及び外側部分を含みうる。
排出機構
装置は、熱源、例えば加熱素子または加熱ブロックを含みうる。熱源は、好適には第2のツール200内に含められる。第2のツール200は、熱源とホルダーとの間の距離が調整可能になるように構成されることがさらに有利である。
第2のツール200は排出機構を含んでもよく、排出機構は、ホルダーまたはホルダーブロック、したがって半導体デバイスを、熱源と熱的に接触するために、及び熱的接触を解除するために使用されうる。排出機構は、静止位置では熱源と接触しないように構成されうる。排出機構は、ばねによって支持されてもよく、第2のツール200の残りの部分からホルダーを分離しうる。装置が結合状態にされると、排出機構は第2のツール200の残りの部分に対して押し付けられ、そのため半導体デバイスを熱源と熱的に接触した状態にする。装置が非結合状態にされると、排出機構はより急速な冷却のためにデバイスを持ち上げる。
図2は、第1のツール100及び第2のツール200を含む装置1を示している。第1のツール100及び第2のツール200は、結合状態と非結合状態との間で、互いに対して移動可能であるように構成される。第1のツール100は、真空の形成またはプロセスガスもしくはベントガスの導入のためのダクト123を含みうる。ベントは、第1のツール100及び第2のツール200の結合解除を補助するために使用されてもよく、真空の形成は、ツール100、200の結合を補助するように使用されうる。
図2に示された第1のツールは圧力印加構成要素309を含み、圧力印加構成要素309はダイアフラムカートリッジ110及びチャンバー310を含む。ダイアフラムカートリッジは、少なくとも部分的にチャンバー310に内張りするダイアフラム111を含む。チャンバー310は、圧力伝達媒体、好適には非圧縮性材料を含んでもよく、圧力伝達媒体は、好適には固体または液体でありうる。図2の例において、チャンバーはダイアフラムによって閉じられてもよく、圧力伝達媒体を除去するためのその他の開口を有さなくてもよい。スペーサー120は、例えば、「進歩したスペーサー」で上述したような外側部分122及び内側部分121を含む。代替的に、スペーサーは単一の部分とすることができる。スペーサーのガイドは、隣接するガイド壁150によって形成される。隣接するガイド壁150は、断面図において、スペーサー120の左右の側面上にあるように示されている。隣接するガイド壁150を含むガイドは、好適にはその側面に沿ってスペーサー120を取り囲み、スペーサー120の垂直方向の動きを可能にする。図2は、例として、3セットのスペーサー及びガイドを示しているが、本発明は3つに限定されず、対応するガイド内にそれぞれより多い、例えば10以上のスペーサーを含みうる。図2はまた、第1のツール100が取り付けプレート130を含みうることを示している。
図2に示された第2のツール200は、半導体デバイス400を受容するためのホルダー208を含む。例として、図2の第2のツール200は、半導体デバイス400をホルダー208に支持するためのキャリア211を含みうる。1つのスペーサー120に関連付けられた1つのホルダー208、または2つ以上のスペーサーに関連付けられた1つのホルダー208が存在しうる。
図2に示されるように、第2のツール200は、底部取り付けプレート215を含みうる。ホルダー208は熱源から離隔可能であってもよく、熱源の加熱素子は、底部取り付けプレート215内に含まれてもよい。例えば、ホルダーは、例えば任意選択的な排出ピン212によって動作され得る排出機構214を介して、熱源から熱的に接続解除されうる。排出機構214は、デバイスキャリア211及び半導体デバイス400を持ち上げてエアギャップを形成し、底部ツール200と半導体デバイス400との間の直接の接触を防ぐように動作可能であるばねを有する。他方、第1及び第2のツール100、200が結合されると、デバイスキャリア211及び半導体デバイス400がクランプされ、伝導熱移送を介して半導体デバイス400を加熱するために第2のツール200と接触するように、ばねが圧縮されることとなる。ホルダーを熱源から選択的に分離、または選択的に結合することによって、ホルダーは、半導体デバイス400を加熱するために必要な時間の間のみ、熱源に熱的に接触されてもよく、そのため、過剰な熱への露出を防ぐ。図2に示されるように、第2のツール200はまた熱絶縁ブロック216も含みうる。
図2に示された例として、半導体デバイス400は、半導体基板及び半導体ダイ(基板上に示されたより小さな部分)を有する。半導体デバイスは、多様な部品および構成からなりうる。圧力が半導体基板及び、半導体ダイのような追加的なより小さい領域の両方に印加される必要がある場合、内側部分及び外側部分を含むスペーサーの使用は、半導体デバイス上へのより良好な力の分布を可能にするため、利点をもたらす。
また図2に示されるように、ホルダーは、例えばホルダー上に印加された圧力を測定するためのセンサ217を含みうる。センサ217は、ホルダーごとに1つまたは複数のセンサデバイスを有するセンサアレイの形態でありうる。
図2を参照すると、装置1は、カートリッジ内のフィルムのような保護フィルムホルダーを含んでもよく、保護フィルム300は、第2のツール200と第1のツール100との間、及びスペーサー120と半導体デバイス400との間に配置されうる。第1のツール100は、保護フィルムホルダーを受容するように動作可能でありうる。第1のツール100は、保護フィルム300を受容するように動作可能でありうる。
第1のツール100及び第2のツール200が結合されると、圧力が加えられ、スペーサー120が半導体デバイス400と接触し、半導体デバイス400の上面と形状を適合させる。第1のツール100は、スペーサー120とガイドとの間にギャップ(図1のギャップ118を参照)を含む。ギャップ(図2には示されていない)はスペーサーが傾くことを可能にし、そのため半導体400の非常に小さな水平でない、または平行でない表面でさえも形状適合することが可能になる。圧力印加構成要素309は、確実に均一な圧力を実現し、または力がスペーサー120に印加されうる。スペーサー120が、図2に示されるように内側部分121及び外側部分122を含む場合、スペーサー120はさらに、半導体デバイス400の異なる部分に形状を適合させることが可能である。例えば、内側部分121は半導体ダイと接触してもよく、外側部分122は半導体基板と接触してもよい。
ホルダー208は、ホルダーの表面をバランスさせ、したがって半導体デバイス400の上面を水平にするための球体ベアリング220を含んでもよく、または球体ベアリング220の一部であってよい。ホルダーの表面をバランスさせるための手段220の効果に関する拡大概略図が、球体ベアリングの例で図3に示されている。この例において、半導体400は、半導体基板401と、半導体ダイ402と、追加的な半導体ダイ403と、を含む。球体ベアリング220の機能を説明するために、2つのスペーサー120.1及び120.2が示されており、各スペーサーは、それぞれ、半導体ダイ402、403の1つのためのものである。図3の左側を参照すると、半導体基板401が互いに平行でない上面及び下面(上側はスペーサーに近く、下側はホルダーに近い)を有することが分かる。バランス構成要素、この場合は球体ベアリングは、上部221を底部222に対して動かすことによって、半導体基板401の上面または半導体ダイ402、403の上面(意図されるものに依存する)が上部と実質的に平行になるように、上部221を底部222に対して動かすことによって、半導体デバイスの上面を調整する。このバランスは、例えば上部を下部に結合する際に行われうる。図3の例では、ダイ402及びダイ403は、例えば異なる厚さに起因した異なる高さを有する。圧力印加構成要素309のために、第1のスペーサー120.1及び第2のスペーサー120.2は、同じ圧力を半導体デバイス400に印加することができる。2つのスペーサーが使用されるため、異なる高さのダイを加工可能である。各スペーサー120.1及び120.2は、対応するガイドからのギャップをそれぞれ有し(ギャップは図示されない)、ギャップは各スペーサー120.1及び120.2を傾け、それ自体を対応するダイ402及び403の各表面角度に適応させることができる。図3の右側は、異なる厚さの半導体ダイ402、403及び半導体基板401の非平行な表面を補償するスペーサー120.1、120.2及びホルダー208の同様のセットの構成を示している。スペーサー120.1、120.2及び球体ベアリング220は、異なるダイの厚さ及び半導体表面に容易に適応することが可能であることが分かる。
半導体デバイスが、例えば異なる厚さを有する半導体ダイ402、403のために異なる厚さを有するとしても、ダイアフラムの低引張り係数の平衡性に起因して、弾性ダイアフラムの圧力分布は本質的に均一な状態を維持する。そのため、伝達スペーサー120.1、120.2によって半導体ダイ402、403に印加される力の均一性は高い。そのため、デバイスの厚さの違いは補償され、高度に再現性があり、一貫した最終半導体デバイスが作られうる。したがって、本装置は、半導体デバイス400の形態と適合するための多自由度を可能にし、圧力の均一な印加をもたらす。
図4は、第1のツール100がチャンバー310に接続するダクト112を含むことを除いて、図2と同様の例を示している。第1のツール100は、ダクト112に接続されたインレットを含みうる。圧力伝達媒体は、液体または気体などの流体でありうる。圧力伝達媒体はチャンバーを満たしてもよく、圧力はダクト112及びインレットを介して印加され、及び/または外部から制御されてもよい。
図5は、ダクト112が存在し、ダイアフラム111が液体または気体の圧力伝達媒体と接触しうることを除いて、図3と同様の例を示している。
図6は、スペーサー120の詳細の概略断面図を示しており、左側には非圧縮性圧力伝達媒体が使用された場合を、右側には圧力伝達媒体として流体を導入するためのダクト112とともに示している。図6は、例示的に、圧力印加構成要素309に近いスペーサーの端部におけるダイアフラム111とスペーサー120との間の接触を示している。図6はまた、圧力印加構成要素309から遠いスペーサーの端部におけるスペーサー120と半導体デバイス400との間の接触も示している。本発明の1つの実施形態において、例えば図6に示されるように、圧力印加構成要素309に近いスペーサー120の端部の面積は、圧力印加構成要素309から遠いスペーサー120の端部の面積よりも大きい。その場合、半導体デバイス400に印加される圧力が、ダイアフラム111によってスペーサー120に印加される圧力よりも高くなりうるため、機械的な利点が容易に達成される。そのため、ダイアフラム111の応力が低減され、したがってダイアフラム111の使用可能な寿命が増大しうる。例えば、スペーサーの近位端の表面積がスペーサーの遠位端の表面積の2倍である場合、ダイアフラム111に25MPaの圧力を印加すると、半導体デバイス400上では50MPaの圧力となる。
図7は、スペーサー120とガイド壁150との間のギャップ118を強調して示している。図7はまた、スペーサー120とガイド壁150との間のギャップ118内に位置するスペーサー弾力部材901も示している。
図8は、概略図として、ダイアフラム111と(近位端において)接触し、半導体デバイス400と(遠位端において)接触するガイド壁150の間のガイド内のスペーサー120を示している。近位端におけるギャップは遠位端におけるギャップよりも小さいことが分かる。これにより、遠位端におけるスペーサーのより幅広い角度方向の動きまたはより大きな傾ける動きを可能にし、その一方同時にダイアフラムの応力を最小化する。図8は、半導体デバイス400の上面に形状適合させる場合に、スペーサー120がガイド内にある(ガイド壁150によって制限される)ことを仮定した位置を強調して示している。例示の目的のために、半導体デバイス400は誇張された非平行の表面を有するものとして示されている。概略図は誇張されており、説明を容易にするためにスケール通りに描かれていない。
図9は、内側部分121及び外側部分122を含むスペーサー120の部分的な詳細図を概略的に示している。内側部分121は、外側部分122に対して移動可能である。これにより、半導体デバイス400の異なる高さにおいて圧力を加えることが可能になる。例示された例において、半導体デバイス400は外側部分122と接触した半導体基板及び、基板と内側部分121との間に埋め込まれた半導体ダイを含みうる。外側部分122は半導体基板に圧力を印加し、内側部分121は同時に半導体ダイに圧力を印加する。内側部分121及び外側部分122を含むスペーサー120を使用すると、加工される半導体デバイスのそりの解消を補助する。
本発明のさらなる発展形態において、ダイアフラムは、少なくとも2つの層を含む。二重層構造は、層のうちの1つにおける欠陥(例えば亀裂や破損)が別の層に伝搬しない場合がありうるため、不具合につながる傾向が低い。また本発明のさらなる発展形態において、ダイアフラムは2つの層の間に注入される流体、好適には気体を含むように構成され、圧力測定デバイスが何らかの漏洩を検出するために使用されうる。気体は、好適には不活性ガスである。図10は、ガイド壁150によって囲まれたガイド内のダイアフラム及びスペーサー120の一部の例示的な概略図である。図10は、例として、窒素が2つの層111間に注入され、圧力測定デバイスが漏洩の試験のために使用され得ることを示している。そのため、単一の欠陥がある層が、早期に検出可能である。したがって、使用者がダイアフラムを交換する警告を受けることができ、ダイアフラムの完全な機能不全を避けることができる。二重層構造を有することで、安全かつ長い稼働寿命を維持することができる。装置は、その時々に、例えば加工動作の間に漏洩検出を実施するように構成された構成要素を含みうる。
本発明のさらなる発展形態において、スペーサーに接触するダイアフラム層が熱成型される。熱成型は、ダイアフラム層が装置の結合状態における位置にあるスペーサーと形状適合するように、好適にはその場実行がなされる。熱成型は、スペーサーによって熱成型された後に、スペーサーを受容するための適合表面プロファイルを含むダイアフラムを提供する。熱成型は、ダイアフラム111が、熱成型されることとなるスペーサーと接触する層に適した温度に達するように第1のツール100を加熱し、次いで、例えば装置の結合状態において、ダミー半導体デバイスを有し、または有さないで圧力をダイアフラムに印加し、続いて温度を熱成型温度よりも低い温度まで下げ、圧力を取り除くことによって実行されうる。熱成型がその場実行される場合、装置内の熱源が第1のツール100及びダイアフラム111の層を熱成型温度まで加熱するために使用されうる。
熱成型は、好適には新しいダイアフラムが、例えば新しいカートリッジとともに装置に取り付けられたときに実行される。図11は、ガイド壁150によって囲まれたガイド内のダイアフラム111及びスペーサー120の一部の例示的な概略図である。図11は、例として、熱成型前のスペーサー及びダイアフラム(左側)、並びに熱成型の間にスペーサーによって導入されたダイアフラム層の変化(中央)を示している。ダイアフラムが熱成型の後もその形状を保つことを強調するために、取り外した状態が図11の右側に示されている。熱成型は、ダイアフラムをスペーサーの形状および寸法に適応させる。例えばダイアフラムは3Dベローズ状構造を得てもよく、これは図示のために誇張されて図11に示されている。熱成型されたダイアフラムにより、驚くべきことに、加工中にダイアフラム上への応力を非常に小さくしつつ、大きなスペーサーの移動距離が可能になることが分かった。
熱成型についての1つの例において、動作温度よりも高い温度、例えば400℃において、ダイアフラム層の材料は柔らかくなり、その引張り係数は、適度に高い圧力(例えば少なくとも1MPa)で、層が容易にスペーサーに永続的に形状適合するようなレベルまで低下する。例えば、ダイアフラム111の層は、ダミー半導体デバイスに対して押し付けられた際に突出するスペーサー120に形状適合する。ベローズ状形状のようなこの形状は、約120℃から約300℃(例えば250℃)のような稼働温度において、スペーサーのストロークに適合し、このとき層の引張り係数は熱成型温度におけるものよりも高く、そのため熱成型された形状を維持する。
熱成型を可能にするために、本装置は、スペーサー120に接触するダイアフラム111の層の温度が熱成型温度、好適には少なくとも400℃まで設定可能であるように、ヒーターを制御するように構成されたコントローラを含みうる。
本発明のさらなる発展形において、第2のツール200は、カートリッジ内のフィルムなどの底部保護フィルムを受容するように動作可能であり、底部保護フィルムは、第2のツールと第1のツールとの間及びホルダーと半導体デバイスとの間に配置されうる。底部保護フィルムは、(i)半導体デバイスの底面を汚染から保護すること、(ii)CTE不整合に起因する相対的な寸法変化に適応すること、及び(iii)そうでなければ別の場合において必要となりうるデバイスキャリアの必要性を排除すること、の目的の少なくとも1つについて働く。底部保護フィルムは弾性的でありうる。弾性膜はホルダー及び半導体デバイスとは異なる可能性のある熱膨張に適応してもよく、そのため、底部保護フィルムと半導体デバイスとの間のCTE整合は必要とされない場合がある。底部保護フィルムは高温抵抗性弾性膜でありうる。底部保護フィルムは接触時にデバイスの形状に形状適合し、低い引張り係数は、相対的な寸法変化(例えば温度変化に起因する)を吸収し、そのため、半導体デバイスの内部応力を低減しうる。図12は、図4に示されたものと同様の、第1のツール100及び第2のツール200を含む装置1の例を示す。第1のツール100は、圧力印加構成要素309と、ガイド壁150によって囲まれたガイド内のスペーサー120と、を含む。第2のツール200は、半導体デバイス400のためのホルダー208を含む。図12の例は、ホルダー208と半導体デバイス400との間の底部保護フィルム301を含む。この例において、フィルムはカートリッジ内に支持され、そのため新しいフィルム301が、半導体デバイスの加工プロセスを実行する前に、半導体デバイス400を受容するために、所定の位置に配置され、または所定の位置にインデックスされうる。底部保護フィルム301は、半導体デバイスのそりに適合し、半導体デバイスの底面の汚染を防ぎ、亀裂を防ぐために内部応力を低減するために提供されうる。底部保護フィルム301は、整合可能なCTEの材料からなるデバイスキャリア211を選択する必要を排除することによって、ツーリングをより単純にし、コストを低減する。
本発明の1つの実施形態において、装置は保護フィルムホルダー及び底部保護フィルムホルダーを含む。
図13の例において、半導体ダイ402及び半導体ダイ403は異なる高さを有する。圧力印加構成要素309の設計によって、第1のスペーサー120.1及び第2のスペーサー120.2は、半導体デバイス400上に同じ圧力を印加することが可能である。異なる高さを有するダイは、2つのスペーサーが使用されるため同時に加工可能である。各スペーサー120.1、120.2は、その対応するガイド壁150からのギャップ118(ギャップは図示されない)を有し、ギャップ118によって、各スペーサー120.1、120.2は傾き、それ自体を対応する半導体ダイ402、403の各表面角度に適合させることが可能になる。図13の右側は、異なるダイの厚さを有する半導体デバイス400に対するスペーサー120及びホルダー208の同様のセットの構成を示している。スペーサー120は容易にこの条件に適合可能であることが分かる。底部保護フィルム301は、半導体デバイス400の底面、この場合には基板401の底面を保護する役割を果たす。底部保護フィルム301は、熱プロセスの間、半導体デバイスの底面の膨張及び収縮に対して形状適合し、そのため半導体デバイス400の内部応力を低減する。ダクト112が、流体を導入するための例として図12及び13に示されている。底部保護フィルム301はまた、本発明の別の実施形態でも使用可能であり、例えば、圧力印加構成要素309のチャンバーが非圧縮性材料を含む。
図14は、本発明のさらなる発展形を示す、第1のツール100の詳細を示している。図14は、ダイアフラムカートリッジ110、圧力伝達媒体を受容するためのチャンバー310、及びダイアフラム111を含む圧力印加構成要素309を示している。拡大領域に示されているOリング151は、ダイアフラム111とチャンバー310との間のシーリングを向上させる。また本発明のさらなる発展形において、第2のリング152は、Oリング151を取り囲んで使用される。第2のリング152は、好適にはくさび状バックアップリングであり、単にくさび状リングとも称される。第2のリング152はくさび形状の断面を含む。くさび状バックアップリング152は、Oリング151が高圧下で押し出され、損傷することを防止する。図15は、金属壁500内に保持され、チャンバー310をダイアフラム111に対してシールするOリング151を示している。ダイアフラム111は、それ自体が支持リング内に保持されうる。高圧の印加の間、図15b)の矢印504によって示されるように、Oリングは、圧力差に起因して空間503に押し出され、その結果高圧によって空間503内にOリングの材料505がある量だけ押し出されることとなる。押し出されたOリングの材料505は、空間503を増加させることもありうる。そのため、高圧の印加中にOリング151は損傷し、圧力伝達媒体が漏洩しうる。図15c)及びd)はくさび状バックアップリング502が使用されている場合を示しており、リングは互いに対してスライド可能な2つのスライド可能な部分、例えば2つのくさびを含み、これらはくさび状バックアップリング502及びOリング501が収容されるキャビティの高さを調節することが可能であり、そのためOリング151をブロックして空間503内に押し出されるのを防ぐ。これは、高圧及び低圧の様々なサイクルの後でさえも、Oリング151への損傷を効果的に防ぎ、圧力伝達媒体の漏洩を防止する。
本発明はまた、漏洩検出方法を想定している。装置の各加工プロセスサイクル後、高圧、例えば200kPaにある気体(例えば窒素)がダイアフラムの2つの層の間に導入され、流入バルブが閉じられる。次いで圧力が、例えば圧力ゲージモニターで監視される。もし顕著な圧力低下、例えば初期圧力の10%が検出されれば、漏洩が、例えば自動ソフトウェアによって報告されうる。そのため、いつメンテナンスが必要になるかを知らせることができる。
図16Aは、2つの内側部分121.1及び121.2並びに1つの外側部分122を含む本発明に従うスペーサー120の例を示している。半導体デバイス400は、例えば基板401、半導体ダイ402及び半導体ダイ403を含んで示されている。スペーサー121.1の内側部分は1つの半導体ダイ402に圧力を加え、内側部分121.2は別の半導体ダイ403に圧力を加える。スペーサーの外側部分122は基板401に圧力を加える。球体ベアリング220は、半導体デバイス400の上面がスペーサー120の下面と実質的に平行になるまで回転する。これは、半導体デバイス400が平行でない上面及び底面を有する場合に必要である。そのため、球体ベアリング220は、半導体デバイスの非平行な面を補償することができるように回転し、半導体デバイス400の上面を水平にする。図16Bは、装置が、図16Aに示された半導体デバイス400とは異なる形状または配置の半導体デバイス400にどのように適合できるのかを示している。図16Bに示された半導体デバイス400も厚く、そのため、スペーサー120はガイドの上面から外に突出し、その高さはダイアフラム111によって補償される。ダイアフラム111は、ガイドの上面から突出しているスペーサー120の上面に形状適合する。そのため、均一な力が半導体デバイス400に印加可能である。内側及び外側部分121、122はまた、例えば内側部分及び外側部分の上面の各面積を調整することによって、ダイへの圧力と基板への圧力との比を調整することを可能にする。
図17は、本発明に従う半導体を加工するための方法の実施形態の各段階を表すフロー図を示している。1つの段階において、保護フィルム300がインデックスされてもよく、これは所定の位置に配置されることを意味する。1つの段階において、半導体デバイス400が、例えばホルダー208の上にロードされうる。排出機構214は、半導体デバイス400及びキャリア(存在する場合)が、加熱されないような状態に置かれる。例えば制御盤上の「閉」ボタンを押すことによって装置を結合状態にすると、本方法は、キャリア及びデバイスが接触状態にされ、スペーサーとホルダーとの間で押し付けられるように格納される排出機構214を含みうる。接触すると、半導体デバイス400は、例えば、キャリア(存在する場合)及び半導体デバイス400を同時に加熱する伝導熱移送によって加熱されうる。キャリア及び半導体デバイス400のCTEが適合している場合、半導体デバイス内に生じる内部応力は最小化可能である。圧力及び/または温度は、半導体デバイス400の加工の間、各期間のそれぞれにおいて維持されうる。所定の期間後、圧力は解除されうる。次いで、装置は、例えば制御盤上の「開」を押すことによって非結合状態にされうる。排出機構214は、急冷のために半導体デバイス400を持ち上げるために使用されうる。
図18は、本発明に従う半導体デバイス400を加工するための方法の別の実施形態の各段階を表すフロー図を示している。1つの段階において、保護フィルム300がインデックスされ、これはフィルム300を所定の位置に配置することを意味している。1つの段階において、半導体デバイス400が、例えば底部保護フィルム301上、及び(装置結合後に)保護フィルム300の下にロードされ得る。排出機構214は、半導体装置400及びキャリア(存在する場合)が加熱されないような状態に置かれる。例えば制御盤上の「閉」ボタンを押すことによって装置を結合状態にすると、本方法は、デバイス(及び存在する場合キャリア)が接触され、スペーサーとホルダーとの間で押し付けられるように格納する排出機構214を含みうる。接触すると、半導体デバイス400は、例えば伝導熱移送によって、熱源で加熱されうる。圧力及び/または温度は、半導体デバイス400の加工の間、各期間のそれぞれにおいて維持されうる。所定の期間後、圧力は解除されうる。装置1は、例えば制御盤上の「開」を押すことによって非結合状態にされうる。排出機構214は、急冷のために半導体デバイス400を持ち上げるために使用されうる。
100 第1のツール
111 ダイアフラム
118 ギャップ
120、120.1、120.2 スペーサー
121、121.1、121.2 内側部分
122 外側部分
123 ダクト
125、126 端部
130 取り付けプレート
150 調整ガイド壁
151 Oリング
200 第2のツール
208 ホルダー
211 キャリア
212 排出ピン
214 排出機構
215 底部取り付けプレート
217 センサ
220 球体ベアリング
300 保護フィルム
301 底部保護フィルム
309 圧力印加構成要素
310 圧力チャンバー
400 半導体デバイス
401 半導体基板
402、403 半導体ダイ
501 Oリング
502 くさび状バックアップリング
503 空間
505 Oリングの材料
901 スペーサー弾力部材

Claims (20)

  1. 半導体デバイスを加工するための装置であって、
    圧力構成要素と、ガイドと、前記ガイド内で移動可能なスペーサーと、を含む第1のツールであって、ギャップが前記スペーサーと前記ガイドとの間に画定され、前記スペーサーを、前記ガイドに対して傾斜可能となるように動かすことが可能である、第1のツールと、
    前記半導体デバイスを保持するための第2のツールと、を含み、
    前記第1及び第2のツールが、非結合状態と結合状態との間で互いに対して移動可能であり、
    前記スペーサーが、
    前記圧力印加構成要素に近い第1の部分であって、前記結合状態において、前記圧力印加構成要素が第1の圧力としての力を前記第1の部分に印加するように動作可能である、第1の部分と、
    前記圧力印加構成要素から遠い第2の部分であって、前記結合状態において、前記第2の部分が前記半導体デバイスに近く、前記圧力印加構成要素からの力を第2の圧力として前記半導体デバイスに伝達するように動作可能である、第2の部分と、を含む、装置。
  2. 前記ギャップが、前記圧力印加構成要素から遠い前記第2の部分におけるよりも、前記圧力印加構成要素に近い前記第1の部分において小さい、請求項1に記載の装置。
  3. 前記スペーサーと前記ガイドとの間の前記ギャップの幅が、約0.001mmから約5mmである、請求項1に記載の装置。
  4. 前記圧力印加構成要素に近い前記第1の部分における前記ギャップの幅が、約0.001mmから約1mmである、請求項1に記載の装置。
  5. 前記圧力印加構成要素から遠い前記第2の部分における前記ギャップの幅が、約0.01mmから約5mmである、請求項1に記載の装置。
  6. 前記圧力印加構成要素が、チャンバーと、前記チャンバー内の圧力伝達媒体を前記スペーサーから離隔するダイアフラムと、を含む、請求項1に記載の装置。
  7. 前記第1のツールがさらに、前記圧力チャンバー内において前記ダイアフラムを所定の位置に保持するためのOリングを含む、請求項1に記載の装置。
  8. 前記第1のツールがさらに、前記Oリングの押し出しを防ぐために、前記Oリングを取り囲むように動作可能な、前記Oリングよりも大きな直径を有する追加的なリングを含む、請求項1に記載の装置。
  9. 前記スペーサーがさらに第1の表面及び第2の表面を含み、
    前記第1の表面が、前記圧力構成要素に接触可能な表面であり、
    前記第2の表面を完全に利用する場合に前記スペーサーによって印加可能な圧力が、前記圧力構成要素によって前記第1の表面に印加される圧力よりも大きくなるように、前記第1の表面の面積が、前記第2の表面の面積よりも大きい、請求項1に記載の装置。
  10. 前記スペーサーの縁が、0.2mm以下の半径の丸められた縁を有するように面取りされた、請求項1に記載の装置。
  11. 前記スペーサーがさらに、内側部分及び外側部分を含み、前記内側部分が、前記外側部分に対して移動可能である、請求項1に記載の装置。
  12. 前記内側部分の前記外側部分に対する、前記圧力印加構成要素から離れる方向における動きが制限される、請求項11に記載の装置。
  13. 前記非結合状態から前記結合状態に変化する際に、前記ホルダーが、前記スペーサーに対して前記半導体デバイスを水平にするように動作可能な球体ベアリングを含む、請求項1に記載の装置。
  14. 前記第2のツールが、前記第2のツールに含まれる前記半導体デバイスのために、ホルダーの上に底部保護フィルムを受容するように動作可能である、請求項1に記載の装置。
  15. 加熱ブロックをさらに含み、前記加熱ブロックと前記ホルダーとの間の距離が調整可能である、請求項1に記載の装置。
  16. 複数のセットであって、各セットが、スペーサー及びガイドを含む、複数のセットと、
    複数のホルダーと、をさらに含み、
    各ホルダーが、前記複数のセットの1つまたは複数と関連付けられた、請求項1に記載の装置。
  17. 前記ガイド及びスペーサーに力を印加するために、前記スペーサーと前記ガイドとの間の前記ギャップ内に配置された弾力部材をさらに含む、請求項1に記載の装置。
  18. 半導体を加工する方法であって、
    互いに対して移動可能な第1のツール及び第2のツールを有する装置を提供する段階であって、前記第2のツールがホルダーを含み、前記第1のツールが圧力チャンバーと、ガイド内で移動可能な可動式のスペーサーと、前記ガイドに対して前記スペーサーを傾けることができるように動作可能な、前記スペーサーと前記ガイドとの間のギャップと、を含み、前記第1のツール及び前記第2のツールが非結合状態にある、装置を提供する段階と、
    半導体デバイスを前記ホルダー上に配置する段階と、
    前記第1のツール及び前記第2のツールを前記非結合状態から結合状態にする段階と、
    前記圧力チャンバーからの圧力を前記スペーサーに印加することによって、前記スペーサーと前記ホルダーとの間の前記半導体デバイスを圧迫する段階と、
    所定の期間待機する段階と、
    前記第1のツール及び前記第2のツールを、前記結合状態から前記非結合状態にする段階と、を含む、半導体を加工する方法。
  19. 前記第2のツール上に、前記ホルダーを覆う底部保護フィルムを提供する段階をさらに含み、
    前記半導体デバイスを前記ホルダー上に配置する段階が、前記底部保護フィルムによって覆われた前記ホルダー上に前記半導体デバイスを配置する段階を含み、前記半導体デバイスが前記底部保護フィルム上に配置される、請求項18に記載の半導体を加工する方法。
  20. 前記ホルダー上にキャリアを提供する段階をさらに含み、前記ホルダー上に半導体デバイスを配置する段階が、前記キャリア上に前記半導体デバイスを配置する段階を含む、請求項18に記載の半導体を加工する方法。
JP2018169540A 2017-09-12 2018-09-11 半導体デバイスを製造するための装置及び方法 Active JP6666401B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/701,870 2017-09-12
US15/701,870 US11227779B2 (en) 2017-09-12 2017-09-12 Apparatus and method for processing a semiconductor device

Publications (2)

Publication Number Publication Date
JP2019054243A true JP2019054243A (ja) 2019-04-04
JP6666401B2 JP6666401B2 (ja) 2020-03-13

Family

ID=63678357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018169540A Active JP6666401B2 (ja) 2017-09-12 2018-09-11 半導体デバイスを製造するための装置及び方法

Country Status (8)

Country Link
US (1) US11227779B2 (ja)
EP (1) EP3454364B1 (ja)
JP (1) JP6666401B2 (ja)
CN (1) CN109494176B (ja)
DK (1) DK3454364T3 (ja)
MY (1) MY193743A (ja)
SG (1) SG10201807685WA (ja)
TW (1) TWI706436B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310915B (zh) * 2019-06-03 2023-03-24 通富微电子股份有限公司 一种顶出机构及塑封装置
NL2024038B1 (en) * 2019-10-17 2021-06-22 Boschman Tech B V Component Processing Apparatus, such as a Pressure Sintering Apparatus or a Component Encapsulation Apparatus
US11393547B2 (en) * 2019-11-26 2022-07-19 Piecemakers Technology, Inc. Anti-fuse one-time programmable memory cell and related array structure
DE102021126718A1 (de) 2021-10-14 2023-04-20 Pink Gmbh Thermosysteme Sintervorrichtung zum verbinden von komponenten zumindest einer elektronischen baugruppe
TW202330132A (zh) * 2021-10-14 2023-08-01 德商平克塞莫系統有限公司 多功能燒結或擴散焊接設備和沖壓工具
DE202021105596U1 (de) * 2021-10-14 2021-12-17 Pink Gmbh Thermosysteme Multifunktionale Sinter- oder Diffusionslötvorrichtung und Presswerkzeug

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10311429A (ja) * 1997-05-12 1998-11-24 Nichias Corp 補助輪付きoリング
WO2009119096A1 (ja) * 2008-03-27 2009-10-01 株式会社ニコン 接合装置および接合方法
JP2016507164A (ja) * 2013-02-06 2016-03-07 ボッシュマン テクノロジーズ ビーヴイ 半導体ダイ封入又は実装方法及び対応する半導体ダイ封入又は実装装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418646A (en) * 1982-03-29 1983-12-06 Eaton Corporation Load lock valve
NL193526C (nl) * 1991-02-26 2000-01-04 Boschman Tech Bv Inrichting voor het omhullen van elektronische onderdelen met een kunststof.
US7097544B1 (en) * 1995-10-27 2006-08-29 Applied Materials Inc. Chemical mechanical polishing system having multiple polishing stations and providing relative linear polishing motion
CH713466B1 (de) * 2001-07-12 2018-08-15 Murata Machinery Ltd Vorrichtung und Verfahren zum harmonisierten Positionieren von Waferscheiben.
JP4168795B2 (ja) * 2002-04-19 2008-10-22 セイコーエプソン株式会社 製膜方法、製膜装置、デバイス、デバイスの製造方法、及び電子機器
US7654221B2 (en) * 2003-10-06 2010-02-02 Applied Materials, Inc. Apparatus for electroless deposition of metals onto semiconductor substrates
JP4194495B2 (ja) * 2004-01-07 2008-12-10 東京エレクトロン株式会社 塗布・現像装置
JP2006079800A (ja) * 2004-08-11 2006-03-23 Showa Denko Kk 磁気記録媒体用シリコン基板及びその製造方法並びに磁気記録媒体
WO2006038259A1 (ja) * 2004-09-30 2006-04-13 Renesas Technology Corp. 半導体装置の製造方法
DE102004062212A1 (de) * 2004-12-23 2006-07-13 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung
US7382143B2 (en) * 2006-05-18 2008-06-03 Centipede Systems, Inc. Wafer probe interconnect system
JP4803592B2 (ja) * 2006-06-16 2011-10-26 東京エレクトロン株式会社 液処理装置および液処理方法
DE102008000128B4 (de) * 2007-01-30 2013-01-03 Denso Corporation Halbleitersensorvorrichtung und deren Herstellungsverfahren
US20090060687A1 (en) * 2007-08-28 2009-03-05 White John M Transfer chamber with rolling diaphragm
US8261660B2 (en) * 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
JP2012073233A (ja) * 2010-08-31 2012-04-12 Mitsumi Electric Co Ltd センサ装置及び半導体センサ素子の実装方法
KR102355643B1 (ko) * 2011-12-22 2022-01-25 에베 그룹 에. 탈너 게엠베하 가요성 기판 홀더, 제1 기판을 분리하기 위한 장치 및 방법
KR20130107476A (ko) * 2012-03-22 2013-10-02 삼성전자주식회사 칩 본딩장치
KR102092432B1 (ko) * 2013-03-27 2020-03-24 에베 그룹 에. 탈너 게엠베하 기판 스택을 취급하기 위한 장치 및 방법과 보유 장치
JP6300459B2 (ja) * 2013-07-12 2018-03-28 キヤノン株式会社 インプリント装置およびインプリント方法、それを用いた物品の製造方法
KR102120687B1 (ko) * 2014-04-18 2020-06-09 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법
JP2016134530A (ja) * 2015-01-20 2016-07-25 株式会社東芝 加工制御装置、加工制御プログラムおよび加工制御方法
CN106605296A (zh) * 2015-03-31 2017-04-26 新电元工业株式会社 加压单元
US11183401B2 (en) * 2015-05-15 2021-11-23 Suss Microtec Lithography Gmbh System and related techniques for handling aligned substrate pairs
JP6479579B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
US10340170B2 (en) * 2016-02-12 2019-07-02 Asm Technology Singapore Pte Ltd Method and device for grooving wafers
DE102017103212B4 (de) * 2016-02-24 2024-01-25 Suss Microtec Lithography Gmbh Halbleiterstruktur-Bondungsvorrichtung und zugehörige Techniken

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10311429A (ja) * 1997-05-12 1998-11-24 Nichias Corp 補助輪付きoリング
WO2009119096A1 (ja) * 2008-03-27 2009-10-01 株式会社ニコン 接合装置および接合方法
JP2016507164A (ja) * 2013-02-06 2016-03-07 ボッシュマン テクノロジーズ ビーヴイ 半導体ダイ封入又は実装方法及び対応する半導体ダイ封入又は実装装置

Also Published As

Publication number Publication date
CN109494176A (zh) 2019-03-19
TW201913720A (zh) 2019-04-01
CN109494176B (zh) 2022-03-08
US11227779B2 (en) 2022-01-18
TWI706436B (zh) 2020-10-01
MY193743A (en) 2022-10-27
DK3454364T3 (da) 2022-07-04
EP3454364A1 (en) 2019-03-13
US20190080939A1 (en) 2019-03-14
JP6666401B2 (ja) 2020-03-13
EP3454364B1 (en) 2022-06-08
SG10201807685WA (en) 2019-04-29

Similar Documents

Publication Publication Date Title
JP6666401B2 (ja) 半導体デバイスを製造するための装置及び方法
JP7150118B2 (ja) 接合システム
TWI429019B (zh) Mating device and fitting method
US9607868B2 (en) Substrate heat treatment apparatus
US20220173068A1 (en) Apparatus and method for bonding substrates
US8215944B2 (en) Imprinting device and imprinting method
KR20080074173A (ko) 위치맞춤장치, 접합장치 및 위치맞춤방법
KR102249602B1 (ko) 반도체 본딩 장치 및 관련 기술
TWI555941B (zh) Fluid control valve
US20130316516A1 (en) Bonding system and bonding method
KR20160115930A (ko) 기질을 결합하기 위한 방법 및 장치
US9041424B2 (en) Interface and apparatus for inspecting electrical characteristics of wafer
KR20170041267A (ko) 마이크로 전기기계 부품들을 특히 열에 의해 결합하는 장치
KR20160148477A (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
TW201351531A (zh) 將晶片焊接於一基板之壓力傳遞裝置
TWI630048B (zh) Bonding device, bonding system, bonding method, and computer memory medium
US11984328B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
TWI852125B (zh) 用於連接至少一個電子組件之元件的擴散焊接和/或燒結裝置、工具及系統
TW201642986A (zh) 接合裝置、接合系統、接合方法及電腦記憶媒體
JP2024537377A (ja) 多機能焼結装置、または拡散はんだ付け装置および押圧ツール
JP6333184B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2016129199A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2014241416A (ja) 基板貼り合せ装置および積層半導体装置製造方法
JP2012004322A (ja) 基板貼り合せ装置、積層半導体装置製造方法及び積層半導体装置
JP2016129196A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200220

R150 Certificate of patent or registration of utility model

Ref document number: 6666401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250