CN109494176B - 用于加工半导体器件的装置和方法 - Google Patents

用于加工半导体器件的装置和方法 Download PDF

Info

Publication number
CN109494176B
CN109494176B CN201811060553.0A CN201811060553A CN109494176B CN 109494176 B CN109494176 B CN 109494176B CN 201811060553 A CN201811060553 A CN 201811060553A CN 109494176 B CN109494176 B CN 109494176B
Authority
CN
China
Prior art keywords
spacer
pressure
semiconductor device
tool
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811060553.0A
Other languages
English (en)
Other versions
CN109494176A (zh
Inventor
丁佳培
甄家荣
柯定福
廖俭
宋景耀
袁斌
穆勒斯瓦兰·德瓦斯加马尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASMPT Singapore Pte Ltd
Original Assignee
ASM Technology Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Technology Singapore Pte Ltd filed Critical ASM Technology Singapore Pte Ltd
Publication of CN109494176A publication Critical patent/CN109494176A/zh
Application granted granted Critical
Publication of CN109494176B publication Critical patent/CN109494176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706—Mechanical details, e.g. roller, belt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/83149—Aligning involving movement of a part of the bonding apparatus being the lower part of the bonding apparatus, i.e. holding means for the bodies to be connected, e.g. XY table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种用于加工半导体器件的装置，包括第一工具，该第一工具包括压力施加部件、引导件和能在引导件中移动的间隔件。间隙限定在间隔件和引导件之间，并且可操作以允许间隔件相对于引导件倾斜。该装置还包括用于保持半导体器件的第二工具，其中第一工具和第二工具能在非耦合状态和耦合状态之间相对于彼此移动。间隔件包括靠近压力施加部件的第一部分，其中在耦合状态下，压力施加部件可操作以将作为第一压力的力施加到第一部分。间隔件还包括远离压力施加部件的第二部分，其中在耦合状态下，第二部分靠近半导体器件并且可操作以将来自压力施加部件的力作为第二压力传递到半导体器件。

Description

用于加工半导体器件的装置和方法
技术领域
本发明涉及一种用于模制或烧结半导体器件的装置。本发明还涉及一种用于模制或烧结半导体器件的方法。
背景技术
传统的模制装置通常包括基板和用于在引入模塑料的同时保持半导体器件的盖子。然而，半导体器件可能不具有平行表面，因此半导体器件的顶表面在放置在装置中时可能会倾斜。在模制期间施加在半导体器件上的力的不均匀性可能导致不希望的模制结果，甚至可能损坏半导体器件。因此，当遇到这种情况时需要更多的调整时间，因此不能实现更高的产量。
因此，需要一种具有高产量和高质量的用于模制或烧结半导体器件的经济的解决方案。
发明内容
因此，本发明试图提供一种改进上述问题的改进装置。改进的模制装置提供半导体器件和装置部件之间的对准，从而实现更好的力分布和更高的加工质量。
因此，本发明提供一种用于加工半导体器件的装置，包括：第一工具，包括：压力施加部件；引导件；以及能在引导件中移动的间隔件；其中在间隔件和引导件之间限定间隙，并且间隙可操作以允许间隔件相对于引导件倾斜；以及用于保持半导体器件的第二工具，其中第一工具和第二工具能在非耦合状态和耦合状态之间相对于彼此移动；其中所述间隔件包括：靠近所述压力施加部件的第一部分，其中在所述耦合状态下，所述压力施加部件可操作以将作为第一压力的力施加到所述第一部分；远离压力施加部件的第二部分，其中在耦合状态下，所述第二部分靠近半导体器件并且被配置为将来自压力施加部件的力作为第二压力传递到半导体器件。
本发明还提供一种加工半导体的方法，包括：提供具有能相对于彼此移动的第一工具和第二工具的装置，其中第二工具包括保持器，第一工具包括压力腔室能在引导件中移动的可移动间隔件，第一工具包括在间隔件和引导件之间的间隙，该间隙可操作以允许间隔件相对于引导件倾斜，并且其中第一工具和第二工具处于非耦合状态；在保持器上布置半导体器件；将第一工具和第二工具从非耦合状态转换成耦合状态；通过在间隔件上施加来自压力腔室的压力，在间隔件和保持器之间压缩半导体器件；等待预定时间段；将第一工具和第二工具从耦合状态转换成非耦合状态。
附图说明
当结合非限制性示例和附图考虑时，参考详细描述将更好地理解本发明，如下所述。
图1示出了根据本发明的实施例的装置的示例性截面示意图。
图2示出了根据本发明另一实施例的装置的截面示意图。
图3示出了与图2类似的装置的一部分的截面示意图，其中有两个用于单个衬底的间隔件，每个间隔件位于相应的半导体器件上方。
图4示出了与图2类似的装置的截面示意图，但具有不同的压力施加部件。
图5示出了与图3类似的装置的截面示意图，其中有两个用于单个衬底的间隔件，每个间隔件位于相应的半导体器件上方。
图6示出了示意性截面图，示出了隔膜和间隔件之间的接触的细节，以及间隔件的示例性实施例。
图7示出了示意性截面视图，示出了隔膜和间隔件之间的接触的细节。
图8以示意性截面图示出了半导体器件的不平坦表面如何由间隔件补偿。
图9以示意性截面图示出了根据本发明实施例的进一步发展的在半导体器件的两个不同高度处间隔件和半导体器件之间的接触的细节。
图10以示意性截面图示出了隔膜和间隔件之间的接触的细节，以及隔膜的进一步发展。
图11以示意性截面图示出了隔膜和间隔件之间的接触的细节，以及该接触的进一步发展。
图12示出了根据本发明另一实施例的装置的示意性截面图，其中底部保护膜设置在保持器上，用于支撑半导体器件。
图13以示意性截面图示出了根据本发明实施例的进一步发展的在半导体器件的两个不同高度处间隔件和半导体器件之间的接触的细节。
图14示出了根据本发明实施例的进一步发展的隔膜与第一工具的腔室的连接的示意性截面图。
图15示出了与比较例进行比较的图14的连接的示意图。
图16A和16B示出了与保持器相关联的球面轴承的示意性截面图。
图17示出了根据本发明实施例的方法的示例性流程图。
图18示出了根据本发明另一实施例的方法的另一示例性流程图。
附图是示意性的，并未按比例绘制，以强调本发明的某些方面。
具体实施方式
以下详细描述参考了附图，附图通过图示的方式示出了可以实践本发明的具体细节和实施例。所使用的附图标记在所有附图中是相同的。
在本发明的所有实施例中，装置1可包括多个间隔件，每个间隔件位于相应的引导件中。为了简化本发明的说明，将参考间隔件和相应的引导件的特征，然而这些解释也适用于具有如本公开中所解释的特征的多个间隔件和引导件。还可以提供多个保持器，每个保持器对应于一个间隔件，并且保持器还可以涉及多于一个间隔件，尤其是对于更复杂的电路。
术语“底部”，“顶部”，“上方”，“下方”可以指代图中所示的位置，第一工具和第二工具以第一工具位于“顶部”和第二工具位于“底部”的方式示出，相同的取向可以用于本公开内的其他元件。
术语“倾斜”、“倾斜的”或“倾斜运动”在本文中用于指代间隔件在相关联的引导件中的运动，其中间隔件的轴线与引导件的轴线之间的角度改变。
术语“倾斜”、“倾斜的”或“倾斜运动”在本文中也用于指代间隔件的内部部分在同一间隔件的外部部分内的相关凹部中的运动，其中所述外部部分接收内部部分，其中内部部分的轴线与外部部分的轴线之间的角度改变。
本文使用的表述“垂直运动”是指间隔件相对于引导件在朝向或远离腔室的方向上的运动。
表述“垂直运动”在本文中还用于指代间隔件的内部部分相对于同一间隔件的外部部分在朝向或远离腔室的方向上的运动。
在本公开的上下文中的术语“腔室”意指可操作以接收压力传递介质的腔室。术语“腔室”和“压力腔室”在本公开中具有相同的含义。
用于压力传递介质的表述“高压”是指压力大于101325 Pa。
当关于密封部件使用时表述“高压”表明密封部件（例如O形环）名义上适合在高压下与流体（例如气体）一起使用。
表述“高温”是指至少为使用温度的温度，其优选等于或高于120℃。
这里使用的术语“保持器”是指用于半导体器件的保持器。相反，用于保护膜或底部保护膜的保持器明确地如此说明。
根据本发明的装置适用于加工半导体器件。根据本发明的方法适用于加工半导体器件。
根据本发明的半导体器件可以包括半导体芯片和半导体衬底中的至少一种。半导体芯片是半导体材料块，其可以包括电路。半导体衬底还可以包括连接线。半导体衬底本身可以包括电路，该电路本身是半导体芯片。加工后的半导体器件可以称为最终半导体器件。
术语“器件”和“半导体器件”在本公开的上下文中具有相同的含义。
为了简化本发明的说明，参考半导体器件。然而，本公开同样适用于多个半导体器件，因此，该装置和方法适合于加工多个半导体器件。
根据本发明加工半导体器件包括向半导体器件施加压力，优选地同时将半导体器件保持在使用温度。
可以选择使用温度高于环境温度，优选约120℃至约300℃。
在一个优选实施例中，半导体器件的加工可以包括按压半导体器件的步骤。
在另一个优选实施例中，半导体器件的加工可以包括模制步骤。替代地或另外地，半导体器件的加工可以包括烧结步骤。
在另一个优选实施例中，在半导体器件的（面向间隔件）顶表面被间隔件覆盖的同时完成加工，使得诸如密封剂的模制材料不会完全覆盖成型后的半导体器件的顶部。
本装置可用于半导体封装工艺，其中作为密封力的高压施加在半导体芯片的顶表面上，以确保一致地执行模制。此外，当用于加工具有不同芯片厚度和芯片倾斜角的多个半导体芯片时，本装置和方法特别有利，用于提高模制多个半导体芯片的一致性。本装置和方法可用于制造顶表面至少部分暴露的半导体器件，例如MEMS传感器封装和指纹传感器封装。
图1示出了根据本发明第一实施例的装置1的截面侧视图。装置1包括第一工具100和第二工具200，第一工具100和第二工具200能在非耦合状态和耦合状态之间相对于彼此移动。在图1中，它们以非耦合状态示出。第二工具200包括用于接收半导体器件400的保持器208。第一工具100包括压力施加部件309，其包括压力腔室310和能在引导件中移动的间隔件120。引导件由相邻的引导壁150界定。在耦合状态下，压力腔室310可构造成将作为第一压力的力施加到间隔件120，并且间隔件120构造成将作为第二压力的力传递到半导体器件400。第一工具100包括在间隔件120和引导件（在图中由引导壁150表示）之间的间隙118，其中间隙118构造成允许间隔件120相对于引导件倾斜。根据间隔件120的设计（如下所述），第一压力可以与第二压力相同或不同。
间隙
引导件可以形成为板中的通孔，其中板包括在第一工具100中。因此，引导件可以由通孔的引导壁150限定。因此，引导件优选地具有相对于板固定的位置，并且优选地具有相对于第一工具100基本固定的位置（基本上不能移动）。
间隔件120可以形成为尺寸适合配合到引导件中的元件。间隔件优选地符合引导件的形状，但在间隔件和引导件之间留有间隙。
该间隙允许间隔件在引导件中倾斜，因此能够调节到半导体器件的顶表面，该顶表面可以是倾斜的，例如由于芯片倾斜。因此，间隔件具有一定的角度自由度和横向位移自由度，以符合半导体器件的顶表面的倾斜角度。
可以通过沿着截面获取间隔件120和引导件之间的距离的总和来确定间隙宽度。在间隔件120是圆柱体并且引导件是圆柱形孔的示例中，间隙宽度是引导件的直径与圆柱形孔的直径之间的差。
间隙宽度也可以通过取平行于引导件的平坦表面的距离来确定。
在一个实施例中，间隔件120的靠近压力施加部件309的端部处的间隙小于间隔件120的位于压力施加部件309远侧的端部处的间隙。因此，允许间隔件在远离压力施加部件309的端部处的较大横向运动，同时将压力施加部件309（例如隔膜）上的应力保持在最小值。间隔件的靠近压力施加部件309的端部在图1中示为端部125。间隔件的远离压力施加部件的端部在图1中示为端部126。
间隔件和引导件之间的间隙的宽度优选为约0.001mm至约5mm。在间隙在不同方向上具有不同宽度的情况下，至少一个方向上的宽度可以为约0.001mm至约5mm。优选地，所有方向上的宽度可以为约0.001mm至约5mm。这些方向平行于引导件的平坦表面，该平坦表面靠近压力施加部件309。
在间隔件的靠近压力施加部件309的端部处的间隙的宽度为约0.001mm至约1mm，优选为约0.001mm至约0.02mm，并且进一步优选为约0.0095mm至约0.015mm。这样小的间隙宽度是优选的，因为它使压力施加部件309上的应力最小化。在间隙在一个方向上与另一个方向相比具有不同宽度的情况下，至少一个方向上的宽度可以满足这些范围。优选地，所有方向上的宽度满足这些范围。这些方向平行于引导件的平面表面，该平面表面靠近压力施加部件309。例如，如果间隔件和引导件的顶视图截面是矩形的，则间隙可以包括在矩形短边上的第一间隙宽度和矩形长边上的第二间隙宽度。第一宽度和第二宽度可各自为约0.001mm至约1mm，优选为约0.001mm至约0.02mm，进一步优选为约0.0095mm至约0.015mm。
在间隔件的远离压力施加部件309并且靠近半导体器件400的端部处的间隙的宽度为约0.01mm至约5mm，优选为约0.02mm至约0.1mm，进一步优选约0.045mm至约0.055mm。在间隙在一个方向上与另一个方向相比具有不同宽度的情况下，至少一个方向上的宽度可以满足这些范围。优选地，所有方向上的宽度可以满足这些范围。这些方向平行于引导件的平坦表面，该平坦表面靠近压力施加部件309。
在间隙宽度可取决于间隔件和引导件之间的相对位置的情况下，间隙的优选宽度是当装置1处于耦合状态时间隙的宽度。
间隔件
间隔件可包括第一表面和第二表面，其中第一表面是被配置为接触压力施加部件309（例如隔膜）的表面，并且其中第一表面的面积大于第二表面的面积，使得当充分利用第二表面时间隔件所能施加的压力大于压力施加部件309施加到第一表面的压力。因此，可以对器件施加大的压力，同时保持隔膜和间隔件之间的压力低，以使隔膜上的磨损最小化，从而延长隔膜的使用寿命。
第一表面靠近压力施加部件309并且远离半导体器件400。第二表面远离压力施加部件309并且靠近半导体器件400。
间隔件和引导件可具有互补的几何形状，但具有不同的尺寸，使得引导件可容纳间隔件并提供所需的间隙。例如，两者都可以是锥体的平截头体（平行于基部的截断平面）的形状，具有略微不同的尺寸。
优选地，用于接触半导体器件的间隔件表面具有基本规则的多边形几何形状或矩形几何形状。
引导件和间隔件的几何形状可以配置成使得间隔件的第一表面（靠近压力施加部件309）的面积大于引导件的远离压力施加部件309的第二表面的面积。引导件的开口的面积尺寸适于容纳间隔件。这满足了本发明的各种实施例，并且进一步限制了间隔件在引导件内的垂直运动。作为示例，这种组合可以通过选择间隔件和引导件的几何形状来实现，间隔件和引导件的几何形状可以是截头圆锥、截头棱锥、截头锥体、圆锥台或右截头锥体（截头右金字塔状）。
间隔件的边缘，包括位于靠近压力施加部件309的间隔件的端部处的边缘以及位于远离压力施加部件309的间隔件的端部处的边缘，优选地使用半径为0.2mm或更小的圆角边缘被去毛刺。优选地，间隔件的所有边缘都被去毛刺。
令人惊讶地发现，在靠近压力施加部件309的端部处的间隔件和/或引导件的去毛刺增加了压力施加部件309（例如隔膜）的使用寿命。当边缘去毛刺并且间隙保持很小时，优选地在如上所述的范围内，可以进一步降低隔膜上的应力。
该装置还可包括间隔弹性构件901（如图7所示），例如位于间隔件和引导壁之间的间隙内的弹簧。间隔弹性构件901用于向间隔件和引导壁施加返回力，以使间隔件从相对于处于耦合状态的引导壁的倾斜位置返回到处于非耦合状态的引导件中其原始位置。与迫使间隔件在耦合状态下倾斜的力相比，间隔弹性构件901可操作以施加相对小的力，使得返回力不足以防止间隔件倾斜而又足以使间隔件返回到处于非耦合状态的引导件中的其原始位置。因此，处于耦合状态的接触力克服由间隔弹性构件901施加的返回力而使间隔件倾斜。然而，在去除接触力的非耦合状态下，由间隔弹性构件901施加的返回力使间隔件返回到其在引导件中的原始位置。
压力施加部件
压力施加部件309配置成将均匀压力施加到多个间隔件上。压力施加部件309可以是压力垫。压力施加部件309可以是密封的压力垫。可替代地，压力施加部件309可以是连接到用于压力传递介质的管道的压力垫。
压力施加部件309可包括腔室，例如主体或壳体中的腔室。腔室可包括隔膜。腔室可包括不可压缩材料，作为通过隔膜约束在腔室内的压力传递介质。不可压缩材料可以是固体或液体。在装置的耦合状态下，不可压缩材料可以将等静压传递到间隔件。作为依赖于由不可压缩材料施加的等静压力的替代或补充，主体可包括用于流体流入腔室的管道。当主体包括用于流体的管道时，压力传递介质可以是流体材料，例如液体或气体，优选惰性气体。令人惊讶地发现，惰性气体增加了隔膜的寿命，因为使用惰性气体有助于防止隔膜的氧化。惰性气体优选包括氮气或氩气中的至少一种。
不可压缩材料的实例是具有非常低剪切模量的材料，例如液体、凝胶或固体硅树脂材料。在高压下，不可压缩材料将等静压传递到所有间隔件并通过间隔件传递到半导体器件400。间隔件120和引导壁150之间的小间隙使弹性隔膜上的应力最小化，从而减少隔膜破裂或断裂的可能性。
本发明优选地包括隔膜，隔膜优选地包括弹性膜。隔膜防止压力传递介质挤压到间隔件和引导件之间的间隙中，并为间隔件的垂直运动和倾斜运动提供行程灵活性。在这种情况下，由装置提供的力将通过压力传递介质、隔膜和间隔件120传递到半导体器件400。
包括在隔膜中的弹性膜的优选厚度范围为约1μm至约1mm。
在250℃下弹性膜的优选拉伸强度范围为约1M Pa至约1000M Pa。拉伸强度优选根据ASTM D-882测定。
在250℃下弹性膜的优选拉伸模量为约0.1GPa至约10GPa。拉伸模量优选根据ASTMD-882测定。
用于隔膜的弹性膜材料可选自以下中的至少一种：PTFE（聚四氟乙烯），PFA（全氟烷氧基），PI（聚酰亚胺），PAEK（聚芳醚酮），PEEK（聚醚醚酮），PEI（聚醚酰亚胺）， PESU（聚醚砜），PPS（聚苯硫醚），PPSU（聚苯砜），PVDF（聚偏二氟乙烯）。
在一个优选实施例中，主体是隔膜盒。如果需要更换其至少一个部件，例如当隔膜达到其预期的寿命周期时，可以容易地更换盒。
图1示出了本发明的一个实例，其中压力施加部件309包括隔膜111，隔膜111将压力腔室310中的压力传递介质与间隔件120分开。隔膜是弹性隔膜。隔膜可包括不一定具有弹性的其他部分。本领域技术人员将从本公开中理解，隔膜的弹性允许有效且均匀地将压力传递到间隔件，并且隔膜有效地符合间隔件120和引导件的不平坦表面。然而，在高压和高温加工条件下直接接触半导体器件的顶表面的隔膜可能由于其与半导体器件的尖锐边缘的接触而导致隔膜破裂。设置在半导体器件和隔膜之间的间隔件120有助于克服该问题。间隔件120及其引导件各自具有良好控制的尺寸以保持限定的间隙，并且两者都具有无毛刺的表面和边缘。
装置1可以包括在保持器和半导体器件400上方的保护膜300，用于在与间隔件120接触期间保护半导体器件400，如图1所示。
弹性隔膜可包括聚合物材料膜或复合薄膜。
弹性隔膜可用于将压力传递介质与间隔件隔离。
压力施加部件309可包括高温和/或高压弹性体密封件，用于将压力腔室与外部环境隔离。优选地，密封适合于高温和高压。这种密封可以是O形环。密封防止压力传递介质从腔室泄漏。在本发明的一个进一步发展中，压力施加部件309可包括附加环，其中附加环围绕O形环布置。附加环优选是楔形环。楔形环可以防止由于压力腔室中的高压而挤压O形环。
先进的间隔件
在本发明的另一个实施例中，间隔件包括内部部分和外部部分。优选地，内部部分能相对于外部部分移动，从而允许内部部分和外部部分之间的相对垂直和角度运动。这允许在半导体器件的不同部分上施加不同的力。例如，半导体器件可以包括半导体衬底和半导体芯片，外部部分可以在半导体衬底上施加压力，并且内部部分可以在半导体芯片上施加压力。内部部分和外部部分之间的附加间隙允许半导体衬底或芯片的倾斜补偿，并且同时允许补偿半导体衬底和半导体芯片之间的平面偏差。
根据本发明的间隔件还可包括两个或更多个内部部分和一个外部部分。例如，如果需要将两个半导体芯片加工到半导体衬底上，则每个内部部分在一个相应的半导体芯片上施加压力，并且外部部分在衬底上施加压力，因此可以在半导体器件的不同部分上施加均匀或不同的力，这可能是有用的。内部部分和外部部分还允许调节施加在芯片上的力与衬底上的压力之比，例如通过调节接触半导体器件的内部部分和外部部分的面积。
在本发明的该另一实施例的一个优选形式中，内部部分相对于外部部分的运动在远离压力施加部件309并朝向半导体器件的方向上被限制到预定位置。进一步优选地，内部部分只能移动直到远端与外部部分的远端对齐。远端指的是压力施加部件309远侧的端部。在一个变化形式中，内部部分可以比外部部分更多地朝向压力施加部件309移动，然而，外部部分可以不比内部部分更多地朝向压力施加部件309移动。
内部部分和用于接收内间隔件的外间隔件的容纳部分的几何形状可以构造成使得内部部分的第一表面（靠近压力施加部件309）的面积大于靠近压力施加部件309的容纳部分的面积。这满足了本发明的各种实施例，并且进一步限制了内部部分在外部部分（容纳部）内的垂直运动。作为示例，这种组合可以通过从以下部分选择内部部分和容纳部的几何形状来实现：截头圆锥，截头棱锥，平截头体，圆锥台，右截头锥体（截头右金字塔状）。
保护膜和载体
保持器包括能够直接或在支撑件上接收半导体器件的表面，其中支撑件可以是用于承载或保持半导体器件或保护膜的载体。
该装置可以包括保护膜保持器，例如盒，使得膜可以布置在第二工具和第一工具之间，以及间隔件和半导体器件之间。第一工具可用于接收保护膜保持器。第一工具可用于接收保护膜。保护膜保护半导体器件并防止封装材料挤出到间隔件和引导件之间的间隙中。保护膜优选是柔性层。
第二工具200可操作以接收用于承载半导体器件的载体。载体可以适合放置在保持器上。优选地，选择载体使得热膨胀系数（CTE）与半导体器件的CTE相容，例如，如果半导体器件的衬底包括Si，则与Si的CTE相容。术语“相容”意味着CTE与半导体器件相同或基本相同。还可以选择载体的CTE以与保持器的CTE和半导体器件的CTE相容。载体的CTE与衬底的CTE之间的差异可以为约0ppm /℃至约5ppm /℃。相容的CTE可以减小在加热半导体器件和载体的同时在半导体器件上按压时在半导体器件中产生的内部应力。替代地或另外地，第二工具200可操作用于接收底部保护膜，例如盒中的膜，使得底部保护膜可以布置在第二工具和第一工具之间以及保持器和半导体器件之间。底部保护膜保护半导体器件，并且可以不需要载体。底部保护膜可以是弹性的。弹性膜可以适应保持器和半导体器件之间的热膨胀差异，因此，可以不需要保持器和半导体器件之间的CTE匹配。
烧结温度通常为230˚C至300˚C，远高于室温。当器件被放置并夹紧在第二工具200上时，并且当它被加热时，半导体器件和第二工具200之间的热膨胀量的差异可能产生大的内部应力，因为在半导体器件和第二工具200之间的界面上的摩擦会对半导体器件施加应力。利用包括与半导体器件的CTE兼容的CTE的载体，在界面处存在最小的相对尺寸变化，因此在器件内产生较小的内部应力。利用底部保护膜，底部保护膜可以变形，优选地弹性变形，以适应半导体器件的膨胀，从而减小器件的内部应力。
载体优选具有平行表面。
在本发明的一个实施例中，该装置包括保护膜保持器和底部保护膜保持器。
弹性保护膜和/或底部保护膜的优选厚度范围为约1μm至约1mm。
在250℃下，弹性保护膜和/或底部保护膜的优选拉伸强度范围为约1M Pa至约1000M Pa。拉伸强度优选根据ASTM D-882测定。
在250℃下，弹性保护膜和/或底部保护膜的优选拉伸模量为约0.1GPa至约10GPa。拉伸模量优选根据ASTM D-882测定。
用于保护膜和/或底部保护膜的弹性膜的材料选自以下中的至少一种：PTFE（聚四氟乙烯），PFA（全氟烷氧基），PI（聚酰亚胺），PAEK（聚芳醚酮），PEEK（聚醚醚酮），PEI（聚醚酰亚胺），PESU（聚醚砜），PPS（聚苯硫醚），PPSU（聚苯砜），PVDF（聚偏二氟乙烯）。
保持器
半导体器件的保持器可以包括平衡部件，用于平衡或平整保持器的表面，使得表面的角度连同间隔件的倾斜角度与半导体器件的顶部表面和底部表面相符合。在优选示例中，保持器包括球面轴承或者是球面轴承的一部分，球面轴承可操作以旋转以使半导体器件相对于间隔件调平，优选地当装置从非耦合状态变为耦合状态时。因此，可以实现半导体器件表面上的均匀压力分布。
保持器可包括用于测量施加在保持器上的压力的传感器。传感器可以是传感器阵列的形式，每个保持器具有一个或多个传感器设备。该装置可包括用于记录接触压力或接触力的记录器。这提供了制造过程的可追溯性记录，这对于电力电子和/或汽车应用是重要的。传感器可以优选地选自：压力传感器，力传感器。
虽然上面仅描述了一个保持器，但是装置1可包括多个保持器，例如10个或更多个。上述一个保持器的细节和特征同样适用于多个保持器。优选地，多个保持器包括在保持器块中，保持器块还可包括球面轴承和传感器。保持器块可以通过弹出机构作为单个单元移动。
一个保持器可以与一个间隔件相关联。可替代地，一个保持器可以与两个或更多个间隔件相关联。间隔件也可各自包括相应的内部部分和外部部分。
弹出机构
该装置可包括热源，例如加热元件或加热块。热源优选地包括在第二工具200中。进一步有利的是，第二工具200构造成使得热源和保持器之间的距离是可调节的。
第二工具200可以包括弹出机构，该弹出机构可以用于使保持器或保持器块以及因此半导体器件与热源进行热接触或不热接触。弹出机构可以配置成使得在静止位置它不与加热源接触。可以由弹簧支撑的弹出机构可以将保持器与第二工具200的其余部分分开。当装置进入耦合状态时，弹出机构被压靠在第二工具200的其余部分上，从而使得半导体器件与热源热接触。当装置进入非耦合状态时，弹出机构可以提升器件以便更快地冷却。
图2示出了包括第一工具100和第二工具200的装置1。第一工具100和第二工具200构造成在耦合状态和非耦合状态之间能相对于彼此移动。第一工具100可包括用于产生真空或引入工艺气体或排出气体的管道123。通风可以用于辅助第一工具100和第二工具200的分离，并且可以使用真空的产生来辅助工具100, 200的耦合。
图2中所示的第一工具包括压力施加部件309，压力施加部件309包括隔膜盒110和腔室310。隔膜盒包括至少部分地衬在腔室310上的隔膜111。腔室310可包括压力传递介质，优选地不可压缩材料，其可以优选为固体或液体。在图2的示例中，腔室可以通过隔膜闭合，并且可以没有其他开口用于移除压力传递介质。作为示例，间隔件120包括外部部分122和内部部分121，如上文“先进的间隔件”中所述。可替代地，间隔件可以是单个零件。间隔件的引导件由相邻的引导壁150形成。相邻的引导壁150在截面图中示出为位于间隔件120的左侧和右侧。包括相邻的引导壁150的引导件优选地沿其侧面围绕间隔件120，使间隔件120能够垂直运动。图2通过示例示出了三组间隔件和引导件，但是本发明不限于三个，并且可以包括更多，例如10个或更多个间隔件，每个间隔件在相应的引导件中。图2还示出了第一工具100可包括安装板130。
图2中所示的第二工具200包括用于接收半导体器件400的保持器208。作为示例，图2所示的保持器可以包括用于将半导体器件400支撑在保持器208上的载体211。可以有与一个间隔件120相关联的一个保持器208，或者与两个或多个间隔件相关联的一个保持器208。
如图2所示，第二工具200可包括底部安装板215。保持器208可与加热源分开，该加热元件可包括在底部安装板215中。例如，保持器可经由弹出机构214与加热器热隔离，例如，可以通过可选的弹出销212操作弹出机构214。弹出机构214具有弹簧，弹簧可操作以提升器件载体211和半导体器件400以形成气隙，从而防止了底部工具200和半导体器件400之间的直接接触。另一方面，当第一和第二工具100,200耦合时，弹簧将被压缩，使得器件载体211和半导体器件400被夹紧并与第二工具200接触，用于通过传导热传递来加热半导体器件400。通过选择性地将保持器与热源分开或耦合，保持器可以仅在加热半导体器件400所需的时间内与加热源热接触，因此避免过度的热暴露。如图2所示，第二工具200还可包括隔热块216。
作为图2中所示的示例，半导体器件400具有半导体衬底和半导体芯片（在衬底上示出的较小部分）。半导体器件可以具有不同的部件和布置。在需要对半导体衬底和诸如半导体芯片的附加较小区域施加压力的情况下，使用包括内部部分和外部部分的间隔件提供了优点，因为其允许在半导体器件上更好的力分布。
还如图2所示，保持器可包括传感器217，例如用于测量施加在保持器上的压力。传感器217可以是传感器阵列的形式，每个保持器具有一个或多个传感器设备。
参考图2，装置1可以包括保护膜保持器，例如盒中的膜，其中保护膜300可以布置在第二工具200和第一工具100之间以及间隔件120和半导体器件400之间。第一工具100可用于接收保护膜保持器。第一工具100可用于接收保护膜300。
当第一工具100和第二工具200耦合并施加压力时，间隔件120接触半导体器件400并且符合半导体器件400的顶表面。第一工具100包括间隔件120和引导件之间的间隙（参见图1中的间隙118）。间隙（图2中未示出）允许间隔件倾斜，从而符合半导体400的甚至非常小的不平坦或不平行的表面。压力施加部件309确保可以向间隔件施加均匀的压力或力。当间隔件120包括内部部分121和外部部分122时，如图2所示，间隔件120还可以符合半导体器件400的不同部分。例如，内部部分121可以接触半导体芯片，外部部分122可以接触半导体衬底。
保持器208可以包括球面轴承220或可以是球面轴承220的一部分，用于平衡保持器的表面，从而使半导体器件400的顶表面平整。关于平衡保持器的表面的装置220的效果的放大示意图在图3中给出，以球面轴承为例。在该示例中，半导体400包括半导体衬底401、半导体芯片402和附加的半导体芯片403。为了解释球面轴承220的功能，示出了两个间隔件120.1和120.2，每个间隔件分别用于半导体芯片402, 403中的一个。参考图3的左侧，可以看出半导体衬底401具有上表面和下表面（上部靠近间隔件，下部靠近保持器），它们彼此不平行。平衡部件，在这种情况下是球面轴承，通过使顶部221相对于底部222移动来调节半导体器件的顶表面，使得半导体衬底401的顶表面或半导体芯片402, 403的顶表面（取决于其意图）基本上平行于上部。这种平衡可以例如在将上部耦合到下部时进行。在图3的示例中，芯片402和芯片403具有不同的高度，例如由于不同的厚度。由于压力施加部件309，第一间隔件120.1和第二间隔件120.2能够在半导体器件400上施加相同的压力。因为使用两个间隔件，所以可以加工芯片的不同高度。每个间隔件120.1和120.2具有与其相应的引导件相应的间隙（间隙未示出），间隙允许每个间隔件120.1和120.2倾斜并使其自身适应相应的芯片402和403的相应表面角度。图3的右侧示出了类似组的间隔件120.1, 120.2和保持器208的构造，其补偿半导体芯片402, 403的不同厚度和半导体衬底401的非平行表面。可以看出间隔件120.1, 120.2和球面轴承220可以容易地适应不同的芯片厚度和不同的半导体表面。
由于等静压性质，隔膜的低拉伸模量，即使半导体器件具有不同的厚度，例如由于具有不同厚度的半导体芯片402, 403，弹性隔膜上的压力分布保持固有均匀。因此，由传输间隔件120.1, 120.2施加到半导体芯片402, 403的力的均匀性很高。因此，可以补偿器件厚度的差异，并且可以制造高度可再现且一致的最终半导体器件。因此，该装置能够实现多个自由度以符合半导体器件400并提供均匀的压力施加。
图4示出了与图2中类似的示例，除了第一工具100包括连接到腔室310的管道112之外，第一工具100可以包括连接到管道112的入口。压力传递介质可以是流体，例如液体或气体。压力传递介质可以填充腔室，并且可以经由管道112和入口在外部施加和/或控制压力。
图5示出了与图3中类似的示例，区别在于存在管道112并且隔膜111可以接触液体或气体压力传递介质。
图6示出了间隔件120的细节的示意性截面图，在左侧，对于使用不可压缩压力传递介质的情况，在右侧，具有用于引入作为压力传递介质的流体的管道112。图6以示例性方式示出了在间隔件的靠近压力施加部件309的端部处隔膜111和间隔件120之间的接触。图6还示出了在间隔件的远离压力施加部件309的端部处间隔件120和半导体器件400之间的接触。在本发明的一个实施例中，如图6所示，举例来说，间隔件120的靠近压力施加部件309的端部的面积大于间隔件120的远离压力施加部件309的端部的面积。在这种情况下，由于施加在半导体器件400上的压力可以高于由隔膜111施加在间隔件120上的压力，因此容易实现机械优势。因此，可以减小隔膜111上的应力，从而增加隔膜111的使用寿命。例如，如果间隔件的近端的表面面积是间隔件的远端的表面面积的2倍，则在隔膜111上施加25M Pa的压力将导致半导体器件400上的50M Pa的压力。
图7强调间隔件120和引导壁150之间的间隙118。图7还示出了间隔弹性构件901，其位于间隔件120和引导壁150之间的间隙118内。
图8示意性地示出了引导壁150之间的引导件中的间隔件120，其与隔膜111（在近端处）接触并且与半导体器件400（在远端处）接触。示出了近端处的间隙小于远端处的间隙。这允许间隔件在远端处的更宽的角运动或更大的倾斜运动，同时最小化隔膜上的应力。图8强调了当与半导体器件400的顶表面相符合时间隔件120在引导件内（由引导壁150限制）的位置。为了说明的目的，半导体器件400被示出为具有夸大的非平行表面。该示意图被夸大并且未按比例绘制以便于解释。
图9是示出包括内部部分121和外部部分122的间隔件120的部分细节的示意图。内部部分121能相对于外部部分122移动。这允许在半导体器件400的不同水平上施加压力。在所示的示例中，半导体器件400可以包括由外部部分122接触的半导体衬底和嵌入在衬底和内部部分121之间的半导体芯片。外部部分122在半导体衬底上施加压力，并且内部部分121同时对半导体芯片施加压力。包括内部部分121和外部部分122的间隔件120的使用有助于克服正在加工的半导体器件的任何翘曲。
在本发明的进一步发展中，隔膜包括至少两层。双层结构不易发生故障，因为其中一层中的缺陷（例如裂缝或破裂）可能不会传递到另一层。在本发明的又一个改进方案中，隔膜构造成包括注入两层之间的流体，优选气体，并且压力测量设备可用于检测任何泄漏。气体优选为惰性气体。图10是由引导壁150界定的引导件中的隔膜和间隔件120的一部分的示例性示意图。作为示例，图10示出了可以在两个层111之间注入氮气，并且压力测量设备可以用于测试任何泄漏。因此，可以在早期检测单个缺陷层。因此，可以警告用户更换隔膜，并且可以避免隔膜的完全故障。采用双层结构，可以保持安全性和长的使用寿命。该装置可以包括被配置用于不时地（例如，在加工操作之间）执行泄漏检测的部件。
在本发明的进一步发展中，与间隔件接触的隔膜层是热成型的。热成型优选地原位进行，使得隔膜层在装置的耦合状态下在其位置上与间隔件一致。热成型提供了隔膜，该隔膜在被间隔件热成型之后包括用于接收间隔件的匹配表面轮廓。热成型可以通过如下过程来进行：加热第一工具100使得隔膜111达到与待热成型的间隔件接触的层的合适温度，然后向隔膜施加压力，例如在装置的耦合状态下，有或者没有虚设半导体器件，随后通过将温度降低到低于热成型温度的温度，并释放压力。当热成型原位进行时，装置内的热源可用于加热第一工具100和隔膜111层，直至达到热成型温度。
优选在将新的隔膜（例如具有新的盒）装载到装置上时进行热成型。图11是在由引导壁150界定的引导件中的隔膜111和间隔件120的一部分的示例性示意图。作为示例，图11示出了在热成型之前（左）的间隔件和隔膜，以及在热成型期间（中间）由间隔件引起的隔膜层的修改。在图11的右侧示出了单独的状态，用于强调隔膜在热成型后保持其形状。热成型使隔膜适应间隔件的形状和尺寸。例如，隔膜可以采用3D波纹管状结构，如图11所示为说明目的以夸张的方式示出的。使用热成型隔膜，令人惊讶地发现，在加工过程中隔膜上的应力非常小，可以实现大的间隔件冲程。
在热成型的一个示例中，在高于使用温度的温度下，例如400℃，隔膜层的材料软化并且其拉伸模量降低到具有中等高压的水平（例如在至少1MPa），该层容易永久地符合间隔件。例如，当隔膜111层压在虚设半导体器件上时，隔膜111层与突出的间隔件120相符合。这种形状，例如波纹状形状，可以在使用温度下，例如从大约120℃到大约300℃（例如250℃）适应间隔件冲程，其中层的拉伸模量相比于热成型温度下更高，从而保持其热成型的形状。
为了实现热成型，该装置可以包括控制器，该控制器被配置为控制加热器，使得与间隔件120接触的隔膜111层的温度可以设定为热成型温度，优选至少400℃。
在本发明的进一步发展中，第二工具200可操作用于接收底部保护膜，例如盒中的膜，使得底部保护膜可布置在第二工具和第一工具之间以及保持器和半导体器件之间。底部保护膜用于以下目的中的至少一个：（i）保护半导体器件的底表面免受污染，（ii）适应由于CTE不匹配引起的相对尺寸变化，以及（ii）消除对器件载体的需要，否则在其他情况下可能需要器件载体。底部保护膜可以是弹性的。弹性膜可以适应保持器和半导体器件的可能的不同热膨胀，因此，可以不要求底部保护膜和半导体器件之间的CTE匹配。底部保护膜可以是耐高温弹性膜。底部保护膜符合接触的器件的形状，并且低拉伸模量可以吸收任何相对尺寸变化（例如由于温度变化），因此降低了半导体器件的内部应力。图12示出了类似于图4中所示的示例，装置1包括第一工具100和第二工具200。第一工具100包括在由引导壁150界定的引导件中的压力施加部件309和间隔件120。第二工具200包括用于半导体器件400的保持器208。图12包括在保持器208和半导体器件400之间的底部保护膜301。在本示例中，膜被支撑在盒中，因此可以将新膜301定位或转位到位，用于在进行半导体器件的加工之前接收半导体器件400。可以提供底部保护膜301以适应半导体器件的翘曲，防止半导体器件底部表面污染，并减小内部应力以防止破裂。底部保护膜301通过消除选择兼容CTE材料的器件载体211的需要而使得工具更简单并且降低了成本。
在本发明的一个实施例中，该装置包括保护膜保持器和底部保护膜保持器。
在图13的示例中，半导体芯片402和半导体芯片403具有不同的高度。由于压力施加部件309的设计，第一间隔件120.1和第二间隔件120.2能够在半导体器件400上施加相同的压力。具有不同高度的芯片可以一起加工，因为使用了两个间隔件。每个间隔件120.1和120.2与其对应的引导壁150具有间隙118（间隙未示出），并且间隙118允许每个间隔件120.1和120.2倾斜并使其自身适应相应的半导体芯片402和403的相应表面角度。图13的右侧示出了用于具有不同芯片厚度的半导体器件400的类似组的间隔件120和保持器208的配置。可以看出，间隔件120可以容易地适应这种状况。底部保护膜301用于保护半导体器件400的底表面，在这种情况下是衬底401的底表面。底部保护膜301在加热处理期间符合半导体器件的底表面的膨胀和收缩，因此，减小了半导体器件400中的内部应力。图12和13中示出了管道112作为引入流体的示例。底部保护膜301也可用于本发明的其他实施例中，例如其中压力施加部件309的腔室包括不可压缩材料的实施例。
图14示出了用于说明本发明的进一步发展的第一工具100的细节。图14示出了压力施加部件309，包括隔膜盒110和用于接收压力传递介质的腔室310，以及隔膜111。在放大区域中示出的O形环151改善了隔膜111和腔室310之间的密封。在本发明的又一个改进方案中，围绕O形环151使用第二环152。第二环152优选地是楔形支承环，也简称为楔形环。第二环152包括楔形截面。楔形支承环152防止O形环151在高压下受挤压和损坏。图15a）示出了O形环151，其保持在金属壁500内并且将腔室310相对于隔膜111密封。隔膜111本身可以保持在支撑环中。在施加高压期间，由图15的 b）中的箭头504表示，由于压力差，O形环可以挤出到空间503，从而由于高压而在空间503内产生一定量的被挤压的O形环材料505。被挤压的O形环材料505甚至可以扩大空间503。因此，在高压施加期间，O形环151可能被损坏并且压力传递介质可能泄漏。图15的c）和d）示出了使用楔形支承环502的情况，该环包括两个能相对于彼此滑动的可滑动部分，例如两个楔形物，使得它们可以调节到其中包含楔形支承环502和O形环501的腔体的高度，从而阻挡O形环151以防止其挤出到空间503中。即使在各种高低压循环之后，这也能有效避免对O形环151的损坏并且有效防止压力传递介质的泄漏。
本发明还设想了一种泄漏检测方法。在装置的每个加工循环之后，在隔膜的2层之间引入高压（例如200 kPa）下的气体（例如氮气），然后关闭入口阀。然后监测压力，例如用压力计监测器。如果检测到显着的压降，例如初始压力的10％，则可以例如通过自动软件报告泄漏。因此，可以知道何时需要维护。
图16A示出了根据本发明的间隔件120的示例，其包括两个内部部分121.1和121.2以及一个外部部分122。作为示例示出了半导体器件400，包括衬底401、半导体芯片402和半导体芯片403。间隔件的内部部分121.1在一个半导体芯片402上施加压力，内部部分121.2在另一个半导体芯片403上施加压力。间隔件的外部部分122向衬底401施加压力。球面轴承220旋转直到半导体器件400的顶部表面基本上平行于间隔件120的下表面。当半导体器件400具有不平行的顶表面和底表面时，这是必要的。因此，球面轴承220旋转以便补偿半导体器件的非平行侧面，从而使半导体器件400的顶表面平整。图16B示出了该装置如何能够适应于成形或定位的半导体器件400，与图16A所示的半导体器件400不同。图16B中的半导体器件400也更厚，因此，间隔件120从引导件的顶表面突出，并且其高度由隔膜111补偿。隔膜111与从引导件的顶表面突出的间隔件120的顶表面相符合。因此可以在半导体器件400上施加均匀的力。内部和外部部分121,122还允许调节芯片上的压力与衬底上的压力的比率，例如通过调节内部部分和外部部分的顶表面的相应面积。
图17示出了表示根据本发明的用于加工半导体的方法的实施例的步骤的流程图。在一个步骤中，保护膜300可以被转位，意味着它位于预定位置。在一个步骤中，半导体器件400可以被加载到例如保持器208上。弹出机构214以这样的状态提供：半导体器件400和载体（如果存在的话）不被加热。当使装置进入耦合状态时，例如通过按下控制面板上的“闭合”按钮，该方法可以包括缩回弹出机构214，使得载体和器件接触并按压在间隔件和保持器。在接触时，半导体器件400可以被加热，例如通过将载体（如果存在的话）和半导体器件400一起加热的传导热传递。当载体和半导体器件400的CTE相容时，可以使半导体器件中产生的内部应力最小化。在半导体器件400的加工期间，可以保持压力和/或温度各自持续相应的时间段。在预定的时间段之后，可以释放压力。然后可以使装置进入非耦合状态，例如通过按下控制面板上的“打开”。弹出机构214可用于提升半导体器件400以快速冷却。
图18示出了表示根据本发明的用于加工半导体器件400的方法的另一实施例的步骤的流程图。在一个步骤中，保护膜300可以被转位，意味着将膜300定位在预定位置。在该步骤中，半导体器件400可以被加载到例如底部保护膜301上及（在耦合该装置之后）保护膜300下面。弹出机构214以这样的状态被提供：半导体器件400和载体（如果存在）不会升温。当使装置进入耦合状态时，例如通过按下控制面板上的“闭合”按钮，该方法可以包括弹出机构214缩回，使得器件（和载体，如果存在的话）在间隔件和保持器之间接触和按压。在接触时，半导体器件400可以通过热源加热，例如通过传导热传递。在加工半导体器件400时，可以保持压力和/或温度各自持续相应的时间段。在确定的时间段之后，可以释放压力。装置1可以进入非耦合状态，例如通过按下控制面板上的“打开”。弹出机构214可用于提升半导体器件400以快速冷却。

Claims (19)

1.一种用于在模制或烧结过程中将压力施加至半导体器件上以抵靠衬底的装置，其特征在于，所述装置包括：
第一工具，包括：
包含在具有引导壁的板中的引导件；
位于所述引导壁内并能在所述引导件中移动的间隔件；
其中在所述间隔件和与该间隔件相邻的所述引导壁之间限定间隙，并且所述间隙可操作以允许所述间隔件相对于所述引导壁倾斜；以及
压力施加部件，其包括腔室和隔膜，所述隔膜将所述腔室中的压力传递介质与所述间隔件分开，所述隔膜与所述板及所述间隔件接触并由所述板及所述间隔件支撑；
第二工具，其包含构造成保持所述衬底和所述半导体器件的保持器，其中所述第一工具和第二工具能在非耦合状态和耦合状态之间相对于彼此移动；
其中所述间隔件包括：
位于所述间隔件的第一端的第一部分，所述第一部分靠近所述压力施加部件，其中在所述耦合状态下，所述压力施加部件可操作以将作为第一压力的力施加到所述第一部分；以及
位于与所述第一端相对的所述间隔件的第二端的第二部分，所述第二部分远离所述压力施加部件，其中在所述耦合状态下，所述第二部分靠近所述半导体器件并且可操作以将来自所述压力施加部件的力作为第二压力传递到所述半导体器件以抵靠所述衬底。
2.根据权利要求1所述的装置，其特征在于，在靠近所述压力施加部件的第一部分处的间隙小于在远离所述压力施加部件的第二部分处的间隙。
3.根据权利要求1所述的装置，其特征在于，所述间隔件和所述引导件之间的间隙宽度为0.001mm至5mm。
4.根据权利要求1所述的装置，其特征在于，在靠近所述压力施加部件的第一部分处的间隙的宽度为0.001mm至1mm。
5.根据权利要求1所述的装置，其特征在于，在远离所述压力施加部件的第二部分处的间隙的宽度为0.01mm至5mm。
6.根据权利要求1所述的装置，其特征在于，所述第一工具还包括O形环，用于将所述隔膜保持在所述腔室中的适当位置。
7.根据权利要求6所述的装置，其特征在于，第一工具还包括附加环，其直径大于所述O形环，可操作以围绕所述O形环以防止所述O形环受挤压。
8.根据权利要求1所述的装置，其特征在于，所述间隔件还包括第一表面和与该第一表面相对的第二表面，其中所述第一表面是能与所述压力施加部件接触的表面，并且其中所述第一表面的面积大于所述第二表面的面积，因此当充分利用第二表面时所述间隔件适用的压力大于所述压力施加部件施加到所述第一表面的压力。
9.根据权利要求1所述的装置，其特征在于，所述间隔件的边缘用具有小于0.2mm的半径的圆形边缘去毛刺。
10.根据权利要求1所述的装置，其特征在于，所述间隔件还包括内部部分和外部部分，其中所述内部部分能相对于所述外部部分移动。
11.根据权利要求10所述的装置，其特征在于，所述内部部分相对于所述外部部分在远离所述压力施加部件的方向上的运动受到限制。
12.根据权利要求1所述的装置，其特征在于，所述保持器包括球面轴承，当从所述非耦合状态变为所述耦合状态时，所述球面轴承用于使所述半导体器件相对于所述间隔件调平。
13.根据权利要求1所述的装置，其特征在于，所述第二工具可操作以在包括在所述第二工具中的半导体器件的保持器上接收底部保护膜。
14.根据权利要求1所述的装置，其特征在于，还包括加热块，其中所述加热块与所述保持器之间的距离是能调节的。
15. 根据权利要求1所述的装置，其特征在于，还包括：
多个组，每组包括间隔件和引导件；以及
多个保持器，其中每个保持器与所述多个组中的一个或多个相关联。
16.根据权利要求1所述的装置，其特征在于，
还包括位于所述间隔件和所述引导件之间的间隙内的弹性构件，用于向所述引导件和所述间隔件施加力。
17.一种用于在模制或烧结过程中将压力施加至半导体器件上以抵靠衬底的方法，其特征在于，包括：
提供一种装置，该装置具有能相对于彼此移动的第一工具和第二工具，其中：
所述第二工具包括保持器，该保持器构造成保持所述衬底和所述半导体器件；
所述第一工具包括压力腔室、位于引导件的引导壁内的可移动间隔件以及所述间隔件和与该间隔件相邻的所述引导壁之间的间隙，其中，所述引导件包含在板内，所述间隔件可在所述引导件中移动，所述间隙可操作以允许所述间隔件相对于所述引导壁倾斜；
压力施加部件，其包括腔室和隔膜，所述隔膜将所述腔室中的压力传递介质与所述间隔件分开，所述隔膜与所述板及所述间隔件接触并由所述板及所述间隔件支撑；以及所述第一工具和所述第二工具处于非耦合状态；
在所述保持器上布置所述衬底和所述半导体器件；
将所述第一工具和所述第二工具从非耦合状态转换成耦合状态；
通过在所述间隔件上施加来自所述压力腔室的压力，在所述间隔件与所述保持器之间压缩所述半导体器件；
等待预定时间段；
将所述第一工具和所述第二工具从所述耦合状态带转换成所述非耦合状态。
18. 根据权利要求17所述的方法，其特征在于，还包括：
在第二工具上提供覆盖所述保持器的底部保护膜；以及
其中，在所述保持器上布置半导体器件的步骤包括：
将所述半导体器件布置在由所述底部保护膜覆盖的保持器上，所述半导体器件布置在所述底部保护膜上。
19.根据权利要求17所述的方法，其特征在于，还包括：
在所述保持器上提供载体；以及
其中，将半导体器件布置在所述保持器上的步骤包括将所述半导体器件布置在所述载体上。
CN201811060553.0A 2017-09-12 2018-09-12 用于加工半导体器件的装置和方法 Active CN109494176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/701,870 2017-09-12
US15/701,870 US11227779B2 (en) 2017-09-12 2017-09-12 Apparatus and method for processing a semiconductor device

Publications (2)

Publication Number Publication Date
CN109494176A CN109494176A (zh) 2019-03-19
CN109494176B true CN109494176B (zh) 2022-03-08

Family

ID=63678357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811060553.0A Active CN109494176B (zh) 2017-09-12 2018-09-12 用于加工半导体器件的装置和方法

Country Status (8)

Country Link
US (1) US11227779B2 (zh)
EP (1) EP3454364B1 (zh)
JP (1) JP6666401B2 (zh)
CN (1) CN109494176B (zh)
DK (1) DK3454364T3 (zh)
MY (1) MY193743A (zh)
SG (1) SG10201807685WA (zh)
TW (1) TWI706436B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310915B (zh) * 2019-06-03 2023-03-24 通富微电子股份有限公司 一种顶出机构及塑封装置
NL2024038B1 (en) * 2019-10-17 2021-06-22 Boschman Tech B V Component Processing Apparatus, such as a Pressure Sintering Apparatus or a Component Encapsulation Apparatus
US11393547B2 (en) * 2019-11-26 2022-07-19 Piecemakers Technology, Inc. Anti-fuse one-time programmable memory cell and related array structure
TW202330132A (zh) * 2021-10-14 2023-08-01 德商平克塞莫系統有限公司 多功能燒結或擴散焊接設備和沖壓工具
DE102021126718A1 (de) 2021-10-14 2023-04-20 Pink Gmbh Thermosysteme Sintervorrichtung zum verbinden von komponenten zumindest einer elektronischen baugruppe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10311429A (ja) * 1997-05-12 1998-11-24 Nichias Corp 補助輪付きｏリング
CN101090063A (zh) * 2006-06-16 2007-12-19 东京毅力科创株式会社 液体处理装置
WO2009119096A1 (ja) * 2008-03-27 2009-10-01 株式会社ニコン 接合装置および接合方法
CN105247671A (zh) * 2013-02-06 2016-01-13 波斯科曼技术公司 半导体晶粒封装或载体装载方法与相应的半导体晶粒封装或载体装载设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418646A (en) * 1982-03-29 1983-12-06 Eaton Corporation Load lock valve
NL193526C (nl) * 1991-02-26 2000-01-04 Boschman Tech Bv Inrichting voor het omhullen van elektronische onderdelen met een kunststof.
US7097544B1 (en) * 1995-10-27 2006-08-29 Applied Materials Inc. Chemical mechanical polishing system having multiple polishing stations and providing relative linear polishing motion
CH713466B1 (de) * 2001-07-12 2018-08-15 Murata Machinery Ltd Vorrichtung und Verfahren zum harmonisierten Positionieren von Waferscheiben.
JP4168795B2 (ja) * 2002-04-19 2008-10-22 セイコーエプソン株式会社 製膜方法、製膜装置、デバイス、デバイスの製造方法、及び電子機器
US7654221B2 (en) * 2003-10-06 2010-02-02 Applied Materials, Inc. Apparatus for electroless deposition of metals onto semiconductor substrates
JP4194495B2 (ja) * 2004-01-07 2008-12-10 東京エレクトロン株式会社 塗布・現像装置
JP2006079800A (ja) * 2004-08-11 2006-03-23 Showa Denko Kk 磁気記録媒体用シリコン基板及びその製造方法並びに磁気記録媒体
US20080076253A1 (en) * 2004-09-30 2008-03-27 Hiroshi Fukada Adhesive Sheet,Semiconductor Device,and Process for Producing Semiconductor Device
DE102004062212A1 (de) * 2004-12-23 2006-07-13 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung
US7382143B2 (en) * 2006-05-18 2008-06-03 Centipede Systems, Inc. Wafer probe interconnect system
DE102008000128B4 (de) * 2007-01-30 2013-01-03 Denso Corporation Halbleitersensorvorrichtung und deren Herstellungsverfahren
US20090060687A1 (en) * 2007-08-28 2009-03-05 White John M Transfer chamber with rolling diaphragm
US8261660B2 (en) * 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
JP2012073233A (ja) * 2010-08-31 2012-04-12 Mitsumi Electric Co Ltd センサ装置及び半導体センサ素子の実装方法
US9806054B2 (en) * 2011-12-22 2017-10-31 Ev Group E. Thallner Gmbh Flexible substrate holder, device and method for detaching a first substrate
KR20130107476A (ko) * 2012-03-22 2013-10-02 삼성전자주식회사 칩 본딩장치
SG2014013023A (en) * 2013-03-27 2015-02-27 Ev Group E Thallner Gmbh Retaining system, device and method for handling substrate stacks
JP6300459B2 (ja) * 2013-07-12 2018-03-28 キヤノン株式会社 インプリント装置およびインプリント方法、それを用いた物品の製造方法
JP6454326B2 (ja) * 2014-04-18 2019-01-16 株式会社荏原製作所 基板処理装置、基板処理システム、および基板処理方法
JP2016134530A (ja) * 2015-01-20 2016-07-25 株式会社東芝 加工制御装置、加工制御プログラムおよび加工制御方法
CN106605296A (zh) * 2015-03-31 2017-04-26 新电元工业株式会社 加压单元
US11183401B2 (en) * 2015-05-15 2021-11-23 Suss Microtec Lithography Gmbh System and related techniques for handling aligned substrate pairs
JP6479579B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
US10340170B2 (en) * 2016-02-12 2019-07-02 Asm Technology Singapore Pte Ltd Method and device for grooving wafers
TWI701708B (zh) * 2016-02-24 2020-08-11 德商蘇士微科技印刷術股份有限公司 半導體接合設備及相關技術

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10311429A (ja) * 1997-05-12 1998-11-24 Nichias Corp 補助輪付きｏリング
CN101090063A (zh) * 2006-06-16 2007-12-19 东京毅力科创株式会社 液体处理装置
WO2009119096A1 (ja) * 2008-03-27 2009-10-01 株式会社ニコン 接合装置および接合方法
CN105247671A (zh) * 2013-02-06 2016-01-13 波斯科曼技术公司 半导体晶粒封装或载体装载方法与相应的半导体晶粒封装或载体装载设备

Also Published As

Publication number Publication date
EP3454364B1 (en) 2022-06-08
TWI706436B (zh) 2020-10-01
TW201913720A (zh) 2019-04-01
DK3454364T3 (da) 2022-07-04
JP6666401B2 (ja) 2020-03-13
US20190080939A1 (en) 2019-03-14
CN109494176A (zh) 2019-03-19
JP2019054243A (ja) 2019-04-04
EP3454364A1 (en) 2019-03-13
SG10201807685WA (en) 2019-04-29
MY193743A (en) 2022-10-27
US11227779B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
CN109494176B (zh) 用于加工半导体器件的装置和方法
KR100968039B1 (ko) 위치맞춤장치, 접합장치 및 위치맞춤방법
TWI429019B (zh) Mating device and fitting method
US20120223461A1 (en) Imprinting device and imprinting method
CN105659371B (zh) 测量基板温度用的温度探针、组合件和支撑基板用的压板
KR20170041267A (ko) 마이크로 전기기계 부품들을 특히 열에 의해 결합하는 장치
KR102211334B1 (ko) 제1 기판을 분리하기 위한 장치 및 방법
KR20160115930A (ko) 기질을 결합하기 위한 방법 및 장치
JP6838993B2 (ja) 半導体ボンディング装置および関連技術
JP5272348B2 (ja) ウェハ接合装置
EP3020683B1 (en) Apparatus for manufacturing micro-channel and method for manufacturing micro-channel using same
JP5054412B2 (ja) 熱プレス成形装置及び同装置のための金型システム
US5545283A (en) Apparatus for bonding wafer pairs
US8272556B2 (en) Metal lip seal and machine fitted with same seal
CN112912224B (zh) 用于转移模制封装安装在包括双重支撑表面的载体上的电子部件的半模和模制方法及其使用方法
CN118103967A (zh) 多功能烧结或扩散焊接设备和冲压工具
TWI630048B (zh) Bonding device, bonding system, bonding method, and computer memory medium
US6820797B2 (en) System and method for seal formation
TW202331863A (zh) 用於連接至少一個電子組件之元件的擴散焊接和／或燒結裝置、工具及系統
US11984328B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
US20040099715A1 (en) System and method for seal formation
KR20240053078A (ko) 다기능 소결 또는 확산 솔더링 장치 및 프레스 툴
CN114496891A (zh) 一种静电卡盘的集成装置及制造方法
CN115428137A (zh) 静电夹持系统以及方法
JP5569623B2 (ja) ウェハ接合装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant