JP2019054058A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2019054058A
JP2019054058A JP2017176057A JP2017176057A JP2019054058A JP 2019054058 A JP2019054058 A JP 2019054058A JP 2017176057 A JP2017176057 A JP 2017176057A JP 2017176057 A JP2017176057 A JP 2017176057A JP 2019054058 A JP2019054058 A JP 2019054058A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor package
organic film
solder resist
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017176057A
Other languages
English (en)
Inventor
謙親 坂東
Yorichika Bando
謙親 坂東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017176057A priority Critical patent/JP2019054058A/ja
Priority to US15/905,288 priority patent/US20190081003A1/en
Publication of JP2019054058A publication Critical patent/JP2019054058A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

【課題】信頼性を向上させることが可能な半導体パッケージを提供する。【解決手段】実施形態によれば、半導体パッケージは、基板と、銅を含んだ配線と、配線上に設けられたソルダーレジストと、有機膜と、を備える。配線は、基板上で互いに離れた端面を有する。ソルダーレジストは端面間に開口部を有する。有機膜は、端面を覆う。【選択図】図１

Description

本発明の実施形態は、半導体パッケージおよびその製造方法に関する。
半導体パッケージの製造工程では、基板上に設けられた配線へ通電することによって電解めっき処理を実施する場合がある。このとき、配線密度が高いと、配線を短絡させた状態で通電し、電解めっき処理後、配線を分断する場合がある。配線は、例えば、配線上に設けられたソルダーレジストをマスクとして用いてエッチングすることによって分断される。
特開２０１７−０３８０４４号公報 特開２０１５−１１９１９５号公報 特許第５５８０３７４号公報
上記のように配線が分断されると、分断された配線の端面が露出する。この端面が露出した状態のまま出荷されると、例えば、ダストによる配線ショート等の不具合が起こり得る。
本発明の実施形態は、信頼性を向上させることが可能な半導体パッケージおよびその製造方法を提供する。
本実施形態に係る半導体パッケージは、基板と、銅を含んだ配線と、配線上に設けられたソルダーレジストと、有機膜と、を備える。配線は、基板上で互いに離れた端面を有する。ソルダーレジストは端面間に開口部を有する。有機膜は、端面を覆う。
（ａ）および（ｃ）は本実施形態に係る半導体パッケージの平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。 本実施形態に係る半導体パッケージの製造工程を示すフローチャートである。 （ａ）および（ｃ）は、ソルダーレジスト形成工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。 （ａ）および（ｃ）は、開口部形成工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。 （ａ）および（ｃ）は、開口部形成工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。 （ａ）および（ｃ）は、レジスト塗布工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。 （ａ）および（ｃ）は、配線分断工程を説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。 （ａ）および（ｃ）は、有機膜形成工程後の半導体パッケージを説明するための平面図であり、（ｂ）および（ｄ）は、切断線Ｘ−Ｘおよび切断線Ｙ−Ｙに沿った断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１（ａ）は、本実施形態に係る半導体パッケージの配線分断領域を示す平面図であり、図１（ｂ）は、図１（ａ）に示す切断線Ｘ−Ｘに沿った断面図である。また、図１（ｃ）は、本実施形態に係る半導体パッケージのランド領域を示す平面図であり、図１（ｄ）は、図１（ｃ）に示す切断線Ｙ−Ｙに沿った断面図である。
本実施形態に係る半導体パッケージは、ＢＧＡ（Ball Grid Array）タイプのパッケージである。この半導体パッケージは、基板１０と、複数の配線２０と、ソルダーレジスト３０と、有機膜４０と、を備える。
基板１０には、例えば、ガラスエポキシ基板を適用することができる。基板１０上には、配線２０が設けられている。
配線２０は、銅線である。配線２０は、配線分断領域で互いに対向する２つの端面２１（図１（ｂ）参照）を有する。また、配線２０は、実装用のはんだボール（図１では不図示）と接合される接合面２２（図１（ｄ）参照）も有する。
ソルダーレジスト３０は、配線２０の表面を覆う絶縁膜である。ソルダーレジスト３０は、はんだの付着を防止する保護膜として機能する。ソルダーレジスト３０は、端面２１同士の間と、接合面２２上に開口部３１を有する。換言すると、開口部３１は、配線２０の分断領域とランド領域とに設けられている。
有機膜４０は、端面２１および接合面２２を覆うことによって配線２０に含まれた銅の酸化を防止する。有機膜４０は、例えば、銅とイミダゾール化合物との錯体を含んでいる。
以下、本実施形態に係る半導体パッケージの製造方法について説明する。図２は、本実施形態に係る半導体パッケージの製造工程を示すフローチャートである。図２に示すように、本実施形態では、ソルダーレジスト工程（ステップＳ１）、開口部形成工程（ステップＳ２）、レジスト塗布工程（ステップＳ３）、配線分断工程（ステップＳ４）、および有機膜形成工程（ステップＳ５）が、順次に実施される。以下、各工程について説明する。
まず、ソルダーレジスト形成工程（ステップＳ１）について図３（ａ）〜図３（ｄ）を参照して説明する。図３（ａ）〜図３（ｄ）は、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
図３（ａ）〜図３（ｄ）に示すように、ソルダーレジスト形成工程では、ソルダーレジスト３０が、配線２０上に塗布される。その結果、配線２０の表面がソルダーレジスト３０で覆われる。
次に、開口部形成工程（ステップＳ２）について図４（ａ）〜図４（ｄ）および図５（ａ）〜図５（ｄ）を参照して説明する。これらの図も、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
開口部形成工程では、まず、図４（ａ）および図４（ｄ）に示すように、マスク１１０および露光１２０によって、配線分断領域およびランド領域に開口部３１のパターンを形成する。次に、図５（ａ）〜図５（ｄ）に示すように、現像によって、配線分断領域およびランド領域に開口部３１を形成する。
次に、レジスト塗布工程（ステップＳ３）について図６（ａ）〜図６（ｄ）を参照して説明する。図６（ａ）〜図６（ｄ）も、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
レジスト塗布工程では、図６（ａ）〜図６（ｄ）に示すように、レジスト１３０が、ランド領域に形成された開口部３１のみに塗布される。その結果、当該開口部３１は、レジスト１３０によって塞がれる。レジスト１３０は、ソルダーレジスト３０とは異種の保護膜であり、後述する配線分断工程で配線２０の接合面２２を保護するためのマスクとして機能する。
次に、配線分断工程（ステップＳ４）について図７（ａ）〜図７（ｄ）を参照して説明する。図７（ａ）〜図７（ｄ）も、図１（ａ）〜図１（ｄ）にそれぞれ対応する平面図および断面図である。
配線分断工程では、開口部３１から露出している配線２０をウエットエッチングする。その結果、図７（ａ）および図７（ｂ）に示すように、配線２０が分断される。このとき、後述の有機膜形成工程で有機膜４０を無電解めっき処理で形成するために、配線２０の端面２１がソルダーレジスト３０に対して凹まない、すなわちオーバーエッチングが生じないように配線２０をエッチングする。配線２０の分断後、図７（ｃ）および図７（ｄ）に示すように、レジスト１３０を剥離する。
次に、有機膜形成工程（ステップＳ５）について説明する。有機膜形成工程では、無電解めっき処理によって有機膜４０が配線２０の端面２１および接合面２２に同時に形成される。具体的には、配線分断工程後の半導体パッケージを、イミダゾール化合物を主成分とする処理液内に所定時間浸漬する。処理液内では、端面２１および接合面２２では銅とイミダゾール化合物との化学反応が発生する。その結果、図１（ａ）〜図１（ｄ）に示すように、有機膜４０が端面２１および接合面２２に同時に形成される。このとき、端面２１に形成された有機膜４０は、開口部３１から露出する。
有機膜４０が形成された半導体パッケージには、図８（ａ）〜図８（ｄ）に示すように、半導体素子２００が、基板１０下、すなわち配線２０が設けられた面とは反対側の面に実装される（図８（ｂ）、（ｄ）参照）。これにより、配線２０は、半導体素子２００に入出力される信号を伝送する信号線として機能する。半導体素子２００が、例えば半導体メモリの場合、配線２０で伝送される信号は、半導体メモリに書き込まれるデータ、半導体メモリから読み出されるデータ、または半導体メモリを駆動するためのコマンド等を含んでいる。
また、配線２０の接合面２２には、はんだボール２１０が接合される（図８（ｃ）、（ｄ）参照）。このとき、接合面２２に形成されていた有機膜４０は、はんだボール２１０内に吸収されて消失する。
以上説明した本実施形態によれば、配線２０の分断によって露出した端面２１が有機膜４０で覆われる。そのため、ダスト等の異物が端面２１に付着することを防ぐことができるので、配線ショート等の不具合を回避できる。したがって、信頼性を向上させることが可能となる。
また、本実施形態では、オーバーエッチングが生じないように配線２０を分断する。そのため、端面２１への有機膜４０の形成は、従来実施されていた無電解めっき処理による接合面２２への有機膜形成と同時に実施される。これにより、新たな工程は不要であるので、製造効率を低下させることなく信頼性を向上させることが可能となる。
なお、本実施形態では、配線分断領域が、一直線状に形成された配線２０の途中に設けられるので、端面２０は配線分断領域で互いに対向している。しかし、端面２０の位置関係は、配線分断領域で互いに離れていればよく、対向配置に限定されない。例えば、配線分断領域が、Ｌ字形、Ｔ字形、またはＹ字形等に形成された配線２０の交差箇所である場合、端面２０は、配線分断領域で互いに離れた配置となる。
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０ 基板、２０ 配線、２１ 端面、３０ ソルダーレジスト、３１ 開口部、４０ 有機膜、１３０ レジスト、２００ 半導体素子

Claims (7)

  1. 基板と、
    前記基板上で互いに離れた端面を有し、銅を含んだ配線と、
    前記配線上に設けられ、前記端面間に開口部を有するソルダーレジストと、
    前記端面を覆う有機膜と、
    を備える半導体パッケージ。
  2. 前記有機膜が、前記開口部から露出している、請求項１に記載の半導体パッケージ。
  3. 前記有機膜が、銅とイミダゾール化合物との錯体を含んでいる、請求項１または２に記載の半導体パッケージ。
  4. 前記基板下に半導体素子が設けられ、
    前記配線が、前記半導体素子に入出力される信号を伝送する信号線である、請求項１から３のいずれかに記載の半導体パッケージ。
  5. 前記半導体素子が半導体メモリである、請求項４に記載の半導体パッケージ。
  6. 基板上に設けられた銅を含んだ配線上にソルダーレジストを形成し、
    前記ソルダーレジストに開口部を形成し、
    前記ソルダーレジストをマスクとして用いて前記開口部から露出している前記配線をエッチングし、
    前記エッチングによって露出した前記配線の端面に有機膜を形成する、
    半導体パッケージの製造方法。
  7. 前記ソルダーレジストに前記開口部を複数形成し、
    一部の前記開口部に前記ソルダーレジストとは異種のレジストを塗布し、
    前記レジストを前記マスクとして用いて前記配線をエッチングした後に前記レジストを剥離し、
    前記一部の開口部から露出している前記配線の表面と、前記端面とに前記有機膜を無電解めっき処理により同時に形成する、請求項６に記載の半導体パッケージの製造方法。
JP2017176057A 2017-09-13 2017-09-13 半導体パッケージおよびその製造方法 Pending JP2019054058A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017176057A JP2019054058A (ja) 2017-09-13 2017-09-13 半導体パッケージおよびその製造方法
US15/905,288 US20190081003A1 (en) 2017-09-13 2018-02-26 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017176057A JP2019054058A (ja) 2017-09-13 2017-09-13 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2019054058A true JP2019054058A (ja) 2019-04-04

Family

ID=65631697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017176057A Pending JP2019054058A (ja) 2017-09-13 2017-09-13 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US20190081003A1 (ja)
JP (1) JP2019054058A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237069A (ja) * 1993-02-12 1994-08-23 Nec Corp 印刷配線板の製造方法
JP2013069019A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体メモリカード及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102462505B1 (ko) * 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237069A (ja) * 1993-02-12 1994-08-23 Nec Corp 印刷配線板の製造方法
JP2013069019A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体メモリカード及びその製造方法

Also Published As

Publication number Publication date
US20190081003A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US20100053920A1 (en) Packaging substrate with embedded semiconductor component and method for fabricating the same
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
TWI642145B (zh) 半導體封裝基板及其製造方法
JP2007335845A (ja) 電子素子パッケージ用印刷回路基板及びその製造方法
JP2007287743A (ja) 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2009182229A (ja) 配線回路基板およびその製造方法
TW201722231A (zh) 電路板及其製作方法
US8357861B2 (en) Circuit board, and chip package structure
JP2019054058A (ja) 半導体パッケージおよびその製造方法
TWI645483B (zh) 適於形成包括通孔的基板結構的製作方法
JP4084737B2 (ja) 半導体装置
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
US9922923B2 (en) Method of manufacturing wiring substrate and wiring substrate
JP2013211497A (ja) 部品接合構造
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
TWI645760B (zh) 電路板及其製造方法
JP2008141200A (ja) 半導体モジュール及びその製造方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JPH09139567A (ja) プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造
TWI557861B (zh) 線路載板及其製造方法
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法
KR101531101B1 (ko) 인쇄회로기판의 제조방법
KR100301096B1 (ko) 반도체 디바이스 및 그 제조방법
KR20100066936A (ko) 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323