JP2019041023A - セラミック配線基板及びその製造方法 - Google Patents

セラミック配線基板及びその製造方法 Download PDF

Info

Publication number
JP2019041023A
JP2019041023A JP2017162654A JP2017162654A JP2019041023A JP 2019041023 A JP2019041023 A JP 2019041023A JP 2017162654 A JP2017162654 A JP 2017162654A JP 2017162654 A JP2017162654 A JP 2017162654A JP 2019041023 A JP2019041023 A JP 2019041023A
Authority
JP
Japan
Prior art keywords
ceramic
conductive
wiring board
conductive portion
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017162654A
Other languages
English (en)
Inventor
慎二郎 井野
Shinjiro Ino
慎二郎 井野
敬士 加賀
Takashi Kaga
敬士 加賀
沓名 正樹
Masaki Kutsuna
正樹 沓名
正憲 伊東
Masanori Ito
正憲 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2017162654A priority Critical patent/JP2019041023A/ja
Publication of JP2019041023A publication Critical patent/JP2019041023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】内部導電部中のCuが表面導電部に熔出することを抑制できるセラミック配線基板及びその製造方法を提供すること。
【解決手段】セラミック配線基板1の内部導電部5はCu及びWを含み、第1、第2表面導電部9、11はMoを主成分として含んでいる。そして、第1表面導電部9のビア7と接する第1領域R1では、導電成分中のNiの含有量が0.01重量%以下である。さらに、第2表面導電部11の内部導電部5と接する第2領域R2では、導電材料中のNiの含有量が0.01重量%以下である。そのため、セラミック配線基板1を焼成によって製造する際に、焼成の加熱によって内部導電部5となる部分のCuが熔融した場合でも、Cuが第1、第2表面導電部9、11に熔出しにくいという効果がある。
【選択図】図1

Description

本開示は、例えば電子部品のパッケージ、無線通信モジュール基板、制御回路用基板、半導体検査装置などに用いることができるセラミック配線基板及びその製造方法に関するものである。
従来より、セラミック配線基板には、融点が高い例えばMoやW等を用いた配線が形成されているが、配線抵抗が高いため、電気的ロスが大きいという問題があった。
そこで、配線抵抗を下げる手法として、AgやCuに代表されるように、融点は低いが低抵抗の金属を用いたLTCC(Low Temperature Co-fired Ceramics)基板が開発されている。
ところが、上述したLTCC基板は、低温で焼成可能にするため、ガラス成分を多くしてあるために、一般的に基板強度が低いという問題がある。
そこで、配線を構成する導体として、例えばCu及びWを用いることにより、焼成温度が1000℃以上の比較的高い温度にて焼成可能とすることで、セラミックに添加するガラス成分の量を少なくして、低抵抗で高強度のセラミック配線基板を得る技術が検討されている。
例えば、アルミナを主成分とするセラミック基板の表面に、Cuからなるマトリックス中にW及び/又はMoを分散させた構成を有する配線を設ける技術などが開示されている(特許文献1参照)。
また、前記セラミック配線基板としては、セラミック基板の内部に配線(即ち内部導電部)を備えるとともに、セラミック基板の表面に配線(即ち表面導電部)を備え、内部導電部と表面導電部とがビアにより接続されているものが知られている。
このような構造のセラミック配線基板では、内部導電部には導体として融点の低い例えばCuが使用されるが、表面導電部には、焼成時に好適に配線の形状を保つために、Cuより融点の高い例えばMo等が使用される。
特開2000−77805号公報
ところで、上述した従来技術では、下記のような問題があり、その改善が求められていた。
具体的には、上述のように、内部導電部に低融点のCuを含み、表面導電部に高融点のMo等を含むセラミック配線基板を製造する場合には、セラミック基板の材料と配線の材料とを同時焼成するときに、内部導電部中のCuが熔融し、ビアを通って表面導電部の表面に熔出することがあった。
このように、Cuが表面導電部の表面に熔出すると、図6に示すように(矢印部分参照)、外見上の不具合だけではなく、配線の電気特性も変化してしまい、配線の電気特性が十分に発揮されないことがあった。
本開示は、前記課題に鑑みてなされたものであり、その目的は、内部導電部中のCuが表面導電部に熔出することを抑制できるセラミック配線基板及びその製造方法を提供することにある。
(1)本開示の第1局面は、セラミック基板の内部に内部導電部を備えるとともに、セラミック基板の表面に内部導電部とビアを介して又は介さずして電気的に接続された表面導電部を備えたセラミック配線基板に関するものである。
このセラミック配線基板では、内部導電部は、Cu及びMo、又は、Cu及びW、のいずれか一方を含み、表面導電部は、Moを主成分として含んでいる。さらに、表面導電部のうち、内部導電部又はビアと接する表面からの厚みが5μmの範囲では、導電成分中のNiの含有量が0.01重量%以下である。
本第1局面では、表面導電部のうち、内部導電部と接する表面からの厚みが5μmの範囲、又は、ビアと接する表面からの厚みが5μmの範囲では、導電成分中のNiの含有量が0.01重量%以下である。なお、Niの含有量は少ない方が望ましく、含有量が0であれば最も好ましい。
そのため、セラミック配線基板を製造する際に、焼成の際の加熱によって、内部導電部となる部分のCuが熔融した場合でも、Cuが表面導電部となる部分(従って表面導電部)に熔出しにくいという効果がある。つまり、Cuが直接に表面導電部に熔出しにくく、又は、ビアがある場合には、Cuがビアを介して表面導電部に熔出しにくいという効果がある。
その理由は、焼成後に表面導電部となる部分にNiが含まれている場合には、焼成の際の加熱によって、Niが、表面導電部側から内部導電部側に移動する性質があるので、又は、ビアがある場合にはビアを介して内部導電部側に移動する性質があるので、それに伴って、逆にCuが内部導電部側から表面導電部側に移動すると考えられるからである。
このように、本第1局面では、上述した構成によって、セラミック配線基板の表面導電部の外見が向上するとともに、表面導電部における電気特性が変化しにくいので、表面導電部の電気特性が十分に発揮されるという顕著な効果を奏する。
なお、「Cu及びMo、又は、Cu及びW、のいずれか一方」とは、「Cu及びMo」を含むか、又は、「Cu及びW」を含むことを示している(以下同様)。
(2)本開示の第2局面では、ビアは、Mo、W、Cu及びMo、Cu及びWのうち、少なくともいずれか1種を含んでいてもよい。
本第2局面は、ビアを構成する物質として好適な例を示している。
なお、「Mo、W、Cu及びMo、Cu及びWのうち、少なくともいずれか1種」とは、「Mo」、「W」、「Cu及びMo」、「Cu及びW」の4種類から選ばれる少なくとも1種を示している(以下同様)。
(3)本開示の第3局面では、表面導電部の表面にNi層を備えるとともに、Ni層の表面にAu層を備えていてもよい。
本第3局面では、セラミック基板の表面に形成される配線の構成として、表面導電部の表面にNi層及びAu層を備えたものを例示している。
(4)本開示の第4局面は、第1〜第3局面のいずれかに記載のセラミック配線基板の製造方法に関するものである。
このセラミック配線基板の製造方法では、1又は複数のセラミックグリーンシートの表面に、内部導電部となる内部導電パターンを形成する工程と、セラミック基板の表面となるセラミックグリーンシートの表面に、表面導電部となる表面導電パターンを形成する工程と、セラミックグリーンシートを積層して、内部導電パターン及び表面導電パターンを備えた積層体を形成する工程と、積層体を同時焼成する工程と、を有している。
さらに、このセラミック配線基板の製造方法では、内部導電パターンの材料として、Cu及びMo、又は、Cu及びW、のいずれか一方を含む材料を用い、表面導電パターンの材料として、Moを含むとともに、導電材料におけるNiの含有量が0.01重量%以下の材料を用いる。なお、Niの含有量は少ない方が望ましく、含有量が0であれば最も好ましい。
本第4局面では、表面導電パターンの材料として、Moを含むとともに、導電材料におけるNiの含有量が0.01重量%以下の材料を用いる。そのため、内部導電パターン及び表面導電パターンを備えた積層体を同時焼成する際に、焼成の加熱によって内部導電パターン中のCuが熔融した場合でも、Cuが内部導電パターン側から表面導電パターン側に熔出しにくいという効果がある。つまり、Cuが直接に表面導電パターン(従って表面導電部)に熔出しにくく、また、ビアがある場合には、Cuがビアを介して表面導電パターン(従って表面導電部)に熔出しにくいという効果がある。
その結果、上述した製造方法によって製造されたセラミック配線基板は、表面導電部の外見が向上するとともに、表面導電部における電気特性が変化しにくいので、表面導電部の電気特性が十分に発揮されるという顕著な効果を奏する。
(5)本開示の第5局面では、セラミックグリーンシートに、ビアとなるビア構成部を形成する工程を有し、ビア構成部の材料として、Mo、W、Cu及びMo、Cu及びWのうち、少なくともいずれか1種を含む材料を用いてもよい。
本第5局面では、セラミックグリーンシートにビアを形成する場合に、ビアとなるビア構成部を構成する材料として好適なものを例示している。
(6)本開示の第6局面では、表面導電部の形成後に、表面導電部の表面に、Ni層を形成し、更に、Ni層の表面にAu層を形成してもよい。
本第6局面では、セラミック基板の表面に形成される配線の構成として、表面導電部の表面にNi層及びAu層を備えたものを例示している。
<以下に、本開示の各構成について説明する>
・セラミック基板とは、セラミックを主成分とする基板を示している。なお、主成分とは、最も量(即ち体積)が多い成分を示している。
・内部導電部とは、セラミック基板の内部に配置されている導電性を有する部分である。なお、内部導電部の一部が、セラミック基板の表面(例えば側面)に達していてもよい。
・ビアとは、セラミック基板の内部において、基板の厚み方向に延びる導電性を有する部分である。なお、ビアの一部(例えば先端)が、セラミック基板の表面(例えば基板の厚み方向の表面)に達していてもよい。
・表面導電部とは、セラミック基板の表面(例えば側面や基板の厚み方向の表面)に配置されている導電性を有する部分である。なお、表面導電部は、内部導電部と直接に接続されていても、ビアを介して接続されていてもよい。なお、内部導電部と表面導電部とは、構成成分が異なっている。
・「内部導電部又はビアと接する表面からの厚みが5μmの範囲」における「導電成分中のNiの含有量」については、例えばエネルギー分散型X線分析(EDS)により、前記範囲内にて複数箇所(例えば5箇所)におけるNiの割合(例えばatm%)から、それぞれ導電成分中の含有量(重量%)を求め、その複数箇所の含有量から得られる平均値を採用できる。
なお、セラミック配線基板の製造方法に用いる、表面導電部を形成するための原材料(導電材料)については、前記Niの含有量の範囲の材料(例えばNiを含まない材料)を用いればよい。
・セラミックグリーンシートとは、固体成分としてセラミックを主成分とし、他にシートを構成する成分が含まれる、未焼成のシートである。
・内部導電パターンや表面導電パターンには、導電材料以外に、バインダや溶剤等の各パターンを形成する成分が含まれる。
実施形態のセラミック配線基板を厚み方向に破断して示す断面図である。 (a)は実施形態のセラミック配線基板をビアに沿って厚み方向に破断し拡大して示す断面図、(b)はセラミック基板のビアの位置における平面図(但しNi層とAu層を除く)である。 (a)は実施形態のセラミック配線基板を内部導電部の位置において厚み方向に破断し拡大して断面図、(b)はセラミック配線基板の内部導電部の位置における左側面図(但しNi層とAu層を除く)である。 実施形態のセラミック配線基板の製造方法を示す説明図である。 (a)は実施例の試料を厚み方向に破断した破断面のSEM画像、(b)は同破断面におけるCuのマッピング画像、(c)は同破断面におけるWのマッピング画像、(d)は同破断面におけるNiのマッピング画像、(e)は比較例の試料を厚み方向に破断した破断面のSEM画像、(f)は同破断面におけるCuのマッピング画像、(g)は同破断面におけるWのマッピング画像、(h)は同破断面におけるNiのマッピング画像である。 従来技術のセラミック配線基板の表面の配線の拡大画像である。
次に、本開示のセラミック配線基板及びその製造方法の実施形態について説明する。
[1.実施形態]
[1−1.セラミック配線基板の構成]
まず、実施形態のセラミック配線基板について説明する。
図1に模式的に示す様に、実施形態のセラミック配線基板1は、Alを90体積%以上含むセラミック基板3の内部に、例えばCu及びWを主成分とする内部導電部5と、例えばMoを主成分とするビア7とを備えている。
さらに、セラミック基板3の厚み方向の一方の表面(図1の上方)に、例えばMoを主成分とする第1表面導電部9を備えるとともに、セラミック基板3の一方の側面(図1の左方)に、例えばMoを主成分とする第2表面導電部11とを備えている。
なお、内部配線層5、第1、第2表面導電部9,11により、導電性を有する例えば層状の配線が構成されている。
このうち、セラミック基板3は、第1セラミック層13と第2セラミック層15とを備えており、第1セラミック層13と第2セラミック層15との間に内部導電部5が配置されている。
セラミック基板3は、Al以外に、例えば、SiO、MgCO、BaCO等の焼結助剤の成分などが含まれている。
前記内部導電部5は、導電成分であるCu及びW以外に、例えばAl等の成分が含まれている。なお、内部導電部5の導電成分としては、Cu及びMoを用いてもよい。この内部導電部5の一部は、セラミック基板3の側方(図1の左側)に露出して、第2表面導電部11と電気的に接続されている。
ビア7は、内部導電部5と電気的に接続されるとともに、セラミック基板3の厚み方向に延びて(即ち第2セラミック層15を貫通して)、第1表面導電部9と電気的に接続されている。
このビア7には、導電成分であるMo以外に、Alなどの添加成分が含まれている。なお、ビアの導電成分としては、Mo、W、「Cu及びMo」、「Cu及びW」などのうち、少なくとも1種を採用できる。
第1表面導電部9及び第2表面導電部11は、導電成分であるMo以外に、例えばAl等の成分や、SiO、MgCO、BaCO等の焼結助剤の成分などが含まれている。
なお、第1表面導電部9と第2表面導電部11とは、必要に応じて設けられるので、どちらか一方のみを備えたセラミック配線基板1としてもよい。
[1−2.表面導電部の構成]
次に、本実施形態の要部である第1、第2表面導電部9、11の構成について説明する。
図2(a)に拡大して示すように、第1表面導電部9の全表面を覆うように、NiからなるNi層17が形成されており、更に、Ni層17の全表面を覆うようにAuからなるAu層19が形成されている。なお、Ni層17とAu層19は、省略してもよい。
特に、第1表面導電部9のうち、ビア7と接する表面(即ち第1表面導電部9とビア7との界面K1)からの厚みが5μmの範囲、即ち一点鎖線で囲まれた円柱形状の第1領域R1では、導電成分中のNiの含有量が0.01重量%以下である。なお、この含有量は、第1領域R1における平均の含有量である。
この第1領域R1では、不可避不純物としてNiが含まれていてもよいが、Niの含有量はできる限り少ない方が望ましい。例えば0重量%が好ましい。
なお、図2(b)に示すように、平面視(図2(a)の上方から見た場合)でのビア7の端面の形状(即ち界面K1の形状)が円形の場合には、第1領域R1の平面形状も界面K1の形状と同様に円形となる。
また、同様に、図2(a)に拡大して示すように、第2表面導電部11の全表面を覆うように、NiからなるNi層21が形成されており、更に、Ni層21の全表面を覆うようにAuからなるAu層23が形成されている。なお、Ni層21とAu層23は、省略してもよい。
特に、第2表面導電部11のうち、内部導電部5と接する表面(即ち第2表面導電部11と内部導電部5との界面K2)からの厚みが5μmの範囲、即ち一点鎖線で囲まれた四角柱形状の第2領域R2では、導電成分中のNiの含有量が0.01重量%以下である。なお、この含有量は、第2領域R2における平均の含有量である。
この第2領域R2では、不可避不純物としてNiが含まれていてもよいが、Niの含有量はできる限り少ない方が望ましい。例えば0重量%が好ましい。
なお、図3(b)に示すように、側方(図1の左側)から見た場合での内部導電部5の端面の形状(詳しくは界面K2の形状)が長方形の場合には、第2領域R2の形状も界面K2の形状と同様に長方形となる。
[1−3.セラミック配線基板の製造方法]
次に、本実施形態のセラミック配線基板1の製造方法について説明する。なお、下記の第1工程〜第4工程の順番は前後してもよい。
<セラミックグリーンシートの作製工程:第1工程>
まず、セラミック基板3の主原料(主成分となる原料)として、Al粉末を用意するとともに、焼結助剤として、SiO、MgCO、BaCO等の粉末を用意した。
そして、これらの粉末材料(なお、焼結助剤は各粉末から1種又は複数種を選択して使用する)に、バインダや溶剤等を加えて、セラミックスラリーを作製した。このセラミックスラリーを用いて、図4(a)に示すように、ドクターブレード法によって、複数のセラミックグリーンシート31を作製した。
<内部導電部用の導電ペーストの作製工程:第2工程>
内部導電部5の主原料として、Cu粉末及びW粉末を用意するとともに、Al粉末を用意した。
そして、これらの粉末材料に、ワニス成分を加えて内部導電部用の導電ペーストを作製した。なお、この導電ペーストの導電材料は、Cu及びWである。
<ビア用の導電ペーストの作製工程:第3工程>
ビア7の主原料として、Mo粉末を用意するとともに、Al粉末を用意した。
そして、これらの粉末材料に、ワニス成分を加えてビア用の導電ペーストを作製した。なお、この導電ペーストの導電材料は、Moである。
<表面導電部用の導電ペーストの作製工程:第4工程>
第1、第2表面導電部9、11の主原料として、Mo粉末(例えばD50が1μm未満)を用意するとともに、Al粉末を用意した。さらに、焼結助剤として、SiO、BaCO、MgCO、Mn、Nbの粉末を用意した。
そして、これらの粉末材料(なお、焼結助剤は各粉末から1種又は複数種を選択して使用する)に、ワニス成分を加えて第1、第2表面導電部用の導電ペーストを作製した。この導電ペーストの導電材料は、Moである。
<積層体の作製工程:第5工程>
図4(b)に示すように、複数のセラミックグリーンシート31を積層して、第1セラミック層13となる第1積層体33を作製した。なお、第1積層体33ではなく、1層のセラミックグリーンシート31としてもよい。
そして、第1積層体33の表面に、内部導電部用の導電ペーストをスクリーン印刷して、内部導電パターン35を形成した。なお、この内部導電パターン35の一部は、第1積層体33の側方(図4(b)の左側)の端部に達している。
また、図4(c)に示すように、複数のセラミックグリーンシート31を積層して、第2セラミック層15となる第2積層体37を作製した。なお、第2積層体37ではなく、1層のセラミックグリーンシート31としてもよい。
この第2積層体37に、ビア用の貫通孔39を開け、その貫通孔39にビア用の導電ペーストを充填してビア構成部41を形成した。その後、第2積層体37の一方の表面に、表面導電部用の導電ペーストをスクリーン印刷して、第1表面導電部用の第1表面導電パターン43を形成した。
次に、図4(d)に示すように、第1積層体33と第2積層体37とを積層して、セラミック基板3となる積層体45を作製した。詳しくは、第1積層体33の内部導電パターン35が形成された側に、第2積層体37の表面導電パターン43が形成されていない側を積層するようにして、第1積層体33と第2積層体37とを積層した。
また、第2積層体37の側面のうち、図4(d)の左側に、表面導電部用の導電ペーストをスクリーン印刷して、第2表面導電パターン47を形成した。
<焼成工程:第6工程>
次に、前記積層体45を、周知にように脱脂した後に、所定の焼成条件にて同時焼成した。なお、焼成条件としては、例えば還元雰囲気にて、1200〜1300℃の温度範囲で、0.5〜2時間焼成する条件を採用できる。
そして、焼成後に、第1,第2表面導電部9、11の表面に、電解メッキ又は無電解メッキによって、Ni層17、21を形成した。また、Ni層17、21の表面に、同様なメッキ法によって、Au層19、23を形成し、本実施形態のセラミック配線基板1を得た(図4(e)参照)。
[1−4.効果]
本実施形態では、セラミック配線基板1を製造する場合には、内部導電パターン35の導電材料として、Cu及びWを用い、ビア構成部41及び第1、第2表面導電パターン43、47の導電材料として、Moを用いる。特に、第1、第2表面導電パターン43、47の導電材料におけるNiの含有量を0.01重量%以下とする。
そのため、内部導電パターン35、ビア構成部41、第1、第2表面導電パターン43、47を備えた積層体45を同時焼成する際に、焼成の加熱によって内部導電パターン35中のCuが熔融した場合でも、Cuが内部導電パターン35側から第1、第2表面導電パターン43、47側(従って焼成後の第1、第2表面導電部9、11)に熔出しにくいという効果がある。
つまり、Cuが直接に第1表面導電パターン43(従って第1表面導電部9)に熔出しにくく、また、ビア構成部41がある場合には、Cuがビア構成部41を介して第2表面導電パターン47(従って第2表面導電部11)に熔出しにくいという効果がある。
そして、上述した製造方法によって製造されたセラミック配線基板1では、内部導電部5の導電成分はCu及びWであり、第1、第2表面導電部9、11の導電成分はMoである。さらに、第1表面導電部9のビア7と接する第1領域R1では、導電成分中のNiの含有量が0.01重量%以下であり、第2表面導電部11の内部導電部5と接する第2領域R2でも、導電成分中のNiの含有量が0.01重量%以下である。しかも、セラミック配線基板1の第1、第2表面導電部9、11では、表面にCuが熔出していない。
従って、セラミック配線基板1の第1、第2表面導電部9、11の外見が向上するとともに、第1、第2表面導電部9、11における電気特性が変化しにくいので、第1、第2表面導電部9、11の電気特性が十分に発揮されるという顕著な効果を奏する。
[2.実験例]
次に、本開示の効果を確認するために行った実験例について説明する。
この実験例では、本開示の範囲の実施例の試料として、前記実施形態と同様な方法によって、即ち表面導電部の導電材料としてNiを含まないMoのみの材料を用いて、同様なセラミック配線基板を作製した。
また、本開示の範囲外の比較例では、表面導電部の導電材料として、Moを65重量%)含むとともに、Niを1.0重量%含む材料を用いる以外は、前記実施例と同様にして、セラミック配線基板を作製した。
(実施例)
まず、実施例の試料をビアに沿って厚み方向に破断し、その破断面を走査型電子顕微鏡(SEM)により観察した。
そのSEM画像(倍率1000倍)を図5(a)に示すが、同図のS1の範囲が第1セラミック層を示し、S2の範囲が内部導電部を示し、S3の範囲がビアを示し、S4の範囲が第1表面導電部を示している。なお、S1〜S4の区分については、後述する図5(e)についても同様である。
また、同じ破断面について、エネルギー分散型X線分析(EDS)により、Cu、W、Niの各元素のマッピングを行った。その結果を、図5(b)〜(d)に示す。
図5(b)から明らかなように、Cuは、内部導電部と、ビアのうち内部導電部側の一部に存在するだけであり、第1表面導電部では観察されなかった。なお、図5(d)のNiの分布では、多数の白点が見られるが、これは、周知のように、EDSによる元素マッピングの際のバックグラウンドであり、Niの存在を示すものではない。
また、EDSにより、第1表面導電部のうちの第1領域R1において、複数箇所(例えば5点)にて、Niのatm%を求めた。その結果、Niは0atm%(従って0重量%)であった。即ち、Niは、測定限界以下であった。
さらに、同様にして、第1領域R1において、Cuのatm%を求めたところ、Cuは0atm%であった。即ち、Cuは、測定限界以下であった。
また、上述した実施例とは別に、他の実施例として、Mo及びNiからなる表面導電部の導電材料として、Niを0.01重量%含む導電材料を用いて、前記実施例と同様にして試料を作製した。
この試料においても、EDSの測定結果は、表面導電層の第1領域R1からCuが検出されなかった。また、前記と同様なEDSの測定の結果、第1領域R1におけるNiの含有量(但し5点の平均値)は0.01重量%であった。
(比較例)
一方、比較例の試料もビアに沿って厚み方向に破断し、その破断面をSEMにより観察した。
そのSEM画像(倍率1000倍)を図5(e)に示す。また、同じ破断面について、EDSにより、Cu、W、Niの各元素のマッピングを行った。その結果を、図5(f)〜(h)に示す。
図5(f)から明らかなように、Cuは、内部導電部とビアと第1表面導電部の一部に存在していた。また、図5(h)の楕円内の明瞭な白点に示すように、Niが、ビアや内部導体部に見られた。
また、EDSにより、第1表面導電部のうちの第1領域R1において、複数箇所(5点)にて、Ni、Cuの有無を確認した。その結果、第1領域R1にてNi及びCuが確認された。
[3.その他の実施形態]
以上、本開示の実施形態について説明したが、本開示は上記実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において、様々な態様にて実施することが可能である。
(1)例えば、セラミック基板を構成するセラミックとしては、前記実施形態に限定されることなく、アルミナ以外に、各種のセラミック(例えば、窒化アルミ、窒化ケイ素、ジルコニア)を採用できる。
(2)内部導電部、第1、第2表面導電部、ビアの組成については、本開示の範囲を逸脱しない範囲内で、各種の組成を採用できる。
(3)なお、上記実施形態における1つの構成要素が有する機能を複数の構成要素に分担させたり、複数の構成要素が有する機能を1つの構成要素に発揮させたりしてもよい。また、上記実施形態の構成の一部を、省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
1…セラミック配線基板
3…セラミック基板
5…内部電極部
7…ビア
9…第1表面電極部
11…第2表面電極部
17、21…Ni層
19、23…Au層
31…セラミックグリーンシート
33、37、45…積層体
35…内部導電パターン
41…ビア構成部
43…表面導電パターン

Claims (6)

  1. セラミック基板の内部に内部導電部を備えるとともに、前記セラミック基板の表面に前記内部導電部とビアを介して又は介さずして電気的に接続された表面導電部を備えたセラミック配線基板において、
    前記内部導電部は、Cu及びMo、又は、Cu及びW、のいずれか一方を含み、
    前記表面導電部は、Moを主成分として含み、
    且つ、前記表面導電部のうち、前記内部導電部又は前記ビアと接する表面からの厚みが5μmの範囲では、導電成分中のNiの含有量が0.01重量%以下である、
    セラミック配線基板。
  2. 前記ビアは、Mo、W、Cu及びMo、Cu及びWのうち、少なくともいずれか1種を含む、
    請求項1に記載のセラミック配線基板。
  3. 前記表面導電部の表面にNi層を備えるとともに、該Ni層の表面にAu層を備えた、
    請求項1又は2に記載のセラミック配線基板。
  4. 前記請求項1〜3のいずれか1項に記載のセラミック配線基板の製造方法であって、
    1又は複数のセラミックグリーンシートの表面に、前記内部導電部となる内部導電パターンを形成する工程と、
    前記セラミック基板の表面となるセラミックグリーンシートの表面に、前記表面導電部となる表面導電パターンを形成する工程と、
    前記セラミックグリーンシートを積層して、前記内部導電パターン及び前記表面導電パターンを備えた積層体を形成する工程と、
    前記積層体を同時焼成する工程と、
    を有し、
    前記内部導電パターンの材料として、Cu及びMo、又は、Cu及びW、のいずれか一方を含む材料を用い、
    前記表面導電パターンの材料として、Moを含むとともに、導電材料におけるNiの含有量が0.01重量%以下の材料を用いる、
    セラミック配線基板の製造方法。
  5. 前記セラミックグリーンシートに、前記ビアとなるビア構成部を形成する工程を有し、
    前記ビア構成部の材料として、Mo、W、Cu及びMo、Cu及びWのうち、少なくともいずれか1種を含む材料を用いる、
    請求項4に記載のセラミック配線基板の製造方法。
  6. 前記表面導電部の形成後に、前記表面導電部の表面に、Ni層を形成し、更に、該Ni層の表面にAu層を形成する、
    請求項4又は5に記載のセラミック配線基板の製造方法。
JP2017162654A 2017-08-25 2017-08-25 セラミック配線基板及びその製造方法 Pending JP2019041023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017162654A JP2019041023A (ja) 2017-08-25 2017-08-25 セラミック配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017162654A JP2019041023A (ja) 2017-08-25 2017-08-25 セラミック配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2019041023A true JP2019041023A (ja) 2019-03-14

Family

ID=65726774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017162654A Pending JP2019041023A (ja) 2017-08-25 2017-08-25 セラミック配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2019041023A (ja)

Similar Documents

Publication Publication Date Title
JP5104761B2 (ja) セラミック基板およびその製造方法
JP5880780B2 (ja) 絶縁性セラミックペースト、セラミック電子部品およびその製造方法
JP2010080679A (ja) 半導体装置の製造方法
JP4802039B2 (ja) セラミックス組成物及び積層セラミック回路装置
JP4673086B2 (ja) ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法
JP2020096120A (ja) セラミックス配線基板及びその製造方法
JP4796809B2 (ja) 積層電子部品
JPH1095686A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3121822B2 (ja) 導体ペーストおよび配線基板
JP4703207B2 (ja) 配線基板
JP2019041023A (ja) セラミック配線基板及びその製造方法
JP4782397B2 (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP6845090B2 (ja) セラミック配線基板及びその製造方法
JP7244265B2 (ja) セラミックス配線基板
JP2008186909A (ja) セラミック多層基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JP2008078453A (ja) セラミック電子部品およびその製造方法
JP2002173362A (ja) 誘電体磁器組成物及びそれを用いた多層基板
JP5675389B2 (ja) プローブカード用配線基板およびプローブカード
JP2012156314A (ja) 多層配線基板
JP2009231542A (ja) ガラスセラミック多層配線基板およびその製造方法
JP2008159940A (ja) 多層配線基板およびその製造方法
JP2020015635A (ja) セラミックス組成物及び当該セラミックス組成物を用いた電子部品
JP4419487B2 (ja) 酸化物磁器組成物、セラミック多層基板およびセラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210601