JP2019037070A - 電源装置及び画像形成装置 - Google Patents

Abstract

【課題】待機モード時の負荷が大きく出力電圧の精度が高い装置に適用できる安価な電源装置を提供すること。【解決手段】第１のスイッチング電源回路１００と、第１のスイッチング電源回路１００の出力電圧を制御する制御部１０１と、第２のスイッチング電源回路１１０と、第２のスイッチング電源回路１１０の出力電圧を制御する制御部１０２と、第１のスイッチング電源回路１００の目標電圧を切り替える第１の目標電圧切替え部１４０と、第２のスイッチング電源回路１１０の目標電圧を切り替える第２の目標電圧切替え部１５０と、を備え、第１の目標電圧切替え部１４０が、第１のスイッチング電源回路１００の目標電圧を２４Ｖから５Ｖに切り替えると、第２の目標電圧切替え部１５０は、第２のスイッチング電源回路１１０の目標電圧を５Ｖよりも高い５．２Ｖに切り替える。【選択図】図１

Description

本発明は、電源装置及び画像形成装置に関し、通常動作モードと省エネルギー状態の待機モードを有する画像形成装置に適した電源装置に関する。

２つのＤＣＤＣコンバータが直列に接続された構成において、待機モード時は、上流のＤＣＤＣコンバータの出力に接続される負荷を遮断し、下流のＤＣＤＣコンバータの出力に接続される負荷にのみ電力を供給する電源装置がよく知られている。待機モード時における消費電力削減のため、例えば次のような構成が提案されている。例えば、特許文献１では、上流のＤＣＤＣコンバータの目標電圧を下流のＤＣＤＣコンバータの目標電圧より低い値にして、下流のＤＣＤＣコンバータを強制的に連続通電状態としている。これにより、下流のＤＣＤＣコンバータのスイッチング損失を低減させている。

特開２０１０−１４２０７１号公報

待機モード時における最大負荷が大きく、かつ、出力電圧に求められる電圧精度が高い装置の場合、負荷までのライン上における電圧低下を考慮して、目標電圧を高めに設定する必要がある。しかし、従来の構成では、下流のＤＣＤＣコンバータが確実に連続通電状態を維持できるように、上流のＤＣＤＣコンバータの目標電圧を下流のＤＣＤＣコンバータの出力電圧より十分低い値に設定しなければならない。このため、負荷が大きく出力電圧の精度が高い装置の要求を満たすためには、従来の構成では十分ではなく、改良の余地がある。

本発明は、このような状況のもとでなされたもので、待機モード時の負荷が大きく出力電圧の精度が高い装置に適用できる安価な電源装置を提供することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）交流電圧を直流電圧に変換する電源装置において、前記交流電圧を整流及び平滑する整流平滑手段と、前記整流平滑手段により整流及び平滑された電圧を変換して第１の出力電圧を出力する第１の出力手段と、前記第１の出力電圧が第１の目標電圧となるように制御する第１の制御手段と、前記第１の出力電圧を変換して第２の出力電圧を出力する第２の出力手段と、前記第２の出力電圧が第２の目標電圧となるように制御する第２の制御手段と、前記第１の目標電圧を切り替える第１の切替手段と、前記第２の目標電圧を切り替える第２の切替手段と、を備え、前記第１の切替手段が、前記第１の目標電圧を、第１の直流電圧から前記第１の直流電圧よりも低くかつ前記第１の目標電圧が前記第１の直流電圧であるときの前記第２の目標電圧である第２の直流電圧と略同じ第３の直流電圧に切り替えると、前記第２の切替手段は、前記第２の目標電圧を、前記第３の直流電圧よりも高い第４の直流電圧に切り替えることを特徴とする電源装置。

（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、待機モード時の負荷が大きく出力電圧の精度が高い装置に適用できる安価な電源装置を提供することができる。

実施例１の電源装置の回路図 実施例１、２の目標電圧を切り替える際の各波形を示す図 実施例１、２の目標電圧を切り替える際の回路図 実施例１、２の目標電圧を切り替える際の制御を示すフローチャート 実施例１の目標電圧を切り替える際の各波形を示す図 実施例１、２の各目標電圧と要求される電圧仕様の範囲との関係を示す図 実施例２の電源装置の回路図 実施例２の目標電圧を切り替える際の各波形を示す図 実施例３の画像形成装置を示す図

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

［電源装置］
実施例１の電源装置の回路について、図１を用いて説明する。商用電源等の交流電源１０は交流電圧を出力しており、全波整流手段として用いられるブリッジダイオードＢＤ１によって整流された電圧は、第１のスイッチング電源回路１００に入力されている。平滑用コンデンサＣ３は、整流された電圧の平滑手段として用いられており、平滑用コンデンサＣ３の低い側の電位をＤＣＬ、高い側の電位をＤＣＨとする。ブリッジダイオードＢＤ１及び平滑用コンデンサＣ３は、整流平滑手段として機能する。第１のスイッチング電源回路１００は、平滑用コンデンサＣ３に充電された入力電圧Ｖｉｎを変換し、絶縁された２次側へ、第１の出力電圧である第１の電源電圧Ｖｏｕｔ１を出力する。ここで、実施例１の第１のスイッチング電源回路１００の方式は、アクティブクランプ方式を用いたフライバック電源とする。

第１の出力手段である第１のスイッチング電源回路１００は、絶縁型コンバータである。第１のスイッチング電源回路１００は、１次側に１次巻線Ｐ１、補助巻線Ｐ２と、２次側に２次巻線Ｓ１を備えた絶縁型のトランスＴ１を有している。トランスＴ１の１次巻線Ｐ１から２次巻線Ｓ１には、スイッチング動作によってエネルギーを供給している。トランスＴ１の補助巻線Ｐ２は、１次巻線Ｐ１に印加された入力電圧Ｖｉｎのフォワード電圧をダイオードＤ４及びコンデンサＣ４によって整流平滑し、電源電圧Ｖ１を供給するために用いられる。

第１のスイッチング電源回路１００の１次側には、トランスＴ１の１次巻線Ｐ１に直列に接続された第１のスイッチング素子である電界効果トランジスタ（以下、ＦＥＴという）１が接続されている。また、電圧クランプ用のコンデンサＣ２と第２のスイッチング素子であるＦＥＴ２が直列に接続された回路が、トランスＴ１の１次巻線Ｐ１に並列に接続されている。第１のスイッチング電源回路１００は、ＦＥＴ１及びＦＥＴ２の駆動を制御する、第１の制御手段である制御部１０１を有している。制御部１０１は、ハイレベルの制御信号ＤＲＶ−Ｌを出力することでＦＥＴ１を駆動し、ハイレベルの制御信号ＤＲＶ−Ｈを出力することでＦＥＴ２を駆動する。制御部１０１のＶＣ端子とＧ端子間には、電源電圧Ｖ１が供給される。なお、ＦＥＴ２を駆動するため、コンデンサＣ５及びダイオードＤ５で構成されるチャージポンプ回路によって、制御部１０１のＶＨ端子とＧＨ端子の間に電源電圧Ｖ１が供給されている。

ＦＥＴ１には、電圧共振用のコンデンサＣ１１が並列に接続されている。電圧共振用のコンデンサＣ１１を設けずに、ＦＥＴ１のドレイン端子とソース端子間の容量を用いてもよい。なお、実施例１のダイオードＤ１は、ＦＥＴ１のボディーダイオードである。同様に、ダイオードＤ２は、ＦＥＴ２のボディーダイオードである。なお、制御部１０１は、アナログ回路で構成されたＩＣを用いてもよいし、発振器などによって生成されたクロックで動作する演算制御手段（例えば、ＣＰＵ、ＡＳＩＣなど）を用いてもよい。

第１のスイッチング電源回路１００は、２次側整流部１２０と、フィードバック部１３０と、を２次側に有している。トランスＴ１の２次巻線Ｓ１に生じるフライバック電圧の２次側整流手段である２次側整流部１２０は、ダイオードＤ２１及びコンデンサＣ２１を有している。フィードバック部１３０は、２次側に出力される第１の電源電圧Ｖｏｕｔ１を１次側にフィードバックするフィードバック手段であり、制御部１０１にフィードバック電圧を出力する。

フィードバック部１３０は、第１の電源電圧Ｖｏｕｔ１を所定の一定電圧（以後、目標電圧とする）に制御するために用いられる。第１の電源電圧Ｖｏｕｔ１の電圧値を、分圧抵抗Ｒ５２と、分圧抵抗Ｒ５３、Ｒ５４の和とで分圧した値が、シャントレギュレータＩＣ５のリファレンス端子ＲＥＦに入力される。シャントレギュレータＩＣ５は、リファレンス端子ＲＥＦに入力された電圧を一定に保つように、カソード端子Ｋから引き込まれる電流を制御する。第１の電源電圧Ｖｏｕｔ１の電圧が目標電圧（第１の目標電圧）より高くなるとシャントレギュレータＩＣ５のカソード端子Ｋが電流を引込み、プルアップ抵抗Ｒ５１を介してフォトカプラＰＣ５の２次側ダイオードに電流が流れる。その後フォトカプラＰＣ５の１次側トランジスタが動作すると、コンデンサＣ６から電荷が放電され、制御部１０１のＦＢ端子の電圧（以下、ＦＢ端子電圧という）が低下する。また、第１の電源電圧Ｖｏｕｔ１の電圧が目標電圧より低くなると、電源電圧Ｖ１から抵抗Ｒ２を介してコンデンサＣ６に充電電流が流れるため、制御部１０１のＦＢ端子電圧が上昇する。制御部１０１は、ＦＢ端子電圧に基づき、ＦＥＴ１及びＦＥＴ２を駆動することで、第１の電源電圧Ｖｏｕｔ１を目標電圧に維持するよう制御する。

第１の電源電圧Ｖｏｕｔ１は、スイッチ手段であるロードスイッチ部１６０のＦＥＴ９１を介して、負荷が接続される電源電圧Ｖｏｕｔ１’に接続されている。ＦＥＴ９１は、ロードスイッチ部１６０に入力される、第２の信号である２４ＶＯＮ信号によってオンオフが切り替えられる。２４ＶＯＮ信号がハイレベルになると、ＦＥＴ９２がオンし、ＦＥＴ９１がオン状態となる。逆に、２４ＶＯＮ信号がローレベルになると、ＦＥＴ９２がオフし、ＦＥＴ９１はオフ状態となる。ＦＥＴ９２のゲート端子とソース端子間には抵抗Ｒ８２が接続され、ＦＥＴ９１のゲート端子とソース端子間には抵抗Ｒ９１が接続されている。ＦＥＴ９２は、ＦＥＴ９１をオンオフする第３の制御手段として機能する。

起動回路１０３は、３端子レギュレータ又は降圧型スイッチング電源であり、ＶＣ端子とＧ端子間に入力された入力電圧Ｖｉｎから、ＯＵＴ端子に電源電圧Ｖ１を出力している。起動回路１０３は、補助巻線Ｐ２から供給される電源電圧Ｖ１が所定の電圧値以下の場合のみ動作する回路であり、第１のスイッチング電源回路１００の起動時に電源電圧Ｖ１を供給するために用いられる。

第１の切替手段である第１の目標電圧切替え部１４０は、第１の目標電圧切替え部１４０に入力される、第１の信号である２４／５ＣＨＧ信号に応じて２つの状態を切り替える。具体的には、第１の目標電圧切替え部１４０は、第１の電源電圧Ｖｏｕｔ１に第１の直流電圧である２４Ｖ電圧を出力する状態と、第２の直流電圧（後述）と略同じ第３の直流電圧である５Ｖ電圧を出力する状態の２つの状態を切り替える。ここで略同じ第３の直流電圧とは、５．０Ｖに対して、所定の変動範囲を含む直流電圧である。この変動範囲は後述する第４の直流電圧よりも低い電圧であり、且つ、５．０Ｖよりも高い直流電圧である。本実施例では、例えば４．９Ｖ〜５．１Ｖの範囲になる。第１の目標電圧を５Ｖになるように第１のスイッチング電源回路１００が動作する際には、この変動範囲内に電圧が収束するように制御される。第１の目標電圧切替え部１４０は、２４／５ＣＨＧ信号がハイレベルのときに２４Ｖ電圧を出力する状態となり、２４／５ＣＨＧ信号がローレベルのときに５Ｖ電圧を出力する状態となる。ここで、負荷として接続される装置は、例えば、通常状態と待機状態とを決定する状態制御部（不図示）を有している。なお、負荷として接続される装置は、例えば画像形成装置であり、状態制御部は、例えば、画像形成装置のコントローラである。負荷として接続される装置の状態制御部（不図示）は、通常状態時では２４ＶＯＮ信号と２４／５ＣＨＧ信号をハイレベルとし、待機状態時では２４ＶＯＮ信号と２４／５ＣＨＧ信号をローレベルとする。これにより、負荷として第１のスイッチング電源回路１００に接続される装置の状態制御部（不図示）は、省電力を実現している。

２４／５ＣＨＧ信号がハイレベルになると、ＦＥＴ７１がオン状態となり、抵抗Ｒ７１を介してフォトカプラＰＣ７の２次側ダイオードにＶｏｕｔ１から電流が流れる。その後フォトカプラＰＣ７の１次側トランジスタが動作すると、コンデンサＣ７から電荷が放電され、制御部１０１の２４ＳＬ端子の電圧（以下、２４ＳＬ端子電圧という）はロー状態になる。一方、２４／５ＣＨＧ信号がローレベルになると、電源電圧Ｖ１から抵抗Ｒ１を介してコンデンサＣ７に電荷が充電され、制御部１０１の２４ＳＬ端子電圧はハイ状態になる。制御部１０１は、２４ＳＬ端子電圧に応じて、目標電圧が２４Ｖか５Ｖかを検知する。具体的には、制御部１０１は、２４ＳＬ端子電圧がロー状態であれば第１の電源電圧Ｖｏｕｔ１の目標電圧が２４Ｖであると検知し、２４ＳＬ端子電圧がハイ状態であれば第１の電源電圧Ｖｏｕｔ１の目標電圧が５Ｖであると検知する。ＦＥＴ７１のゲート端子とソース端子間には抵抗Ｒ７２が接続されている。

制御部１０１は、目標電圧が２４Ｖのときと５Ｖのときとで、ＦＥＴ１及びＦＥＴ２の制御方法を変えている。目標電圧が５Ｖのときは省電力が重視されるため、負荷が軽いときにＦＥＴ１及びＦＥＴ２を連続的にスイッチングさせる期間とスイッチング動作を停止する期間を交互に設ける間欠制御を行う。これに対して目標電圧が２４Ｖのときは、急峻な負荷変動が発生しても安定した電源電圧が出力できるように、負荷が軽いときでもＦＥＴ１及びＦＥＴ２を連続的にスイッチングさせている。

２４／５ＣＨＧ信号は、フィードバック部１３０へも入力されている。第１の目標電圧切替え部１４０は、フィードバック電圧切替え部１４１を有している。フィードバック電圧切替え部１４１は、ＦＥＴ５１、抵抗Ｒ５５を有し、２４／５ＣＨＧ信号は、フィードバック電圧切替え部１４１を介してフィードバック部１３０に入力される。２４／５ＣＨＧ信号がハイレベルになると、ＦＥＴ５１がオン状態になり、抵抗Ｒ５４がショートされる。これにより、シャントレギュレータＩＣ５の基準電圧の第１の電源電圧Ｖｏｕｔ１に対する分圧比が下がり、第１の電源電圧Ｖｏｕｔ１には２４Ｖが出力される状態となる。２４／５ＣＨＧ信号がローレベルになると、ＦＥＴ５１がオフ状態になり、抵抗Ｒ５３と抵抗Ｒ５４が直列に接続される。これにより、基準電圧の第１の電源電圧Ｖｏｕｔ１に対する分圧比が上がり、第１の電源電圧Ｖｏｕｔ１に５Ｖが出力される状態となる。ＦＥＴ５１のゲート端子とソース端子間には抵抗Ｒ５５が接続されている。

第１の電源電圧Ｖｏｕｔ１は、第２のスイッチング電源回路１１０のコンデンサＣ８１に入力される。ここで、第２の出力手段である第２のスイッチング電源回路１１０は、スイッチング手段であるＦＥＴ８１、チョークコイルＬ８１、回生ダイオードＤ８１、平滑コンデンサＣ８２で構成されるフォワード型降圧ＤＣＤＣコンバータである。第２の制御手段である制御部１０２がＰチャネル型のＦＥＴ８１をスイッチングすることで、第２の出力電圧である第２の電源電圧Ｖｏｕｔ２が第２のスイッチング電源回路１１０から出力される。第２の電源電圧Ｖｏｕｔ２を、抵抗Ｒ８１、Ｒ８２の直列抵抗と抵抗Ｒ８３とで分圧した電圧が、制御部１０２のＦＢ＿Ｄ端子に入力される。制御部１０２は、ＦＢ＿Ｄ端子に入力された電圧が所定の値になるようにＦＥＴ８１の駆動信号を制御することで、第２の電源電圧Ｖｏｕｔ２を所定の電圧に制御できる。

第２の切替手段である第２の目標電圧切替え部１５０は、入力された２４／５ＣＨＧ信号に応じて第２の電源電圧Ｖｏｕｔ２の目標電圧（第２の目標電圧）を切り替える。具体的には、第２の直流電圧である５Ｖとする状態と、第４の直流電圧である、５Ｖより若干高めの電圧とする状態の２つの状態を切り替える。第２の目標電圧切替え部１５０は、２４／５ＣＨＧ信号がハイレベルのとき第２の電源電圧Ｖｏｕｔ２の目標電圧を５Ｖとする。第２の目標電圧切替え部１５０は、２４／５ＣＨＧ信号がローレベルのとき第２の電源電圧Ｖｏｕｔ２の目標電圧を５Ｖより若干高めの電圧とする。

実施例１では、５Ｖより若干高めの電圧を例えば５．２Ｖに設定する。２４／５ＣＨＧ信号がハイレベルになると、抵抗Ｒ８５、ダイオードＤ８２を介して、ＦＥＴ８２がオン状態となり、トランジスタＴｒ８１がオン状態となり、抵抗Ｒ８１がショートされる。これにより、制御部１０２のＦＢ＿Ｄ端子に入力される電圧の第２の電源電圧Ｖｏｕｔ２に対する分圧比が上がり、第２の電源電圧Ｖｏｕｔ２の目標電圧は５Ｖとなる。２４／５ＣＨＧ信号がローレベルになると、ＦＥＴ８２及びトランジスタＴｒ８１がオフ状態になり、抵抗Ｒ８１と抵抗Ｒ８２が直列に接続される。これにより、制御部１０２のＦＢ＿Ｄ端子に入力される電圧の第２の電源電圧Ｖｏｕｔ２に対する分圧比が下がり、第２の電源電圧Ｖｏｕｔ２の目標電圧は５．２Ｖとなる。

ここで、ＦＥＴ８２のゲート電圧の上昇時間は、抵抗Ｒ８５、Ｒ８４、コンデンサＣ８３の値によっておおよそ決定される。逆にＦＥＴ８２のゲート電圧の下降時間は、抵抗Ｒ８４、コンデンサＣ８３の値によっておおよそ決定される。これを利用して、ＦＥＴ８２のゲート電圧の上昇時間と下降時間を調整することができる。実施例１では、抵抗Ｒ８５を小さく（例えば１００Ω）、抵抗Ｒ８４を大きく（例えば１ＭΩ）、コンデンサＣ８３を大きく（例えば１０μＦ）して、ＦＥＴ８２のゲート電圧の上昇時間を短く、下降時間を長くしている。すなわち、第２の電源電圧Ｖｏｕｔ２の目標電圧を５．２Ｖから５Ｖに変える時間を短くして、５Ｖから５．２Ｖに変える時間を長くしている。なお、２４／５ＣＨＧ信号は、第１の目標電圧切替え部１４０で説明した２４／５ＣＨＧ信号と同じ信号である。

［２４Ｖから５Ｖへの切替え制御］
続いて、第１の電源電圧Ｖｏｕｔ１の目標電圧を、２４Ｖから５Ｖに切り替える際の制御方法について、図２〜図４を用いて説明する。図２は、第１の電源電圧Ｖｏｕｔ１の目標電圧を２４Ｖから５Ｖに切り替える際における各波形を示すグラフである。（ｉ）は２４／５ＣＨＧ信号の波形を示し、（ｉｉ）は第１の電源電圧Ｖｏｕｔ１の目標電圧を示し、（ｉｉｉ）は第１の電源電圧Ｖｏｕｔ１を示す。（ｉｖ）は第２の電源電圧Ｖｏｕｔ２の目標電圧を示し、（ｖ）は第２の電源電圧Ｖｏｕｔ２を示し、（ｖｉ）は２４ＶＯＮ信号の波形を示し、（ｖｉｉ）は負荷が接続される電源電圧Ｖｏｕｔ１’を示す。いずれも横軸は時間を示す。（ｉ）の２４／５ＣＨＧ信号は、例えば、ハイレベル（Ｈｉ）を３．３Ｖとし、ローレベル（Ｌｏ）を０Ｖとする。同様に、（ｖｉ）の２４ＶＯＮ信号は、例えば、ハイレベル（Ｈｉ）を３．３Ｖとし、ローレベル（Ｌｏ）を０Ｖとする。

図３は、図２の所定期間ごとに期間１から期間５を定義し、それぞれの期間における、第１のスイッチング電源回路１００及び第２のスイッチング電源回路１１０の動作について示した図である。図３では、説明に必要な素子のみ描画している。また、制御部１０１及び制御部１０２の右上には、ＦＥＴ１、ＦＥＴ８１を制御するパルス信号を模式的に描画している。制御部１０１のパルス信号は、ハイレベルのときにＦＥＴ１をオンし、ローレベルのときにＦＥＴ１をオフする。制御部１０２のパルス信号は、ローレベルのときにＦＥＴ８１をオンし、ハイレベルのときにＦＥＴ８１をオフする。図４は、第１の電源電圧Ｖｏｕｔ１の目標電圧を、２４Ｖから５Ｖに切り替える際に、負荷として接続される装置の状態制御部（不図示）の制御を示したフローチャートである。状態制御部（不図示）は、第１の電源電圧Ｖｏｕｔ１の目標電圧を、２４Ｖから５Ｖに切り替える際に、ステップ（以下、Ｓとする）２０１以降の処理を実行する。

まず、２４／５ＣＨＧ信号がハイレベルであり、かつ、２４ＶＯＮ信号がハイレベルであるときを期間１とする。図３に示すように、期間１においては、２４／５ＣＨＧ信号がハイレベルであるため、第１の目標電圧切替え部１４０によって第１の電源電圧Ｖｏｕｔ１の目標電圧が２４Ｖに切り替えられている。また、図３に示すように、２４ＶＯＮ信号がハイレベルであるため、ロードスイッチ部１６０がオン状態となり負荷が接続される電源電圧Ｖｏｕｔ１’にも２４Ｖが出力されている状態である。また、図３に示すように、２４／５ＣＨＧ信号がハイレベルであるため、第２の目標電圧切替え部１５０によって第２の電源電圧Ｖｏｕｔ２の目標電圧は５Ｖに切り替えられている。第２のスイッチング電源回路１１０の制御部１０２は、ＦＥＴ８１のゲートにパルス波形を出力してＦＥＴ８１をスイッチング駆動している。

図４のＳ２０１で状態制御部は、２４ＶＯＮ信号をローレベルにする。図３に示すように、２４ＶＯＮ信号がローレベルとなったため、ロードスイッチ部１６０がオフ状態となり、負荷が接続される電源電圧Ｖｏｕｔ１’の電圧が２４Ｖから０Ｖに低下する（ｖｉｉ）。この期間を期間２とする。

図４のＳ２０２で状態制御部は、２４／５ＣＨＧ信号をローレベルにする。図３に示すように、２４／４ＣＨＧ信号がローレベルとなったため、第１の電源電圧Ｖｏｕｔ１の目標電圧が２４Ｖから５Ｖに切り替えられ、第１の電源電圧Ｖｏｕｔ１は２４Ｖから徐々に低下しやがて５Ｖに至る。第１の電源電圧Ｖｏｕｔ１が２４Ｖから５Ｖに徐々に低下する期間を期間３とする。制御部１０１は、第１の電源電圧Ｖｏｕｔ１の目標電圧が２４Ｖのときのパルス信号のオンデューティよりも小さいオンデューティでＦＥＴ１を制御している。一方、第２のスイッチング電源回路１１０の制御部１０２は、期間２及び期間３においても、期間１と同様に、ＦＥＴ８１をスイッチング駆動している（（ｉｖ）、（ｖ））。制御部１０２は、期間１のときのパルス信号のオンデューティと同じオンデューティでＦＥＴ８１を制御している。上述したように、第２のスイッチング電源回路１１０は、２４／５ＣＨＧ信号がハイレベルからローレベルに切り替わったときに第２の目標電圧切替え部１５０が目標電圧を５Ｖから５．２Ｖに切り替えるまでの時間が長くなるように設定されている。すなわち、ＦＥＴ８２のゲート電圧の下降時間が長くなるように、抵抗Ｒ８４、コンデンサＣ８３の各値が設定されている。

その後、所定時間が経過するまで、この状態が維持される。この期間を期間４とする。期間４において、第１の電源電圧Ｖｏｕｔ１が第２の電源電圧Ｖｏｕｔ２の目標電圧と同じ値になる。第１の電源電圧Ｖｏｕｔ１に存在するわずかな電圧リップルにより、第１の電源電圧Ｖｏｕｔ１が第２の電源電圧Ｖｏｕｔ２の目標電圧を上回ったり下回ったりする。これにより、第２のスイッチング電源回路１１０の制御部１０２は、極めて低いデューティでＦＥＴ８１をスイッチング駆動することになる。図３の期間４の制御部１０２のパルス信号は、ローレベルの期間が期間３までよりも長くなっており、ＦＥＴ８１のオン時間の割合が期間３までに比べて長くなっている。なお、ＦＥＴ８１のオン時間とオフ時間の比率は、第１の電源電圧Ｖｏｕｔ１と第２の電源電圧Ｖｏｕｔ２の比率に基づき決定される。期間４では、第１の電源電圧Ｖｏｕｔ１も第２の電源電圧Ｖｏｕｔ２も５Ｖとなっており、ＦＥＴ８１のゲート端子に入力されるパルス信号はほぼオン状態となる。

最後に、２４／５ＣＨＧ信号がハイレベルからローレベルに切り替えられてから上述した下降時間が経過すると、第２の電源電圧Ｖｏｕｔ２の目標電圧が５Ｖから５．２Ｖに切り替わる。この期間を期間５とする。期間５では、第２の電源電圧Ｖｏｕｔ２の目標電圧が５．２Ｖとなったため、ＦＥＴ８１のゲート端子に入力されるパルス信号は常時オン状態（連続導通状態）に移行する。期間５は実施例１の特徴的な点であり、第２の電源電圧Ｖｏｕｔ２の目標電圧を、第１の電源電圧Ｖｏｕｔ１の目標電圧よりわずかに高めにすることで、第１の電源電圧Ｖｏｕｔ１が第２の電源電圧Ｖｏｕｔ２の目標電圧を必ず上回らないようになる。すなわち、第２のスイッチング電源回路１１０の制御部１０２は、ＦＥＴ８１を常時オンの状態で駆動する。これにより、ＦＥＴ８１のスイッチング時に発生する損失を削減することができる。また、第２の電源電圧Ｖｏｕｔ２は、第１の電源電圧Ｖｏｕｔ１の目標電圧に制御されることになり、第２の電源電圧Ｖｏｕｔ２は５Ｖに維持される。したがって、第２の電源電圧Ｖｏｕｔ２の目標電圧は、第２の電源電圧Ｖｏｕｔ２に接続される負荷に要求される電圧範囲を超えても問題ない。その際、期間３の時間を十分に考慮して、期間４を確保する必要がある。期間４の時間がゼロ未満になると、すなわち、第１の電源電圧Ｖｏｕｔ１の電圧が２４Ｖから５Ｖまで下がらない状態で（言い換えれば期間３の途中で）第２の電源電圧Ｖｏｕｔ２の目標電圧を変えてしまうと、次のような課題が生じる。第２の電源電圧Ｖｏｕｔ２に接続される負荷に仕様範囲外の電圧が出力されてしまうことになる。したがって、期間４を必ず確保できるように、第２の目標電圧切替え部１５０の各素子の定数を選定する必要がある。

［５Ｖから２４Ｖへの切替え制御］
次に、第１の電源電圧Ｖｏｕｔ１の目標電圧を、５Ｖから２４Ｖに切り替える際の制御方法について、図５を用いて説明する。図５の（ｉ）〜（ｖｉｉ）は、図２の（ｉ）〜（ｖｉｉ）と同様のグラフである。まず、２４／５ＣＨＧ信号がローレベルであり、かつ、２４ＶＯＮ信号がローレベルであるときを期間６とする。期間６においては、２４／５ＣＨＧ信号がローレベルであるため、第１の目標電圧切替え部１４０によって第１の電源電圧Ｖｏｕｔ１の目標電圧が５Ｖに切り替えられている。また、２４ＶＯＮ信号がローレベルであるため、ロードスイッチ部１６０がオフ状態であり、負荷が接続される電源電圧Ｖｏｕｔ１’は０Ｖの状態である。また、２４／５ＣＨＧ信号がローレベルであるため、第２の目標電圧切替え部１５０によって第２の電源電圧Ｖｏｕｔ２の目標電圧は５．２Ｖに切り替えられている。第２のスイッチング電源回路１１０は、ＦＥＴ８１を常時オン状態となるように制御している。期間６における回路図は、図３の期間５と同様である。

次に、２４／５ＣＨＧ信号がハイレベルになると、第１の目標電圧切替え部１４０によって第１の電源電圧Ｖｏｕｔ１の目標電圧が２４Ｖに切り替わる。また、上述したように、第２のスイッチング電源回路１１０は、２４／５ＣＨＧ信号がローレベルからハイレベルに切り替わったときに第２の目標電圧切替え部１５０が目標電圧を５．２Ｖから５Ｖに切り替えるまでの時間が短くなるように設定されている。すなわち、ＦＥＴ８２のゲート電圧の上昇時間が短くなるように、抵抗Ｒ８４、Ｒ８５、コンデンサＣ８３の各値が設定されている。

このため、２４／５ＣＨＧ信号がハイレベルになると、第２の目標電圧切替え部１５０によって第２の電源電圧Ｖｏｕｔ２の目標電圧が５．２Ｖから５Ｖに下がる。同時に、第１の電源電圧Ｖｏｕｔ１が５Ｖから２４Ｖに上昇する。第１の電源電圧Ｖｏｕｔ１が５Ｖから２４Ｖに上昇し安定するまでの期間を期間７とする。期間７において、第１の電源電圧Ｖｏｕｔ１が第２の電源電圧Ｖｏｕｔ２に接続される負荷の電圧仕様範囲を超える前に、第２の電源電圧Ｖｏｕｔ２の目標電圧を５Ｖに下げる必要がある。実施例１では、制御上、第１の電源電圧Ｖｏｕｔ１の上昇速度が遅いため、特段の対策を施さなくてもこの条件を満たせる。最後に２４ＶＯＮ信号をハイレベルにすると、ロードスイッチ部１６０がオン状態となり、負荷が接続される電源電圧Ｖｏｕｔ１’の電圧が２４Ｖに上昇する。この期間を期間８とする。

ところで、本来、期間５における第２の電源電圧Ｖｏｕｔ２の目標電圧は、第２の電源電圧Ｖｏｕｔ２に接続される負荷に要求される電圧範囲を超えない範囲で設定すべきである。そうすれば、前述したような制御の順序を考慮する必要がなくなる。しかし、第２の電源電圧Ｖｏｕｔ２に接続される負荷に要求される電圧精度が高く、かつ、第２の電源電圧Ｖｏｕｔ２に接続される負荷の範囲が大きい場合は、上述した対応をとることができない。これは、電源装置から負荷までのライン上で電圧ドロップが発生することを考慮しなければならないからである。

この理由について、第１の電源電圧Ｖｏｕｔ１の目標電圧と第２の電源電圧Ｖｏｕｔ２の目標電圧、それから、最小負荷時と最大負荷時での、負荷における電圧を示した図６を用いて説明する。図６（Ａ）は、第２の電源電圧Ｖｏｕｔ２の目標電圧を、要求される電圧仕様の範囲内とした場合を説明する図である。図６（Ｂ）は、第２の電源電圧Ｖｏｕｔ２の目標電圧を、要求される電圧仕様の範囲外とした場合を説明する図である。また、各図の左側が第２の電源電圧Ｖｏｕｔ２に接続される負荷の範囲が小さい場合、右側が大きい場合である。縦軸はいずれも電源電圧Ｖｏｕｔを示し、要求される電圧仕様の範囲を破線で表している。また、第１の電源電圧Ｖｏｕｔ１の目標電圧と第２の電源電圧Ｖｏｕｔ２の目標電圧を実線で示している。また、負荷が最小（Ｍｉｎ）のとき（最小負荷時）の負荷における電圧と、負荷が最大（Ｍａｘ）のとき（最大負荷時）の負荷における電圧を点線で示す。

図６（Ａ）に示すように、第２の電源電圧Ｖｏｕｔ２に接続される負荷の範囲が小さい場合は、負荷が最小のときの負荷における電圧と負荷が最大のときの負荷における電圧との差である電圧ドロップが小さい。この場合、第２の電源電圧Ｖｏｕｔ２の目標電圧を要求される電圧仕様の範囲内に設定しても、負荷における電圧が要求される電圧仕様の範囲を超えることはない。一方、第２の電源電圧Ｖｏｕｔ２に接続される負荷の範囲が大きい場合は、負荷が最小のときの負荷における電圧と負荷が最大のときの負荷における電圧との差である電圧ドロップが大きい。この場合、第２の電源電圧Ｖｏｕｔ２の目標電圧を要求される電圧仕様の範囲内に設定すると、負荷が大きいときに、負荷における電圧が要求される電圧仕様の範囲を下回ってしまう。

これに対して、図６（Ｂ）のように、第２の電源電圧Ｖｏｕｔ２の目標電圧を要求される電圧仕様の範囲外に設定すれば、負荷が大きい場合でも、負荷における電圧が要求される電圧仕様の範囲内から外れることはない。このため、実施例１では、第１の電源電圧Ｖｏｕｔ１の目標電圧が５Ｖのときの第２の電源電圧Ｖｏｕｔ２の目標電圧を要求される電圧仕様の範囲外に設定している。

以上のように、実施例１では、第１の電源電圧Ｖｏｕｔ１を２４Ｖから５Ｖに下げる際に、第２の電源電圧Ｖｏｕｔ２の目標電圧を５Ｖから５．２Ｖのように第１の電源電圧Ｖｏｕｔ１より高い電圧に上げる。これにより、安価かつ負荷が大きく出力電圧の精度が高い装置の要求を満たす電源装置を実現できる。また、実施例１の第１のスイッチング電源回路１００は、アクティブクランプ方式のフライバックコンバータとしたが、通常のフライバック電源でもよい。以上、実施例１によれば、待機モード時の負荷が大きく出力電圧の精度が高い装置に適用できる安価な電源装置を提供することができる。

［電源装置］
実施例２について説明する。実施例１と異なる点についてのみ説明し、それ以外は説明を省略する。まず、実施例２におけるスイッチング電源の回路を、図７を用いて説明する。実施例１の図１で説明した回路に対して、実施例２の電源装置は、次の２点が異なる。１点目は、第２のスイッチング電源回路１１０が、Ｎチャネル型ＦＥＴを２つ使った同期整流方式のフォワード型降圧ＤＣＤＣコンバータである点である。２点目は、第１の目標電圧切替え部１４０のフィードバック電圧切替え部１４２に遅延回路を設けた点である。第１の目標電圧切替え部１４０は、フィードバック電圧切替え部１４２を有している。フィードバック電圧切替え部１４２は、ＦＥＴ５１、抵抗Ｒ５５に加え、コンデンサＣ５１、ダイオードＤ５１、抵抗Ｒ５６、Ｒ５７を有し、２４／５ＣＨＧ信号は、フィードバック電圧切替え部１４２を介してフィードバック部１３０に入力される。

第２のスイッチング電源回路１１０において、第２の制御手段である制御部１０４は、ＦＢ＿Ｄ端子に入力されるフィードバック電圧に応じて、Ｎチャネル型のＦＥＴ８３、ＦＥＴ８４の各ゲート端子にパルス信号を出力する。これにより、制御部１０４は、第２の電源電圧Ｖｏｕｔ２を制御する。以下、Ｎチャネル型のＦＥＴを単にＦＥＴと記載する。ＦＥＴ８３のゲート駆動用電源は、電源生成部１０５によって確保する。第２のスイッチング電源回路１１０を同期整流型とすることで、通常負荷における損失を大幅に改善できる。

第１の目標電圧切替え部１４０において、２４／５ＣＨＧ信号がハイレベル状態になると、抵抗Ｒ５６、ダイオードＤ５１を介してコンデンサＣ５１に電荷が充電され、ＦＥＴ５１のゲート電圧が上昇する。ＦＥＴ５１のゲート電圧の上昇時間は、抵抗Ｒ５６、Ｒ５５、及びコンデンサＣ５１によって決定される。反対に、２４／５ＣＨＧ信号がローレベル状態になると、コンデンサＣ５１に充電された電荷が抵抗Ｒ５５とＲ５６、それからダイオードＤ５１と抵抗Ｒ５７を介して放電され、ＦＥＴ５１のゲート電圧が下降する。ＦＥＴ５１のゲート電圧の下降時間は、抵抗Ｒ５５、Ｒ５６、Ｒ５７及びコンデンサＣ５１によって決定される。実施例２では、抵抗Ｒ５７を小さく（例えば１００Ω）、抵抗Ｒ５６を大きく（例えば１０ｋΩ）、抵抗Ｒ５５を大きく（例えば１ＭΩ）、コンデンサＣ５１を大きく（例えば１μＦ）設定する。これにより、ＦＥＴ５１のゲート電圧の上昇時間を長く、下降時間を短くしている。すなわち、第１の電源電圧Ｖｏｕｔ１の目標電圧を５Ｖから２４Ｖに変える時間を長くして、２４Ｖから５Ｖに変える時間を短くしている。これにより、第１の電源電圧Ｖｏｕｔ１の目標電圧を、５Ｖから２４Ｖに切り替える際に、第２の電源電圧の目標電圧を５Ｖに下げたあとに第１の電源電圧Ｖｏｕｔ１の目標電圧を２４Ｖに上げることができる。

第１の電源電圧Ｖｏｕｔ１の目標電圧を、５Ｖから２４Ｖに切り替える際の制御方法について、図８を用いて説明する。図８の（ｉ）〜（ｖｉｉ）は、図２の（ｉ）〜（ｖｉｉ）と同様のグラフである。まず、２４／５ＣＨＧ信号がローレベルであり、かつ、２４ＶＯＮ信号がローレベルであるときを期間６とする。期間６においては、２４／５ＣＨＧ信号がローレベルであるため、第１の目標電圧切替え部１４０によって第１の電源電圧Ｖｏｕｔ１の目標電圧が５Ｖに切り替えられている。また、２４ＶＯＮ信号がローレベルであるため、ロードスイッチ部１６０がオフ状態であり、負荷が接続される電源電圧Ｖｏｕｔ１’は０Ｖの状態である。また、２４／５ＣＨＧ信号がローレベルであるため、第２の目標電圧切替え部１５０によって第２の電源電圧Ｖｏｕｔ２の目標電圧は５．２Ｖに切り替えられている。第２のスイッチング電源回路１１０は、ＦＥＴ８１を常時オン状態となるように制御している。期間６における回路図は、図３の期間５と同様である。

次に、２４／５ＣＨＧ信号がハイレベルになるが、上述したように、実施例２では、第１の電源電圧Ｖｏｕｔ１の目標電圧を５Ｖから２４Ｖに切り替える上昇時間を長くしている。すなわち、実施例２では、フィードバック電圧切替え部１４２が遅延回路を有している。このため、第１の目標電圧切替え部１４０によって第１の電源電圧Ｖｏｕｔ１の目標電圧が２４Ｖに切り替わるまで所定の時間Ｔを要する。また、上述したように、第２のスイッチング電源回路１１０は、２４／５ＣＨＧ信号がローレベルからハイレベルに切り替わったときに第２の目標電圧切替え部１５０が目標電圧を５．２Ｖから５Ｖに切り替えるまでの時間が短くなるように設定されている。このため、２４／５ＣＨＧ信号がハイレベルになると、第２の目標電圧切替え部１５０によって第２の電源電圧Ｖｏｕｔ２の目標電圧が５．２Ｖから５Ｖに下がる。

第１の電源電圧Ｖｏｕｔ１は、２４／５ＣＨＧ信号がローレベルからハイレベルに切り替わってから所定の時間Ｔが経過してから５Ｖから２４Ｖに上昇する。第１の電源電圧Ｖｏｕｔ１が５Ｖから２４Ｖに上昇し安定するまでの期間を期間７とする。最後に２４ＶＯＮ信号をハイレベルにすると、ロードスイッチ部１６０がオン状態となり、負荷が接続される電源電圧Ｖｏｕｔ１’の電圧が２４Ｖに上昇する。この期間を期間８とする。

以上のように、第１の目標電圧切替え部１４０のフィードバック電圧切替え部１４２が遅延回路を有する構成とする。これにより、第１の電源電圧Ｖｏｕｔ１を５Ｖから２４Ｖに上げる際に第２の電源電圧Ｖｏｔ２が電圧仕様範囲を超えないように制御することが可能となる。また、第２のスイッチング電源回路１１０を同期整流とすることで、通常負荷における損失を大幅に改善できる。以上、実施例２によれば、待機モード時の負荷が大きく出力電圧の精度が高い装置に適用できる安価な電源装置を提供することができる。

実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。

［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図９に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００を備えている。なお、実施例１、２の電源装置４００を適用可能な画像形成装置は、図９に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、実施例１、２に記載の電源装置４００は、例えばコントローラ３２０に電力を供給する。コントローラ３２０は、図４の制御を行う状態制御部に相当する。すなわち、コントローラ３２０は、電源装置４００に対して、２４／５ＣＨＧ信号及び２４ＶＯＮ信号を出力する。これにより、コントローラ３２０は、通常状態と待機状態とを切り替えることができる。ここで、通常状態のとき、第１の電源電圧Ｖｏｕｔ１の目標電圧は２４Ｖ、第２の電源電圧Ｖｏｕｔ２の目標電圧は５Ｖである。また、待機状態のとき、第１の電源電圧Ｖｏｕｔ１の目標電圧は５Ｖ、第２の電源電圧Ｖｏｕｔ２の目標電圧は５．２Ｖである。また、実施例１、２に記載の電源装置４００は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。すなわち、実施例１、２の負荷は、コントローラ３２０や駆動部に相当する。例えば、第１のスイッチング電源回路１００は、ロードスイッチ部１６０を介して電源電圧Ｖｏｕｔ１’を駆動部に供給する。また、例えば、第２のスイッチング電源回路１１０は、第２の電源電圧Ｖｏｕｔ２をコントローラ３２０に供給する。実施例３の画像形成装置は、省電力を実現する待機状態（例えば、省電力モードや待機モード）にある場合に、第１の電源電圧Ｖｏｕｔ１の目標電圧を下げるとともに、第２の電源電圧Ｖｏｕｔ２の目標電圧を上げる。これにより、実施例３によれば、待機モード時の負荷が大きく出力電圧の精度が高い装置に適用できる安価な電源装置を提供することができる。

１００ 第１のスイッチング電源回路
１０１ 制御部
１０２ 制御部
１１０ 第２のスイッチング電源回路
１４０ 第１の目標電圧切替え部
１５０ 第２の目標電圧切替え部
１６０ ロードスイッチ部

Claims (13)

1. 交流電圧を直流電圧に変換する電源装置において、
   前記交流電圧を整流及び平滑する整流平滑手段と、
   前記整流平滑手段により整流及び平滑された電圧を変換して第１の出力電圧を出力する第１の出力手段と、
   前記第１の出力電圧が第１の目標電圧となるように制御する第１の制御手段と、
   前記第１の出力電圧を変換して第２の出力電圧を出力する第２の出力手段と、
   前記第２の出力電圧が第２の目標電圧となるように制御する第２の制御手段と、
   前記第１の目標電圧を切り替える第１の切替手段と、
   前記第２の目標電圧を切り替える第２の切替手段と、
   を備え、
   前記第１の切替手段が、前記第１の目標電圧を、第１の直流電圧から前記第１の直流電圧よりも低くかつ前記第１の目標電圧が前記第１の直流電圧であるときの前記第２の目標電圧である第２の直流電圧と略同じ第３の直流電圧に切り替えると、前記第２の切替手段は、前記第２の目標電圧を、前記第３の直流電圧よりも高い第４の直流電圧に切り替えることを特徴とする電源装置。
2. 前記第２の出力手段は、前記第２の制御手段によりスイッチングされるスイッチング手段を有し、
   前記スイッチング手段は、前記第２の制御手段により連続導通状態に移行することが可能であり、前記第２の目標電圧が前記第４の直流電圧に切り替えられると前記連続導通状態に移行することを特徴とする請求項１に記載の電源装置。
3. 前記第１の切替手段が、前記第１の目標電圧を前記第１の直流電圧から前記第３の直流電圧に切り替えた後に、前記第２の切替手段が、前記第２の目標電圧を前記第２の直流電圧から前記第４の直流電圧に切り替えることを特徴とする請求項１又は請求項２に記載の電源装置。
4. 前記第２の切替手段が、前記第２の目標電圧を前記第４の直流電圧から前記第２の直流電圧に切り替えた後に、前記第１の切替手段が、前記第１の目標電圧を前記第３の直流電圧から前記第１の直流電圧に切り替えることを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。
5. 前記第１の出力手段は、トランスを有し、前記整流平滑手段により整流及び平滑された電圧を、前記トランスを介して前記第１の出力電圧に変換する絶縁型コンバータであることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
6. 前記第１の出力手段は、アクティブクランプ方式のフライバックコンバータであることを特徴とする請求項１から請求項５のいずれか１項に記載の電源装置。
7. 前記第１の出力電圧の負荷への供給を接続又は遮断するロードスイッチと、
   前記ロードスイッチをオンオフする第３の制御手段と、
   を備え、
   前記第３の制御手段が前記ロードスイッチをオフした後に、前記第１の切替手段が、前記第１の目標電圧を前記第１の直流電圧から前記第３の直流電圧に切り替えることを特徴とする請求項１から請求項６のいずれか１項に記載の電源装置。
8. 前記第１の切替手段が、前記第１の目標電圧を前記第３の直流電圧から前記第１の直流電圧に切り替えた後に、前記第３の制御手段が前記ロードスイッチをオンすることを特徴とする請求項７に記載の電源装置。
9. 前記第２の出力手段は、Ｐチャネル型の電界効果トランジスタと、回生ダイオードと、チョークコイルと、を有することを特徴とする請求項１から請求項８のいずれか１項に記載の電源装置。
10. 前記第２の出力手段は、２つのスイッチング素子を利用した同期整流方式であることを特徴とする請求項１から請求項９のいずれか１項に記載の電源装置。
11. 記録材に画像形成を行う画像形成手段と、
    請求項１から請求項１０のいずれか１項に記載の電源装置と、
    を備えることを特徴とする画像形成装置。
12. 記録材に画像形成を行う画像形成手段と、
    前記画像形成手段を制御するコントローラと、
    請求項７又は請求項８に記載の電源装置と、
    を備え、
    前記コントローラは、前記第１の切替手段及び前記第２の切替手段に第１の信号を出力し、前記第３の制御手段に第２の信号を出力し、
    前記第１の切替手段は、前記第１の信号に応じて前記第１の目標電圧を前記第１の直流電圧又は前記第３の直流電圧に切り替え、
    前記第２の切替手段は、前記第１の信号に応じて前記第２の目標電圧を前記第２の直流電圧又は前記第４の直流電圧に切り替え、
    前記第３の制御手段は、前記第２の信号に応じて前記ロードスイッチをオン又はオフすることを特徴とする画像形成装置。
13. 前記第１の切替手段は、前記コントローラから前記第１の信号が入力され、前記第１の目標電圧を前記第３の直流電圧から前記第１の直流電圧に切り替えるとき、前記第１の信号が入力されてから所定の時間が経過してから前記第１の目標電圧を前記第３の直流電圧から前記第１の直流電圧に切り替えることを特徴とする請求項１２に記載の画像形成装置。

Images