JP2019029441A - 光半導体ユニットの製造方法 - Google Patents
光半導体ユニットの製造方法 Download PDFInfo
- Publication number
- JP2019029441A JP2019029441A JP2017145603A JP2017145603A JP2019029441A JP 2019029441 A JP2019029441 A JP 2019029441A JP 2017145603 A JP2017145603 A JP 2017145603A JP 2017145603 A JP2017145603 A JP 2017145603A JP 2019029441 A JP2019029441 A JP 2019029441A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- optical semiconductor
- manufacturing
- semiconductor device
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
- H01L2224/05582—Two-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/0558—Plural external layers being stacked
- H01L2224/05583—Three-layer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05611—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81054—Composition of the atmosphere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Led Device Packages (AREA)
Abstract
【課題】光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる光半導体ユニットの製造方法を提供する。【解決手段】光半導体ユニット1の製造方法は、光半導体デバイス10の第1電極パッド12上に、Inを含む第1バンプ16を形成する第1工程と、回路デバイス20の第2電極パッド22上に、SnAgを含む第2バンプ26を形成する第2工程と、第1工程及び第2工程の後に、半導体基板11の表面11aと回路基板21の表面21aとを対向させて第1バンプ16と第2バンプ26とを接触させ、第2バンプ26の融点未満の温度で第1バンプ16及び第2バンプ26を加熱して第1バンプ16及び第2バンプ26を共晶させ、光半導体デバイス10と回路デバイス20とを接合する第3工程と、を備える。【選択図】図6
Description
本発明は、光半導体ユニットの製造方法に関する。
特許文献1には、次のような半導体装置の製造方法が記載されている。まず、はんだバンプが設けられた複数の半導体チップと、はんだバンプよりも融点が低いはんだ層が設けられた実装基板と、を用意する。続いて、はんだ層は溶融するがはんだバンプは溶融しない温度で加熱することにより、複数の半導体チップを実装基板に仮固定する。続いて、はんだバンプをリフローさせてはんだ層と一体化することにより、複数の半導体チップを実装基板に同時に本接合する。
しかしながら、特許文献1に記載の半導体装置の製造方法では、例えば、半導体チップが光半導体デバイス(受光素子、発光素子等)である場合、仮固定及び本接合の2度の加熱による光半導体デバイスの特性劣化が懸念される。特に、本接合時のリフローでは、光半導体デバイスの全体が高温に晒されるため、その懸念は顕著である。
本発明は、光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる光半導体ユニットの製造方法を提供することを目的とする。
本発明の光半導体ユニットの製造方法は、半導体基板と、半導体基板の表面に形成された第1電極パッドと、を有する光半導体デバイスを用意し、第1電極パッド上に、Inを含む第1バンプを形成する第1工程と、回路基板と、回路基板の表面に形成された第2電極パッドと、を有する回路デバイスを用意し、第2電極パッド上に、SnAgを含む第2バンプを形成する第2工程と、第1工程及び第2工程の後に、半導体基板の表面と回路基板の表面とを対向させて第1バンプと第2バンプとを接触させ、第2バンプの融点未満の温度で第1バンプ及び第2バンプを加熱して第1バンプ及び第2バンプを共晶させ、光半導体デバイスと回路デバイスとを接合する第3工程と、を備える。
この光半導体ユニットの製造方法では、光半導体デバイスに対する第1バンプの形成が、SnAgよりも融点が低いInを含む材料を用いて実施される。更に、光半導体デバイスと回路デバイスとの接合が、SnAgを含む第2バンプの融点未満の温度で実施される。したがって、第1バンプの形成及び回路デバイスとの接合の両方において、光半導体デバイスが、SnAgを含む第2バンプの融点以上の高温に晒されることが防止される。よって、この光半導体ユニットの製造方法によれば、光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる。なお、第1工程及び第2工程については、いずれの工程が先に実施されてもよいし、或いは、同時に実施されてもよい。
本発明の光半導体ユニットの製造方法では、回路基板の表面に垂直な方向における第2バンプの厚さは、半導体基板の表面に垂直な方向における第1バンプの厚さよりも大きくてもよい。これによれば、第1バンプと第2バンプとの接触時に位置ずれが生じたり、第1バンプ及び第2バンプの加熱時に第1バンプが変形したりしても、回路基板の表面における第2電極パッドの周囲に共晶後のバンプが接触するのを抑制することができる。したがって、回路基板に設けられた配線と共晶後のバンプとの間に不要な静電容量が生じたり、回路基板に設けられた配線に共晶後のバンプの接触によって短絡が生じたりするのを抑制することができる。
本発明の光半導体ユニットの製造方法では、回路デバイスは、ICチップであってもよい。回路デバイスがICチップであると、回路基板に回路等が集積されているため、不要な静電容量の発生及び短絡の発生を抑制し得ることは、回路デバイスの特性劣化を抑制する上で特に重要である。
本発明の光半導体ユニットの製造方法では、第3工程においては、1つの光半導体デバイスに対して複数の回路デバイスを順次に接合してもよい。この場合にも、光半導体デバイスが高温に晒されることが防止されるため、光半導体デバイスの特性劣化及び第1バンプの酸化を抑制しつつ、1つの光半導体デバイスに対して複数の回路デバイスを接合することができる。
本発明の光半導体ユニットの製造方法では、第3工程においては、回路デバイス側から第1バンプ及び第2バンプを加熱してもよい。これによれば、光半導体デバイスの特性劣化及び第1バンプの酸化をより確実に抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる。
本発明の光半導体ユニットの製造方法では、第3工程においては、パルスヒートによって第1バンプ及び第2バンプを加熱してもよい。これによれば、光半導体デバイスの特性劣化及び第1バンプの酸化をより確実に抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる。
本発明の光半導体ユニットの製造方法では、光半導体デバイスは、第1電極パッドの表面のうち内側領域を除いた外縁領域を覆うように半導体基板の表面に形成された絶縁膜と、外縁領域上の絶縁膜を覆うように内側領域に形成されたアンダーバンプメタルと、を更に有してもよい。これによれば、第1バンプが半導体基板の表面と絶縁膜との間に入り込むことによる光半導体デバイスの特性劣化を防止することができる。
本発明の光半導体ユニットの製造方法では、第3工程においては、第1バンプに対して第2バンプを押圧するように第1バンプと第2バンプとを接触させてもよい。これによれば、第1バンプと第2バンプとの接触時に第1バンプの表面が凹んでその凹みに第2バンプの一部が収まるように第1バンプが変形するため、安定した状態で第1バンプ及び第2バンプを共晶させることができる。
本発明によれば、光半導体デバイスの特性劣化を抑制しつつ、光半導体デバイスと回路デバイスとを接合することができる光半導体ユニットの製造方法を提供することが可能となる。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
図1に示されるように、光半導体ユニット1は、光半導体デバイス10と、複数の回路デバイス20と、を備えている。光半導体デバイス10と各回路デバイス20とは、複数のバンプ30を介して互いに接合されている。光半導体デバイス10と各回路デバイス20と距離(クリアランス)は、例えば10〜20μm程度である。
光半導体デバイス10は、半導体基板11と、複数の第1電極パッド12と、複数のアンダーバンプメタル13と、絶縁膜14と、を有している。光半導体デバイス10は、フォトダイオードアレイ等の受光素子(光検出素子)である。
半導体基板11には、マトリックス状に配列された複数の受光部が設けられている。半導体基板11は、例えば、Si等の半導体材料によって矩形板状に形成されている。半導体基板11の外形は、例えば4cm×4cm程度であり、半導体基板11の厚さは、例えば150μm程度である。
複数の第1電極パッド12は、半導体基板11の表面11aに形成されている。各第1電極パッド12は、半導体基板11に設けられた配線を介して、対応する受光部(半導体基板11に設けられた受光部)と電気的に接続されている。各第1電極パッド12は、例えば、Al、AlCu等の金属材料によって円形膜状に形成されている。各第1電極パッド12の直径は、例えば40μm程度であり、各第1電極パッド12の厚さは、例えば1.5μm程度である。隣り合う第1電極パッド12間の距離(中心間距離)は、例えば50μm程度である。
絶縁膜14は、各第1電極パッド12の表面(半導体基板11とは反対側の表面)のうち内側領域を除いた外縁領域を覆うように半導体基板11の表面11aに形成されている。絶縁膜14は、例えばSiO2等の絶縁材料によって形成されている。絶縁膜14の厚さは、例えば0.7μm程度である。絶縁膜14において各第1電極パッド12の内側領域を露出させる開口は、例えば円形状に形成されている。当該開口の直径は、例えば20μm程度である。
各アンダーバンプメタル13は、各第1電極パッド12の表面において外縁領域上の絶縁膜14を覆うように内側領域に形成されている。つまり、各アンダーバンプメタル13は、各第1電極パッド12の表面のうち内側領域において各第1電極パッド12に接合されている。アンダーバンプメタル13は、第1電極パッド12の側面上の絶縁膜14を覆うように形成されており、絶縁膜14のうち第1電極パッド12の表面を覆う部分と絶縁膜14のうち第1電極パッド12の側面を覆う部分との境界よりも外側に広がっている。つまり、半導体基板11の表面11aに垂直な方向から見た場合に、各アンダーバンプメタル13の外縁は、第1電極パッド12の外縁よりも外側に位置している。各アンダーバンプメタル13は、例えば、金属材料によって円形膜状に形成されている。各アンダーバンプメタル13の直径は、例えば26μm程度であり、各アンダーバンプメタル13の厚さは、例えば200nm程度である。具体例として、各アンダーバンプメタル13は、各第1電極パッド12側から順にTi(厚さ100nm)/Ni(厚さ50nm)/Au(厚さ50nm)が積層された多層膜である。
各回路デバイス20は、回路基板21と、複数の第2電極パッド22と、複数のシード層23と、複数のアンダーバンプメタル24と、絶縁膜25と、を有している。各回路デバイス20は、例えばASIC(application specific integrated circuit)等のICチップである。
回路基板21には、光半導体デバイス10から高速で信号を読み出すための回路等が設けられている。回路基板21は、例えば、Si等の半導体材料によって矩形板状に形成されている。回路基板21の外形は、例えば2cm×2cm程度であり、回路基板21の厚さは、例えば150μm程度である。この場合、1つの光半導体デバイス10に対して、マトリックス状に配列された4つの回路デバイス20が接合されている。
複数の第2電極パッド22は、回路基板21の表面21aに形成されている。各第2電極パッド22は、回路基板21に設けられた回路等と電気的に接続されている。各第2電極パッド22は、例えば、Al等の金属材料によって矩形膜状に形成されている。各第2電極パッド22の外形は、例えば25μm×25μm程度であり、各第2電極パッド22の厚さは、例えば4μm程度である。隣り合う第2電極パッド22間の距離(中心間距離)は、例えば50μm程度である。
絶縁膜25は、各第2電極パッド22の表面(回路基板21とは反対側の表面)のうち内側領域を除いた外縁領域を覆うように回路基板21の表面21aに形成されている。絶縁膜25は、例えばSiO2等の絶縁材料によって形成されている。絶縁膜25の厚さは、例えば1.5μm程度である。絶縁膜25において各第2電極パッド22の内側領域を露出させる開口は、例えば矩形状に形成されている。当該開口の外形は、例えば12μm×12μm程度である。
各シード層23は、各第2電極パッド22の表面において外縁領域上の絶縁膜25を覆うように内側領域に形成されている。つまり、各シード層23は、各第2電極パッド22の表面のうち内側領域において各第2電極パッド22に接合されている。各シード層23は、例えば、金属材料によって円形膜状に形成されている。各シード層の直径は、例えば23μm程度であり、各シード層23の厚さは、例えば350nm程度である。具体例として、各シード層23は、各第2電極パッド22側から順にTi(厚さ50nm)/Cu(厚さ300nm)が積層された多層膜である。
各アンダーバンプメタル24は、各シード層23上に形成されている。各アンダーバンプメタル24は、例えば、Ni等の金属材料によって円形膜状に形成されている。各アンダーバンプメタル24の直径は、例えば23μm程度であり、各アンダーバンプメタル24の厚さは、例えば3μm程度である。
次に、光半導体ユニット1の製造方法について説明する。まず、図2に示されるように、光半導体デバイス10を用意し、各第1電極パッド12上に、Inからなる第1バンプ16を形成する(第1工程)。一例として、各アンダーバンプメタル13上にInの蒸着を施すことで、各第1電極パッド12上に、アンダーバンプメタル13を介して第1バンプ16を形成する。各第1バンプ16は、例えば、平坦な表面を有する円形層状に形成される。各第1バンプ16の直径は、例えば23μm程度であり、各第1バンプ16の厚さは5μm程度である。なお、光半導体デバイス10は、複数の光半導体デバイス10を含むウェハとして用意され、複数の第1バンプ16の形成後に、複数の光半導体デバイス10に切断される。
その一方で、図3の(a)及び(b)に示されるように、回路デバイス20を用意し、各第2電極パッド22上に、SnAgからなる第2バンプ26を形成する(第2工程)。ここでは、回路基板21の表面21aに垂直な方向における各第2バンプ26の厚さが、半導体基板11の表面11aに垂直な方向における第1バンプ16の厚さよりも大きくなるように、各第2バンプ26を形成する。一例として、各アンダーバンプメタル24上にSnAgの電解メッキを施して(図3の(a))、更に、リフロー処理を施すことで(図3の(b))、各第2電極パッド22上に、シード層23及びアンダーバンプメタル24を介して第2バンプ26を形成する。リフロー処理では、複数の第2バンプ26が形成された回路デバイス20を250〜260℃程度の炉内において加熱する。各第2バンプ26は、例えば、凸状に湾曲した半球面等の表面を有する凸部状に形成される。各第2バンプ26の直径は、例えば23μm程度であり、各第2バンプ26の厚さは20μm程度である。なお、回路デバイス20は、複数の回路デバイス20を含むウェハとして用意され、複数の第2バンプ26の形成後に、複数の回路デバイス20に切断される。
続いて、フリップチップボンダーにおいて、図4に示されるように、ステージ側吸着コレット50で光半導体デバイス10を保持し、ヘッド側吸着コレット60で回路デバイス20を保持する。このとき、ステージ側吸着コレット50で光半導体デバイス10を吸着することで、光半導体デバイス10の反りが矯正される。また、ヘッド側吸着コレット60で回路デバイス20を吸着することで、回路デバイス20の反りが矯正される。なお、回路デバイス20がフリップチップボンダーに投入される前に、回路デバイス20には、各第2バンプ26の酸化膜を除去するために水素プラズマリフロー処理が施される。これにより、各第2バンプ26の濡れ性が向上し、フラックレス接合が可能となる。
続いて、図5に示されるように、半導体基板11の表面11aと回路基板21の表面21aとを対向させて、対応する第1バンプ16と第2バンプ26とを接触させる(第3工程)。このとき、ステージ側吸着コレット50に対してヘッド側吸着コレット60を相対的に移動させることで、第1バンプ16に対して第2バンプ26を押圧するように、対応する第1バンプ16と第2バンプ26とを接触させる。これにより、第1バンプ16の表面が凹んでその凹みに第2バンプ26の一部が収まるように第1バンプ16が変形する。Inからなる第1バンプ16がSnAgからなる第2バンプ26よりも大きく変形するのは、InがSnAgよりも柔らかいためである。
続いて、図6に示されるように、SnAgからなる第2バンプ26の融点未満の温度で第1バンプ16及び第2バンプ26を加熱して、図7に示されるように、対応する第1バンプ16及び第2バンプ26を共晶させ、光半導体デバイス10と回路デバイス20とを接合する(第3工程)。例えば、SnAgの融点が約221℃であるのに対し、150℃程度の温度(Sn−Inの共晶温度であり、重量比等に応じて変化し得る)で、対応する第1バンプ16及び第2バンプ26を共晶させることができる。なお、Inの融点は約156℃である。
このとき、第1バンプ16に対する第2バンプ26の押圧を保持した状態で、回路デバイス20側からパルスヒートによって第1バンプ16及び第2バンプ26を加熱する。パルスヒートとは、抵抗発熱等を利用して、加熱対象を局所的に瞬間加熱する方式である。
続いて、図8に示されるように、ヘッド側吸着コレット60の吸着を解除する。その後、同様にして、1つの光半導体デバイス10に対して複数の回路デバイス20を順次に接合し、図9に示されるように、光半導体デバイス10と複数の回路デバイス20との接合が完了したら、ステージ側吸着コレット50の吸着を解除する。これにより、光半導体ユニット1が得られる。
以上説明したように、光半導体ユニット1の製造方法では、光半導体デバイス10に対する第1バンプ16の形成が、SnAgよりも融点が低いInを用いて実施される。更に、光半導体デバイス10と回路デバイス20との接合が、SnAgからなる第2バンプ26の融点未満の温度で実施される。したがって、第1バンプ16の形成及び回路デバイス20との接合の両方において、光半導体デバイス10が、SnAgからなる第2バンプ26の融点以上の高温に晒されることが防止される。よって、光半導体ユニット1の製造方法によれば、光半導体デバイス10の特性劣化を抑制しつつ、光半導体デバイス10と回路デバイス20とを接合することができる。
光半導体ユニット1の製造方法によれば、高い接合強度が得られるため、バンプ30の周囲に配置するアンダーフィル樹脂を減少させるか、或いは、なくすことが可能である。したがって、例えば、半導体基板11の表面11aに受光面が設けられている場合に、当該受光面へのアンダーフィル樹脂の付着を防止することができる。
光半導体ユニット1の製造方法では、回路基板21の表面21aに垂直な方向における第2バンプ26の厚さが、半導体基板11の表面11aに垂直な方向における第1バンプ16の厚さよりも大きくされる。これにより、第1バンプ16と第2バンプ26との接触時に位置ずれが生じたり、第1バンプ16及び第2バンプ26の加熱時に第1バンプ16が変形したりしても、回路基板21の表面21aにおける第2電極パッド22の周囲に共晶後のバンプ30が接触するのを抑制することができる。したがって、回路基板21に設けられた配線と共晶後のバンプ30との間に絶縁膜25を介して不要な静電容量が生じるのを抑制することができる。回路基板21の表面21aに絶縁膜25が形成されていない場合には、回路基板21の表面21aにおける第2電極パッド22の周囲に共晶後のバンプ30が接触すると、回路基板21に設けられた配線に短絡が生じ得るが、光半導体ユニット1の製造方法によれば、そのような短絡の発生も抑制することができる。これらの効果は、光半導体デバイス10を高速で駆動するための回路等が集積されたICチップ等の回路デバイス20においては、その特性劣化を抑制する上で特に重要である。
なお、光半導体デバイス10では、半導体基板11の表面11aにおける第1電極パッド12の周囲に形成された配線は、バンプ30と同電位であることが多い。そのため、光半導体デバイス10では、上述したような不要な静電容量の発生及び短絡の発生は生じ難い。
また、光半導体デバイス10及び回路デバイス20の両方にInによってバンプを形成しても、Inの融点程度の温度で光半導体デバイス10と回路デバイス20とを接合することは可能であるが、Inからなるバンプの厚さを大きくすることは、SnAgからなるバンプに比べて困難である。上述した例のように、光半導体デバイス10及び回路デバイス20の外形が大きくなると、それらに生じる反りも大きくなるため、厚さの小さいバンプ同士では、光半導体デバイス10と回路デバイス20との安定した接合は困難である。そのような場合に、一方のバンプをSnAgによって形成し、そのバンプの厚さを確保することは、光半導体デバイス10と回路デバイス20との安定した接合を実現する上で特に重要である。
また、上述した例のように、光半導体デバイス10及び回路デバイス20の外形が大きくなると、それらに生じる反りも大きくなるため、光半導体デバイス10と回路デバイス20とを仮固定した後にバンプをリフローさせるような方法では、反りの影響によってバンプに接続不良が生じるおそれがある。そのようなリフローを要しない光半導体ユニット1の製造方法によれば、光半導体デバイス10と回路デバイス20との安定した接合を実現することができる。
光半導体ユニット1の製造方法では、回路デバイス20は、ICチップであってもよい。上述したように、回路デバイス20がICチップであると、回路基板21に回路等が集積されているため、不要な静電容量の発生及び短絡の発生を抑制し得ることは、回路デバイス20の特性劣化を抑制する上で特に重要である。
光半導体ユニット1の製造方法では、1つの光半導体デバイス10に対して複数の回路デバイス20を順次に接合する。この場合にも、光半導体デバイス10が高温に晒されることが防止されるため、光半導体デバイス10の特性劣化及び第1バンプ16の酸化を抑制しつつ、1つの光半導体デバイス10に対して複数の回路デバイス20を接合することができる。
光半導体ユニット1の製造方法では、回路デバイス20側から第1バンプ16及び第2バンプ26を加熱する。これにより、光半導体デバイス10の特性劣化及び第1バンプ16の酸化をより確実に抑制しつつ、光半導体デバイス10と回路デバイス20とを接合することができる。
光半導体ユニット1の製造方法では、パルスヒートによって第1バンプ16及び第2バンプ26を加熱する。これにより、光半導体デバイス10の特性劣化及び第1バンプ16の酸化をより確実に抑制しつつ、光半導体デバイス10と回路デバイス20とを接合することができる。
光半導体ユニット1の製造方法では、光半導体デバイス10において、第1電極パッド12の表面のうち内側領域を除いた外縁領域を覆うように半導体基板11の表面11aに絶縁膜14が形成されており、当該外縁領域上の絶縁膜14を覆うように当該内側領域にアンダーバンプメタル13が形成されている。これにより、第1バンプ16が半導体基板11の表面11aと絶縁膜14との間に入り込むことによる光半導体デバイス10の特性劣化を防止することができる。特に、アンダーバンプメタル13は、第1電極パッド12の側面上の絶縁膜14を覆うように形成されており、絶縁膜14のうち第1電極パッド12の表面を覆う部分と絶縁膜14のうち第1電極パッド12の側面を覆う部分との境界よりも外側に広がっている。これにより、半導体基板11の表面11aと絶縁膜14との間への第1バンプ16の入り込みが、より確実に防止される。
光半導体ユニット1の製造方法では、第1バンプ16に対して第2バンプ26を押圧するように第1バンプ16と第2バンプ26とを接触させる。これにより、第1バンプ16と第2バンプ26との接触時に第1バンプ16の表面が凹んでその凹みに第2バンプ26の一部が収まるように第1バンプ16が変形するため、安定した状態で第1バンプ16及び第2バンプ26を共晶させることができる。
本発明は、上述した実施形態に限定されない。例えば、光半導体デバイス10は、LD(半導体レーザ)、LED(発光ダイオード)等の発光素子であってもよい。特に、光半導体デバイス10が端面発光型のLD、LED等である場合には、高い接合強度が得られる光半導体ユニット1の製造方法は、バンプ30の周囲に配置するアンダーフィル樹脂を減少させるか、或いは、なくすことで、発光面へのアンダーフィル樹脂の付着を防止することができるので、有効である。また、回路デバイス20は、配線基板等の実装基板であってもよい。また、光半導体デバイス10と回路デバイス20とは、1対1で接合されてもよい。
また、第1バンプ16は、Inのみによって形成されていなくてもよい。すなわち、第1バンプ16は、Inを主要成分として含んでいればよい。第1バンプ16は、融点が150℃程度以下となるようにInを重量%で50%以上含んでいればよい。第2バンプ26は、SnAgのみによって形成されていなくてもよい。すなわち、第2バンプ26は、SnAgを主要成分として含んでいればよい。第2バンプ26は、SnAgを重量%で90%以上含んでいればよい。これらの場合にも、第1バンプ16の形成及び回路デバイス20との接合の両方において、光半導体デバイス10が、SnAgを含む第2バンプ26の融点以上の高温に晒されることが防止される。よって、光半導体デバイス10の特性劣化を抑制しつつ、光半導体デバイス10と回路デバイス20とを接合することができる。なお、第2バンプ26は、SnAg以外のSn系半田(SnAgCu、SuAgCuBi、SnAgBiIn、SnBi等)によって形成されてもよい。
1…光半導体ユニット、10…光半導体デバイス、11…半導体基板、11a…表面、12…第1電極パッド、13…アンダーバンプメタル、14…絶縁膜、16…第1バンプ、20…回路デバイス、21…回路基板、21a…表面、22…第2電極パッド、26…第2バンプ。
Claims (8)
- 半導体基板と、前記半導体基板の表面に形成された第1電極パッドと、を有する光半導体デバイスを用意し、前記第1電極パッド上に、Inを含む第1バンプを形成する第1工程と、
回路基板と、前記回路基板の表面に形成された第2電極パッドと、を有する回路デバイスを用意し、前記第2電極パッド上に、SnAgを含む第2バンプを形成する第2工程と、
前記第1工程及び前記第2工程の後に、前記半導体基板の前記表面と前記回路基板の前記表面とを対向させて前記第1バンプと前記第2バンプとを接触させ、前記第2バンプの融点未満の温度で前記第1バンプ及び前記第2バンプを加熱して前記第1バンプ及び前記第2バンプを共晶させ、前記光半導体デバイスと前記回路デバイスとを接合する第3工程と、を備える光半導体ユニットの製造方法。 - 前記回路基板の前記表面に垂直な方向における前記第2バンプの厚さは、前記半導体基板の前記表面に垂直な方向における前記第1バンプの厚さよりも大きい、請求項1に記載の光半導体ユニットの製造方法。
- 前記回路デバイスは、ICチップである、請求項2に記載の光半導体ユニットの製造方法。
- 前記第3工程においては、1つの前記光半導体デバイスに対して複数の前記回路デバイスを順次に接合する、請求項1〜3のいずれか一項に記載の光半導体ユニットの製造方法。
- 前記第3工程においては、前記回路デバイス側から前記第1バンプ及び前記第2バンプを加熱する、請求項1〜4のいずれか一項に記載の光半導体ユニットの製造方法。
- 前記第3工程においては、パルスヒートによって前記第1バンプ及び前記第2バンプを加熱する、請求項1〜5のいずれか一項に記載の光半導体ユニットの製造方法。
- 前記光半導体デバイスは、前記第1電極パッドの表面のうち内側領域を除いた外縁領域を覆うように前記半導体基板の前記表面に形成された絶縁膜と、前記外縁領域上の前記絶縁膜を覆うように前記内側領域に形成されたアンダーバンプメタルと、を更に有する、請求項1〜6のいずれか一項に記載の光半導体ユニットの製造方法。
- 前記第3工程においては、前記第1バンプに対して前記第2バンプを押圧するように前記第1バンプと前記第2バンプとを接触させる、請求項1〜7のいずれか一項に記載の光半導体ユニットの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145603A JP2019029441A (ja) | 2017-07-27 | 2017-07-27 | 光半導体ユニットの製造方法 |
PCT/JP2018/011155 WO2019021527A1 (ja) | 2017-07-27 | 2018-03-20 | 光半導体ユニットの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145603A JP2019029441A (ja) | 2017-07-27 | 2017-07-27 | 光半導体ユニットの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019029441A true JP2019029441A (ja) | 2019-02-21 |
Family
ID=65041021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017145603A Pending JP2019029441A (ja) | 2017-07-27 | 2017-07-27 | 光半導体ユニットの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019029441A (ja) |
WO (1) | WO2019021527A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832296A (ja) * | 1994-07-11 | 1996-02-02 | Ibiden Co Ltd | 電子部品を実装する際の位置合わせ方法 |
JP3469093B2 (ja) * | 1998-07-08 | 2003-11-25 | 富士通株式会社 | 印刷回路基板および実装回路基板の製造方法 |
JP2002305216A (ja) * | 2001-04-06 | 2002-10-18 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2010238887A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2017
- 2017-07-27 JP JP2017145603A patent/JP2019029441A/ja active Pending
-
2018
- 2018-03-20 WO PCT/JP2018/011155 patent/WO2019021527A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2019021527A1 (ja) | 2019-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5649805B2 (ja) | 半導体装置の製造方法 | |
TWI261341B (en) | Semiconductor device and its assembly method | |
US7420814B2 (en) | Package stack and manufacturing method thereof | |
JP5658442B2 (ja) | 電子部品とその製造方法 | |
JP5381753B2 (ja) | 半導体装置およびその製造方法 | |
US7692297B2 (en) | Semiconductor device, semiconductor device module and method of manufacturing the semiconductor device | |
KR20060044637A (ko) | 반도체 장치의 제조 방법, 반도체 장치 및 반도체 칩 | |
TWI284973B (en) | Flip-chip joint structure, and fabricating process thereof | |
US10770446B2 (en) | Semiconductor packages and methods of manufacturing the same | |
JP5894092B2 (ja) | 半導体装置の実装構造および半導体装置の製造方法 | |
US9397137B2 (en) | Interconnect structure for CIS flip-chip bonding and methods for forming the same | |
JP2003133508A (ja) | 半導体装置 | |
JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
KR20120058118A (ko) | 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법 | |
JP4984171B2 (ja) | 光半導体素子の実装構造および光半導体素子の実装方法 | |
JP6495130B2 (ja) | 半導体装置及びその製造方法 | |
JP2013532898A (ja) | はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品 | |
JP4718809B2 (ja) | 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法 | |
JP2019029441A (ja) | 光半導体ユニットの製造方法 | |
JP2007208056A (ja) | 半導体装置の製造方法 | |
JP2010087277A (ja) | 半導体装置及びその製造方法 | |
JP6593119B2 (ja) | 電極構造、接合方法及び半導体装置 | |
JP2007142124A (ja) | 半導体装置およびその製造方法 | |
JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
JP2008071792A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210810 |