JP2019029365A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2019029365A
JP2019029365A JP2017143501A JP2017143501A JP2019029365A JP 2019029365 A JP2019029365 A JP 2019029365A JP 2017143501 A JP2017143501 A JP 2017143501A JP 2017143501 A JP2017143501 A JP 2017143501A JP 2019029365 A JP2019029365 A JP 2019029365A
Authority
JP
Japan
Prior art keywords
gnr
termination
region
terminated
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017143501A
Other languages
English (en)
Other versions
JP6905188B2 (ja
Inventor
秀幸 實宝
Hideyuki Jippo
秀幸 實宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017143501A priority Critical patent/JP6905188B2/ja
Publication of JP2019029365A publication Critical patent/JP2019029365A/ja
Application granted granted Critical
Publication of JP6905188B2 publication Critical patent/JP6905188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】大きな拡散電位を得ることができる半導体装置及びその製造方法を提供する。【解決手段】半導体装置100には、グラフェンナノリボン110と、グラフェンナノリボン110の表面を修飾するガス分子109と、が含まれる。グラフェンナノリボン110には、第1の修飾基で端部が終端された第1の領域111aと、第1の領域111aにヘテロ接合し、第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域112と、が含まれる。【選択図】図9

Description

本発明は、半導体装置及びその製造方法に関する。
LSIの微細化の限界を克服するための材料として、電荷の移動度が極めて高い2次元材料であるグラフェンが注目されている。グラフェンは、室温でも100,000cm2/Vs程度の高い移動度を持ち、更に電子、ホールの移動度に差が無いことから、将来の電子デバイスにおけるチャネル材料として期待されている。しかし、バンドギャップがないため、そのままではオン・オフ比が小さく、スイッチング素子としての利用は難しい。バンドギャップを形成するための様々な手法が提案されており、その1つとして、グラフェンをナノリボン化し、グラフェンナノリボン(GNR)を作成することで、バンドギャップを形成する手法が提案されている。GNRはそのエッジを終端する修飾基によって電子状態を変調することが可能であるため、終端の修飾基が異なるGNRを組み合わせることでヘテロ接合が実現できる。
しかしながら、終端の修飾基が異なるGNRの組み合わせによるヘテロ接合の拡散電位は小さく、十分な特性を得ることができない。
特開2016−090510号公報 特開2015−191975号公報 特開2016−194424号公報 特表2014−505580号公報
J. Cai et al., Nature 466 (2010) 470
本発明の目的は、大きな拡散電位を得ることができる半導体装置及びその製造方法を提供することにある。
半導体装置の一態様には、グラフェンナノリボンと、前記グラフェンナノリボンの表面を修飾するガス分子と、が含まれる。前記グラフェンナノリボンには、第1の修飾基で端部が終端された第1の領域と、前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、が含まれる。
半導体装置の製造方法の一態様では、第1の修飾基で端部が終端された第1の領域と、前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、を有するグラフェンナノリボンを形成し、前記グラフェンナノリボンの表面をガス分子で修飾する。
ガスセンサの一態様には、第1の修飾基で端部が終端された第1の領域と、前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、を有するグラフェンナノリボンが含まれる。前記第1の領域及び前記第2の領域が露出している。
上記の半導体装置等によれば、適切なグラフェンナノリボンが含まれ、グラフェンナノリボンの表面がガス分子で修飾されるため、大きな拡散電位を得ることができる。
端部が修飾基Rであるグラフェンナノリボン(GNR)の例を示す図である。 修飾基Rの種類と、GNRの伝導帯の底及び価電子帯の頂上のエネルギーとの関係を示す図である。 端部が修飾基R1である第1の領域及び端部が修飾基R2である第2の領域を含む複合GNRを示す図である。 図3の複合GNRの表面をガス分子Xで修飾した構造を示す図である。 H終端のGNRにガス分子が吸着した場合のバンド構造を示す図である。 F終端のGNRにガス分子が吸着した場合のバンド構造を示す図である。 図3の複合GNRの表面をガス分子Xで修飾した場合の電子状態を示す図である。 拡散電位の変化に伴うpn接合ダイオードの電流電圧特性の変化を示す図である。 第1の実施形態に係る半導体装置を示す図である。 第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図10Aに引き続き、半導体装置の製造方法を工程順に示す断面図である。 第2の実施形態に係る半導体装置を示す図である。 第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 図12Aに引き続き、半導体装置の製造方法を工程順に示す断面図である。 第3の実施形態に係る半導体装置を示す図である。 第3の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 第4の実施形態に係るガスセンサを示す断面図である。 第4の実施形態に係るガスセンサの製造方法を工程順に示す断面図である。 第1の実施形態の変形例を示す図である。 第2の実施形態の変形例を示す図である。 第3の実施形態の変形例を示す図である。 +-+構造のトランジスタを示す断面図である。 他のn+-+構造のトランジスタを示す断面図である。 +-+構造のトランジスタを示す断面図である。
(グラフェンナノリボン(GNR)の性質)
先ず、グラフェンの性質について説明する。図1に、端部が修飾基RであるGNRの例を示す。図2に、修飾基Rの種類と、GNRの伝導帯の底及び価電子帯の頂上のエネルギーとの関係を示す。図2では、各GNRの真空準位を揃えている。GNRの構造としては、図1のようにダイマーラインの数が7個からなるアームチェアGNRを想定した。
図3に、端部が修飾基R1である第1の領域及び端部が修飾基R2である第2の領域を含む複合GNRを示す。図3(a)は構造式を示し、図3(b)は修飾基R1がH(H終端)、修飾基R2がF(F終端)の場合の電子状態を示す。拡散電位VD0は、H終端の伝導帯の底とF終端の伝導帯の底とのエネルギー差である。H終端のGNRのフェルミ準位がF終端のGNRのフェルミ準位より浅いため、H終端の第1の領域がp型にドープされ、F終端の第2の領域がn型にドープされた構成と等価である。従って、pn接合が形成される。つまり、この複合GNRでは、第1の領域と第2の領域とが互いにヘテロ接合している。F終端のGNRの代わりに例えばCl終端のGNRを用いても、両者のフェルミ準位は近いため、略同様のpn接合が形成される。図2に示した異なる修飾基を持ったGNRでは、厳密にいえばすべてフェルミ準位が異なるため、図2に示したいずれのGNRの組み合わせによっても、pn接合が形成される。但し、フェルミ準位の差やバンドギャップの違いにより、ドーピングの度合いは異なり、一般的には元々のフェルミ準位の差が大きいほど、強くp型又はn型にドープされる。図2に示した例では、F終端又はCl終端のGNRと、NH2終端のGNRとの組み合わせにより、ドーピングの度合いが特に大きなpn接合が形成される。
図4に、図3の複合GNRの表面をガス分子Xで修飾した構造を示す。図4(a)は複合GNRの厚さ方向から見た構造を示し、図4(b)は厚さ方向に垂直な方向から見た構造を示す。ガス分子XはGNRの面に垂直な方向に吸着している。
図5に、H終端のGNRにガス分子が吸着した場合のバンド構造を示し、図6に、F終端のGNRにガス分子が吸着した場合のバンド構造を示す。これらバンド構造は、第一原理計算により求められる。図5(a)及び図6(a)には、リファレンスとしてガス分子Xが吸着していない場合のバンド構造を示す。図5(b)及び図6(b)には、ガス分子Xが窒素分子(N2)である場合のバンド構造を示し、図5(c)及び図6(c)には、ガス分子Xがアンモニア分子(NH3)である場合のバンド構造を示し、図5(d)及び図6(d)には、ガス分子Xが二酸化窒素分子(NO2)である場合のバンド構造を示す。図5に示すように、H終端のGNRでは、ガス分子XがN2又はNO2である場合、伝導帯の底及び価電子帯の頂上のエネルギー位置はほとんど変化しないが、ガス分子XがNH3である場合、伝導帯の底及び価電子帯の頂上が0.4eV程度上方にシフトする。図6に示すように、F終端のGNRでは、ガス分子XがN2又はNH3である場合、伝導帯の底及び価電子帯の頂上のエネルギー位置はほとんど変化しないが、ガス分子XがNO2である場合、伝導帯の底が0.3eV程度下方にシフトする。
図7に、図3の複合GNRの表面をガス分子Xで修飾した場合の電子状態を示す。図7(a)はガス分子XがNH3である場合の電子状態を示し、図7(b)はガス分子XがNO2である場合の電子状態を示す。ガス分子XがNH3である場合、図7(a)に示すように、H終端の第1の領域では伝導帯の底及び価電子帯の頂上がΔV1だけエネルギー上方にシフトするが、F終端の第2の領域では伝導帯の底及び価電子帯の頂上のエネルギー位置は変化しない。このため、拡散電位VD1は拡散電位VD0よりもΔV1だけ大きくなる。ガス分子XがNO2である場合、図7(b)に示すように、H終端の第1の領域では伝導帯の底及び価電子帯の頂上のエネルギー位置は変化しないが、F終端の第2の領域では伝導帯の底がΔV2だけエネルギー下方にシフトする。このため、拡散電位VD2は拡散電位VD0よりもΔV2だけ大きくなる。このように、図3の複合GNRの表面をNH3又はNO2で修飾することにより、拡散電位VD0より大きい拡散電位VD1又はVD2が得られる。
図8に、拡散電位の変化に伴うpn接合ダイオードの電流電圧特性の変化を示す。図8中の破線は、ガス分子で修飾されていない複合GNR(拡散電位はVD0)の特性を示し、実線は、NH3で修飾された複合GNR(拡散電位はVD1)の特性を示す。図8に示すように、NH3で修飾された複合GNRでは、逆バイアスが印加された場合の降伏電圧が上昇している。このことは、耐圧性能が向上し、リーク電流が減少することを意味する。
このように、端部の修飾基が相違し互いにヘテロ接合する領域をGNRに設け、GNRの表面を所定のガス分子で修飾することで大きな拡散電位を得ることができ、半導体装置(電子デバイス)の性能を向上することができる。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
(第1の実施形態)
次に、第1の実施形態について説明する。第1の実施形態は、pnp構造を備えたトランジスタに関する。図9は、第1の実施形態に係る半導体装置を示す図である。図9(a)は上面図であり、図9(b)は図9(a)中のI−I線に沿った断面図である。
図9に示すように、第1の実施形態に係る半導体装置100には、上面に溝102が形成された基板101が含まれ、基板101上に溝102を塞ぐようにしてGNR110が設けられている。基板101は、例えば表面にシリコン酸化膜等の絶縁膜が形成されたシリコン基板である。GNR110には、H終端GNR111a、F終端GNR112及びH終端GNR111bが含まれており、F終端GNR112がH終端GNR111a及びH終端GNR111bに挟まれている。H終端GNR111aとF終端GNR112との間にpn接合が形成され、H終端GNR111bとF終端GNR112との間にpn接合が形成されている。GNR110の一部が溝102の上方にあり、GNR110の溝102側の面がNH3又はNO2のガス分子で修飾されている。つまり、GNR110の溝102側の面に修飾層109が設けられている。H終端GNR111aが第1の領域の一例であり、F終端GNR112が第2の領域の一例であり、H終端GNR111bが第3の領域の一例である。
F終端GNR112上にゲート絶縁膜105及びゲート電極106が設けられており、H終端GNR111aに接続されたソース電極107及びH終端GNR111bに接続されたドレイン電極108が基板101上に設けられている。例えば、ゲート電極106、ソース電極107及びドレイン電極108は、それぞれ、Ti膜及びその上のAu膜を含み、ゲート絶縁膜105はHfO2膜を含む。
第1の実施形態に係る半導体装置100では、H終端GNR111a及び111bがp型半導体として機能し、F終端GNR112がn型半導体として機能する。従って、半導体装置100は、pnp構造のトランジスタとして機能する。そして、GNR110の表面がNH3又はNO2のガス分子で修飾されているため、大きな拡散電位が得られ、優れた性能が得られる。
GNR110のサイズは限定されないが、短手方向の幅、つまり、チャネル幅は10nm以下であることが好ましい。半導体の性質をより確実に得るためである。
次に、第1の実施形態に係る半導体装置100の製造方法について説明する。図10A乃至図10Bは、第1の実施形態に係る半導体装置100の製造方法を工程順に示す断面図である。
先ず、図10A(a)に示すように、基板101に溝102を形成する。例えば、溝102はレーザ光の照射又はエッチングによって形成することができる。溝102は、ソース・ドレイン方向の長さがGNR110の長手方向の長さよりも小さく、その方向に垂直な方向の長さ(幅)がチャネル幅よりも小さくなるように形成することが好ましい。つまり、溝102は、長手方向のサイズがGNR110の長手方向のサイズよりも小さく、短手方向のサイズがGNR110の短手方向のサイズよりも小さくなるように形成することが好ましい。また、例えば、溝102の深さは1nm以上とすることが好ましい。
H終端GNR111を別途準備しておき、図10A(b)に示すように、溝102を塞ぐように基板101上にH終端GNR111を設ける。ここで、H終端GNR111を形成する方法の一例について説明する。この方法では、先ず、端部がHで終端されたアントラセンダイマー前駆体を例えば180℃程度〜250℃程度に加熱したAu(111)基板上又はAg(111)基板上に蒸着する。このとき、ラジカル重合によりアントラセンダイマー前駆体が直線状に連結する。次いで、基板の温度を例えば350℃程度〜450℃程度に昇温して10分間程度〜20分間程度、温度を保持する。この結果、縮環反応により、0.7nm程度の均一な幅を有し、長手方向に沿ったエッジ構造がアームチェア型の端部がHで終端されたアントラセンGNRが形成される。このようにして、H終端GNR111を形成することができる。この方法は、例えば非特許文献1に記載されている。アントラセンダイマーの代わりに、ペンタセンダイマー又はノナセンダイマー等を用いてもよい。
基板101上にH終端GNR111を設ける際の雰囲気は、例えばNH3ガス雰囲気とする。雰囲気をNH3ガス雰囲気とすることで、溝102内のNH3分子がH終端GNR111に吸着し、修飾層109が形成される。雰囲気をNO2ガス雰囲気とした場合は、NO2の修飾層109が形成される。溝102の深さが1nm以上であれば、修飾層109を形成しやすい。
基板101上にH終端GNR111を設けた後、図10A(c)に示すように、H終端GNR111のF終端GNR112を形成する予定の領域を露出する開口部122を備え、H終端GNR111の他の領域を覆うレジストマスク121を形成する。レジストマスク121の形成に際しては、H終端GNR111を覆うように基板101上にレジストを塗布し、このレジストをリソグラフィーによりパターニングする。このようにして、開口部122を備えたレジストマスク121が形成される。
次いで、フッ素雰囲気中で基板101と共にH終端GNR111を加熱することで、開口部122から露出するH終端GNR111の中央部分をフッ化する。この結果、図10B(d)に示すように、H終端GNR111の中央部分にF終端GNR112が形成されると共に、その一方側にH終端GNR111aが得られ、他方側にH終端GNR111bが得られる。このようにして、H終端GNR111a、F終端GNR112及びH終端GNR111bがこの順に並んでヘテロ接合したGNR110が形成される。
その後、図10B(e)に示すように、レジストマスク121を除去する。レジストマスク121は、例えば、アッシング処理又はウェット処理により除去することができる。続いて、F終端GNR112上にゲート絶縁膜105及びゲート電極106を形成する。ゲート絶縁膜105及びゲート電極106は、例えばリフトオフ法により形成することができる。例えば、GNR110を覆うように基板101上にレジストを塗布し、このレジストをリソグラフィーによりF終端GNR112を露出する形状にパターニングする。次いで、スパッタ法等により、全面にAlを1nm程度に薄く堆積し、このAlをシード層として原子層堆積(atomic layer deposition:ALD)法により絶縁物、例えばHfO2を堆積する。その後、HfO2等の絶縁物の上に、蒸着法又はスパッタ法により金属、例えばTi及びAuを堆積する。そして、レジストマスク並びにその上に堆積した絶縁物及び金属を除去する。このようにして、絶縁物のゲート絶縁膜105、及び金属のゲート電極106が形成される。
次いで、図10B(f)に示すように、H終端GNR111aに接続されるソース電極107及びH終端GNR111bに接続されるドレイン電極108を基板101上に形成する。ソース電極107及びドレイン電極108は、例えばリフトオフ法により形成することができる。例えば、GNR110を覆うように基板101上にレジストを塗布し、このレジストをリソグラフィーによりソース電極107及びドレイン電極108を形成する予定の領域を露出する形状にパターニングする。次いで、蒸着法又はスパッタ法により金属、例えばTi及びAuを全面に堆積する。そして、レジストマスク及びその上に堆積した金属を除去する。このようにして、金属のソース電極107及びドレイン電極108が形成される。
このようにして、半導体装置100を製造することができる。その後に、配線及びパッシベーション膜等を形成してもよい。
第1の実施形態に係る半導体装置100はpnp構造を有するが、npn構造としてもよい。npn構造を得るには、例えばGNRの中央部分をH終端GNRとし、GNRの両端部分をF終端GNRとし、これらをヘテロ接合すればよい。
(第2の実施形態)
次に、第2の実施形態について説明する。第2の実施形態は、p+in+構造を備えたトランジスタに関する。図11は、第2の実施形態に係る半導体装置を示す図である。図11(a)は上面図であり、図11(b)は図11(a)中のI−I線に沿った断面図である。
図11に示すように、第2の実施形態に係る半導体装置200には、上面に溝102が形成された基板101が含まれ、基板101上に溝102を塞ぐようにしてGNR210が設けられている。基板101は、例えば表面にシリコン酸化膜等の絶縁膜が形成されたシリコン基板である。GNR210には、NH2終端GNR211、H終端GNR213及びF終端GNR212が含まれており、H終端GNR213がNH2終端GNR211及びF終端GNR212に挟まれている。NH2終端GNR211とH終端GNR213との間にヘテロ接合が形成され、H終端GNR213とF終端GNR212との間にヘテロ接合が形成されている。GNR210の一部が溝102の上方にあり、GNR210の溝102側の面がNH3又はNO2のガス分子で修飾されている。つまり、GNR210の溝102側の面に修飾層209が設けられている。NH2終端GNR211が第1の領域の一例であり、H終端GNR213が第2の領域の一例であり、F終端GNR212が第3の領域の一例である。
H終端GNR213上にゲート絶縁膜105及びゲート電極106が設けられており、NH2終端GNR211に接続されたソース電極107及びF終端GNR212に接続されたドレイン電極108が基板101上に設けられている。例えば、ゲート電極106、ソース電極107及びドレイン電極108は、それぞれ、Ti膜及びその上のAu膜を含み、ゲート絶縁膜105はHfO2膜を含む。
第2の実施形態に係る半導体装置200では、NH2終端GNR211がp型半導体として機能し、H終端GNR213がi型半導体として機能し、F終端GNR212がn型半導体として機能する。従って、半導体装置200は、p+in+構造のトランジスタとして機能する。そして、GNR210の表面がNH3又はNO2のガス分子で修飾されているため、大きな拡散電位が得られ、優れた性能が得られる。
GNR210のサイズは限定されないが、短手方向の幅、つまり、チャネル幅は10nm以下であることが好ましい。半導体の性質をより確実に得るためである。
次に、第2の実施形態に係る半導体装置200の製造方法について説明する。図12A乃至図12Bは、第2の実施形態に係る半導体装置200の製造方法を工程順に示す断面図である。
先ず、図12A(a)に示すように、第1の実施形態と同様に、基板101に溝102を形成する。溝102は、長手方向のサイズがGNR210の長手方向のサイズよりも小さく、短手方向のサイズがGNR210の短手方向のサイズよりも小さくなるように形成することが好ましい。また、例えば、溝102の深さは1nm以上とすることが好ましい。NH2終端GNR211を別途準備しておき、図12A(a)に示すように、溝102を塞ぐように基板101上にNH2終端GNR211を設ける。ここで、NH2終端GNR211を形成する方法の一例について説明する。この方法では、端部がHで終端されたアントラセンダイマー前駆体に代えて、端部がNH2で終端されたアントラセンダイマー前駆体を用い、第1の実施形態と同様の熱処理を行う。この結果、縮環反応により、0.7nm程度の均一な幅を有し、長手方向に沿ったエッジ構造がアームチェア型の端部がNH2で終端されたアントラセンGNRが形成される。このようにして、NH2終端GNR211を形成することができる。アントラセンダイマーの代わりに、ペンタセンダイマー又はノナセンダイマー等を用いてもよい。
基板101上にNH2終端GNR211を設ける際の雰囲気は、例えばNH3ガス雰囲気とする。雰囲気をNH3ガス雰囲気とすることで、溝102内のNH3分子がNH2終端GNR211に吸着し、修飾層209が形成される。雰囲気をNO2ガス雰囲気とした場合は、NO2の修飾層209が形成される。溝102の深さが1nm以上であれば、修飾層209を形成しやすい。
基板101上にNH2終端GNR211を設けた後、図12A(b)に示すように、NH2終端GNR211のF終端GNR212を形成する予定の領域を露出する開口部222を備え、NH2終端GNR211の他の領域を覆うレジストマスク221を形成する。レジストマスク221の形成に際しては、NH2終端GNR211を覆うように基板101上にレジストを塗布し、このレジストをリソグラフィーによりパターニングする。このようにして、開口部222を備えたレジストマスク221が形成される。
次いで、フッ素雰囲気中で基板101と共にNH2終端GNR211を加熱することで、開口部222から露出するNH2終端GNR211の一部をフッ化する。この結果、図12A(c)に示すように、NH2終端GNR211の一部にF終端GNR212が形成される。
その後、図12A(d)に示すように、レジストマスク221を除去する。レジストマスク221は、例えば、アッシング処理又はウェット処理により除去することができる。続いて、NH2終端GNR211のH終端GNR213を形成する予定の領域を露出する開口部224を備え、NH2終端GNR211の他の領域を覆うレジストマスク223を形成する。F終端GNR212はレジストマスク223から露出していてもよく、レジストマスク223により覆われてもよい。レジストマスク223の形成に際しては、NH2終端GNR211及びF終端GNR212を覆うように基板101上にレジストを塗布し、このレジストをリソグラフィーによりパターニングする。このようにして、開口部224を備えたレジストマスク223が形成される。
次に、水素雰囲気中で基板101と共にNH2終端GNR211を加熱することで、開口部224から露出するNH2終端GNR211の一部の端部のNH2をHで置換する。この結果、図12B(e)に示すように、NH2終端GNR211の一部にH終端GNR213が形成される。F終端GNR212はNH2終端GNR211よりも熱に対して安定であるため、F終端GNR212の構造は殆ど変化しない。このようにして、NH2終端GNR211、H終端GNR213及びF終端GNR212がこの順に並んでヘテロ接合したGNR210が形成される。
その後、図12B(f)に示すように、レジストマスク223を除去する。レジストマスク223は、例えば、アッシング処理又はウェット処理により除去することができる。続いて、H終端GNR213上にゲート絶縁膜105及びゲート電極106を形成する。ゲート絶縁膜105及びゲート電極106は、第1の実施形態と同様に、リフトオフ法により形成することができる。
次いで、図12B(g)に示すように、NH2終端GNR211に接続されるソース電極107及びF終端GNR212に接続されるドレイン電極108を基板101上に形成する。ソース電極107及びドレイン電極108は、第1の実施形態と同様に、リフトオフ法により形成することができる。
このようにして、半導体装置200を製造することができる。その後に、配線及びパッシベーション膜等を形成してもよい。
(第3の実施形態)
次に、第3の実施形態について説明する。第3の実施形態は、pn接合ダイオードに関する。図13は、第3の実施形態に係る半導体装置を示す図である。図13(a)は上面図であり、図13(b)は図13(a)中のI−I線に沿った断面図である。
図13に示すように、第3の実施形態に係る半導体装置300には、上面に溝102が形成された基板101が含まれ、基板101上に溝102を塞ぐようにしてGNR310が設けられている。基板101は、例えば表面にシリコン酸化膜等の絶縁膜が形成されたシリコン基板である。GNR310には、H終端GNR311及びF終端GNR312が含まれており、H終端GNR311とF終端GNR312との間にpn接合が形成されている。GNR310の一部が溝102の上方にあり、GNR310の溝102側の面がNH3又はNO2のガス分子で修飾されている。つまり、GNR310の溝102側の面に修飾層309が設けられている。H終端GNR311が第1の領域の一例であり、F終端GNR312が第2の領域の一例である。
H終端GNR311に接続されたアノード電極307及びF終端GNR312に接続されたカソード電極308が基板101上に設けられている。例えば、アノード電極307及びカソード電極308は、それぞれ、Ti膜及びその上のAu膜を含む。
第3の実施形態に係る半導体装置300では、H終端GNR311がp型半導体として機能し、F終端GNR312がn型半導体として機能する。従って、半導体装置300は、pn接合ダイオードとして機能する。そして、GNR310の表面がNH3又はNO2のガス分子で修飾されているため、大きな拡散電位が得られ、優れた性能が得られる。
GNR310のサイズは限定されないが、短手方向の幅は10nm以下であることが好ましい。半導体の性質をより確実に得るためである。
次に、第3の実施形態に係る半導体装置300の製造方法について説明する。図14は、第3の実施形態に係る半導体装置300の製造方法を工程順に示す断面図である。
先ず、図14(a)に示すように、第1の実施形態と同様に、基板101に溝102を形成する。溝102は、長手方向のサイズがGNR310の長手方向のサイズよりも小さく、短手方向のサイズがGNR310の短手方向のサイズよりも小さくなるように形成することが好ましい。また、例えば、溝102の深さは1nm以上とすることが好ましい。H終端GNR311を別途準備しておき、図14(a)に示すように、溝102を塞ぐように基板101上にH終端GNR311を設ける。H終端GNR311はH終端GNR111と同様の方法で形成することができる。
基板101上にH終端GNR311を設ける際の雰囲気は、例えばNH3ガス雰囲気とする。雰囲気をNH3ガス雰囲気とすることで、溝102内のNH3分子がH終端GNR311に吸着し、修飾層309が形成される。雰囲気をNO2ガス雰囲気とした場合は、NO2の修飾層309が形成される。溝102の深さが1nm以上であれば、修飾層309を形成しやすい。
基板101上にH終端GNR311を設けた後、図14(b)に示すように、H終端GNR311のF終端GNR312を形成する予定の領域を露出する開口部322を備え、H終端GNR311の他の領域を覆うレジストマスク321を形成する。レジストマスク321の形成に際しては、H終端GNR311を覆うように基板101上にレジストを塗布し、このレジストをリソグラフィーによりパターニングする。このようにして、開口部322を備えたレジストマスク321が形成される。
次いで、フッ素雰囲気中で基板101と共にH終端GNR311を加熱することで、開口部322から露出するH終端GNR311の一部をフッ化する。この結果、図14(c)に示すように、H終端GNR311の一部にF終端GNR312が形成される。このようにして、H終端GNR311及びF終端GNR312が互いに接合したGNR310が形成される。
その後、図14(d)に示すように、レジストマスク321を除去する。レジストマスク321は、例えば、アッシング処理又はウェット処理により除去することができる。続いて、H終端GNR311に接続されるアノード電極307及びF終端GNR312に接続されるカソード電極308を基板101上に形成する。アノード電極307及びカソード電極308は、ソース電極107及びドレイン電極108と同様に、リフトオフ法により形成することができる。
このようにして、半導体装置300を製造することができる。その後に、配線及びパッシベーション膜等を形成してもよい。
(第4の実施形態)
次に、第4の実施形態について説明する。第4の実施形態は、npn構造を備えたガスセンサに関する。図15は、第4の実施形態に係るガスセンサを示す断面図である。
図15(a)に示すように、第4の実施形態に係るガスセンサ400には、基板401上に設けられたGNR410が含まれる。基板401は、例えば表面にシリコン酸化膜等の絶縁膜が形成されたシリコン基板である。GNR410には、F終端GNR412a、H終端GNR411及びF終端GNR412bが含まれており、H終端GNR411がF終端GNR412a及びF終端GNR412bに挟まれている。H終端GNR411とF終端GNR412aとの間にpn接合が形成され、H終端GNR411とF終端GNR412bとの間にpn接合が形成されている。
F終端GNR412aに接続された電極407及びF終端GNR412bに接続された電極408が基板401上に設けられている。例えば、電極407及び408は、それぞれ、Ti膜及びその上のAu膜を含む。
第4の実施形態に係るガスセンサ400では、F終端GNR412a及び412bがn型半導体として機能し、H終端GNR411がp型半導体として機能する。また、GNR410が露出しているため、GNR410にガス分子が吸着し得る。そして、図15(b)に示すように、GNR410にガス分子が吸着されると、ガス分子の修飾層409が形成され、ガス分子がNH3又はNO2であれば吸着前後で拡散電位が変化する。従って、電流電圧特性のしきい値の変化を通じてガス吸着を検出することができる。
GNR410のサイズは限定されないが、短手方向の幅は10nm以下であることが好ましい。半導体の性質をより確実に得るためである。
次に、第4の実施形態に係るガスセンサ400の製造方法について説明する。図16は、第4の実施形態に係るガスセンサ400の製造方法を工程順に示す断面図である。
先ず、H終端GNR411を準備しておき、図16(a)に示すように、基板401上にH終端GNR411を設ける。H終端GNR411はH終端GNR111と同様の方法で形成することができる。
次いで、図16(b)に示すように、H終端GNR411のF終端GNR412aを形成する予定の領域を露出する開口部422a及びF終端GNR412bを形成する予定の領域を露出する開口部422bを備え、H終端GNR411の他の領域(中央部分)を覆うレジストマスク421を形成する。レジストマスク421の形成に際しては、H終端GNR411を覆うように基板401上にレジストを塗布し、このレジストをリソグラフィーによりパターニングする。このようにして、開口部422a及び422bを備えたレジストマスク421が形成される。
次いで、フッ素雰囲気中で基板401と共にH終端GNR411を加熱することで、開口部422a、422bから露出するH終端GNR411の一部をフッ化する。この結果、図16(c)に示すように、H終端GNR411の一部にF終端GNR412aが形成され、他の一部にF終端GNR412bが形成される。このようにして、F終端GNR412a、H終端GNR411及びF終端GNR412bがこの順に並んでヘテロ接合したGNR410が形成される。
その後、図16(d)に示すように、レジストマスク421を除去する。レジストマスク421は、例えば、アッシング処理又はウェット処理により除去することができる。続いて、F終端GNR412aに接続される電極407及びF終端GNR412bに接続される電極408を基板401上に形成する。電極407及び408は、ソース電極107及びドレイン電極108と同様に、リフトオフ法により形成することができる。
このようにして、ガスセンサ400を製造することができる。その後に、配線及びパッシベーション膜等を形成してもよい。
第4の実施形態に係るガスセンサ400はnpn構造を有するが、pnp構造としてもよい。pnp構造を得るには、例えばGNRの中央部分をF終端GNRとし、GNRの両端部分をH終端GNRとし、これらをヘテロ接合すればよい。
レジストマスク421に代えて、耐熱温度が高い犠牲層を用いてもよい。犠牲層の材料としては、金属が挙げられる。
図17に示すように、第1の実施形態において、平面視で、溝102がGNR110からはみ出すように形成され、GNR110が溝102の上方に架橋するように形成されていてもよい。この場合、HfO2等の絶縁性の保護膜115で溝102を覆うことが好ましい。修飾層109に含まれるガス分子をGNR110の表面に保持しやすくするためである。保護膜115は、例えばALD法により形成することができる。保護膜115は、ゲート絶縁膜を兼ねる。図18に示すように、第2の実施形態において、平面視で、溝102がGNR210からはみ出すように形成され、GNR210が溝102の上方に架橋するように形成されていてもよい。この場合も、HfO2膜等の絶縁性の保護膜115で溝102を覆うことが好ましい。図19に示すように、第3の実施形態において、平面視で、溝102がGNR310からはみ出すように形成され、GNR310が溝102の上方に架橋するように形成されていてもよい。この場合も、HfO2膜等の絶縁性の保護膜115で溝102を覆うことが好ましい。
図20に示すように、n+-+構造を有するGNR510が用いられてもよい。この半導体装置500では、F終端GNR511、CH3終端GNR512及びNH2終端GNR513がこの順で並んでヘテロ接合している。F終端GNR511がソース電極107に接続され、NH2終端GNR513がドレイン電極108に接続され、CH3終端GNR512上にゲート絶縁膜105及びゲート電極106が形成される。GNR510の溝102側の面がNH3又はNO2のガス分子で修飾されている。つまり、GNR510の溝102側の面に修飾層509が設けられている。
この半導体装置500では、CH3終端GNR512のp型ドープがNH2終端GNR513のp型ドープより弱い。従って、半導体装置500は、n+-+構造のトランジスタとして機能する。
図21に示すように、n+-+構造を有するGNR610が用いられてもよい。この半導体装置600では、F終端GNR611及びH終端GNR612が互いにヘテロ接合している。F終端GNR611がソース電極107に接続され、H終端GNR612の端部がドレイン電極108に接続され、H終端GNR612のF終端GNR611と接合する部分上にゲート絶縁膜105及びゲート電極106が形成される。ゲート電極106とソース電極107との間でF終端GNR611上にポリエチレンイミン(polyethylenimine:PEI)616が設けられ、ゲート電極106とドレイン電極108との間でH終端GNR612上にF4−TCNQ(2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane)617が設けられている。GNR610の溝102側の面がNH3又はNO2のガス分子で修飾されている。つまり、GNR610の溝102側の面に修飾層609が設けられている。
この半導体装置600では、PEI616がn型ドーパントとして機能し、F4−TCNQ617がp型ドーパントとして機能する。従って、半導体装置600は、n+-+構造のトランジスタとして機能する。
図22に示すように、p+-+構造を有するGNR710が用いられてもよい。この半導体装置700では、NH2終端GNR711及びH終端GNR712が互いにヘテロ接合している。NH2終端GNR711がソース電極707に接続され、H終端GNR712の端部がドレイン電極708に接続され、H終端GNR712のNH2終端GNR711と接合する部分上にゲート絶縁膜105及びゲート電極106が形成される。ソース電極707及びドレイン電極708は、Sc膜及びその上のAu膜を含む。Scの仕事関数はGNR710のフェルミ準位(3.3eV程度)に近い。ゲート電極106とドレイン電極108との間でH終端GNR712上にPEI716が設けられている。GNR710の溝102側の面がNH3又はNO2のガス分子で修飾されている。つまり、GNR710の溝102側の面に修飾層709が設けられている。
この半導体装置700では、PEI616がn型ドーパントとして機能する。従って、半導体装置700は、p+-+構造のトランジスタとして機能する。
GNRの表面がNH3及びNO2の両方により修飾されていてもよい。GNRの修飾基は、例えばH、F、Cl、OH、NH2又はCH3である。1つの領域の端部がこれらの2種以上で修飾されてもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
グラフェンナノリボンと、
前記グラフェンナノリボンの表面を修飾するガス分子と、
を有し、
前記グラフェンナノリボンは、
第1の修飾基で端部が終端された第1の領域と、
前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、
を有することを特徴とする半導体装置。
(付記2)
前記第1の修飾基及び前記第2の修飾基は、H、F、Cl、OH、NH2若しくはCH3又はこれらの任意の組み合わせであることを特徴とする付記1に記載の半導体装置。
(付記3)
前記ガス分子は、NH3若しくはNO2又はこれらの両方であることを特徴とする付記1又は2に記載の半導体装置。
(付記4)
前記第1の領域及び前記第2の領域の一方がp型にドープされ、他方がn型にドープされていることを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(付記5)
前記グラフェンナノリボンは、前記第2の領域にヘテロ接合し、前記第2の修飾基とは異なる第3の修飾基で端部が終端された第3の領域を有し、
前記グラフェンナノリボンは、pnp構造又はnpn構造を有することを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(付記6)
前記グラフェンナノリボンは、前記第2の領域にヘテロ接合し、前記第2の修飾基とは異なる第3の修飾基で端部が終端された第3の領域を有し、
前記グラフェンナノリボンは、p+in+構造、p+-+構造、又はp+-+構造を有することを特徴とする付記1乃至3のいずれか1項に記載の半導体装置。
(付記7)
前記グラフェンナノリボンは、溝が形成された基板上に、前記溝を塞ぐように設けられており、
前記ガス分子は前記溝内に閉じ込められていることを特徴とする付記1乃至6のいずれか1項に記載の半導体装置。
(付記8)
前記グラフェンの幅は10nm以下であることを特徴とする付記1乃至7のいずれか1項に記載の半導体装置。
(付記9)
第1の修飾基で端部が終端された第1の領域と、前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、を有するグラフェンナノリボンを形成する工程と、
前記グラフェンナノリボンの表面をガス分子で修飾する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記10)
前記第1の修飾基及び前記第2の修飾基は、H、F、Cl、OH、NH2若しくはCH3又はこれらの任意の組み合わせであることを特徴とする付記9に記載の半導体装置の製造方法。
(付記11)
前記ガス分子は、NH3若しくはNO2又はこれらの両方であることを特徴とする付記9又は10に記載の半導体装置の製造方法。
(付記12)
第1の修飾基で端部が終端された第1の領域と、前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、を有するグラフェンナノリボンを有し、
前記第1の領域及び前記第2の領域が露出していることを特徴とするガスセンサ。
(付記13)
前記第1の修飾基及び前記第2の修飾基は、H、F、Cl、OH、NH2若しくはCH3又はこれらの任意の組み合わせであることを特徴とする付記12に記載のガスセンサ。
100、200、300、500、600、700:半導体装置
110、210、310、410、510、610、710:GNR
109、209、309、409、509、609、709:修飾層
400:ガスセンサ

Claims (9)

  1. グラフェンナノリボンと、
    前記グラフェンナノリボンの表面を修飾するガス分子と、
    を有し、
    前記グラフェンナノリボンは、
    第1の修飾基で端部が終端された第1の領域と、
    前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、
    を有することを特徴とする半導体装置。
  2. 前記第1の修飾基及び前記第2の修飾基は、H、F、Cl、OH、NH2若しくはCH3又はこれらの任意の組み合わせであることを特徴とする請求項1に記載の半導体装置。
  3. 前記ガス分子は、NH3若しくはNO2又はこれらの両方であることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第1の領域及び前記第2の領域の一方がp型にドープされ、他方がn型にドープされていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記グラフェンナノリボンは、前記第2の領域にヘテロ接合し、前記第2の修飾基とは異なる第3の修飾基で端部が終端された第3の領域を有し、
    前記グラフェンナノリボンは、pnp構造又はnpn構造を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  6. 前記グラフェンナノリボンは、前記第2の領域にヘテロ接合し、前記第2の修飾基とは異なる第3の修飾基で端部が終端された第3の領域を有し、
    前記グラフェンナノリボンは、p+in+構造、p+-+構造、又はp+-+構造を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  7. 前記グラフェンナノリボンは、溝が形成された基板上に、前記溝を塞ぐように設けられており、
    前記ガス分子は前記溝内に閉じ込められていることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置。
  8. 第1の修飾基で端部が終端された第1の領域と、前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、を有するグラフェンナノリボンを形成する工程と、
    前記グラフェンナノリボンの表面をガス分子で修飾する工程と、
    を有することを特徴とする半導体装置の製造方法。
  9. 第1の修飾基で端部が終端された第1の領域と、前記第1の領域にヘテロ接合し、前記第1の修飾基とは異なる第2の修飾基で端部が終端された第2の領域と、を有するグラフェンナノリボンを有し、
    前記第1の領域及び前記第2の領域が露出していることを特徴とするガスセンサ。
JP2017143501A 2017-07-25 2017-07-25 半導体装置及びその製造方法 Active JP6905188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017143501A JP6905188B2 (ja) 2017-07-25 2017-07-25 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017143501A JP6905188B2 (ja) 2017-07-25 2017-07-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019029365A true JP2019029365A (ja) 2019-02-21
JP6905188B2 JP6905188B2 (ja) 2021-07-21

Family

ID=65478713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017143501A Active JP6905188B2 (ja) 2017-07-25 2017-07-25 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6905188B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2800380C1 (ru) * 2022-09-01 2023-07-20 Автономная некоммерческая образовательная организация высшего образования "Сколковский институт науки и технологий" (Сколковский институт науки и технологий) Способ высокотемпературного легирования материалов на основе углерода
JP7424268B2 (ja) 2020-10-19 2024-01-30 住友電気工業株式会社 トランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
JP2011061046A (ja) * 2009-09-10 2011-03-24 Sony Corp 3端子型電子デバイス及び2端子型電子デバイス
JP2015191975A (ja) * 2014-03-27 2015-11-02 富士通株式会社 電子デバイス及びその製造方法
US20160126317A1 (en) * 2014-10-31 2016-05-05 Samsung Electronics Co., Ltd. Graphene layer, method of forming the same, device including graphene layer and method of manufacturing the device
JP2016194424A (ja) * 2015-03-31 2016-11-17 富士通株式会社 ガスセンサ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285822A (ja) * 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
JP2011061046A (ja) * 2009-09-10 2011-03-24 Sony Corp 3端子型電子デバイス及び2端子型電子デバイス
JP2015191975A (ja) * 2014-03-27 2015-11-02 富士通株式会社 電子デバイス及びその製造方法
US20160126317A1 (en) * 2014-10-31 2016-05-05 Samsung Electronics Co., Ltd. Graphene layer, method of forming the same, device including graphene layer and method of manufacturing the device
JP2016194424A (ja) * 2015-03-31 2016-11-17 富士通株式会社 ガスセンサ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424268B2 (ja) 2020-10-19 2024-01-30 住友電気工業株式会社 トランジスタ
RU2800380C1 (ru) * 2022-09-01 2023-07-20 Автономная некоммерческая образовательная организация высшего образования "Сколковский институт науки и технологий" (Сколковский институт науки и технологий) Способ высокотемпературного легирования материалов на основе углерода

Also Published As

Publication number Publication date
JP6905188B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
JP6323114B2 (ja) 電子デバイス及びその製造方法
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
KR101830782B1 (ko) 그래핀을 포함하는 전극 구조체 및 전계효과 트랜지스터
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP2007287782A (ja) メサ型バイポーラトランジスタ
KR100601965B1 (ko) n형 탄소 나노튜브를 구비한 n형 탄소나노튜브 전계효과트랜지스터 및 그 제조방법
JP5799175B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP2008153445A (ja) 横型接合型電界効果トランジスタ
KR20140085334A (ko) 반도체 장치 및 그 제조 방법
JP2018116986A (ja) 半導体装置および半導体装置の製造方法
CN108807553B (zh) 一种基于二维半导体材料的同质pn结及其制备方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
US9048310B2 (en) Graphene switching device having tunable barrier
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
JP6905188B2 (ja) 半導体装置及びその製造方法
US20170236914A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2014038899A (ja) 炭化珪素半導体装置およびその製造方法
US9425329B2 (en) Rectifying device and method for manufacturing the same
JP6441412B2 (ja) 半導体装置
JPWO2004112150A1 (ja) 電界効果トランジスタ
JP7204547B2 (ja) 半導体装置
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6905188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150