JP2018534819A5 - - Google Patents

Claims (15)

1. データ入力信号の反転した論理状態を有する制御信号を生成するための手段であって、前記制御信号の遷移レートは、前記データ入力信号の電圧レベルに比例する、手段と、
   前記データ入力信号および前記制御信号が第1の論理状態を有することに応答して、前記データ入力信号の弱論理状態を有するデータ出力信号を生成するための手段と、
   前記制御信号が前記第1の論理状態を有し、前記データ入力信号が第2の論理状態を有することに応答して、前記データ入力信号の強論理状態を有する前記データ出力信号を生成するための手段であって、前記第2の論理状態は、前記第1の論理状態の反対である、手段と、
   前記データ入力信号および前記制御信号が前記第2の論理状態を有することに応答して、前記データ入力信号の弱論理状態を有する前記データ出力信号を生成するための手段と、
   前記制御信号が前記第2の論理状態を有し、前記データ入力信号が前記第1の論理状態を有することに応答して、前記データ入力信号の強論理状態を有する前記データ出力信号を生成するための手段と
   を含む反比例電圧-遅延バッファ。
2. 前記データ入力信号に基づいて、前記制御信号を生成するための前記手段を遅延させるための手段をさらに含む、請求項1に記載の反比例電圧-遅延バッファ。
3. 請求項１に記載の反比例電圧-遅延バッファであって、
   制御信号を生成するための前記手段が、前記データ入力信号の前記反転した論理状態を有する前記制御信号を生成するように構成された反転回路であって、前記制御信号の前記遷移レートは、前記データ入力信号の前記電圧レベルに比例する、反転回路を含み、
   生成するための前記手段がパス回路を含み、
   前記パス回路は、
   前記データ入力信号および前記制御信号が前記第1の論理状態を有することに応答して、前記データ入力信号の弱論理状態を有する前記データ出力信号を生成することと、
   前記制御信号が前記第1の論理状態を有し、前記データ入力信号が前記第2の論理状態を有することに応答して、前記データ入力信号の前記強論理状態を有する前記データ出力信号を生成することであって、前記第2の論理状態は、前記第1の論理状態の反対である、生成することと
   を行うように構成された第1のパスデバイスと、
   前記データ入力信号および前記制御信号が前記第2の論理状態を有することに応答して、前記データ入力信号の前記弱論理状態を有する前記データ出力信号を生成することと、
   前記制御信号が前記第2の論理状態を有し、前記データ入力信号が前記第1の論理状態を有することに応答して、前記データ入力信号の前記強論理状態を有する前記データ出力信号を生成することと
   を行うように構成された第2のパスデバイスと
   を含む、反比例電圧-遅延バッファ。
4. 前記第1のパスデバイスは、
   前記制御信号を受信するように構成されたゲートと、
   前記データ入力信号を受信するように構成されたソースと、
   前記データ出力信号を提供するように構成されたドレインと
   を含むp型金属酸化物半導体(PMOS)トランジスタを含み、
   前記第2のパスデバイスは、
   前記制御信号を受信するように構成されたゲートと、
   前記データ入力信号を受信するように構成されたソースと、
   前記データ出力信号を提供するように構成されたドレインと
   を含むn型金属酸化物半導体(NMOS)トランジスタを含む、請求項3に記載の反比例電圧-遅延バッファ。
5. 前記反転回路はインバータを含む、請求項3に記載の反比例電圧-遅延バッファ。
6. 前記反転回路は、奇数個の直列結合されたインバータを含む、請求項3に記載の反比例電圧-遅延バッファ。
7. 前記反転回路および前記パス回路に電気的に結合された入力インバータであって、前記データ入力信号を生成し、前記反転回路および前記パス回路に前記データ入力信号を提供するように構成された入力インバータと、
   前記パス回路に電気的に結合された出力インバータであって、前記データ出力信号を受信するように構成された出力インバータと
   をさらに含む、請求項3に記載の反比例電圧-遅延バッファ。
8. 前記データ入力信号は、論理ゲートから受信される、請求項3に記載の反比例電圧-遅延バッファ。
9. 前記データ出力信号は、論理ゲートに提供される、請求項3に記載の反比例電圧-遅延バッファ。
10. 集積回路(IC)に組み込まれる、および/または
    セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラーフォン、スマートフォン、タブレット、ファブレット、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、および自動車からなるグループから選択されるデバイスに組み込まれる、請求項3に記載の反比例電圧-遅延バッファ。
11. 前記反転回路は、
    前記データ入力信号の前記反転した論理状態を有する制御信号を生成するように構成されたインバータであって、前記制御信号の遷移レートは、前記データ入力信号の前記電圧レベルに比例する、インバータを含み、
    前記パス回路はパスゲートを含み、前記パスゲートはp型金属酸化物半導体(PMOS)トランジスタとn型金属酸化物半導体(NMOS)トランジスタとを含み、
    前記PMOSトランジスタが、
    前記制御信号を受信するように構成されたゲートと、
    前記データ入力信号を受信するように構成されたソースと、
    データ出力信号を提供するように構成されたドレインとを含み、
    前記NMOSトランジスタが、
    前記制御信号を受信するように構成されたゲートと、
    前記データ入力信号を受信するように構成されたソースと、
    前記データ出力信号を提供するように構成されたドレインとを含む、
    請求項3に記載の反比例電圧-遅延バッファ。
12. 前記インバータは、PMOSトランジスタとNMOSトランジスタとを含む、請求項11に記載の反比例電圧-遅延バッファ。
13. 遅延の後に前記インバータに前記データ入力信号を提供するように構成された偶数個の直列結合されたインバータをさらに含む、請求項11に記載の反比例電圧-遅延バッファ。
14. データ入力信号の電圧レベルに反比例する時間量で前記データ入力信号をバッファリングするための方法であって、
    データ入力信号の反転した論理状態を有する制御信号を生成するステップであって、前記制御信号の遷移レートは、前記データ入力信号の電圧レベルに比例する、ステップと、
    前記データ入力信号および前記制御信号が第1の論理状態を有することに応答して、前記データ入力信号の弱論理状態を有するデータ出力信号を生成するステップと、
    前記制御信号が前記第1の論理状態を有し、前記データ入力信号が第2の論理状態を有することに応答して、前記データ入力信号の強論理状態を有する前記データ出力信号を生成するステップであって、前記第2の論理状態は、前記第1の論理状態の反対である、ステップと、
    前記データ入力信号および前記制御信号が前記第2の論理状態を有することに応答して、前記データ入力信号の弱論理状態を有する前記データ出力信号を生成するステップと、
    前記制御信号が前記第2の論理状態を有し、前記データ入力信号が前記第1の論理状態を有することに応答して、前記データ入力信号の強論理状態を有する前記データ出力信号を生成するステップと
    を含む方法。
15. 前記データ入力信号に基づいて、前記制御信号を生成するステップを遅延させるステップをさらに含む、請求項14に記載の方法。