JP2018526901A5 - - Google Patents

Claims (15)

1. 制御信号が制御入力上で受信されたことに応答して電圧供給源から生成された出力電圧を被給電回路に供給するための手段と、
   第1のイネーブル信号に応答して前記出力電圧を前記供給するための手段による前記出力電圧の前記被給電回路への供給を制御するための前記制御信号を生成するための手段と、
   前記出力電圧を前記被給電回路に前記供給するための手段によって生成された前記出力電圧の立上げレートを制御するための手段と、
   第2のイネーブル信号を受信するための手段と、
   前記出力電圧を前記供給するための手段に前記第2のイネーブル信号を供給するように構成される前記第2のイネーブル信号をバッファするための手段と
   を備え、
   前記第2のイネーブル信号を前記バッファするための手段が、前記第1のイネーブル信号の非アクティブ化に応答してアクティブ化され、
   前記出力電圧を前記供給するための手段が、前記第2のイネーブル信号に応答して前記電圧供給源の供給電圧を前記被給電回路に実質的に瞬時に供給するように構成される、
   スイッチ式電力制御回路。
2. 前記第1のイネーブル信号を受信するように構成される第1のイネーブル入力をさらに備え、制御信号が制御入力上で受信されたことに応答して電圧供給源から生成された出力電圧を被給電回路に前記供給するための手段がヘッドスイッチ回路であり、第1のイネーブル信号に応答して出力電圧を前記供給するための手段による前記出力電圧の前記被給電回路への供給を制御するための前記制御信号を生成するための手段が制御回路であり、前記出力電圧を前記被給電回路に前記供給するための手段によって生成された前記出力電圧の立上げレートを制御するための手段が、前記制御入力に結合される電流シンク回路であり、
   第2のイネーブル信号を前記受信するための手段が第2のイネーブル入力であり、
   バッファであって、
   前記第2のイネーブル信号を受信することと、
   前記第2のイネーブル信号を前記ヘッドスイッチ回路に供給することと
   を行うように構成される、バッファと
   を備え、
   前記バッファが、前記第1のイネーブル信号の非アクティブ化に応答してアクティブ化され、
   前記ヘッドスイッチ回路が、前記第2のイネーブル信号に応答して前記電圧供給源の供給電圧を前記被給電回路に実質的に瞬時に供給するようにさらに構成される、
   請求項1に記載のスイッチ式電力制御回路。
3. 前記電流シンク回路が、前記出力電圧を前記電圧供給源の前記供給電圧まで次第に立ち上げるように構成されることによって、前記立上げレートを制御するように構成される、請求項2に記載のスイッチ式電力制御回路。
4. 前記電流シンク回路のバイアス入力に結合されるバイアス発生器をさらに備え、前記バイアス発生器が、前記ヘッドスイッチ回路がアクティブ化されるレートを制御するために前記電流シンク回路をバイアスするバイアス電圧を供給するように構成される、請求項2に記載のスイッチ式電力制御回路。
5. 高速イネーブル信号を供給するように構成される第2のイネーブル出力をさらに備える、請求項2に記載のスイッチ式電力制御回路。
6. 前記第1のイネーブル信号を供給するように構成される第1のイネーブル出力をさらに備える、請求項1に記載のスイッチ式電力制御回路。
7. 前記電流シンク回路のバイアス入力に結合されるバイアス発生器入力をさらに備え、
   前記バイアス発生器入力が、バイアス発生器からバイアス電圧を受信するように構成され、前記バイアス発生器が、前記電流シンク回路をバイアスする前記バイアス電圧を供給するように構成され、前記電流シンク回路が、前記ヘッドスイッチ回路がアクティブ化されるレートを制御するためにバイアス電流をミラーリングするように構成される、請求項2に記載のスイッチ式電力制御回路。
8. 前記バイアス電圧を供給するように構成されるバイアス発生器出力をさらに備える、請求項7に記載のスイッチ式電力制御回路。
9. 前記ヘッドスイッチ回路がp型金属酸化物半導体(PMOS)トランジスタであって、
   前記ヘッドスイッチ回路の電圧入力に結合されるソースと、
   前記ヘッドスイッチ回路の前記制御入力に結合されるゲートと、
   前記ヘッドスイッチ回路の電圧出力に結合されるドレインと
   を備える、PMOSトランジスタ
   を備える、請求項2に記載のスイッチ式電力制御回路。
10. 前記制御回路がPMOSトランジスタであって、
    前記電圧供給源に結合されるソースと、
    前記イネーブル信号を受信するように構成されるゲートと、
    前記ヘッドスイッチ回路の前記PMOSトランジスタの前記ゲートおよび前記電流シンク回路に結合されるドレインと
    を備える、PMOSトランジスタ
    を備える、請求項9に記載のスイッチ式電力制御回路。
11. 前記電流シンク回路がn型金属酸化物半導体(NMOS)トランジスタであって、
    前記ヘッドスイッチ回路の前記PMOSトランジスタの前記ゲートに結合されるドレインと、
    バイアス発生器に結合されるゲートと、
    グランド源に結合されるソースと
    を備える、NMOSトランジスタ
    を備える、請求項10に記載のスイッチ式電力制御回路。
12. 集積回路(IC)に組み込まれる、請求項1に記載のスイッチ式電力制御回路。
13. セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルラーフォン、スマートフォン、タブレット、ファブレット、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ポータブル音楽プレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、および自動車からなるグループから選択されるデバイスの中に組み込まれる、請求項1に記載のスイッチ式電力制御回路。
14. 供給電圧を被給電回路に徐々に供給するための方法であって、
    第1のイネーブル信号に応答してヘッドスイッチ回路によって電圧供給源から生成された出力電圧の前記被給電回路への供給を制御するための制御信号を生成するステップと、
    前記ヘッドスイッチ回路の制御入力に結合される電流シンク回路によって、前記ヘッドスイッチ回路によって生成された前記出力電圧の立上げレートを制御するステップと、
    前記制御信号が前記制御入力上で受信されたことに応答して前記出力電圧を前記ヘッドスイッチ回路から前記被給電回路に供給するステップと、
    第2のイネーブル信号を受信するステップと、
    前記第2のイネーブル信号をバッファするステップであって、前記第2のイネーブル信号が、前記第1のイネーブル信号の非アクティブ化に応答して前記ヘッドスイッチ回路に供給される、ステップと、
    前記第2のイネーブル信号に応答して前記電圧供給源の前記供給電圧を前記被給電回路に実質的に瞬時に供給するステップと
    を含む、方法。
15. 請求項1に記載の複数のスイッチ式電力制御回路であって、各スイッチ式電力制御回路が、
    前記第1のイネーブル信号を供給するように構成されるイネーブル出力と、
    前記第2のイネーブル信号を受信するように構成される第2のイネーブル入力と、
    前記第2のイネーブル信号を供給するように構成される第2のイネーブル出力と
    を備える複数のスイッチ式電力制御回路を備え、
    前記ヘッドスイッチ回路が、前記第2のイネーブル信号を受信することに応答して前記電圧供給源の供給電圧を前記被給電回路に実質的に瞬時に供給するようにさらに構成される、
    ブロックヘッドスイッチシステム。