TWI619339B - 用於控制提供電壓至供電電路之速率之切換電源控制電路，以及相關之系統及方法 - Google Patents

用於控制提供電壓至供電電路之速率之切換電源控制電路，以及相關之系統及方法 Download PDF

Info

Publication number
TWI619339B
TWI619339B TW105120588A TW105120588A TWI619339B TW I619339 B TWI619339 B TW I619339B TW 105120588 A TW105120588 A TW 105120588A TW 105120588 A TW105120588 A TW 105120588A TW I619339 B TWI619339 B TW I619339B
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
control
power supply
magnetic head
Prior art date
Application number
TW105120588A
Other languages
English (en)
Other versions
TW201725842A (zh
Inventor
柏特 李 普萊斯
葉區萬特 納葛雷 科拉
德哈佛爾 瑞傑許巴哈 夏
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201725842A publication Critical patent/TW201725842A/zh
Application granted granted Critical
Publication of TWI619339B publication Critical patent/TWI619339B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H03K6/04—Modifying slopes of pulses, e.g. S-correction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Logic Circuits (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)

Abstract

本發明揭示用於控制提供電壓至供電電路之速率之切換電源控制電路。在一個態樣中，提供一種切換電源控制電路，其經組態以控制一磁頭開關電路之啟動，使得該磁頭開關電路逐漸地提供一供應電壓至一供電電路，而非以一實質上瞬時方式提供完全供應電壓。為了逐漸地斜升一輸出電壓，該磁頭開關電路經組態以回應於在一控制輸入上接收之一控制信號而提供該輸出電壓至該供電電路。該控制信號係由一控制電路回應於一啟用信號而產生。為了防止該磁頭開關電路瞬時地提供該完全供應電壓至該供電電路，一電流槽電路經組態以控制由該磁頭開關電路產生之該輸出電壓之一斜變速率。

Description

用於控制提供電壓至供電電路之速率之切換電源控制電路，以及相關之系統及方法
本發明之技術大體上係關於控制電壓轉換速率，且尤其係關於控制電壓被供應至負載電路之速率之電路。
基於處理器之系統使用電壓供應源以用於提供電壓至各種組件以供操作。基於處理器之系統可使用將來自一或多個電壓供應源之電壓分配於基於處理器之系統內的磁頭開關裝置，而非直接地將電壓供應源耦接至組件。值得注意地，代替連續地提供電壓至基於處理器之系統內之組件，磁頭開關裝置可經提供及組態以在主動操作期間提供電壓至此等組件內之對應電力分配網路。以此方式，可在組件未操作時縮減基於處理器之系統之功率消耗。
舉例而言，為了提供電壓至處理器核心以用於供電給處理器核心，通常將多個磁頭開關裝置安置於處理器核心之周邊周圍的處理系統晶粒上之位置處。與自單一節點提供供應電壓相比較，將磁頭開關裝置之置放分佈於處理核心之周邊周圍的關鍵位置處會允許運用較不複雜之佈線而提供供應電壓至處理器核心之多個區域。以此方式，磁頭開關裝置經組態以自一或多個電壓供應源接收供應電壓。為了控制 來自分佈於處理系統晶粒上之磁頭開關裝置之供應電壓的分配，磁頭開關裝置經組態以受到控制信號控制。自處理器核心提供控制信號以啟動磁頭開關裝置以將電力供應至處理器核心之電力分配網路。
然而，在自磁頭開關裝置接收供應電壓之前，處理器核心可處於閒置狀態，其中提供至處理器核心之電壓可被縮減或收縮以縮減功率消耗。因此，處理器核心內之對應電力分配網路之電壓位準可大約等於零伏特(0V)。然而，當處理器核心自閒置狀態轉變至作用中狀態時，處理器核心發送控制信號至磁頭開關裝置以增加提供至處理器核心之電壓。在由磁頭開關裝置自電壓供應源接收到供應電壓後，處理器核心之電壓就以實質上瞬時方式自較低電壓升高至供應電壓。此快速電壓階躍可造成處理器核心之電力分配網路內之延長共振。值得注意地，處理器核心在對應電力分配網路上之共振衰耗以前不能操作。然而，延遲處理器核心之操作直至電力分配網路上之共振衰耗為止會縮減處理器核心之效能。
【實施方式】中所揭示之態樣包括用於控制提供電壓至供電電路之速率之切換電源控制電路。亦揭示相關系統及方法。在一個態樣中，提供一種切換電源控制電路。該切換電源控制電路經組態以控制一磁頭開關電路之啟動，使得該磁頭開關電路逐漸地提供一供應電壓至一供電電路。此係與以一實質上瞬時方式提供該完全供應電壓相反。為了逐漸地提供該供應電壓，提供一輸出電壓，其中該輸出電壓斜升至該供應電壓。為了逐漸地斜升由該磁頭開關電路提供至該供電電路之該輸出電壓，該磁頭開關電路經組態以回應於在一控制輸入上接收之一控制信號而提供自一電壓供應源產生之該輸出電壓至該供電電路。該控制信號係由一控制電路回應於一啟用信號而產生。為了防止該磁頭開關電路瞬時地提供該完全供應電壓至該供電電路，提供一 電流槽電路。該電流槽電路經組態以控制由該磁頭開關電路產生之該輸出電壓之一斜變速率。控制該斜變速率對應於隨著時間推移而逐漸地啟動該磁頭開關電路，其中被允許傳遞通過該磁頭開關電路之供應電壓之量受到該磁頭開關電路之啟動位準限制。藉由使用該切換電源控制電路以逐漸地提供該供應電壓，該切換電源控制電路可以一受控制方式提供該供應電壓，此可縮減或避免該供電電路內之一電力分配網路上之延長共振。因為該供電電路延遲操作直至此共振衰耗為止，所以使用該切換電源控制電路以縮減或避免該共振會增加該供電電路之效能。
就此而言，在一個態樣中，揭示一種切換電源控制電路。該切換電源控制電路包含一磁頭開關電路。該磁頭開關電路經組態以回應於在一控制輸入上接收之一控制信號而提供自一電壓供應源產生之一輸出電壓至一供電電路。該切換電源控制電路進一步包含一控制電路，其經組態以回應於一啟用信號而產生該控制信號以控制由該磁頭開關電路進行的該輸出電壓至該供電電路之該提供。該切換電源控制電路進一步包含一電流槽電路，其耦接至該控制輸入，該電流槽電路經組態以控制由該磁頭開關電路產生之該輸出電壓之一斜變速率。
在另一態樣中，揭示一種切換電源控制電路。該切換電源控制電路包含一用於回應於在一控制輸入上接收之一控制信號而提供自一電壓供應源產生之一輸出電壓至一供電電路的構件。該切換電源控制電路進一步包含一用於產生該控制信號以控制由該用於提供該輸出電壓至該供電電路的構件進行的該輸出電壓之該提供的構件。該切換電源控制電路進一步包含一用於控制由該用於提供該輸出電壓至該供電電路的構件產生之該輸出電壓之一斜變速率的構件。
在另一態樣中，揭示一種用於逐漸地提供一供應電壓至一供電電路之方法。該方法包含回應於一啟用信號而產生一控制信號以控制由 一磁頭開關電路進行的自一電壓供應源產生之一輸出電壓至一供電電路之提供。該方法進一步包含由耦接至該磁頭開關電路之一控制輸入之一電流槽電路控制由該磁頭開關電路產生之該輸出電壓之一斜變速率。該方法進一步包含回應於在該控制輸入上接收之該控制信號而自該磁頭開關電路提供該輸出電壓至該供電電路。
在另一態樣中，揭示一種閉塞磁頭開關系統。該閉塞磁頭開關系統包含複數個切換電源控制電路。每一切換電源控制電路包含一啟用輸入，其經組態以接收一啟用信號。每一切換電源控制電路進一步包含一啟用輸出，其經組態以提供該啟用信號。每一切換電源控制電路進一步包含一磁頭開關電路，其經組態以回應於在一控制輸入上接收之一控制信號而提供自一電壓供應源產生之一輸出電壓至一供電電路。每一切換電源控制電路進一步包含一控制電路，其經組態以回應於該啟用信號而產生該控制信號以控制由該磁頭開關電路進行的該輸出電壓至該供電電路之該提供。每一切換電源控制電路進一步包含一電流槽電路，其耦接至該控制輸入。該電流槽電路經組態以控制由該磁頭開關電路產生之該輸出電壓之一斜變速率。
100‧‧‧切換電源控制電路
102‧‧‧電壓供應源
104‧‧‧供電電路
104(1)‧‧‧供電電路
104(2)‧‧‧供電電路
104(N)‧‧‧供電電路
106‧‧‧磁頭開關電路
108‧‧‧電壓輸入
110‧‧‧電壓輸入
110(1)‧‧‧電壓輸入
110(2)‧‧‧電壓輸入
110(N)‧‧‧電壓輸入
112‧‧‧電壓輸出
114‧‧‧電壓輸出
114(1)‧‧‧電壓輸出
114(2)‧‧‧電壓輸出
114(N)‧‧‧電壓輸出
116‧‧‧控制信號
118‧‧‧控制輸入
120‧‧‧控制電路
122‧‧‧啟用信號
124‧‧‧電流槽電路
126‧‧‧啟用輸入
126(1)‧‧‧啟用輸入
126(2)‧‧‧啟用輸入
126(N)‧‧‧啟用輸入
128‧‧‧p型金屬氧化物半導體(PMOS)電晶體
130‧‧‧n型金屬氧化物半導體(NMOS)電晶體
132‧‧‧接地源
134‧‧‧恆定電壓源
136‧‧‧p型金屬氧化物半導體(PMOS)電晶體
200‧‧‧程序
202‧‧‧區塊
204‧‧‧區塊
206‧‧‧區塊
300‧‧‧曲線圖
302‧‧‧線
400‧‧‧切換電源控制電路
402‧‧‧偏壓產生器/偏壓產生器電路
404‧‧‧偏壓產生器輸入
406‧‧‧偏壓輸入
408‧‧‧偏壓產生器輸出
410‧‧‧啟用輸入
412‧‧‧電流源
414‧‧‧n型金屬氧化物半導體(NMOS)電晶體
400(1)‧‧‧切換電源控制電路
400(2)‧‧‧切換電源控制電路
400(N)‧‧‧切換電源控制電路
404(1)‧‧‧偏壓產生器輸入
404(2)‧‧‧偏壓產生器輸入
404(N)‧‧‧偏壓產生器輸入
408(1)‧‧‧偏壓產生器輸出
408(2)‧‧‧偏壓產生器輸出
408(N)‧‧‧偏壓產生器輸出
410(1)‧‧‧啟用輸出
410(2)‧‧‧啟用輸出
410(N)‧‧‧啟用輸出
600‧‧‧切換電源控制電路
600(1)‧‧‧切換電源控制電路
600(2)‧‧‧切換電源控制電路
600(N)‧‧‧切換電源控制電路
602‧‧‧快速啟用輸入
602(1)‧‧‧快速啟用輸入
602(2)‧‧‧快速啟用輸入
602(N)‧‧‧快速啟用輸入
604‧‧‧快速啟用信號
606‧‧‧快速啟用緩衝器
608‧‧‧反相器
610‧‧‧反相快速啟用信號
612‧‧‧n型金屬氧化物半導體(NMOS)電晶體
614‧‧‧接地源
616‧‧‧快速啟用輸出
616(1)‧‧‧快速啟用輸出
616(2)‧‧‧快速啟用輸出
616(N)‧‧‧快速啟用輸出
700‧‧‧閉塞磁頭開關系統
702‧‧‧偏壓啟用電路
704‧‧‧反相器
706‧‧‧NAND閘
708‧‧‧反相快速啟用信號
710‧‧‧偏壓控制輸入信號
800‧‧‧曲線圖
802‧‧‧線
804‧‧‧線
806‧‧‧線
808‧‧‧線
900‧‧‧曲線圖
902‧‧‧線
904‧‧‧線
906‧‧‧線
908‧‧‧線
1000‧‧‧曲線圖
1002‧‧‧線
1004‧‧‧線
1006‧‧‧線
1008‧‧‧線
1010‧‧‧線
1012‧‧‧線
1014‧‧‧線
1016‧‧‧線
1100‧‧‧系統
1102(1)‧‧‧閉塞磁頭開關系統
1102(2)‧‧‧閉塞磁頭開關系統
1104‧‧‧處理器核心
1200‧‧‧基於處理器之系統
1202‧‧‧中央處理單元(CPU)
1204‧‧‧處理器
1206‧‧‧快取記憶體
1208‧‧‧系統匯流排
1210‧‧‧記憶體控制器
1212‧‧‧記憶體系統
1214‧‧‧輸入裝置
1216‧‧‧輸出裝置
1218‧‧‧網路介面裝置
1220‧‧‧顯示控制器
1222‧‧‧網路
1224(1)‧‧‧記憶體單元
1224(N)‧‧‧記憶體單元
1226‧‧‧顯示器
1228‧‧‧視訊處理器
D‧‧‧汲極
G‧‧‧閘極
Ibias‧‧‧偏壓電流
S‧‧‧源極
t1‧‧‧時間
t2‧‧‧時間
t3‧‧‧時間
V‧‧‧輸出電壓
V1‧‧‧電壓
V2‧‧‧電壓
V3‧‧‧電壓
Vbias‧‧‧偏壓電壓
VDD‧‧‧供應電壓
Vt‧‧‧臨限電壓
圖1為經組態以逐漸地提供供應電壓至供電電路以縮減或避免供電電路中之共振且因此增加效能的例示性切換電源控制電路之電路圖；圖2為說明用於逐漸地提供供應電壓至圖1中之供電電路以縮減或避免供電電路中之共振的例示性程序之流程圖；圖3為說明隨著時間推移而逐漸地提供由圖1中之切換電源控制電路提供之供應電壓的曲線圖；圖4為經組態以逐漸地提供供應電壓至供電電路以縮減或避免供電電路中之共振的例示性切換電源控制電路之電路圖，其中輸出電壓 之斜變速率受到偏壓產生器電路控制；圖5為經組態以逐漸地提供供應電壓至處理器核心以縮減或避免處理器核心內之電力分配網路上之共振的例示性閉塞磁頭開關系統之方塊圖；圖6為經組態以逐漸地提供供應電壓至供電電路以縮減或避免供電電路中之共振且因此增加效能的另一例示性切換電源控制電路之電路圖；圖7為經組態以逐漸地提供供應電壓至處理器核心以縮減或避免處理器核心內之電力分配網路上之共振的另一例示性閉塞磁頭開關系統之方塊圖；圖8為說明由圖4中之切換電源控制電路引起之電壓轉換速率橫越各種負載電流位準大約相等的曲線圖；圖9為說明由圖4中之切換電源控制電路引起之電壓轉換速率橫越供電電路之各種負載電容位準大約相等的曲線圖；圖10為說明當偏壓產生器用以加偏壓於圖4中之切換電源控制電路時產生之電壓轉換速率的曲線圖；圖11為說明一系統之方塊圖，其中閉塞磁頭開關系統分佈於處理器核心周圍，且其中閉塞磁頭開關系統經組態以逐漸地提供供應電壓至處理器核心；且圖12為可包括圖1及圖4之切換電源控制電路之例示性基於處理器之系統的方塊圖，切換電源控制電路經組態以逐漸地提供供應電壓至供電電路以縮減或避免供電電路中之共振。
現在參考圖式來描述本發明之若干例示性態樣。詞語「例示性」在本文中用以意謂「充當實例、例子或說明」。未必將在本文中被描述為「例示性」之任何態樣認作比其他態樣較佳或有利。
圖1說明經組態以自電壓供應源102逐漸地提供供應電壓(VDD)至供電電路104之例示性切換電源控制電路100。為了逐漸地提供供應電壓(VDD)，提供輸出電壓(V)，其中輸出電壓(V)斜升至供應電壓(VDD)。藉由逐漸地提供供應電壓(VDD)至供電電路104，切換電源控制電路100可以受控制方式提供供應電壓(VDD)，此可縮減或避免供電電路104之電力分配網路(PDN)(未圖示)中之共振，因此增加供電電路104之效能。為了達成輸出電壓(V)之此逐漸斜升，切換電源控制電路100使用經組態以提供自電壓供應源102產生之輸出電壓(V)至供電電路104的磁頭開關電路106。磁頭開關電路106包括電壓輸入108，其耦接至切換電源控制電路100之電壓輸入110且經組態以接收由電壓供應源102產生之供應電壓(VDD)。磁頭開關電路106亦包括電壓輸出112，其耦接至切換電源控制電路100之電壓輸出114且經組態以提供輸出電壓(V)至供電電路104。磁頭開關電路106經組態以回應於在控制輸入118上接收之控制信號116而提供輸出電壓(V)至供電電路104。控制信號116係由控制電路120回應於啟用信號122而產生。切換電源控制電路100亦包括電流槽電路124，其經組態以控制由磁頭開關電路106產生之輸出電壓(V)之斜變速率，因此允許磁頭開關電路106以受控制方式提供完全供應電壓(VDD)至供電電路104以縮減或避免供電電路104之PDN中之共振。控制斜變速率對應於隨著時間推移而逐漸地啟動(亦即，逐漸地開啟)磁頭開關電路106，其中橫越磁頭開關電路106所允許之供應電壓(VDD)之量受到磁頭開關電路106之啟動位準限制。
繼續參考圖1，在此態樣中，當控制電路120回應於在切換電源控制電路100之啟用輸入126上接收之啟用信號122而產生控制信號116時，磁頭開關電路106受到電流槽電路124控制。控制信號116指示供應電壓(VDD)待自電壓供應源102轉移至供電電路104。藉由使用切換 電源控制電路100而以受控制方式逐漸地提供供應電壓(VDD)，切換電源控制電路100縮減或避免供電電路104內之電力分配網路上之延長共振。因為供電電路104延遲操作直至此共振衰耗為止，所以使用切換電源控制電路100以縮減或避免此共振會增加供電電路104之效能。
繼續參考圖1，切換電源控制電路100內之組件可使用各種電路元件以達成上文所描述之功能性。在此態樣中，磁頭開關電路106使用p型金屬氧化物半導體(PMOS)電晶體128。PMOS電晶體128包括耦接至電壓輸入108之源極(S)、耦接至控制輸入116之閘極(G)，及耦接至電壓輸出112之汲極(D)。另外，在此態樣中，電流槽電路124包括n型金屬氧化物半導體(NMOS)電晶體130。NMOS電晶體130包括耦接至接地源132之源極(S)、耦接至磁頭開關電路106之PMOS電晶體128之閘極(G)(亦即，控制輸入118)的汲極(D)，及閘極(G)。在此態樣中，NMOS電晶體130之閘極(G)係由恆定電壓源134驅動。在此實例中，控制電路120使用PMOS電晶體136。PMOS電晶體136包括耦接至電壓供應源102之源極(S)、經組態以接收啟用信號122之閘極(G)，及耦接至磁頭開關電路106之PMOS電晶體128之閘極(G)及電流槽電路124之NMOS電晶體130之汲極(D)的汲極(D)。值得注意地，其他態樣可使用將PMOS電晶體136之源極(S)耦接至除了電壓供應源102以外之電壓供應源。
繼續參考圖1，現在詳細地描述切換電源控制電路100之功能性。因為啟用信號122耦接至控制電路120之PMOS電晶體136之閘極(G)，所以當啟用信號122具有邏輯低「0」值時啟動(亦即，開啟)PMOS電晶體136。此外，當啟動PMOS電晶體136時提供來自電壓供應源102之供應電壓(VDD)至磁頭開關電路106之PMOS電晶體128之閘極(G)。提供供應電壓(VDD)至PMOS電晶體128之閘極(G)會撤銷啟動(亦即，關斷)PMOS電晶體128且防止提供供應電壓(VDD)至供電電路104。
回應於啟用信號122轉變至邏輯高「1」值，撤銷啟動控制電路120之PMOS電晶體136，此防止提供電壓供應源102之供應電壓(VDD)至磁頭開關電路106之PMOS電晶體128之閘極(G)。然而，儘管PMOS電晶體128之閘極(G)不再自電壓供應源102接收供應電壓(VDD)，但供應電壓(VDD)保持於PMOS電晶體128之閘極(G)上，此係因為與PMOS電晶體128之閘極(G)相關聯的閘極電容在啟用信號122具有邏輯低值「0」時運用供應電壓(VDD)予以充電。
繼續參考圖1，因為由控制電路120提供之供應電壓(VDD)不再撤銷啟動磁頭開關電路106之PMOS電晶體128，所以可啟動PMOS電晶體128以便提供自電壓供應源102產生之輸出電壓(V)至供電電路104。然而，電流槽電路124經組態以隨著時間推移而逐漸地啟動PMOS電晶體128，使得由磁頭開關電路106提供之輸出電壓(V)隨著時間推移而斜升，而非以實質上瞬時方式完全地啟動PMOS電晶體128。在此實例中，電流槽電路124之NMOS電晶體130之閘極(G)係由恆定電壓源134驅動，以便將NMOS電晶體130啟動至致使磁頭開關電路106之PMOS電晶體128之閘極(G)上之電壓通過NMOS電晶體130逐漸地放電至接地源132的位準。
繼續參考圖1，隨著PMOS電晶體128之閘極(G)上之電壓放電，PMOS電晶體128逐漸地啟動。值得注意地，由磁頭開關電路106提供至供電電路104之輸出電壓(V)之位準對應於PMOS電晶體128被啟動之位準。換言之，隨著電流槽電路124使PMOS電晶體128之閘極(G)上之電壓放電，PMOS電晶體128之閘極(G)上之電壓超越PMOS電晶體128之臨限電壓(Vt)。隨著PMOS電晶體128之閘極(G)上之電壓超越臨限電壓(Vt)，PMOS電晶體128開啟且提供漸進較高之輸出電壓(V)至供電電路104。以此方式，提供至供電電路104之輸出電壓(V)隨著PMOS電晶體128之閘極(G)上之電壓超越臨限電壓(Vt)而逐漸地斜升至完全 供應電壓(VDD)。藉由以此方式使用切換電源控制電路100以逐漸地提供供應電壓(VDD)，切換電源控制電路100縮減或避免供電電路104內之電力分配網路上之延長共振。因為供電電路104延遲操作直至此共振衰耗為止，所以使用切換電源控制電路100以縮減或避免此共振會增加供電電路104之效能。
就此而言，圖2說明由圖1中之切換電源控制電路100使用以逐漸地提供供應電壓(VDD)至供電電路104以縮減或避免供電電路104中之共振的例示性程序200。程序200包括回應於啟用信號122而產生控制信號116以控制由磁頭開關電路106進行的自電壓供應源102產生之輸出電壓(V)至供電電路104之提供(區塊202)。程序200亦包括由耦接至磁頭開關電路106之控制輸入118之電流槽電路124控制由磁頭開關電路106產生之輸出電壓(V)之斜變速率(區塊204)。程序200進一步包括回應於在控制輸入118上接收之控制信號116而自磁頭開關電路106提供輸出電壓(V)至供電電路104(區塊206)。藉由使用程序200，切換電源控制電路100縮減或避免供電電路104內之電力分配網路上之延長共振。因為供電電路104延遲操作直至此共振衰耗為止，所以使用切換電源控制電路100以縮減或避免此共振會增加供電電路104之效能。
就此而言，圖3包括說明隨著時間推移而逐漸地提供由圖1中之切換電源控制電路100提供之供應電壓(VDD)的曲線圖300。曲線圖300中之線302表示提供至供電電路104之供應電壓(VDD)(亦即，輸出電壓(V))相對於時間之量。在此態樣中，回應於在圖1中啟用信號122啟動控制電路120，磁頭開關電路106之啟動在時間t1開始。因此，在時間t1，由切換電源控制電路100提供至供電電路104之供應電壓(VDD)之位準大約等於電壓V1。隨著時間流逝，圖1中之電流槽電路124控制磁頭開關電路106以進一步啟動，且因此提供較大位準之供應電壓(VDD)至供電電路104。在此態樣中，如先前所描述，由電流槽電路 124進行之調節涉及使磁頭開關電路106之PMOS電晶體128之閘極(G)上之電壓放電。在時間t2，由切換電源控制電路100提供至供電電路104之供應電壓(VDD)之位準大約等於電壓V2。磁頭開關電路106在時間t3逐漸地達到完全啟動，其中提供至供電電路104之供應電壓(VDD)之位準大約等於電壓V3。因此，曲線圖300中所說明的由切換電源控制電路100提供之供應電壓(VDD)之逐漸斜升會縮減或避免供電電路104之電力分配網路中之共振，因此增加供電電路104之效能。
值得注意地，磁頭開關電路106亦可在本文中被稱作用於提供自電壓供應源102產生之輸出電壓(V)至供電電路104的構件。控制電路120亦可在本文中被稱作用於產生控制信號116以控制輸出電壓(V)之提供的構件。此外，電流槽電路124亦可在本文中被稱作用於控制由磁頭開關電路106產生之輸出電壓(V)之斜變速率的構件。
如上文所論述，恆定電壓源134用以驅動電流槽電路124，使得電流槽電路124可控制由磁頭開關電路106產生之輸出電壓(V)之斜變速率。然而，歸因於程序、電壓及溫度(PVT)變化，會出現具有用以程式化斜變速率之選項將會有幫助的情形。就此而言，圖4說明經組態以逐漸地提供供應電壓(VDD)至供電電路104以縮減或避免供電電路104中之共振的另一例示性切換電源控制電路400，其中輸出電壓(V)之斜變速率受到偏壓產生器電路402而非圖1中之恆定電壓源134控制。切換電源控制電路400包括與圖1中之切換電源控制電路100共同的元件，其中此等元件在圖1與圖4之間共用共同元件號碼，且因此將不予以重新描述。切換電源控制電路400使用偏壓產生器輸入404，其耦接至電流槽電路124之偏壓輸入406且經組態以自偏壓產生器電路402接收偏壓電壓(Vbias)。如下文更詳細地所論述，切換電源控制電路400亦包括偏壓產生器輸出408，其經組態以提供偏壓電壓(Vbias)至其他組件。相似地，切換電源控制電路400包括啟用輸出410，其經組態 以提供啟用信號122至其他組件。此外，偏壓產生器電路402經組態以提供偏壓電壓(Vbias)，使得電流槽電路124鏡射偏壓電流(Ibias)，其加偏壓於電流槽電路124以便控制磁頭開關電路106被啟動之速率。儘管偏壓產生器電路402相較於圖1中之恆定電壓源134可消耗較多區域，但使用偏壓產生器電路402來驅動電流槽電路124會對輸出電壓(V)之斜變速率提供較大控制。
繼續參考圖4，如先前所描述，電流槽電路124經組態以隨著時間推移而逐漸地啟動PMOS電晶體128，而非以實質上瞬時方式完全地啟動PMOS電晶體128。以此方式，電流槽電路124之NMOS電晶體130之閘極(G)鏡射來自偏壓產生器電路402之偏壓電流(Ibias)。回應於鏡射偏壓電流(Ibias)，將NMOS電晶體130啟動至致使磁頭開關電路106之PMOS電晶體128之閘極(G)上之電壓通過NMOS電晶體130逐漸地放電至接地源132的位準。值得注意地，在此態樣中，偏壓產生器電路402包括電流源412，其耦接至NMOS電晶體414之汲極(D)及閘極(G)。NMOS電晶體414之源極(S)耦接至接地源132。因此，電流源412之強度判定NMOS電晶體414被啟動至何種位準，其控制自偏壓產生器電路402提供至切換電源控制電路400之偏壓電壓(Vbias)之位準。藉由以此方式使用切換電源控制電路400以逐漸地提供供應電壓(VDD)，切換電源控制電路400如先前所描述而縮減或避免電力分配網路上之延長共振。另外，使用偏壓產生器電路402會提供由磁頭開關電路106產生之輸出電壓(V)之斜變速率的較大可程式性，因此使切換電源控制電路400能夠對緩和由PVT變化造成之問題進行控制。
另外，圖4中之切換電源控制電路400之多個執行個體可並排在一起以形成較大磁頭開關系統。換言之，可耦接複數個切換電源控制電路400，其中切換電源控制電路400之每一執行個體經組態以提供一電壓至供電電路104之一執行個體。就此而言，圖5說明例示性閉塞磁頭 開關系統500，其經組態以自電壓供應源102逐漸地提供供應電壓(VDD)至供電電路104以縮減或避免供電電路104內之電力分配網路(未圖示)上之共振。值得注意地，與切換電源控制電路400之每一執行個體相關聯的元件先前在圖4中予以描述，且因此將不在本文中予以重新描述。閉塞磁頭開關系統500包括切換電源控制電路400(1)至400(N)，其中切換電源控制電路400(1)至400(N)中之每一者經組態以自電壓供應源102逐漸地提供供應電壓(VDD)至供電電路104。
繼續參考圖5，提供啟用信號122至偏壓產生器402，其中偏壓產生器402經組態以回應於啟用信號122轉變至邏輯高「1」值而經由偏壓產生器輸入404(1)提供偏壓電壓(Vbias)至切換電源控制電路400(1)。值得注意地，切換電源控制電路400(1)之偏壓產生器輸出408(1)耦接至切換電源控制電路400(2)之偏壓產生器輸入404(2)。以此方式，閉塞磁頭開關系統500之並排性質允許針對切換電源控制電路400(1)至400(N)中之每一者自切換電源控制電路400(1)提供偏壓電壓(Vbias)至切換電源控制電路400(2)，等等。因此，閉塞磁頭開關系統500可使用僅一(1)個偏壓產生器402來加偏壓於切換電源控制電路400(1)至400(N)中之每一者。
繼續參考圖5，亦經由啟用輸入126(1)提供啟用信號122至切換電源控制電路400(1)。如先前參考圖4所描述，切換電源控制電路400(1)經組態以回應於啟用信號122具有邏輯高「1」值而經由電壓輸出114(1)自電壓供應源102逐漸地提供在電壓輸入110(1)上接收之供應電壓(VDD)至供電電路104。切換電源控制電路400(1)之啟用輸出410(1)耦接至切換電源控制電路400(2)之啟用輸入126(2)。值得注意地，其他態樣可在啟用輸入126(1)與啟用輸出410(1)之間及/或在啟用輸出410(1)與啟用輸入126(2)之間使用非反相緩衝器(未圖示)以驅動啟用信號122。因此，閉塞磁頭開關系統500之並排性質亦允許針對切換電 源控制電路400(1)至400(N)中之每一者自切換電源控制電路400(1)提供啟用信號122至切換電源控制電路400(2)，等等。
繼續參考圖5，作為一非限制性實例，供電電路104可為單一處理器核心，其中切換電源控制電路400(1)至400(N)中之每一者經組態以提供供應電壓(VDD)至單一處理器核心之特定節點。換言之，每一切換電源控制電路400(1)至400(N)經組態以提供供應電壓(VDD)至供電電路104之某一節點。值得注意地，儘管此態樣提供供應電壓(VDD)至一(1)個供電電路104，但替代性態樣可經組態以自每一切換電源控制電路400(1)至400(N)提供供應電壓(VDD)至多個對應供電電路104(1)至104(N)。作為一非限制性實例，在此等態樣中，閉塞磁頭開關系統500可經組態以提供供應電壓(VDD)至多個處理器核心，因此允許運用主電力供應器(諸如電壓供應源102)同時地調用多個處理器核心之可能性。此外，儘管此態樣自一(1)個電壓供應源102提供供應電壓(VDD)，但其他態樣可經組態以自多個電壓供應源102(1)至102(N)(未圖示)接收供應電壓(VDD)。因此，閉塞磁頭開關系統500之切換電源控制電路400(1)至400(N)縮減或避免供電電路104內之電力分配網路上(或供電電路104(1)至104(N)之電力分配網路內)之延長共振。因為供電電路104(供電電路104(1)至104(N))延遲操作直至此共振衰耗為止，所以使用切換電源控制電路400(1)至400(N)以縮減或避免此共振會增加供電電路104(供電電路104(1)至104(N))之效能。
除了分別在圖1及圖4中之切換電源控制電路100、400以外，其他態樣亦可包括額外組件及功能性。就此而言，圖6說明另一例示性切換電源控制電路600，其經組態以逐漸地提供供應電壓(VDD)至供電電路104以縮減或避免供電電路104之電力分配網路(未圖示)中之共振，因此增加供電電路104之效能。值得注意地，切換電源控制電路600包括與圖4中之切換電源控制電路400共同的元件，其中此等元件在圖4 與圖6之間共用共同元件號碼，且因此將不在本文中予以重新描述。
繼續參考圖6，切換電源控制電路600使用經組態以接收快速啟用信號604之快速啟用輸入602。值得注意地，快速啟用信號604向切換電源控制電路600提供以實質上瞬時方式提供供應電壓(VDD)至供電電路104而非隨著時間推移而逐漸地提供供應電壓(VDD)之選項。切換電源控制電路600使用快速啟用緩衝器606，其經組態以回應於啟用信號122轉變至邏輯低「0」值而接收快速啟用信號604且提供快速啟用信號604至磁頭開關電路106。在此態樣中，當啟用信號122轉變至邏輯低「0」值時，啟動控制電路120之PMOS電晶體136，從而允許來自電壓供應源102之供應電壓(VDD)啟動快速啟用緩衝器606。值得注意地，因為磁頭開關電路106在此態樣中使用PMOS電晶體128，所以反相器608經組態以使快速啟用信號604反相，其中提供反相快速啟用信號610至快速啟用緩衝器606。然而，將磁頭開關電路106組態為高態有效而非低態有效之替代性態樣可在無反相器608的情況下達成相似功能性。
繼續參考圖6，快速啟用緩衝器606之啟動允許反相快速啟用信號610啟動磁頭開關電路106中之PMOS電晶體128，從而允許以實質上瞬時方式自電壓供應源102提供供應電壓(VDD)至供電電路104。換言之，快速啟用信號604在啟用信號122具有邏輯低「0」值時轉變至邏輯高「1」值會允許切換電源控制電路600略過磁頭開關電路106之逐漸啟動。替代地，啟用信號122轉變至邏輯高「1」值會防止啟動PMOS電晶體136，同時啟動NMOS電晶體612。啟用信號122耦接至NMOS電晶體612之閘極(G)。此外，NMOS電晶體612之汲極(D)耦接至電流槽電路124之NMOS電晶體130之源極(S)，且NMOS電晶體612之源極(S)耦接至接地源614。因此，藉由啟動NMOS電晶體612，啟用信號122在此態樣中允許電流流動通過電流槽電路124，因此允許電流 槽電路124調節磁頭開關電路106以逐漸地提供供應電壓(VDD)至供電電路104。
繼續參考圖6，相似於圖4中之切換電源控制電路400，切換電源控制電路600之多個執行個體可彼此並排以形成閉塞磁頭開關系統。因此，切換電源控制電路600亦包括快速啟用輸出616，其經組態以提供快速啟用信號604至其他組件。
就此而言，圖7說明例示性閉塞磁頭開關系統700，其可經組態以使用啟用信號122而逐漸地提供供應電壓(VDD)至供電電路104或使用快速啟用信號604而以實質上瞬時方式提供供應電壓(VDD)。閉塞磁頭開關系統700包括切換電源控制電路600(1)至600(N)，其中切換電源控制電路600(1)至600(N)中之每一者經組態以接收啟用信號122及快速啟用信號604。以此方式，若啟用信號122具有邏輯高「1」值，則閉塞磁頭開關系統700經組態以逐漸地提供供應電壓(VDD)至供電電路104。然而，若快速啟用信號604具有邏輯高「1」值，而啟用信號122具有邏輯低「0」值，則閉塞磁頭開關系統700經組態以大約瞬時地提供供應電壓(VDD)至供電電路104。值得注意地，相似於圖5中之閉塞磁頭開關系統500，閉塞磁頭開關系統700中之切換電源控制電路600(1)至600(N)中之每一者可經組態以提供供應電壓(VDD)至對應供電電路104(1)至104(N)，而非至單一供電電路104之多個節點。
繼續參考圖7，閉塞磁頭開關系統700亦包括偏壓啟用電路702，其經組態以回應於啟用信號122及快速啟用信號604而控制偏壓產生器電路402之啟動。在此態樣中，偏壓啟用電路702使用反相器704及NAND閘706。反相器704經組態以接收快速啟用信號604且提供反相快速啟用信號708至NAND閘706。除了經組態以接收反相快速啟用信號708以外，NAND閘706亦經組態以接收啟用信號122。此外，NAND閘706提供控制偏壓產生器電路402之啟動的偏壓控制輸入信號710。 在此態樣中，偏壓產生器電路402係回應於偏壓控制輸入信號710具有邏輯低「0」值而啟動。因此，偏壓啟用電路702經組態以在啟用信號122及快速啟用信號604兩者皆具有邏輯高「1」值時啟動偏壓產生器電路402。藉由使用偏壓啟用電路702，閉塞磁頭開關系統700經組態以僅在啟用信號122及快速啟用信號604指示閉塞磁頭開關系統700欲逐漸地提供供應電壓(VDD)至供電電路104而非以實質上瞬時方式進行時才將偏壓電壓(Vbias)用於切換電源控制電路600(1)至600(N)。
現在描述由圖1、圖4及圖6中之切換電源控制電路100、400及600(被大體上稱作切換電源控制電路100)提供之供應電壓(VDD)之電壓轉換速率。就此而言，圖8說明曲線圖800，其說明切換電源控制電路100之電壓轉換速率橫越各種負載電流位準大約相等。曲線圖800表示由切換電源控制電路100提供之供應電壓(VDD)(亦即，輸出電壓(V))相對於時間之量。舉例而言，線802表示在負載電流等於三安培(3A)的情況下由切換電源控制電路100引起之電壓轉換速率。線804表示在負載電流等於一又二分之一安培(1.5A)的情況下由切換電源控制電路100引起之電壓轉換速率。此外，線806、808表示在負載電流分別為200mA及20mA的情況下的切換電源控制電路100之電壓轉換速率。如由曲線圖800所說明，線802、804、806及808以大約相等的電壓轉換速率而自零伏特(0V)轉換至一伏特(1V)。因此，切換電源控制電路100經組態以橫越變化的負載電流而以大約相等的電壓轉換速率逐漸地提供供應電壓(VDD)。
另外，切換電源控制電路100經組態以橫越供電電路104之變化的負載電容而提供大約相等的電壓轉換速率。就此而言，圖9包括說明由切換電源控制電路100引起之電壓轉換速率橫越供電電路104之各種負載電容位準大約相等的曲線圖900。曲線圖900表示由切換電源控制電路100提供之供應電壓(VDD)(亦即，輸出電壓(V))相對於時間之 量。舉例而言，線902表示當供電電路104之負載電容為十五毫微法拉(15nF)時的切換電源控制電路100之電壓轉換速率。線904表示當供電電路104之負載電容為三十nF(30nF)時的切換電源控制電路100之電壓轉換速率。此外，線906、908表示當供電電路104之負載電容分別為六十nF(60nF)及120nF時的切換電源控制電路100之電壓轉換速率。如由曲線圖900所說明，線902、904、906及908以大約相等的電壓轉換速率而自0V轉換至1V。因此，切換電源控制電路100經組態以橫越變化的負載電容而以大約相等的電壓轉換速率逐漸地提供供應電壓(VDD)。
另外，如先前所描述，偏壓產生器電路402經組態以提供偏壓電壓(Vbias)以便控制磁頭開關電路106被啟動之速率，因此控制與切換電源控制電路100相關聯之電壓轉換速率。就此而言，圖10包括說明當偏壓產生器電路402用以加偏壓於切換電源控制電路400、600時產生之電壓轉換速率的曲線圖1000。曲線圖1000表示由切換電源控制電路400、600提供之供應電壓(VDD)(亦即，輸出電壓(V))相對於時間之量。線1002、1004、1006、1008、1010、1012、1014及1016表示由切換電源控制電路400、600提供之供應電壓(VDD)之變化的電壓轉換速率，其對應於由偏壓產生器電路402提供之偏壓電壓(Vbias)之變化的位準。舉例而言，與線1002相關聯之電壓轉換速率指示自切換電源控制電路400、600大約瞬時地提供供應電壓(VDD)至供電電路104。然而，施加至電流槽電路124之偏壓電壓(Vbias)改變切換電源控制電路400、600之電壓轉換速率。因此，與線1004至1016中之每一者相關聯的電壓轉換速率隨著偏壓電流(Ibias)改變而逐漸地增加。因此，偏壓產生器電路402可用以調節電流槽電路124以便控制磁頭開關電路106被啟動之速率，因此控制電壓轉換速率。
如先前在圖5及圖7中所描述，切換電源控制電路400、600可分別 用於閉塞磁頭開關系統500、700中。就此而言，圖11說明系統1100，其中閉塞磁頭開關系統1102(1)、1102(2)分佈於處理器核心1104周圍，且其中閉塞磁頭開關系統1102(1)、1102(2)經組態以逐漸地提供供應電壓(VDD)至處理器核心1104。值得注意地，閉塞磁頭開關系統1102(1)、1102(2)可經組態成分別相似於圖5及圖7中之閉塞磁頭開關系統500、700。此外，儘管閉塞磁頭開關系統1102(1)、1102(2)在此態樣中分佈於處理器核心1104周圍，但替代性態樣可將閉塞磁頭開關系統1102(1)、1102(2)用於處理器核心1104內。藉由使用閉塞磁頭開關系統1102(1)、1102(2)以逐漸地提供供應電壓(VDD)，閉塞磁頭開關系統1102(1)、1102(2)縮減或避免處理器核心1104內之電力分配網路上之延長共振。因為處理器核心1104延遲操作直至此共振衰耗為止，所以使用閉塞磁頭開關系統1102(1)、1102(2)以縮減或避免此共振會增加處理器核心1104之效能。
根據本文中所揭示之態樣的用於控制提供電壓至供電電路之速率之切換電源控制電路可提供於或整合至任何基於處理器之裝置中。在無限制的情況下，實例包括機上盒、娛樂單元、導航裝置、通信裝置、固定位置資料單元、行動位置資料單元、行動電話、蜂巢式電話、智慧型電話、平板電腦、平板手機、電腦、攜帶型電腦、桌上型電腦、個人數位助理(PDA)、監視器、電腦監視器、電視、調諧器、無線電、衛星無線電、音樂播放器、數位音樂播放器、攜帶型音樂播放器、數位視訊播放器、視訊播放器、數位視訊光碟(DVD)播放器、攜帶型數位視訊播放器，及汽車。
就此而言，圖12說明基於處理器之系統1200之實例，其可使用圖1、圖4及圖6所說明之切換電源控制電路100、400及600。在此實例中，基於處理器之系統1200包括一或多個中央處理單元(CPU)1202，每一CPU 1202包括一或多個處理器1204，諸如圖11中之處理器核心 1104。CPU 1202可具有耦接至處理器1204以用於快速地存取暫時儲存之資料的快取記憶體1206。CPU 1202耦接至系統匯流排1208，且可相互耦接包括於基於處理器之系統1200中的主控器裝置及受控器裝置。如所熟知，CPU 1202藉由經由系統匯流排1208交換位址、控制及資料資訊而與此等其他裝置通信。舉例而言，CPU 1202可將匯流排異動請求傳達至作為受控器裝置之實例的記憶體控制器1210。儘管圖12中未說明，但可提供多個系統匯流排1208，其中每一系統匯流排1208構成一不同網狀架構。
其他主控器裝置及受控器裝置可連接至系統匯流排1208。如圖12所說明，作為實例，此等裝置可包括記憶體系統1212、一或多個輸入裝置1214、一或多個輸出裝置1216、一或多個網路介面裝置1218，及一或多個顯示控制器1220。輸入裝置1214可包括任何類型之輸入裝置，包括但不限於輸入按鍵、開關、語音處理器等等。輸出裝置1216可包括任何類型之輸出裝置，包括但不限於音訊、視訊、其他視覺指示器等等。網路介面裝置1218可為經組態以允許向及自網路1222交換資料之任何裝置。網路1222可為任何類型之網路，包括但不限於有線或無線網路、私用或公用網路、區域網路(LAN)、無線區域網路(WLAN)、廣域網路(WAN)、BLUETOOTHTM網路，或網際網路。網路介面裝置1218可經組態以支援任何類型之所要通信協定。記憶體系統1212可包括一或多個記憶體單元1224(1)至1224(N)。
CPU 1202亦可經組態以經由系統匯流排1208而存取顯示控制器1220以控制發送至一或多個顯示器1226之資訊。顯示控制器1220發送資訊至顯示器1226以經由一或多個視訊處理器1228而顯示，一或多個視訊處理器1228將待顯示之資訊處理成適合於顯示器1226之格式。顯示器1226可包括任何類型之顯示器，包括但不限於陰極射線管(CRT)、液晶顯示器(LCD)、電漿顯示器、發光二極體(LED)顯示器等 等。
熟習此項技術者將進一步瞭解，結合本文中所揭示之態樣而描述之各種說明性邏輯區塊、模組、電路及演算法可被實施為電子硬體、儲存於記憶體中或另一電腦可讀媒體中且由處理器或其他處理裝置執行之指令，或此兩者之組合。作為實例，本文中所描述之主控器裝置及受控器裝置可用於任何電路、硬體組件、積體電路(IC)或IC晶片中。本文中所揭示之記憶體可為任何類型及大小之記憶體，且可經組態以儲存任何類型之所要資訊。為了清楚地說明此互換性，上文已大體上在功能性方面描述各種說明性組件、區塊、模組、電路及步驟。如何實施此功能性取決於特定應用、設計選擇，及/或強加於總系統上之設計約束。熟習此項技術者可針對每一特定應用而以變化的方式來實施所描述功能性，但此等實施決策不應被解譯為造成脫離本發明之範疇。
可運用經設計以執行本文中所描述之功能的處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其任何組合來實施或執行結合本文中所揭示之態樣而描述之各種說明性邏輯區塊、模組及電路。處理器可為微處理器，但在替代例中，處理器可為任何習知處理器、控制器、微控制器或狀態機。處理器亦可被實施為計算裝置之組合，例如，DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器，或任何其他此類組態。
本文中所揭示之態樣可以硬體及指令予以體現，該等指令儲存於硬體中，且可駐留於(例如)隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、電可程式化ROM(EPROM)、電可抹除可程式化ROM(EEPROM)、暫存器、硬碟、可卸除式磁碟、CD-ROM或此項技術中所知的任何其他形式之電腦可讀媒體中。例示性儲存媒體耦接至 處理器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。在替代例中，儲存媒體可與處理器成一體式。處理器及儲存媒體可駐留於ASIC中。ASIC可駐留於遠端台中。在替代例中，處理器及儲存媒體可作為離散組件而駐留於遠端台、基地台或伺服器中。
亦應注意，描述本文中在任何例示性態樣中所描述之操作步驟以提供實例及論述。可以除了所說明之序列以外的眾多不同序列來執行所描述之操作。此外，可實際上在數個不同步驟中執行單一操作步驟中所描述之操作。另外，可組合例示性態樣中所論述之一或多個操作步驟。應理解，如對於熟習此項技術者而言將容易顯而易見，流程圖中所說明之操作步驟可經受眾多不同修改。熟習此項技術者亦將理解，可使用任何多種不同技術及科技來表示資訊及信號。舉例而言，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其任何組合來表示可貫穿以上描述而參考之資料、指令、命令、資訊、信號、位元、符號及碼片。
提供本發明之先前描述以使任何熟習此項技術者能夠進行或使用本發明。在不脫離本發明之精神或範疇的情況下，對本發明之各種修改對於熟習此項技術者而言將容易顯而易見，且可將本文中所定義之一般原理應用於其他變化。因此，本發明並不意欲限於本文中所描述之實例及設計，而應符合與本文中所揭示之原理及新穎特徵相一致的最廣泛範疇。
100‧‧‧切換電源控制電路
102‧‧‧電壓供應源
104‧‧‧供電電路
106‧‧‧磁頭開關電路
108‧‧‧電壓輸入
110‧‧‧電壓輸入
112‧‧‧電壓輸出
114‧‧‧電壓輸出
116‧‧‧控制信號
118‧‧‧控制輸入
120‧‧‧控制電路
122‧‧‧啟用信號
124‧‧‧電流槽電路
126‧‧‧啟用輸入
128‧‧‧p型金屬氧化物半導體(PMOS)電晶體
130‧‧‧n型金屬氧化物半導體(NMOS)電晶體
132‧‧‧接地源
134‧‧‧恆定電壓源
136‧‧‧p型金屬氧化物半導體(PMOS)電晶體
D‧‧‧汲極
G‧‧‧閘極
S‧‧‧源極
V‧‧‧輸出電壓
VDD‧‧‧供應電壓
Vt‧‧‧臨限電壓

Claims (24)

  1. 一種切換電源控制電路，其包含：一磁頭開關電路，其經組態以回應於在一控制輸入上接收之一控制信號而提供自一電壓供應源產生之一輸出電壓至一供電電路；一控制電路，其經組態以回應於一啟用信號而產生該控制信號以控制由該磁頭開關電路進行的該輸出電壓至該供電電路之該提供；一電流槽電路，其耦接至該控制輸入，該電流槽電路經組態以控制由該磁頭開關電路產生之該輸出電壓之一斜變速率；一第二啟用輸入，其經組態以接收一第二啟用信號；及一緩衝器，其經組態以進行以下操作：接收該第二啟用信號；及提供該第二啟用信號至該磁頭開關電路；其中該緩衝器係回應於該啟用信號之撤銷啟動而啟動；且其中該磁頭開關電路經進一步組態以回應於該第二啟用信號而以一實質上瞬時方式提供該電壓供應源之一供應電壓至該供電電路。
  2. 如請求項1之切換電源控制電路，其中該電流槽電路經組態以藉由經組態以將該輸出電壓漸進地斜升至該電壓供應源之該供應電壓而控制該斜變速率。
  3. 如請求項1之切換電源控制電路，其進一步包含耦接至該電流槽電路之一偏壓輸入的一偏壓產生器，其中該偏壓產生器經組態以提供加偏壓於該電流槽電路以便控制該磁頭開關電路被啟動之一速率的一偏壓電壓。
  4. 如請求項1之切換電源控制電路，其進一步包含經組態以提供該第二啟用信號之第二啟用輸出。
  5. 如請求項1之切換電源控制電路，其進一步包含經組態以接收該啟用信號之一啟用輸入。
  6. 如請求項5之切換電源控制電路，其進一步包含經組態以提供該啟用信號之一啟用輸出。
  7. 如請求項1之切換電源控制電路，其進一步包含：一偏壓產生器輸入，其耦接至該電流槽電路之一偏壓輸入；且該偏壓產生器輸入經組態以自一偏壓產生器接收一偏壓電壓，其中該偏壓產生器經組態以提供加偏壓於該電流槽電路之該偏壓電壓，其中該電流槽電路經組態以鏡射一偏壓電流以便控制該磁頭開關電路被啟動之一速率。
  8. 如請求項7之切換電源控制電路，其進一步包含經組態以提供該偏壓電壓之一偏壓產生器輸出。
  9. 如請求項1之切換電源控制電路，其中該磁頭開關電路包含一p型金屬氧化物半導體(PMOS)電晶體，該PMOS電晶體包含：一源極，其耦接至該磁頭開關電路之一電壓輸入；一閘極，其耦接至該磁頭開關電路之該控制輸入；及一汲極，其耦接至該磁頭開關電路之一電壓輸出。
  10. 如請求項9之切換電源控制電路，其中該控制電路包含一PMOS電晶體，該PMOS電晶體包含：一源極，其耦接至該電壓供應源；一閘極，其經組態以接收該啟用信號；及一汲極，其耦接至該磁頭開關電路之該PMOS電晶體之該閘極及該電流槽電路。
  11. 如請求項10之切換電源控制電路，其中該電流槽電路包含一n型 金屬氧化物半導體(NMOS)電晶體，該NMOS電晶體包含：一汲極，其耦接至該磁頭開關電路之該PMOS電晶體之該閘極；一閘極，其耦接至一偏壓產生器；及一源極，其耦接至一接地源。
  12. 如請求項1之切換電源控制電路，其整合至一積體電路(IC)中。
  13. 如請求項1之切換電源控制電路，其整合至選自由以下各者組成之群組的一裝置中：一機上盒；一娛樂單元；一導航裝置；一通信裝置；一固定位置資料單元；一行動位置資料單元；一行動電話；一蜂巢式電話；一智慧型電話；一平板電腦；一平板手機；一電腦；一攜帶型電腦；一桌上型電腦；一個人數位助理(PDA)；一監視器；一電腦監視器；一電視；一調諧器；一無線電；一衛星無線電；一音樂播放器；一數位音樂播放器；一攜帶型音樂播放器；一數位視訊播放器；一視訊播放器；一數位視訊光碟(DVD)播放器；一攜帶型數位視訊播放器；及一汽車。
  14. 一種切換電源控制電路，其包含：一用於回應於在一控制輸入上接收之一控制信號而提供自一電壓供應源產生之一輸出電壓至一供電電路的構件；一用於產生該控制信號以控制由該用於回應於一啟用信號而提供該輸出電壓至該供電電路的構件進行的該輸出電壓之提供的構件；一用於控制由該用於提供該輸出電壓至該供電電路的構件產生之該輸出電壓之一斜變速率的構件；一用於接收一第二啟用信號的構件；及一用於緩衝該第二啟用信號的構件，其經組態以提供該第二 啟用信號至該用於提供該輸出電壓的構件；其中該用於緩衝的構件係回應於該啟用信號之撤銷啟動而啟動；且其中該用於提供該輸出電壓的構件經組態以回應於該第二啟用信號而以一實質上瞬時方式提供該電壓供應源之一供應電壓至該供電電路。
  15. 一種用於逐漸地提供一供應電壓至一供電電路之方法，其包含：回應於一啟用信號而產生一控制信號以控制由一磁頭開關電路進行的自一電壓供應源產生之一輸出電壓至該供電電路之提供；由耦接至該磁頭開關電路之一控制輸入之一電流槽電路控制由該磁頭開關電路產生之該輸出電壓之一斜變速率；回應於在該控制輸入上接收之該控制信號而自該磁頭開關電路提供該輸出電壓至該供電電路；接收一第二啟用信號；緩衝該第二啟用信號，其中回應於該啟用信號之撤銷啟動而提供該第二啟用信號至該磁頭開關電路；及回應於該第二啟用信號以一實質上瞬時方式提供該電壓供應源之該供應電壓至該供電電路。
  16. 如請求項15之方法，其中控制該輸出電壓之該斜變速率包含將該輸出電壓漸進地斜升至該電壓供應源之該供應電壓。
  17. 如請求項15之方法，其進一步包含加偏壓於該電流槽電路以便控制該輸出電壓被提供至該供電電路之一速率。
  18. 如請求項17之方法，其中加偏壓於該電流槽電路包含提供加偏 壓於該電流槽電路以便控制該磁頭開關電路被啟動之一速率的一偏壓電壓。
  19. 一種閉塞磁頭開關系統，其包含：複數個切換電源控制電路，每一切換電源控制電路包含：一啟用輸入，其經組態以接收、一啟用信號；一啟用輸出，其經組態以提供該啟用信號；一磁頭開關電路，其經組態以回應於在一控制輸入上接收之一控制信號而提供自一電壓供應源產生之一輸出電壓至一供電電路；一控制電路，其經組態以回應於該啟用信號而產生該控制信號以控制由該磁頭開關電路進行的該輸出電壓至該供電電路之提供；一電流槽電路，其耦接至該控制輸入，該電流槽電路經組態以控制由該磁頭開關電路產生之該輸出電壓之一斜變速率；一第二啟用輸入，其經組態以接收一第二啟用信號；一第二啟用輸出，其經組態以提供該第二啟用信號；及一緩衝器，其經組態以進行以下操作：接收該第二啟用信號；及提供該第二啟用信號至該磁頭開關電路；其中該緩衝器係回應於該啟用信號之撤銷啟動而啟動；且其中該磁頭開關電路經進一步組態以回應於接收該第二啟用信號而以一實質上瞬時方式提供該電壓供應源之一供應電壓至該供電電路。
  20. 如請求項19之閉塞磁頭開關系統，其中該複數個切換電源控制電路中之每一切換電源控制電路之該電流槽電路經組態以藉由 經組態以將該輸出電壓漸進地斜升至該電壓供應源之該供應電壓而控制該斜變速率。
  21. 如請求項19之閉塞磁頭開關系統，其進一步包含：一偏壓產生器，其經組態以提供加偏壓於該複數個切換電源控制電路中之每一切換電源控制電路之該電流槽電路的一偏壓電壓，其中該電流槽電路鏡射一偏壓電流以便控制每一切換電源控制電路之該磁頭開關電路被啟動之一速率；其中該複數個切換電源控制電路中之每一切換電源控制電路進一步包含：一偏壓產生器輸入，其經組態以接收該偏壓電壓；及一偏壓產生器輸出，其經組態以提供該偏壓電壓。
  22. 如請求項19之閉塞磁頭開關系統，其中該複數個切換電源控制電路中之每一切換電源控制電路之該磁頭開關電路包含一p型金屬氧化物半導體(PMOS)電晶體，該PMOS電晶體包含：一源極，其耦接至該磁頭開關電路之一電壓輸入；一閘極，其耦接至該磁頭開關電路之該控制輸入；及一汲極，其耦接至該磁頭開關電路之一電壓輸出。
  23. 如請求項22之閉塞磁頭開關系統，其中該複數個切換電源控制電路中之每一切換電源控制電路之該控制電路包含一PMOS電晶體，該PMOS電晶體包含：一源極，其耦接至該電壓供應源；一閘極，其經組態以接收該啟用信號；及一汲極，其耦接至該磁頭開關電路之該PMOS電晶體之該閘極及該電流槽電路。
  24. 如請求項23之閉塞磁頭開關系統，其中該複數個切換電源控制電路中之每一切換電源控制電路之該電流槽電路包含一n型金屬 氧化物半導體(NMOS)電晶體，該NMOS電晶體包含：一汲極，其耦接至該磁頭開關電路之該PMOS電晶體之該閘極；一閘極，其耦接至一偏壓產生器；及一源極，其耦接至一接地源。
TW105120588A 2015-08-14 2016-06-29 用於控制提供電壓至供電電路之速率之切換電源控制電路，以及相關之系統及方法 TWI619339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/826,472 2015-08-14
US14/826,472 US9647551B2 (en) 2015-08-14 2015-08-14 Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods

Publications (2)

Publication Number Publication Date
TW201725842A TW201725842A (zh) 2017-07-16
TWI619339B true TWI619339B (zh) 2018-03-21

Family

ID=56684720

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120588A TWI619339B (zh) 2015-08-14 2016-06-29 用於控制提供電壓至供電電路之速率之切換電源控制電路，以及相關之系統及方法

Country Status (9)

Country Link
US (1) US9647551B2 (zh)
EP (1) EP3335093B1 (zh)
JP (1) JP6845220B2 (zh)
KR (1) KR102507793B1 (zh)
CN (1) CN107852158B (zh)
BR (1) BR112018002833B1 (zh)
CA (1) CA2992276C (zh)
TW (1) TWI619339B (zh)
WO (1) WO2017030683A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019001971B4 (de) * 2018-04-16 2022-09-08 Microsemi P.O.E Ltd. Markierungs- und haltesystem und -verfahren

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724601B2 (en) * 2001-03-16 2004-04-20 Integrated Device Technology, Inc. ESD protection circuit
US20080024205A1 (en) * 2006-07-14 2008-01-31 Samsung Electronics Co., Ltd. Semiconductor chip and power gating method thereof
US7791406B1 (en) * 2006-04-04 2010-09-07 Marvell International Ltd. Low leakage power management
US8542178B2 (en) * 2010-06-03 2013-09-24 Hydis Technologies Co., Ltd. Display driving circuit gate driver with shift register stages
US20140247652A1 (en) * 2013-03-01 2014-09-04 Qualcomm Incorporated Process tolerant circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504779A (en) 1983-03-11 1985-03-12 Hewlett-Packard Company Electrical load drive and control system
JPH07118655B2 (ja) * 1988-01-30 1995-12-18 日本電気株式会社 デコーダ回路
WO1995024076A1 (en) * 1994-03-01 1995-09-08 Apple Computer, Inc. Slew-rate controlled power switching circuit
JPH08111641A (ja) * 1994-10-11 1996-04-30 Canon Inc 比較装置，ａ／ｄ変換装置，ｐｗｍ信号生成装置，電源装置，電源制御装置
WO1997012443A1 (en) 1995-09-26 1997-04-03 Philips Electronics N.V. Pre-regulator with active current limiting for power transistor
US6694438B1 (en) 1999-07-02 2004-02-17 Advanced Energy Industries, Inc. System for controlling the delivery of power to DC computer components
US6690147B2 (en) * 2002-05-23 2004-02-10 Texas Instruments Incorporated LDO voltage regulator having efficient current frequency compensation
US7119606B2 (en) * 2003-07-10 2006-10-10 Qualcomm, Incorporated Low-power, low-area power headswitch
JP4199706B2 (ja) * 2004-07-13 2008-12-17 富士通マイクロエレクトロニクス株式会社 降圧回路
DE102005055415B4 (de) * 2005-11-21 2011-03-10 Texas Instruments Deutschland Gmbh Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor
US7809408B2 (en) 2006-12-06 2010-10-05 Broadcom Corporation Method and system for a power switch with a slow in-rush current
US7432747B1 (en) * 2007-04-04 2008-10-07 Etron Technology Inc. Gate driving circuit
DE102007053874B3 (de) 2007-11-09 2009-04-09 Atmel Germany Gmbh Monolithisch integrierter Schaltkreis und Verwendung eines Halbleiterschalters
US8183713B2 (en) 2007-12-21 2012-05-22 Qualcomm Incorporated System and method of providing power using switching circuits
US7956597B2 (en) * 2008-06-24 2011-06-07 Mediatek Inc. Reference buffer circuits for providing reference voltages
US7786754B2 (en) * 2008-09-09 2010-08-31 Hitachi Global Storage Technologies Netherlands B.V. High speed digital signaling apparatus and method using reflected signals to increase total delivered current
JP5486967B2 (ja) * 2010-03-12 2014-05-07 株式会社日立製作所 情報処理装置
US8988839B2 (en) 2011-11-01 2015-03-24 Qualcomm Incorporated Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724601B2 (en) * 2001-03-16 2004-04-20 Integrated Device Technology, Inc. ESD protection circuit
US7791406B1 (en) * 2006-04-04 2010-09-07 Marvell International Ltd. Low leakage power management
US20080024205A1 (en) * 2006-07-14 2008-01-31 Samsung Electronics Co., Ltd. Semiconductor chip and power gating method thereof
US8542178B2 (en) * 2010-06-03 2013-09-24 Hydis Technologies Co., Ltd. Display driving circuit gate driver with shift register stages
US20140247652A1 (en) * 2013-03-01 2014-09-04 Qualcomm Incorporated Process tolerant circuits

Also Published As

Publication number Publication date
CN107852158B (zh) 2021-03-12
TW201725842A (zh) 2017-07-16
JP6845220B2 (ja) 2021-03-17
JP2018526901A (ja) 2018-09-13
EP3335093B1 (en) 2019-05-08
KR20180040583A (ko) 2018-04-20
CA2992276C (en) 2023-10-17
US20170047842A1 (en) 2017-02-16
US9647551B2 (en) 2017-05-09
BR112018002833A2 (zh) 2018-10-02
BR112018002833B1 (pt) 2022-12-06
KR102507793B1 (ko) 2023-03-07
WO2017030683A1 (en) 2017-02-23
CN107852158A (zh) 2018-03-27
EP3335093A1 (en) 2018-06-20
CA2992276A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
EP3465913B1 (en) Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
US10050448B2 (en) Providing current cross-conduction protection in a power rail control system
CN107431354B (zh) 在电力轨控制系统中提供电流跨导保护
US9768779B2 (en) Voltage level shifters employing preconditioning circuits, and related systems and methods
US20160308355A1 (en) Automatic voltage switching circuit for selecting a higher voltage of multiple supply voltages to provide as an output voltage
US9608637B2 (en) Dynamic voltage level shifters employing pulse generation circuits, and related systems and methods
WO2018048572A1 (en) Adaptive pulse generation circuits for clocking pulse latches with minimum hold time
TWI619339B (zh) 用於控制提供電壓至供電電路之速率之切換電源控制電路，以及相關之系統及方法