CN107431354B - 在电力轨控制系统中提供电流跨导保护 - Google Patents
在电力轨控制系统中提供电流跨导保护 Download PDFInfo
- Publication number
- CN107431354B CN107431354B CN201680021277.XA CN201680021277A CN107431354B CN 107431354 B CN107431354 B CN 107431354B CN 201680021277 A CN201680021277 A CN 201680021277A CN 107431354 B CN107431354 B CN 107431354B
- Authority
- CN
- China
- Prior art keywords
- power rail
- supply power
- supply
- response
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 claims abstract description 61
- 238000010168 coupling process Methods 0.000 claims abstract description 61
- 238000005859 coupling reaction Methods 0.000 claims abstract description 61
- 230000004044 response Effects 0.000 claims description 184
- 238000000034 method Methods 0.000 claims description 46
- 238000004891 communication Methods 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H02J3/005—
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/08—Three-wire systems; Systems having more than three wires
- H02J1/082—Plural DC voltage, e.g. DC supply voltage with at least two different DC voltage levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Abstract
本发明揭示包含电力多路复用电路的电力轨控制系统,所述电力多路复用电路包含跨电流传导保护。电力多路复用电路包含供应选择电路,其各自耦合在相应的供应电力轨与耦合到受电电路的输出电力轨之间。为了在切换所述输出电力轨的耦合期间,维持到所述受电电路的电力,但同时还避免供应电力轨之间的电流跨导路径,在供应选择电路中提供二极管压降控制电路。在二极管压降操作模式下,与较高电压供应电力轨相关联的所述二极管压降控制电路经配置以调节由此类供应电力轨供应到所述输出电力轨的电压,来为所述受电电路供电。不形成电流跨导路径,因为与较低电压供应电力轨相关联的二极管压降控制电路反向偏置,以防止电流流经其相关联的供应选择电路。
Description
优先权申请
本申请案主张2015年4月15日申请且标题为“将电力轨选择性地耦合到基于微处理器的系统中的存储器域以减少逻辑域中的既定去耦电容(SELECTIVE COUPLING OFPOWER RAIL(S)TO MEMORY DOMAIN(S)IN A MICROPROCESSOR-BASED SYSTEM TO REDUCEINTENTIONAL DECOUPLING CAPACITANCE IN LOGIC DOMAIN(S))”的第62/147,862号美国临时专利申请案的优先权,所述临时专利申请案以全文引用的方式并入本文中。
本申请案还主张2016年3月31日申请,且标题为“将电力轨选择性地耦合到基于处理器的系统中的存储器域(SELECTIVE COUPLING OF POWER RAILS TO A MEMORY DOMAINSIN A PROCESSOR-BASED SYSTEM)”的第15/087,377号美国申请案的优先权,所述申请案以全文引用的方式并入本文中。
技术领域
本发明的技术大体上涉及电力多路复用电路,其经配置以选择性地将来自多个电力轨的电力供应到受电电路。
背景技术
电路的设计越来越考虑到电力节省。这特别是以电池供电的便携式电子装置的情况。常见实例包含移动电话和膝上型计算机等等。增加的电力消耗不合需要地导致电池放电更快且电池使用时间更短。根据有功电力公式P=CV2f,节省电力的一个方法是减小电路的工作频率。然而,减小工作频率导致电路性能(即,速度)下降。节省电力的另一方法是降低工作电压,因为一般来说,有功电力对于工作电压中的给定降低二次地降低。然而,降低电路中的工作电压降低速度性能,这也可能是不合需要的。此外,电路的某些单元或组件可具有低于其它们将不会进行读取及写入数据以及保持资料的最小工作电压。
为了解决性能与电力消耗之间的折衷,多个工作电压域(“电压域”)越来越多地提供在电路中。提供电路路径,所述电路路径穿过多个电压域以将不同工作电压提供到电路的不同组件。提供多个电压域允许较低电压域以将电力提供到并不需要最小电压电平以节省电力的组件。具有用于存储器操作功能性的最小工作电压或提供关键路径(其中无法牺牲性能)的组件可由较高电压域供电。提供多个电压域也允许较低电压域减低以在电力节省模式期间节省电力,或按比例增大以提供增强的性能(即,超性能),而不影响较高电压域中的组件的操作。
在这点上,可使用电力多路复用系统来选择性耦合各自具有不同电压域(电压电平)的多个电力轨之中的一电力轨,来将电力供应到电路。图1是此示范性电力多路复用系统100的框图。在图1中的实例电力多路复用系统100中,提供第一电力轨102(1)和第二电力轨102(2)。第一电力轨102(1)耦合到处于第一电压VDD1的第一电压源104(1)。第二电力轨102(2)耦合到处于第二电压VDD2的第二电压源104(2)。所述第一和第二电压源104(1)、104(2)可由相同或不同电力供应器(未图示)提供。举例来说,第一电压VDD1可为1.0伏(V),且第二电压VDD2可为0.6V。举例来说,电力多路复用系统100可经配置以基于受电电路106的操作模式,将第一电力轨102(1)或第二电力轨102(2)选择性地耦合到输出电力轨105,所述输出电力轨耦合到受电电路106。举例来说,如果受电电路106是存储器电路,例如基于处理器的系统中的存储器阵列,那么电力多路复用系统100可经配置以在作用中存储器操作期间将第一电力轨102(1)耦合到输出电力轨105,且在闲置模式期间将第二电力轨102(2)耦合到所述输出电力轨。举例来说,对于受电电路106中的存储器保持,电压VDD2可为足够。
继续参看图1,电力多路复用系统100包含呈P型金属氧化物半导体(PMOS)晶体管110(1)的形式的第一磁头开关108(1)。PMOS晶体管110(1)耦合在第一电力轨102(1)与输出电力轨105之间。PMOS晶体管110(1)经配置以响应于第一电力轨启用信号112(1)的状态而激活和去活,以分别将第一电力轨102(1)耦合到输出电力轨105和从其去耦。举例来说,如果第一电力轨启用信号112(1)是逻辑“0”值的电压,那么激活PMOS晶体管110(1),以将第一电力轨102(1)耦合到输出电力轨102(2)。然而,如果第一电力轨启用信号112(1)是逻辑“1”值的电压,那么去活PMOS晶体管110(1),以将第一电力轨102(1)从输出电力轨102(2)去耦。电力多路复用系统100还包含也呈PMOS晶体管110(2)的形式的第二磁头开关108(2),其耦合在第二电力轨102(2)与输出电力轨105之间,以响应于第二电力轨启用信号112(2),选择性地将第二电力轨102(2)耦合到输出电力轨105,且将所述第二电力轨从所述输出电力轨去耦。
图1中的电力多路复用系统100的一个问题是在处于较高电压VDD1的第一电力轨102(1)到处于较低电压VDD2的第二电力轨102(2)之间流动的跨导电流Icc。当在此实例中,将输出电力轨105的耦合从第一电力轨102(1)切换到第二电力轨102(2)时,跨导电流Icc从第一电力轨102(1)流动到第二电力轨102(2),且反之亦然。归因于磁头开关108(1)、108(2)的受限阻抗导致例如引起逻辑故障的装置应力和电力供应器噪声等问题,跨导电流Icc致使各种涌入/涌出电流。跨导电流Icc还导致额外的浪费的电力消耗。可通过确保在给定时间,磁头开关108(1)、108(2)中仅一者激活,来避免跨导电流Icc。举例来说,可断开作用中磁头开关108(1)、108(2),使得在接通其它磁头开关108(1)、108(2)之前,所述第一和第二磁头开关108(1)、108(2)两者瞬时断开,以避免跨导电流Icc。然而,如果输出电力轨105上的泄漏电流过高,那么输出电力轨105上的电压可降低到受电电路106的最小保持或工作电压以下。或者,所述第一和第二磁头开关108(1)、108(2)可相对于彼此快速地断开和接通,以限制跨导电流Icc的存在的持续时间。然而,所述第一和第二电力轨102(1)、102(2)以及输出电力轨105上的电容的方差可导致充电,其可使第一和第二电力轨102(1)、102(2)和/或输出电力轨105处的电压VDD1、VDD2降低,这可导致逻辑故障。可使第一和第二电力轨102(1)、102(2)达到大体上相同的电压,以避免跨导电流Icc,但这导致额外电力消耗。
发明内容
详细描述中揭示与在电力轨控制系统中提供电流跨导保护有关的方面。在这点上,在一个示范性方面中,在电力轨控制系统中提供电力多路复用电路。所述电力多路复用电路包含多个供应选择电路。每一供应选择电路耦合在多个供应电力轨之中的相应供应电力轨与耦合到受电电路的输出电力轨之间。所述电力多路复用电路经配置以激活选定供应选择电路,来将相关联的供应电力轨耦合到输出电力轨,来以选定供应电力轨的电压为受电电路供电。举例来说,可希望在较高操作性能模式期间,将受电电路耦合到具有较高电压的供应电力轨,且在较低性能模式期间将受电电路耦合到具有较低电压的另一供应电力轨,以节约电力消耗。使与未选中来耦合到输出电力轨的其它供应电力轨相关联的其它供应选择电路去活,使得一次仅激活一个供应选择电路,来将一个供应电力轨耦合到输出电力轨,以避免在所述供应电力轨之间产生电流跨导路径。为了避免产生供应电力轨之间的电流跨导路径,在激活任何下一供应选择电路以将其相关联的供应电力耦合到输出电力轨之前,可去活所有供应选择电路。然而,这不允许受电电路在供应电力轨到输出电力轨的耦合的切换来操作期间不时接收电力。
在这点上,为了在输出电力轨到不同选定供应电力轨的耦合的切换期间维持输出电力轨处的电压来为受电电路供电,但同时还避免产生供应电力轨之间的电流跨导路径,在电力多路复用电路中的每一供应选择电路中提供二极管压降控制电路。所述二极管压降控制电路经配置以响应于不同供应电力轨到输出电力轨的耦合的切换而激活,以为二极管压降操作模式,产生相关联供应电力轨与输出电力轨之间的二极管压降连接。在二极管压降操作模式中,与处于较高电压的供应电力轨相关联的二极管压降控制电路经配置以调节由此供应电力轨供应到输出电力轨来为受电电路提供电力的电压。但是,不产生从较高电压供应电力轨到较低电压供应电力轨的电流跨导路径,因为与较低电压供应电力轨相关联的二极管压降控制电路反向偏置,来防止电流流经其相关联的供应选择电路。以此方式,在输出电力轨到不同选定供应电力轨的耦合的切换期间,在输出电力轨上维持到受电电路的电力,同时还避免供应电力轨之间的电流跨导路径。
在一个示范性方面中,供应选择电路各自包含呈晶体管的形式的电力切换电路,所述晶体管各自耦合在相关联供应电力轨与输出电力轨之间。在二极管压降操作模式下,响应于输出电力轨到不同的选定供应电力轨的耦合的切换,激活二极管压降控制电路,以将电力切换电路的栅极和漏极耦合在一起。这导致输出电力轨上的电压不下降到与较高电压供应电力轨相关联的电力切换电路的阈值电压以下。使与较低电压供应电力轨相关联的二极管压降控制电路反向偏置,以防止电流流经其相关联的电力切换电路。
在另一示范性方面中,供应选择电路各自包含耦合在相关联的供应电力轨与输出电力轨之间的二极管压降控制电路。在二极管压降操作模式下,响应于输出电力轨到不同的选定供应电力轨的耦合的切换,激活二极管压降控制电路,以将相关联的供应电力轨耦合到输出电力轨,来调节相关联供应电力轨所供应的电压。这导致输出电力轨上的电压不下降到与较高电压供应电力轨相关联的电力切换电路的阈值电压以下。使与较低电压供应电力轨相关联的二极管压降控制电路反向偏置,以防止电流从较高电压供应电力轨流动到其相关联的较低电压供应电力轨。
在这点上,在一个示范性方面,提供电力多路复用电路。所述电力多路复用电路包括第一供应选择电路。所述第一供应选择电路包括第一电力切换电路,其经配置以接收第一供应电力轨选择信号。所述第一电力切换电路经配置以响应于第一供应电力轨选择信号指示第一供应电力轨选择启用状态,将具有第一电压的第一供应电力轨选择性地耦合到输出电力轨,所述输出电力轨耦合到至少一个受电电路。所述第一供应选择电路还包括第一二极管压降控制电路。所述第一二极管压降控制电路经配置以接收供应电力轨切换信号。第一二极管压降控制电路进一步经配置以响应于供应电力轨切换信号指示供应电力轨切换启用状态,建立第一供应电力轨与输出电力轨之间的第一二极管压降连接。所述电力多路复用电路还包括第二供应选择电路。第二供应选择电路包括第二电力切换电路。第二电力切换电路包括第二供应电力轨选择输入,其经配置以接收第二供应电力轨选择信号。第二电力切换电路经配置以响应于第二供应电力轨选择信号指示第二供应电力轨选择启用状态,将具有第二电压的第二供应电力轨选择性地耦合到输出电力轨。所述第二供应选择电路还包括第二二极管压降控制电路。所述第二二极管压降控制电路经配置以接收供应电力轨切换信号。第二二极管压降控制电路还经配置以响应于供应电力轨切换信号指示供应电力轨切换启用状态,建立第二供应电力轨与输出电力轨之间的第二二极管压降连接。
在另一示范性方面中,提供电力多路复用电路。所述电力多路复用电路包括用于接收第一供应电力轨选择信号的装置。所述电力多路复用电路还包括用于响应于第一供应电力轨选择信号指示第一供应电力轨选择启用状态,将具有第一电压的第一供应电力轨选择性地耦合到输出电力轨的装置,所述输出电力轨耦合到至少一个受电电路。所述电力多路复用电路还包括用于接收供应电力轨切换信号的装置。所述电力多路复用电路还包括用于响应于供应电力轨切换信号指示供应电力轨切换启用状态,建立第一供应电力轨与输出电力轨之间的第一二极管压降连接的装置。所述电力多路复用电路还包括用于接收第二供应电力轨选择信号的装置。所述电力多路复用电路还包括用于响应于第二供应电力轨选择信号指示第二供应电力轨选择启用状态,来将具有第二电压的第二供应电力轨选择性地耦合到输出电力轨的装置。所述电力多路复用电路还包括用于响应于供应电力轨切换信号指示供应电力轨切换启用状态,建立第二供应电力轨与输出电力轨之间的第二二极管压降连接的装置。
在另一示范性方面,提供一种选择性地切换多个供应电力轨之中的一供应电力轨到输出电力轨的耦合以用于为受电电路供电的方法。所述方法包括接收指示第一供应电力轨选择状态的第一供应电力轨选择信号。所述方法还包括接收指示第二供应电力轨选择状态的第二供应电力轨选择信号。所述方法还包括接收指示供应电力轨切换状态的供应电力轨切换信号。所述方法还包括响应于第一供应电力轨选择信号指示第一供应电力轨选择启用状态,将具有第一电压的第一供应电力轨选择性地耦合到输出电力轨,所述输出电力轨耦合到至少一个受电电路。所述方法还包括响应于供应电力轨切换信号指示供应电力轨切换启用状态,建立第一供应电力轨与输出电力轨之间的第一二极管压降连接。所述方法还包括响应于供应电力轨切换信号指示供应电力轨切换启用状态,建立第二供应电力轨与输出电力轨之间的第二二极管压降连接。所述方法还包括响应于第二供应电力轨选择信号指示第二供应电力轨选择启用状态,将具有第二电压的第二供应电力轨选择性地耦合到输出电力轨。
在另一示范性方面,提供一种用于基于处理器的系统的电力轨控制系统。电力轨控制系统包括存储器供应电力轨,其经配置以从存储器域中的存储器电力供应器接收存储器电压。所述电力轨控制系统还包括逻辑供应电力轨,其经配置以从逻辑域中的逻辑电力供应器接收逻辑电压。所述电力轨控制系统还包括电力多路复用电路。所述电力多路复用电路包括第一供应选择电路。所述第一供应选择电路包括第一电力切换电路,其经配置以接收第一供应电力轨选择信号。第一电力切换电路经配置以响应于第一供应电力轨选择信号指示第一供应电力轨选择启用状态,将存储器供应电力轨选择性地耦合到阵列电力轨(其耦合到存储器域中的至少一个存储器电路),以将存储器电压提供到至少一个存储器电路。所述第一供应选择电路还包括第一二极管压降控制电路。所述第一二极管压降控制电路经配置以接收供应电力轨切换信号。第一二极管压降控制电路还经配置以响应于供应电力轨切换信号指示供应电力轨切换启用状态,提供存储器供应电力轨与输出电力轨之间的第一二极管压降连接。所述电力多路复用电路还包括第二供应选择电路。第二供应选择电路包括第二电力切换电路。第二电力切换电路经配置以接收第二供应电力轨选择信号。所述第二电力切换电路经配置以响应于第二供应电力轨选择信号指示第二供应电力轨选择启用状态,将逻辑供应电力轨选择性地耦合到阵列电力轨,以将逻辑电压提供到至少一个存储器电路。所述第二供应选择电路还包括第二二极管压降控制电路。所述第二二极管压降控制电路经配置以响应于供应电力轨切换信号指示第二供应电力轨切换启用状态,接收供应电力轨切换信号,且提供逻辑供应电力轨与输出电力轨之间的第二二极管压降连接。
附图说明
图1是经配置以将多个电力轨之中的一个电力轨选择性地耦合到受电电路的示范性电力多路复用系统的框图;
图2是示范性电力轨控制系统的框图,其包含示范性电力多路复用电路,所述示范性电力多路复用电路经配置以激活选定供应选择电路,以将相关联的供应电力轨耦合到输出电力轨来为受电电路供电,其中所述电力多路复用电路另外包含二极管压降控制电路,其经配置以响应于输出电力轨到不同选定供应电力轨的耦合的切换而激活,以提供供应电力轨与输出电力轨之间的二极管压降连接;
图3是说明图2中的电力多路复用电路激活选定供应选择电路以切换选定供应电力轨到输出电力轨的耦合来为受电电路供电的示范性过程的流程图;
图4是示范性电力轨控制系统的框图,其包含示范性电力多路复用电路,所述示范性电力多路复用电路经配置以激活选定供应选择电路,以将相关联的供应电力轨耦合到输出电力轨来为受电电路供电,其中所述电力多路复用电路另外包含电压控制电路,其经配置以响应于去活供应选择电路以切换输出电力轨到不同选定供应电力轨的耦合,而激活以使供应选择电路处于二极管压降操作模式;
图5A是说明图4中的电力多路复用电路将输出电力轨的耦合从第一供应电力轨切换到第二供应电力轨的示范性序列的表;
图5B是说明图4中的电力多路复用电路将所述输出电力轨的耦合从第二供应电力轨切换回到第一供应电力轨的示范性序列的表;
图6是包含用于将电力提供到逻辑和存储器域的多个电力轨以及图4中的电力多路复用电路的示范性基于处理器的系统的框图,所述电力多路复用电路经配置以响应于逻辑电力轨处的操作电压低于、处于或高于存储器域的最小操作电压,选择逻辑电力轨或存储器电力轨来将电力提供到存储器域;
图7是包含另一示范性电力多路复用电路的另一示范性电力轨控制系统的示意图,所述电力多路复用电路配置有替代的示范性供应选择电路,其经配置以将相关联的供应电力轨耦合到输出电力轨来为受电电路供电;
图8A是说明图7中的电力多路复用电路将输出电力轨的耦合从第一供应电力轨切换到第二供应电力轨的示范性序列的表;
图8B是说明图7中的电力多路复用电路将所述输出电力轨的耦合从第二供应电力轨切换回到第一供应电力轨的示范性序列的表;
图9是包含用于将电力提供到逻辑和存储器域的多个电力轨以及图9中的电力多路复用电路的示范性基于处理器的系统的框图,所述电力多路复用电路经配置以响应于逻辑电力轨处的操作电压低于、处于或高于存储器域的最小操作电压,选择逻辑电力轨或存储器电力轨来将电力提供到存储器域;以及
图10是根据本文所揭示的方面中的任一者的示范性基于处理器的系统的框图,所述基于处理器的系统可包含图2中的电力轨控制电路,其将电力轨选择电路或存储器电力轨选择性地耦合到存储器域。
具体实施方式
现参考各图,描述本发明的若干示范性方面。词语“示范性”在本文中用于表示“充当实例、例子或说明”。本文中描述为“示范性”的任何方面未必理解为比其它方面优选或有利。
图2是包含电力多路复用电路202的示范性电力轨控制系统200的框图。如下文将更详细地论述,电力多路复用电路202经配置以选择第一供应电力轨204(1)和第二供应电力轨204(2)中的一者来耦合到输出电力轨206,以将电力提供到耦合到输出电力轨206的受电电路208。第一供应电力轨204(1)耦合到第一电源210(1)。第一电源210(1)经配置以将第一电压VDD1供应到第一供应电力轨204(1)。第二电源210(2)经配置以将第二电压VDD2供应到第二供应电力轨204(2)。电力多路复用电路202经配置以将第一供应电力轨204(1)上的第一电压VDD1或第二供应电力轨204(2)上的第二电压VDD2耦合到输出电力轨206,以将第一电压VDD1或第二电压VDD2提供到受电电路208来进行操作。举例来说,第一电源210(1)可经配置以供应第一电压VDD1(例如1伏(V)),其为比第二电源210(2)所供应的第二电压VDD2(例如0.6V)高的电压。可在电力轨控制系统200中提供此供应轨配置,因为在较高操作性能模式期间,可需要将受电电路208耦合到具有较高电压的供应电力轨,且在较低性能模式期间,将受电电路208耦合到具有较低电压的另一供应电力轨,以节约电力消耗。
注意,尽管图2中的示范性电力多路复用电路202仅示出两(2)个供应电力轨—第一供应电力轨204(1)和第二供应电力轨204(2),但电力多路复用电路202可包含额外供应电力轨。
继续参看图2,为了将第一和第二供应电力轨204(1)、204(2)选择性地耦合到输出电力轨206,以将第一电压VDD1或第二电压VDD2供应到受电电路208,电力多路复用电路202包含第一供应选择电路212(1)和第二供应选择电路212(2)。第一供应选择电路212(1)耦合在第一供应电力轨204(1)与输出电力轨206之间。第二供应选择电路212(2)耦合在第二供应电力轨204(2)与输出电力轨206之间。电力多路复用电路202经配置以激活选定第一或第二供应选择电路212(1)、212(2),以将相应的第一或第二供应电力轨204(1)、204(2)耦合到输出电力轨206,以在第一或第二电压VDD1、VDD2下为受电电路208供电。
为了选择第一或第二供应电力轨204(1)、204(2)来耦合到输出电力轨206,第一和第二供应选择电路212(1)、212(2)包含相应的第一和第二电力切换电路214(1)、214(2)。第一电力切换电路214(1)经配置以接收第一供应电力轨选择信号216(1),其指示第一供应电力轨选择状态。第一电力切换电路214(1)经配置以响应于第一供应电力轨选择信号216(1)指示第一供应电力轨选择启用状态,将第一供应电力轨204(1)耦合到输出电力轨206。第一电力切换电路214(1)经配置以响应于第一供应电力轨选择信号216(1)指示第一供应电力轨选择停用状态,将第一供应电力轨204(1)从输出电力轨206去耦。举例来说,可提供控制电路218,且其经配置以基于确定第一供应电力轨204(1)是否应耦合到输出电力轨206,而产生第一供应电力轨选择信号216(1)来指示第一供应电力轨选择启用状态或第一供应电力轨选择停用状态。
类似地,第二电力切换电路214(2)经配置以接收第二供应电力轨选择信号216(2),其指示第二供应电力轨选择状态。第二电力切换电路214(2)经配置以响应于第二供应电力轨选择信号216(2)指示第二供应电力轨选择启用状态,将第二供应电力轨204(2)耦合到输出电力轨206。第二电力切换电路214(2)经配置以响应于第二供应电力轨选择信号216(2)指示第二供应电力轨选择停用状态,将第二供应电力轨204(2)从输出电力轨206去耦。控制电路218可经配置以基于确定第二供应电力轨204(2)是否应耦合到输出电力轨206,而产生第二供应电力轨选择信号216(2),以指示第二供应电力轨选择启用状态或第二供应电力轨选择停用状态。
对于控制电路218未选择来耦合到输出电力轨206的供应电力轨204(1)、204(2),与此其它供应电力轨204(1)、204(2)相关联的供应选择电路212(1)、212(2)响应于第一或第二供应电力轨选择信号216(1)、216(2)指示相应的第一或第二供应电力轨选择停用状态,而将所述其它供应电力轨204(1)、204(2)从输出电力轨206去耦。因此,控制第一和第二供应选择电路212(1)、212(2),使得一次仅第一和第二供应电力轨204(1)、204(2)中的一者耦合到输出电力轨206。这避免了产生第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径。为了避免第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径,可控制供应选择电路212(1)、212(2)两者,以在激活任何下一供应选择电路212(1)、212(2)将其相关联的第一或第二供应电力轨204(1)、204(2)耦合到输出电力轨206之前,将第一和第二供应电力轨204(1)、204(2)两者从输出电力轨206去耦。然而,这可不允许受电电路208在第一和第二供应电力轨204(1)、204(2)到输出电力轨206之间的耦合的切换期间不时接收电力。受电电路208可需要最小电压来操作或保持数据,例如如果受电电路208是存储器电路。
在这点上,为了维持输出电力轨206处的电压以在第一和第二供应电力轨204(1)、204(2)之间的输出电力轨206的耦合的切换期间为受电电路208供电,但同时还避免产生第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径,第一和第二供应选择电路212(1)、212(2)包含相应的二极管压降控制电路220(1)、220(2)。二极管压降控制电路220(1)、220(2)经配置以响应于不同供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换而激活,以为二极管压降操作模式产生相应的第一或第二供应电力轨204(1)、204(2)与输出电力轨206之间的二极管压降连接。在这点上,第一二极管压降控制电路220(1)经配置以接收指示供应电力轨切换状态的供应电力轨切换信号222。响应于供应电力轨切换信号222指示供应电力轨切换启用状态,第一二极管压降控制电路220(1)确定在二极管压降操作模式下第一供应电力轨204(1)与输出电力轨206之间的二极管压降连接。并且,响应于供应电力轨切换信号222指示供应电力轨切换启用状态,第二二极管压降控制电路220(1)确定在二极管压降操作模式下第二供应电力轨204(2)与输出电力轨206之间的二极管压降连接。
电流跨导可仅在具有较高电压VDD1或VDD2的供应电力轨204(1)或204(2)与具有较低电压VDD2或VDD1的供应电力轨204(2)或204(1)之间的一个方向上出现。因此,与处于较高电压VDD1、VDD2的供应电力轨204(1)、204(2)相关联的二极管压降控制电路220(1)、220(2)经配置以调节正向偏压配置中的输出电力轨206上的电压。举例来说,如果第一供应电力轨204(1)上的第一电压VDD1高于第二供应电力轨204(2)上的第二电压VDD2,那么第一二极管压降控制电路220(1)将处于正向偏压配置。第一二极管压降控制电路220(1)经配置以允许电流从第一供应电力轨204(1)流动到输出电力轨206,以维持输出电力轨206上的电压。在一个实例中,第一二极管压降控制电路220(1)经配置以将输出电力轨206上的电压调节为第一二极管压降控制电路220(1)的小于第一电压VDD1的阈值电压。随着输出电力轨206上的电压放电到第一二极管压降控制电路220(1)的小于第一电压VDD1的阈值电压,第一二极管压降控制电路220(1)将允许电流流动,以将所述电压(例如0.8V)维持到第一二极管压降控制电路220(1)的小于第一电压VDD1(例如1V)的阈值电压(例如0.2V)。然而,在此实例中,第二二极管压降控制电路220(2)将处于反向偏压配置,以防止电流从输出电力轨206流动到第二供应电力轨204(2),因为第二电压VDD2低于第一电压VDD1。因此,第二二极管压降控制电路220(2)防止在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换期间,产生从第一供应电力轨204(1)到第二供应电力轨204(2)的电流跨导路径。以此方式,在二极管压降操作模式期间,即使在切换第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合但不产生第一供应电力轨204(1)到第二供应电力轨204(2)之间的电流跨导路径时,也连续地将电压提供到受电电路208。为了减少二极管压降操作模式期间的电力消耗,受电电路208可经配置以处于保持或降低电力消耗状态,其中仅在非限制性实例中从输出电力轨206汲取泄漏电流。
注意,尽管上文的二极管压降操作模式的实例参考第一供应电力轨204(1)上的第一电压VDD1高于第二供应电力轨204(2)上的第二电压VDD2,但如果第二电压VDD2高于第一电压VDD2,那么二极管压降操作模式反向相同。
在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换之后,可停止二极管压降操作模式。在这点上,控制供应电力轨切换信号222以指示供应电力轨切换停用状态。作为响应,第一二极管压降控制电路220(1)断开第一供应电力轨204(1)与输出电力轨206之间的二极管压降连接。还作为响应,在二极管压降操作模式下,第二二极管压降控制电路220(2)断开第二供应电力轨204(2)与输出电力轨206之间的二极管压降连接。当二极管压降操作模式停止时,不产生电流跨导路径,因为仅控制第一供应电力轨选择信号216(1)或第二供应电力轨选择信号216(2)中的任一者处于电力轨选择启用状态,以在二极管压降操作模式之外的任何给定时间,仅选择第一电力切换电路214(1)或第二电力切换电路214(2)来将第一或第二供应电力轨204(1)、204(2)中的任一者耦合到输出电力轨206。
图3是说明图2中的电力多路复用电路202激活选定供应选择电路212(1)、212(2)以切换选定第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合来为受电电路208供电的示范性过程300的流程图。在这点上,过程300包含电力多路复用电路202中的第一供应选择电路212(1)接收指示第一供应电力轨选择状态的第一供应电力轨选择信号216(1)(框302)。过程300还包含电力多路复用电路202中的第二供应选择电路212(2)接收指示第二供应电力轨选择状态的第二供应电力轨选择信号216(2)(框304)。过程300还包含电力多路复用电路202中的第一和第二供应选择电路212(1)、212(2)接收指示供应电力轨切换状态的供应电力轨切换信号222(框306)。过程300还包含响应于第一供应电力轨选择信号216(1)指示第一供应电力轨选择启用状态,第一供应选择电路212(1)选择性地将具有第一电压VDD1的第一供应电力轨204(1)耦合到输出电力轨206,所述输出电力轨耦合到受电电路208(框308)。过程300还包含响应于供应电力轨切换信号222指示供应电力轨切换启用状态,建立第一供应电力轨204(1)与输出电力轨206之间的第一二极管压降连接(框310)。过程300还包含还响应于供应电力轨切换信号222指示供应电力轨切换启用状态,建立第二供应电力轨204(2)与输出电力轨206之间的第二二极管压降连接(框312)。过程300还包含响应于第二供应电力轨选择信号216(2)指示第二供应电力轨选择启用状态,选择性地将具有第二电压VDD2的第二供应电力轨204(2)耦合到输出电力轨206(框314)。
电力多路复用电路(例如图2中的电力多路复用电路202)中的二极管压降连接可以不同方式以不同电路设计提供。举例来说,图4是包含另一示范性电力多路复用电路402的另一示范性电力轨控制系统400的框图。如下文将更详细地论述,电力多路复用电路402经配置以选择第一供应电力轨204(1)和第二供应电力轨204(2)中的一者来耦合到输出电力轨206,以将电力提供到耦合到输出电力轨206的受电电路208。电力多路复用电路402经配置以将第一供应电力轨204(1)上的第一电压VDD1或第二供应电力轨204(2)上的第二电压VDD2耦合到输出电力轨206,以将第一电压VDD1或第二电压VDD2提供到受电电路208来进行操作。注意,尽管图4中的示范性电力多路复用电路402仅示出两(2)个供应电力轨-第一供应电力轨204(1)和第二供应电力轨204(2),但电力多路复用电路402可包含额外供应电力轨。
继续参看图4,为了将第一和第二供应电力轨204(1)、204(2)选择性地耦合到输出电力轨206,以将第一电压VDD1或第二电压VDD2供应到受电电路208,电力多路复用电路402包含第一供应选择电路412(1)和第二供应选择电路412(2)。第一供应选择电路412(1)耦合在第一供应电力轨204(1)与输出电力轨206之间。第二供应选择电路412(2)耦合在第二供应电力轨204(2)与输出电力轨206之间。电力多路复用电路402经配置以激活选定第一或第二供应选择电路412(1)、412(2),以将相应的第一或第二供应电力轨204(1)、204(2)耦合到输出电力轨206,以在第一或第二电压VDD1、VDD2下为受电电路208供电。
为了选择第一或第二供应电力轨204(1)、204(2)来耦合到输出电力轨206,第一和第二供应选择电路412(1)、412(2)包含相应的第一和第二电力切换电路414(1)、414(2)。第一电力切换电路414(1)包含第一电力轨选择输入404(1),其耦合到第一电力轨选择电路408(1)的第一电力轨选择输出406(1)。在此实例中,第一电力切换电路414(1)是第一磁头开关PMOS晶体管410(1),其栅极G耦合到第一电力轨选择输入404(1)。第一电力切换电路414(1)还包含耦合到第一供应电力轨204(1)的第一电力输入416(1)。在此实例中,第一电力输入416(1)耦合到第一磁头开关PMOS晶体管410(1)的源极S。第一电力切换电路414(1)还包含耦合到输出电力轨206的第一电力输出418(1)。在此实例中,第一电力输出418(1)耦合到第一磁头开关PMOS晶体管410(1)的漏极D。以此方式,第一磁头开关PMOS晶体管410(1)经配置以响应于在耦合到栅极G的第一电力轨选择输入404(1)上产生的逻辑“低”信号,而将第一供应电力轨204(1)耦合到输出电力轨206。第一磁头开关PMOS晶体管410(1)还经配置以响应于在耦合到栅极G的第一电力轨选择输入404(1)上产生的逻辑“高”信号,而使第一供应电力轨204(1)从输出电力轨206去耦。
第二电力切换电路414(2)包含第二电力轨选择输入404(2),其耦合到第二电力轨选择电路408(2)的第二电力轨选择输出406(2)。在此实例中,第二电力切换电路414(2)是第二磁头开关PMOS晶体管410(2),其栅极G耦合到第二电力轨选择输入404(1)。第二电力切换电路414(2)还包含耦合到第二供应电力轨204(2)的第二电力输入416(2)。在此实例中,第二电力输入416(2)耦合到第二磁头开关PMOS晶体管410(2)的源极S。第二电力切换电路414(2)还包含耦合到输出电力轨206的第二电力输出418(2)。在此实例中,第二电力输出418(2)耦合到第二磁头开关PMOS晶体管410(2)的漏极D。以此方式,第二磁头开关PMOS晶体管410(2)经配置以响应于在耦合到栅极G的第二电力轨选择输入404(2)上产生的逻辑“低”信号,而将第二供应电力轨204(2)耦合到输出电力轨206。第二磁头开关PMOS晶体管410(2)还经配置以响应于在耦合到栅极G的第二电力轨选择输入404(2)上产生的逻辑“高”信号,而使第二供应电力轨204(2)从输出电力轨206去耦。
在此实例中,第一和第二电力轨选择电路408(1)、408(2)是反相器电路。第一和第二电力轨选择电路408(1)、408(2)经配置以接收指示第一和第二供应电力轨选择启用状态的第一和第二供应电力轨选择信号216(1)、216(2)。第一和第二电力轨选择电路408(1)、408(2)经配置以产生分别指示第一和第二供应电力轨选择状态的第一和第二驱动信号413(1)、413(2)。在相应的第一和第二电力轨选择输出406(1)、406(2)上产生第一和第二驱动信号413(1)、413(2),其分别由第一和第二电力切换电路414(1)、414(2)的第一和第二电力轨选择输入404(1)、404(2)接收。第一驱动信号413(1)驱动第一磁头开关PMOS晶体管410(1)的栅极G。第二驱动信号413(2)驱动第二磁头开关PMOS晶体管410(2)的栅极G。因此,产生第一供应电力轨选择信号216(1)作为作用中“高”逻辑信号来指示第一电力轨选择启用状态,以致使第一电力切换电路414(1)将第一供应电力轨204(1)耦合到输出电力轨206。类似地,产生第二供应电力轨选择信号216(2)作为作用中“高”逻辑信号来指示第二电力轨选择启用状态,以致使第二电力切换电路414(2)将第二供应电力轨204(2)耦合到输出电力轨206。
并且,产生第一供应电力轨选择信号216(1)作为作用中“低”逻辑信号来指示第一电力轨选择停用状态,以致使第一电力切换电路414(1)使第一供应电力轨204(1)从输出电力轨206去耦。还产生第二供应电力轨选择信号216(1)作为作用中“低”逻辑信号来指示第二电力轨选择停用状态,以致使第二电力切换电路414(2)使第二供应电力轨204(2)从输出电力轨206去耦。举例来说,控制电路218可经配置以基于确定第一供应电力轨204(1)是否应耦合到输出电力轨206,产生第一供应电力轨选择信号216(1),以指示第一供应电力轨选择启用状态或第一供应电力轨选择停用状态。
对于控制电路218未选择来耦合到输出电力轨206的供应电力轨204(1)、204(2),与此其它供应电力轨204(1)、204(2)相关联的供应选择电路412(1)、412(2)响应于第一或第二供应电力轨选择信号216(1)、216(2)指示相应的第一或第二供应电力轨选择停用状态,而将所述其它供应电力轨204(1)、204(2)从输出电力轨206去耦。因此,控制第一和第二供应选择电路412(1)、412(2),使得第一和第二供应电力轨204(1)、204(2)中一次仅一者耦合到输出电力轨206。这避免了产生第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径。为了避免第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径,可控制供应选择电路412(1)、412(2)两者,以在激活任何下一供应选择电路212(1)、212(2)将其相关联的第一或第二供应电力轨204(1)、204(2)耦合到输出电力轨206之前,将第一和第二供应电力轨204(1)、204(2)两者从输出电力轨206去耦。然而,这可不允许受电电路208在第一和第二供应电力轨204(1)、204(2)到输出电力轨206之间的耦合的切换期间不时接收电力。受电电路208可需要最小电压来操作或保持数据,例如如果受电电路208是存储器电路。
在这点上,为了维持输出电力轨206处的电压来在将输出电力轨206的耦合在第一和第二供应电力轨204(1)、204(2)之间切换期间为受电电路208供电,但同时还避免产生第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径,电力多路复用电路402中的第一和第二供应选择电路412(1)、412(2)包含相应的第一和第二二极管压降控制电路420(1)、420(2)。在此实例中,以第一PMOS晶体管422(1)的形式提供第一二极管压降控制电路420(1)。第一二极管压降控制电路420(1)包含耦合到第一电力切换电路414(1)的第一电力轨选择输入404(1)的第一二极管压降输入423(1)。第一二极管压降控制电路420(1)还包含耦合到第一PMOS晶体管422(1)的栅极G的第一二极管压降控制输入424(1),其经配置以接收供应电力轨切换信号222。第一二极管压降控制电路420(1)还包含第一二极管压降输出426(1),其耦合到第一PMOS晶体管422(1)的漏极D,且耦合到第一电力切换电路414(1)的第一电力输出418(1)。第一二极管压降控制电路420(1)经配置以响应于供应电力轨切换信号222指示供应电力轨切换启用状态,在二极管压降操作模式下,建立第一电力轨选择输入404(1)与第一电力输出418(1)之间的第一二极管压降连接。还响应于供应电力轨切换信号222指示供应电力轨切换启用状态,去活第一电力轨选择电路408(1),以向第一电力轨选择输入404(1)呈现高阻抗。因此,在二极管压降操作模式下,第一磁头开关PMOS晶体管410(1)的栅极G和漏极D耦合到一起,以使第一磁头开关PMOS晶体管410(1)处于二极管压降配置。
因此,在二极管压降操作模式下,如果第一供应电力轨204(1)上的第一电压VDD1高于第二供应电力轨204(2)上的第二电压VDD2,第一磁头开关PMOS晶体管410(1)将处于正向偏压配置。在此情况下,第一磁头开关PMOS晶体管410(1)将经配置以允许电流从第一供应电力轨204(1)流动到输出电力轨206,以维持输出电力轨206上的电压。在此实例中,第一磁头开关PMOS晶体管410(1)经配置以将输出电力轨206上的电压调节到第一磁头开关PMOS晶体管410(1)的小于第一电压VDD1的阈值电压。随着输出电力轨206上的电压放电到第一二极管压降控制电路420(1)的小于第一电压VDD1的阈值电压,第一磁头开关PMOS晶体管410(1)将允许电流流动,以将电压(例如0.8V)维持到第一磁头开关PMOS晶体管410(1)的小于第一电压VDD1(例如1V)的阈值电压(例如0.2V)。
然而,如果第一供应电力轨204(1)上的第一电压VDD1低于第二供应电力轨204(2)上的第二电压VDD2,那么第一磁头开关PMOS晶体管410(1)将处于反向偏压配置,以防止电流从输出电力轨206流动到第一供应电力轨204(1)。因此,第一磁头开关PMOS晶体管410(1)将防止在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换期间,产生从第二供应电力轨204(2)到第一供应电力轨204(1)的电流跨导路径。
第一二极管压降控制电路420(1)还经配置以在切换第一或第二供应电力轨204(1)、204(2)以耦合到输出电力轨206时,响应于供应电力轨切换信号222而断开二极管压降连接。在此实例中,还基于第一供应电力轨选择信号216(1)所指示的第一电力轨选择状态,激活第一电力轨选择电路408(1)以驱动第一供应选择电路412(1)。
在此实例中,以第二PMOS晶体管422(2)的形式提供第二二极管压降控制电路420(2)。第二二极管压降控制电路420(2)包含第二二极管压降输入423(2),其耦合到第二电力切换电路414(2)的第二电力轨选择输入404(2)。第二二极管压降控制电路420(2)还包含耦合到第二PMOS晶体管422(2)的栅极G的第二二极管压降控制输入424(2),其经配置以接收供应电力轨切换信号222。第二二极管压降控制电路420(2)还包含第二二极管压降输出426(2),其耦合到第二PMOS晶体管422(2)的漏极D,且耦合到第二电力切换电路414(2)的第二电力输出418(2)。第二二极管压降控制电路420(2)经配置以响应于供应电力轨切换信号222指示供应电力轨切换启用状态,在二极管压降操作模式下,建立第二电力轨选择输入404(2)与第二电力输出418(2)之间的第二二极管压降连接。还响应于供应电力轨切换信号222指示供应电力轨切换启用状态,去活第二电力轨选择电路408(2),以向第二电力轨选择输入404(2)呈现高阻抗。因此,在二极管压降操作模式下,第二磁头开关PMOS晶体管410(2)的栅极G和漏极D耦合到一起,以使第二磁头开关PMOS晶体管410(2)处于二极管压降配置。
因此,在二极管压降操作模式下,如果第二供应电力轨204(2)上的第二电压VDD2高于第一供应电力轨204(2)上的第一电压VDD1,第二磁头开关PMOS晶体管410(2)将处于正向偏压配置。在此情况下,第二磁头开关PMOS晶体管410(2)将经配置以允许电流从第二供应电力轨204(2)流动到输出电力轨206,以维持输出电力轨206上的电压。在此实例中,第二磁头开关PMOS晶体管410(2)经配置以将输出电力轨206上的电压调节到第二磁头开关PMOS晶体管410(2)的小于第二电压VDD2的阈值电压。随着输出电力轨206上的电压放电到第二二极管压降控制电路420(2)的小于第二电压VDD2的阈值电压,第二磁头开关PMOS晶体管410(2)将允许电流流动,以将电压(例如0.8V)维持到第二磁头开关PMOS晶体管410(2)的小于第二电压VDD1(例如1V)的阈值电压(例如0.2V)。
然而,如果第二供应电力轨204(2)上的第二电压VDD2低于第一供应电力轨204(1)上的第一电压VDD1,那么第二磁头开关PMOS晶体管410(2)将处于反向偏压配置,以防止电流从输出电力轨206流动到第二供应电力轨204(2)。因此,第二磁头开关PMOS晶体管410(2)将防止在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换期间,产生从第一供应电力轨204(1)到第二供应电力轨204(2)的电流跨导路径。
第二二极管压降控制电路420(2)还经配置以在切换第一或第二供应电力轨204(1)、204(2)以耦合到输出电力轨206时,响应于供应电力轨切换信号222而断开二极管压降连接。在此实例中,还基于第二供应电力轨选择信号216(2)所指示的第二电力轨选择状态,激活第二电力轨选择电路408(2)以驱动第二供应选择电路412(2)。
因此,综上所述,在图4中的电力多路复用电路402中,在二极管压降操作模式期间,即使在切换第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合时,也将电压连续地提供到受电电路208,但不产生第一供应电力轨204(1)到第二供应电力轨204(2)之间的电流跨导路径。为了减少二极管压降操作模式期间的电力消耗,受电电路208可经配置以处于保持或降低电力消耗状态,其中仅在非限制性实例中从输出电力轨206汲取泄漏电流。
注意,尽管上文的二极管压降操作模式的实例参考第一供应电力轨204(1)上的第一电压VDD1高于第二供应电力轨204(2)上的第二电压VDD2,但如果第二电压VDD2高于第一电压VDD2,那么二极管压降操作模式反向相同。
在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换之后,可停止二极管压降操作模式。在这点上,控制供应电力轨切换信号222以指示供应电力轨切换停用状态。作为响应,第一二极管压降控制电路420(1)断开第一供应电力轨204(1)与输出电力轨206之间的二极管压降连接。还作为响应,在二极管压降操作模式下,第二二极管压降控制电路420(2)断开第二供应电力轨204(2)与输出电力轨206之间的二极管压降连接。当二极管压降操作模式停止时,不产生电流跨导路径,因为仅控制第一供应电力轨选择信号216(1)或第二供应电力轨选择信号216(2)中的任一者处于电力轨选择启用状态,以在二极管压降操作模式之外的任何给定时间,仅选择第一电力切换电路414(1)或第二电力切换电路414(2)来将第一或第二供应电力轨204(1)、204(2)中的任一者耦合到输出电力轨206。
为了进一步说明图4中的电力多路复用电路402的操作,提供图5A和5B中的表500和502。图5A是说明图4中的电力多路复用电路402将输出电力轨206的耦合从第一供应电力轨204(1)切换到第二供应电力轨204(2)的示范性序列的表500。图5B是说明图4中的电力多路复用电路402将输出电力轨206的耦合从第二供应电力轨204(2)切换回到第一供应电力轨204(1)的示范性序列的表502。将结合图4中的电力多路复用电路402来论述图5A和5B。
参考图5A中的条目504(1),当第一供应电力轨204(1)耦合到输出电力轨206时,第一供应电力轨选择信号216(1)是逻辑“高”信号来指示第一供应电力轨选择启用状态,以致使第一供应选择电路412(1)将第一供应电力轨204(1)耦合到输出电力轨206。第二供应电力轨选择信号216(2)是逻辑“低”信号以指示第二供应电力轨选择停用状态,以致使第二供应选择电路412(2),以使第二供应电力轨204(2)从输出电力轨206去耦。供应电力轨切换信号222是逻辑“低”信号来指示供应电力轨切换停用状态,使得第一和第二二极管压降控制电路420(1)、420(2)不建立二极管压降连接。因此,用来自第一供应电力轨204(1)的第一电压VDD1供应输出电力轨206。
在图5A中的条目504(2)中,为了开始输出电力轨206的耦合从第一供应电力轨204(1)到第二供应电力轨204(2)的切换的过程,控制供应电力轨切换信号222为逻辑“高”信号以指示供应电力轨切换启用状态。作为响应,第一和第二二极管压降控制电路420(1)、420(2)建立其二极管压降连接。如先前参考图4所论述,输出电力轨206上的电压将为二极管压降操作模式下的第一电压VDD1和第二电压VDD2中的较高者。在图5A中的条目504(3)中,控制第二供应电力轨选择信号216(2)为逻辑“高”信号,以指示第二供应电力轨选择启用状态。作为响应,第二供应选择电路412(2)将第二供应电力轨204(2)耦合到输出电力轨206。控制第一供应电力轨选择信号216(1)为逻辑“低”信号,以指示第一供应电力轨选择启用状态。作为响应,第一供应选择电路412(1)使第二供应电力轨204(2)从输出电力轨206去耦。然而,输出电力轨206上的电压在二极管压降操作模式下将仍为第一电压VDD1和第二电压VDD2中的较高者,如先前参考图4所论述,因为二极管压降控制电路420(1)、420(2)仍建立其二极管压降连接。
在图5A中的条目504(4)中,控制供应电力轨切换信号222处于供应电力轨切换停用状态。这致使二极管压降控制电路420(1)、420(2)断开其二极管压降连接。因此,输出电力轨206上的电压将为第二电压VDD2,因为仅第二供应电力轨204(2)耦合到输出电力轨206。
将第二供应电力轨204(2)到输出电力轨206的耦合切换到图4中的电力多路复用电路402中的第一供应电力轨204(1)的过程在图5B的表502中的条目506(1)到506(4)中示出。图5B中的表502中的条目506(1)到506(4)示出分别对应于图5A中的条目504(4)到504(1)的反向操作,且因此不需要再描述得那么清楚。
图4中的电力多路复用电路402可在基于处理器的系统中提供,以例如选择性地将不同供应电力轨耦合到存储器阵列。在这点上,图6是包含逻辑供应电力源210L和存储器供应电力源210M的示范性基于处理器的系统600的框图。举例来说,基于处理器的系统600可提供于芯片上系统(SoC)602中。逻辑供应电力源210L经配置以将逻辑电压VDDL提供到逻辑供应电力轨204L。举例来说,逻辑供应电力轨204L可耦合到基于处理器的系统600中的逻辑域LD中的逻辑块。存储器供应电力源210M经配置以将存储器电压VDDM提供到存储器供应电力轨204M。举例来说,存储器供应电力轨204M可经配置以将电力供应到基于处理器的系统600中的存储器域MD中的存储器电路208M。举例来说,用于存储器电路208M的最小操作电压可为比仅数据保持所需的最小电压(例如0.6V)高的电压。以此方式,逻辑供应电力源210L可在基于处理器的系统600的较低电力模式期间按比例缩小(即,降低)和/或崩溃,低于存储器电路208M的操作所需的最小操作电压,因为存储器电路208M可通过耦合到单独存储器供应电力源210M的存储器供应电力轨204M单独供电。
然而,可希望将基于处理器的系统600中的存储器电路208M耦合到逻辑供应电力轨204L(其耦合到逻辑域LD),以避免或减少在逻辑域LD中提供既定去耦电容的需要。这可以例如额外面积和泄漏电力为代价,减轻或避免逻辑供应电力轨204L上发生电压降。在这点上,图4中的电力多路复用电路402可用于如图6中示出的基于处理器的系统600中。电力多路复用电路402的操作如上文的图4到5B中所描述。电力多路复用电路402经配置以将存储器供应电力轨204M或逻辑供应电力轨204L中的任一者选择性地耦合到阵列电力轨206A(其耦合到存储器电路208M)。
图7是包含另一示范性电力多路复用电路702的另一示范性电力轨控制系统700的框图。如下文将更详细地论述,电力多路复用电路702还经配置以选择第一供应电力轨204(1)和第二供应电力轨204(2)中的一者来耦合到输出电力轨206,以将电力提供到耦合到输出电力轨206的受电电路208。电力多路复用电路702经配置以将第一供应电力轨204(1)上的第一电压VDD1或第二供应电力轨204(2)上的第二电压VDD2耦合到输出电力轨206,以将第一电压VDD1或第二电压VDD2提供到受电电路208来进行操作。注意,尽管图7中的示范性电力多路复用电路702仅示出两(2)个供应电力轨-第一供应电力轨204(1)和第二供应电力轨204(2),但电力多路复用电路702可包含额外供应电力轨。
继续参看图7,为了将第一和第二供应电力轨204(1)、204(2)选择性地耦合到输出电力轨206,以将第一电压VDD1或第二电压VDD2供应到受电电路208,电力多路复用电路702包含第一供应选择电路712(1)和第二供应选择电路712(2)。第一供应选择电路712(1)耦合在第一供应电力轨204(1)与输出电力轨206之间。第二供应选择电路712(2)耦合在第二供应电力轨204(2)与输出电力轨206之间。电力多路复用电路702经配置以激活选定第一或第二供应选择电路712(1)、712(2),以将相应的第一或第二供应电力轨204(1)、204(2)耦合到输出电力轨206,以在第一或第二电压VDD1、VDD2下为受电电路208供电。
为了选择第一或第二供应电力轨204(1)、204(2)来耦合到输出电力轨206,第一和第二供应选择电路712(1)、712(2)包含相应的第一和第二电力切换电路714(1)、714(2)。第一电力切换电路714(1)包含第一电力轨选择输入704(1),其耦合到第一电力轨选择电路708(1)的第一电力轨选择输出706(1)。在此实例中,第一电力切换电路714(1)是第一磁头开关PMOS晶体管710(1),其栅极G耦合到第一电力轨选择输入704(1)。第一电力切换电路714(1)还包含耦合到第一供应电力轨204(1)的第一电力输入716(1)。在此实例中,第一电力输入716(1)耦合到第一磁头开关PMOS晶体管710(1)的源极S。第一电力切换电路714(1)还包含耦合到输出电力轨206的第一电力输出718(1)。在此实例中,第一电力输出718(1)耦合到第一磁头开关PMOS晶体管710(1)的漏极D。以此方式,第一磁头开关PMOS晶体管710(1)经配置以响应于在耦合到栅极G的第一电力轨选择输入704(1)上产生的逻辑“低”信号,而将第一供应电力轨204(1)耦合到输出电力轨206。第一磁头开关PMOS晶体管710(1)还经配置以响应于在耦合到栅极G的第一电力轨选择输入704(1)上产生的逻辑“高”信号,而使第一供应电力轨204(1)从输出电力轨206去耦。
第二电力切换电路714(2)包含第二电力轨选择输入704(2),其耦合到第二电力轨选择电路708(2)的第二电力轨选择输出706(2)。在此实例中,第二电力切换电路714(2)是第二磁头开关PMOS晶体管710(2),其栅极G耦合到第二电力轨选择输入704(1)。第二电力切换电路714(2)还包含耦合到第二供应电力轨204(2)的第二电力输入716(2)。在此实例中,第二电力输入716(2)耦合到第二磁头开关PMOS晶体管710(2)的源极S。第二电力切换电路714(2)还包含耦合到输出电力轨206的第二电力输出718(2)。在此实例中,第二电力输出718(2)耦合到第二磁头开关PMOS晶体管710(2)的漏极D。以此方式,第二磁头开关PMOS晶体管710(2)经配置以响应于在耦合到栅极G的第二电力轨选择输入704(2)上产生的逻辑“低”信号,而将第二供应电力轨204(2)耦合到输出电力轨206。第二磁头开关PMOS晶体管710(2)还经配置以响应于在耦合到栅极G的第二电力轨选择输入704(2)上产生的逻辑“高”信号,而使第二供应电力轨204(2)从输出电力轨206去耦。
在此实例中,第一和第二电力轨选择电路708(1)、708(2)是反相器电路。第一和第二电力轨选择电路708(1)、708(2)经配置以接收指示第一和第二供应电力轨选择启用状态的第一和第二供应电力轨选择信号216(1)、216(2)。第一和第二电力轨选择电路708(1)、708(2)经配置以产生分别指示第一和第二供应电力轨选择状态的第一和第二驱动信号713(1)、713(2)。在相应的第一和第二电力轨选择输出706(1)、706(2)上产生第一和第二驱动信号713(1)、713(2),其分别由第一和第二电力切换电路714(1)、714(2)的第一和第二电力轨选择输入704(1)、704(2)接收。第一驱动信号713(1)驱动第一磁头开关PMOS晶体管710(1)的栅极G。第二驱动信号713(2)驱动第二磁头开关PMOS晶体管710(2)的栅极G。因此,产生第一供应电力轨选择信号216(1)作为作用中“高”逻辑信号来指示第一电力轨选择启用状态,以致使第一电力切换电路714(1)将第一供应电力轨204(1)耦合到输出电力轨206。类似地,产生第二供应电力轨选择信号216(2)作为作用中“高”逻辑信号来指示第二电力轨选择启用状态,以致使第二电力切换电路714(2)将第二供应电力轨204(2)耦合到输出电力轨206。
并且,产生第一供应电力轨选择信号216(1)作为作用中“低”逻辑信号来指示第一电力轨选择停用状态,以致使第一电力切换电路714(1)使第一供应电力轨204(1)从输出电力轨206去耦。还产生第二供应电力轨选择信号216(2)作为作用中“低”逻辑信号来指示第二电力轨选择停用状态,以致使第二电力切换电路714(2)使第二供应电力轨204(2)从输出电力轨206去耦。举例来说,控制电路218可经配置以基于确定第一供应电力轨204(1)是否应耦合到输出电力轨206,产生第一供应电力轨选择信号216(1),以指示第一供应电力轨选择启用状态或第一供应电力轨选择停用状态。
对于控制电路218未选择来耦合到输出电力轨206的供应电力轨204(1)、204(2),与此其它供应电力轨204(1)、204(2)相关联的供应选择电路712(1)、712(2)响应于第一或第二供应电力轨选择信号216(1)、216(2)指示相应的第一或第二供应电力轨选择停用状态,而将所述其它供应电力轨204(1)、204(2)从输出电力轨206去耦。因此,控制第一和第二供应选择电路712(1)、712(2),使得第一和第二供应电力轨204(1)、204(2)中一次仅一者耦合到输出电力轨206。这避免了产生第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径。为了避免第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径,可控制供应选择电路712(1)、712(2)两者,以在激活任何下一供应选择电路712(1)、712(2)将其相关联的第一或第二供应电力轨204(1)、204(2)耦合到输出电力轨206之前,将第一和第二供应电力轨204(1)、204(2)两者从输出电力轨206去耦。然而,这可不允许受电电路208在第一和第二供应电力轨204(1)、204(2)到输出电力轨206之间的耦合的切换期间不时接收电力。受电电路208可需要最小电压来操作或保持数据,例如如果受电电路208是存储器电路。
在这点上,为了维持输出电力轨206处的电压来在将输出电力轨206的耦合在第一和第二供应电力轨204(1)、204(2)之间切换期间为受电电路208供电,但同时还避免产生第一和第二供应电力轨204(1)、204(2)之间的电流跨导路径,电力多路复用电路702中的第一和第二供应选择电路712(1)、712(2)包含相应的第一和第二二极管压降控制电路720(1)、720(2)。在此实例中,第一二极管压降控制电路720(1)以第一NMOS晶体管722(1)的形式提供。第一二极管压降控制电路720(1)包含耦合到第一供应电力轨204(1)的第一二极管压降输入723(1)。第一二极管压降控制电路720(1)还包含耦合到第一NMOS晶体管722(1)的栅极G的第一二极管压降控制输入724(1),其经配置以接收供应电力轨切换信号222。第一二极管压降控制电路720(1)还包含第一二极管压降输出726(1),其耦合到第一NMOS晶体管722(1)的漏极D,且耦合到第一电力切换电路714(1)的第一电力输出718(1)。在此配置中,第一二极管压降控制电路720(1)的第一NMOS晶体管722(1)经配置以响应于供应电力轨切换信号222指示供应电力轨切换启用状态,在二极管压降操作模式下,建立第一供应电力轨204(1)与第一电力输出718(1)之间的第一二极管压降连接。
因此,在二极管压降操作模式下,如果第一供应电力轨204(1)上的第一电压VDD1高于第二供应电力轨204(2)上的第二电压VDD2,那么第一NMOS晶体管722(1)将处于正向偏压配置。在此情况下,第一NMOS晶体管722(1)将经配置以允许电流从第一供应电力轨204(1)流动到输出电力轨206,以维持输出电力轨206上的电压。在此实例中,第一NMOS晶体管722(1)经配置以将输出电力轨206上的电压调节到第一NMOS晶体管722(1)的小于第一电压VDD1的阈值电压。随着输出电力轨206上的电压放电到第一二极管压降控制电路720(1)的小于第一电压VDD1的阈值电压,第一NMOS晶体管722(1)将允许电流流动,以将所述电压(例如0.8V)维持到第一NMOS晶体管722(1)的小于第一电压VDD1(例如1V)的阈值电压(例如0.2V)。
然而,如果第一供应电力轨204(1)上的第一电压VDD1低于第二供应电力轨204(2)上的第二电压VDD2,那么第一NMOS晶体管722(1)将处于反向偏压配置,以防止电流从输出电力轨206流动到第一供应电力轨204(1)。因此,第一NMOS晶体管722(1)将防止在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换期间,产生从第二供应电力轨204(2)到第一供应电力轨204(1)的电流跨导路径。
第一二极管压降控制电路720(1)还经配置以在切换第一或第二供应电力轨204(1)、204(2)以耦合到输出电力轨206时,响应于供应电力轨切换信号222而断开二极管压降连接。在此实例中,还基于第一供应电力轨选择信号216(1)所指示的第一电力轨选择状态,以激活第一电力轨选择电路708(1)以驱动第一供应选择电路712(1)。
在此实例中,以第二NMOS晶体管722(2)的形式提供第二二极管压降控制电路720(2)。第二二极管压降控制电路720(2)包含耦合到第一供应电力轨204(2)的第二二极管压降输入723(2)。第二二极管压降控制电路720(2)还包含耦合到第二NMOS晶体管722(2)的栅极G的第二二极管压降控制输入724(2),其经配置以接收供应电力轨切换信号222。第二二极管压降控制电路720(2)还包含第二二极管压降输出726(2),其耦合到第二NMOS晶体管722(2)的漏极D,且耦合到第二电力切换电路714(2)的第二电力输出718(2)。第二二极管压降控制电路720(2)经配置以响应于供应电力轨切换信号222指示供应电力轨切换启用状态,在二极管压降操作模式下,建立第二电力轨选择输入204(2)与第二电力输出718(2)之间的第二二极管压降连接。
因此,在二极管压降操作模式下,如果第二供应电力轨204(2)上的第二电压VDD2高于第一供应电力轨204(2)上的第一电压VDD1,那么第二NMOS晶体管722(2)将处于正向偏压配置。在此情况下,第二NMOS晶体管722(2)将经配置以允许电流从第二供应电力轨204(2)流动到输出电力轨206,以维持输出电力轨206上的电压。在此实例中,第二NMOS晶体管722(2)经配置以将输出电力轨206上的电压调节到第二NMOS晶体管722(2)的小于第二电压VDD2的阈值电压。随着输出电力轨206上的电压放电到二极管压降控制电路720(2)的小于第二电压VDD2的阈值电压,第二NMOS晶体管722(2)将允许电流流动,以将所述电压(例如0.8V)维持到第二NMOS晶体管722(2)的小于第二电压VDD1(例如1V)的阈值电压(例如0.2V)。
然而,如果第二供应电力轨204(2)上的第二电压VDD2低于第一供应电力轨204(1)上的第一电压VDD1,那么第二NMOS晶体管722(2)将处于反向偏压配置,以防止电流从输出电力轨206流动到第二供应电力轨204(2)。因此,第二NMOS晶体管722(2)将防止在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换期间,产生从第一供应电力轨204(1)到第二供应电力轨204(2)的电流跨导路径。
第二二极管压降控制电路720(2)还经配置以在切换第一或第二供应电力轨204(1)、204(2)以耦合到输出电力轨206时,响应于供应电力轨切换信号222而断开二极管压降连接。在此实例中,还基于第二供应电力轨选择信号216(2)所指示的第二电力轨选择状态,激活第二电力轨选择电路708(2)以驱动第二供应选择电路712(2)。
因此,综上所述,在图7中的电力多路复用电路702中,在二极管压降操作模式期间,即使在切换第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合时,也将电压连续地提供到受电电路208,但不产生第一供应电力轨204(1)到第二供应电力轨204(2)之间的电流跨导路径。为了减少二极管压降操作模式期间的电力消耗,受电电路208可经配置以处于保持或降低电力消耗状态,其中仅在非限制性实例中从输出电力轨206汲取泄漏电流。
注意,尽管上文的二极管压降操作模式的实例参考第一供应电力轨204(1)上的第一电压VDD1高于第二供应电力轨204(2)上的第二电压VDD2,但如果第二电压VDD2高于第一电压VDD2,那么二极管压降操作模式反向相同。
在第一或第二供应电力轨204(1)、204(2)到输出电力轨206的耦合的切换之后,二极管压降操作模式可停止。在这点上,控制供应电力轨切换信号222以指示供应电力轨切换停用状态。作为响应,第一二极管压降控制电路720(2)断开第一供应电力轨204(1)与输出电力轨206之间的二极管压降连接。还作为响应,在二极管压降操作模式下,第二二极管压降控制电路720(1)断开第二供应电力轨204(2)与输出电力轨206之间的二极管压降连接。当二极管压降操作模式停止时,不产生电流跨导路径,因为仅控制第一供应电力轨选择信号216(1)或第二供应电力轨选择信号216(2)中的任一者处于电力轨选择启用状态,以在二极管压降操作模式之外的任何给定时间,仅选择第一电力切换电路714(1)或第二电力切换电路714(2)来将第一或第二供应电力轨204(1)、204(2)中的任一者耦合到输出电力轨206。
为了进一步说明图7中的电力多路复用电路702的操作,提供图8A和8B中的表800和802。图8A是说明图7中的电力多路复用电路702将输出电力轨206的耦合从第一供应电力轨204(1)切换到第二供应电力轨204(2)的示范性序列的表800。图8B是说明图7中的电力多路复用电路702将输出电力轨206的耦合从第二供应电力轨204(2)切换回到第一供应电力轨204(1)的示范性序列的表802。将结合图7中的电力多路复用电路702来论述图8A和8B。
参考图8A中的条目804(1),当第一供应电力轨204(1)耦合到输出电力轨206时,第一供应电力轨选择信号216(1)是逻辑“高”信号来指示第一供应电力轨选择启用状态,以致使第一供应选择电路712(1)将第一供应电力轨204(1)耦合到输出电力轨206。第二供应电力轨选择信号216(2)是逻辑“低”信号以指示第二供应电力轨选择停用状态,以致使第二供应选择电路712(2),以使第二供应电力轨204(2)从输出电力轨206去耦。供应电力轨切换信号222是逻辑“低”信号来指示供应电力轨切换停用状态,使得第一和第二二极管压降控制电路720(1)、720(2)不建立二极管压降连接。因此,用来自第一供应电力轨204(1)的第一电压VDD1供应输出电力轨206。
在图8A中的条目804(2)中,为了开始输出电力轨206的耦合从第一供应电力轨204(1)到第二供应电力轨204(2)的切换的过程,控制供应电力轨切换信号222为逻辑“高”信号以指示供应电力轨切换启用状态。作为响应,第一和第二二极管压降控制电路720(1)、720(2)建立其二极管压降连接。输出电力轨206上的电压将为二极管压降操作模式下的第一电压VDD1,如先前参考图7所论述。在图8A中的条目804(3)中,第一供应电力轨选择信号216(1)是逻辑“低”信号以指示第一供应电力轨选择停用状态,以致使第二供应选择电路712(2),来使第一供应电力轨204(1)从输出电力轨206去耦。因此,通过第一和第二二极管压降控制电路720(1)、720(2)处于二极管压降操作模式以建立其二极管压降连接,将第一电压VDD1与第二电压VDD2之间的较高电压提供到输出电力轨206。
在图8A中的条目804(4)中,接下来控制第二供应电力轨选择信号216(2)为逻辑“高”信号,以指示第二供应电力轨选择启用状态。作为响应,第二供应选择电路712(2)将第二供应电力轨204(2)耦合到输出电力轨206。在图8A中的条目804(5)中,控制供应电力轨切换信号222处于供应电力轨切换停用状态。这致使二极管压降控制电路720(1)、720(2)断开其二极管压降连接。因此,输出电力轨206上的电压将为第二电压VDD2,因为仅第二供应电力轨204(2)耦合到输出电力轨206。
将第二供应电力轨204(2)到输出电力轨206的耦合切换到图7中的电力多路复用电路702中的第一供应电力轨204(1)的过程在图8B的表802中的条目806(1)到806(5)中示出。图8B中的表802中的条目806(1)到806(5)示出分别对应于图8A中的条目804(5)到804(1)的反向操作,且因此不需要再描述得那么清楚。
图7中的电力多路复用电路702可在基于处理器的系统中提供,以例如选择性地将不同供应电力轨耦合到存储器阵列。在这点上,图9是包含如在图6中的基于处理器的系统600中的逻辑供应电力源210L和存储器供应电力源210M的示范性基于处理器的系统900的框图。举例来说,图9中的基于处理器的系统900可提供于芯片上系统(SoC)902中。逻辑供应电力源210L经配置以将逻辑电压VDDL提供到逻辑供应电力轨204L。举例来说,逻辑供应电力轨204L可耦合到基于处理器的系统900中的逻辑域LD中的逻辑块。存储器供应电力源210M经配置以将存储器电压VDDM提供到存储器供应电力轨204M。举例来说,存储器供应电力轨204M可经配置以将电力供应到基于处理器的系统900中的存储器域MD中的存储器电路208M。举例来说,用于存储器电路208M的最小操作电压可为比仅数据保持所需的最小电压(例如0.6V)高的电压。以此方式,逻辑供应电力源210L可在基于处理器的系统900的低于存储器电路208M的操作所需的最小操作电压低的电力模式期间按比例缩小(即,降低)和/或崩溃,因为存储器电路208M可通过耦合到单独存储器供应电力源210M的存储器供应电力轨204M单独地供电。
然而,可希望将基于处理器的系统900中的存储器电路208M耦合到逻辑供应电力轨204L(其耦合到逻辑域LD),以避免或减少在逻辑域LD中提供既定去耦电容的需要。这可以例如额外面积和泄漏电力为代价,减轻或避免逻辑供应电力轨204L上发生电压降。在这点上,图7中的电力多路复用电路702可用于如图9中示出的基于处理器的系统900中。电力多路复用电路702的操作如上文的图7到8B中所描述。电力多路复用电路702经配置以将存储器供应电力轨204M或逻辑供应电力轨204L中的任一者选择性地耦合到阵列电力轨206A(其耦合到存储器电路208M)。
包含包括跨电流保护的电力多路复用电路且根据本发明中的电力多路复用电路方面的电力轨控制系统可提供于任何基于处理器的装置中或集成到所述基于处理器的装置中。实例(不限于)包含机顶盒;娱乐单元;导航装置;通信装置;固定位置数据单元;移动位置数据单元;移动电话;蜂窝式电话;智能电话;平板;平板手机;计算机;便携式计算机;桌上型计算机;服务器计算机;个人数字助理(PDA);监视器;计算机监视器;电视机;调谐器;无线电;卫星无线电;音乐播放器;数字音乐播放器;便携式音乐播放器;数字视频播放器;视频播放器;数字视频光盘(DVD)播放器;便携式数字视频播放器以及汽车。
在这点上,图10说明包含电力轨控制系统1001的基于处理器的系统1000的实例,所述电力轨控制系统经配置以控制第一和第二供应电力轨1004(1)、1004(2)中的一者到存储器域1005的选择性耦合,以便根据上文所论述特定方面中的任一者,减少逻辑域中的既定去耦电容。电力轨控制系统1001包含电力多路复用电路1002,其通过使用二极管压降控制电路包含电流跨导保护。举例来说,电力多路复用电路1002可为例如分别在图2、4和7中的电力多路复用电路202、402、702中的任一者。在此实例中,存储器域1105包含高速缓冲存储器1008,其包含于处理器1010中,且耦合到一或多个CPU 1012,以快速存取临时存储的数据。电力轨控制系统1001具有耦合到第一供应电力轨1004(1)的第一电力输入1016(1),以及耦合到第二供应电力轨1004(2)的第二电力输入1016(2)。电源轨控制系统1001具有耦合到输出电力轨1006的电力输出1018,其经配置以向存储器域1105提供电力。电力轨控制系统1101经配置以在第一电压VDD1处于或高于存储器域1005的最小操作电压时,在输出电力轨1006上的第一供应电力轨1004(1)上提供第一电压VDD1。电力轨控制系统1101经配置以在电压VDD1低于存储器域1005的最小操作电压时,在输出电力轨1006上的第二供应电力轨1004(2)上提供第二电压VDD2。上文关于电力多路复用电路202、402、702所述的特征和实例中的任一者可提供于电力轨控制系统1001中的电力多路复用电路1102中。
在此实例中,基于处理器的系统1000还包含各自包含一或多个CPU 1012的一或多个处理器1010。处理器1010包含高速缓冲存储器1008,其耦合到CPU 1012以快速存取临时存储的数据。处理器1010耦合到系统总线1022,且可将基于处理器的系统1100中所包括的主装置与从属装置互相耦合。众所周知,处理器1010通过经由系统总线1022交换地址、控制和数据信息而与这些其它装置通信。举例来说,作为从属装置的实例,处理器1010可将总线事务请求传送到存储器系统1026中的存储器控制器1024。虽然图10中未说明,但可提供多个系统总线1022,其中每一系统总线1022构成不同构造。在此实例中,存储器控制器1024配置成将存储器存取请求提供到存储器系统1026中的一或多个存储器阵列1028。
其它装置可连接到系统总线1022。如图10中所说明,作为实例,这些装置可包含一或多个输入装置1030、一或多个输出装置1032、一或多个网络接口装置1034和一或多个显示器控制器1036。输入装置1030可包含任何类型的输入装置,包含但不限于输入密钥、开关、话音处理器等。输出装置1032可包含任何类型的输出装置,包含但不限于音频、视频、其它视觉指示符等。网络接口装置1034可为经配置以允许数据到网络1038和从网络1038的交换的任何裝置。网络1038可为任何类型的网络,包含但不限于有线或无线网络、私用或公用网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、BLUETOOTHTM网络和因特网。网络接口装置1034可经配置以支持所要的任何类型的通信协议。
处理器1010还可经配置以经由系统总线1022接入显示器控制器1036,以控制发送到一或多个显示器1040的信息。显示器控制器1030将信息发送到显示器1040,以经由一或多个视频处理器1042显示,所述视频处理器处理将显示成适合于显示器1040的格式的信息。显示器1040可包含任何类型的显示器,包含但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。
所属领域的技术人员将进一步了解,结合本文中所揭示的方面所描述的各种说明性逻辑块、模块、电路和算法可被实施为电子硬件、存储于存储器或另一计算机可读媒体中且由处理器或其它处理装置执行的指令,或此两者的组合。作为实例,本文中所描述的主装置和从装置可用于任何电路、硬件组件、集成电路(IC)或IC芯片中。本文所揭示的存储器可为任何类型和大小的存储器,并且可经配置以存储期望的任何类型的信息。为了清楚地说明此可互换性,上文已大体上关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选项和/或强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性,但此类实施决策不应被解释为引起偏离本发明的范围。
可用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑块、模块和电路。处理器可为微处理器,但在替代例中,处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合,例如DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器结合DSP核心,或任何其它此类配置。
本文中所揭示的方面可以硬件和存储于硬件中的指令来体现,且可驻留于(例如)随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM或此领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器,使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代方案中,存储媒体可集成到处理器。处理器和存储媒体可驻存于ASIC中。ASIC可驻留在远程站中。在替代方案中,处理器和存储媒体可作为离散组件驻留在远程站、基站或服务器中。
还应注意,描述本文中的示范性方面中的任一者中所描述的操作步骤是为了提供实例和论述。可用除了所说明的序列之外的大量不同序列执行所描述的操作。另外,单个操作步骤中所描述的操作实际上可在许多不同步骤中执行。另外,可组合在示范性方面中所论述的一或多个操作步骤。应理解,如所属领域的技术人员将容易显而易见,流程图中所说明的操作步骤可经受众多不同修改。所属领域的技术人员还将了解,可使用多种不同技术和技法中的任一者来表示信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
提供本发明的前述描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易显而易见对本发明的各种修改,且本文中界定的一般原理可应用于其它变化而不脱离本发明的精神或范围。因此,本发明并不希望限于本文中所描述的实例和设计,而是应被赋予与本文中所揭示的原理和新颖特征相一致的最广范围。
Claims (60)
1.一种电力多路复用电路,其包括:
第一供应选择电路,其包括:
第一电力切换电路,其经配置以接收第一供应电力轨选择信号,所述第一电力切换电路经配置以:
响应于所述第一供应电力轨选择信号指示第一供应电力轨选择启用状态,将具有第一电压的第一供应电力轨选择性地耦合到输出电力轨,所述输出电力轨耦合到至少一个受电电路;以及
第一二极管压降控制电路,其经配置以接收供应电力轨切换信号,且响应于所述供应电力轨切换信号指示供应电力轨切换启用状态,建立所述第一供应电力轨与所述输出电力轨之间的第一二极管压降连接;以及
第二供应选择电路,其包括:
第二电力切换电路,其包括第二供应电力轨选择输入,其经配置以接收第二供应电力轨选择信号,所述第二电力切换电路经配置以:
响应于所述第二供应电力轨选择信号指示第二供应电力轨选择启用状态,将具有第二电压的第二供应电力轨选择性地耦合到所述输出电力轨;以及
第二二极管压降控制电路,其经配置以接收所述供应电力轨切换信号,且响应于所述供应电力轨切换信号指示供应电力轨切换启用状态,建立所述第二供应电力轨与所述输出电力轨之间的第二二极管压降连接。
2.根据权利要求1所述的电力多路复用电路,其中:
所述第一电力切换电路进一步经配置以响应于所述第一供应电力轨选择信号指示第一供应电力轨选择停用状态,选择性地使所述第一供应电力轨从所述输出电力轨去耦;以及
所述第二电力切换电路进一步经配置以响应于所述第二供应电力轨选择信号指示第二供应电力轨选择停用状态,选择性地使所述第二供应电力轨从所述输出电力轨去耦。
3.根据权利要求1所述的电力多路复用电路,其中:
所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
4.根据权利要求1所述的电力多路复用电路,其中:
响应于所述第一电压高于所述第二电压,所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,维持阈值电压的电压低于所述输出电力轨上的所述第一电压。
5.根据权利要求1所述的电力多路复用电路,其中:
响应于所述第一电压低于所述第二电压,所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,防止或减少从所述输出电力轨到所述第一供应电力轨的电流。
6.根据权利要求1所述的电力多路复用电路,其中:
所述第一电力切换电路包括:
第一电力输入,其耦合到所述第一供应电力轨;
第一电力输出,其耦合到所述输出电力轨;
第一电力轨选择输入,其经配置以接收所述第一供应电力轨选择信号;
所述第一电力切换电路经配置以:
响应于所述第一供应电力轨选择信号指示所述第一供应电力轨选择启用状态,将所述第一电力输入选择性地耦合到所述第一电力输出,以将所述第一电压提供到所述至少一个受电电路;以及
所述第二电力切换电路包括:
第二电力输入,其耦合到所述第二供应电力轨;
第二电力输出,其耦合到所述输出电力轨;
第二电力轨选择输入,其经配置以接收所述第二供应电力轨选择信号;
所述第二电力切换电路经配置以:
响应于所述第二供应电力轨选择信号指示所述第二供应电力轨选择启用状态,将所述第二电力输入选择性地耦合到所述第二电力输出,以将所述第二电压提供到所述至少一个受电电路。
7.根据权利要求6所述的电力多路复用电路,其中:
所述第一电力切换电路进一步经配置以响应于所述第一供应电力轨选择信号指示第一供应电力轨选择停用状态,使所述第一电力输入选择性地从所述第一电力输出去耦;以及
所述第二电力切换电路进一步经配置以响应于所述第二供应电力轨选择信号指示第二供应电力轨选择停用状态,选择性地使所述第二电力输入从所述第二电力输出去耦。
8.根据权利要求6所述的电力多路复用电路,其中:
所述第一电力切换电路包括第一晶体管,其包括耦合到所述第一电力轨选择输入的第一栅极、耦合到所述第一电力输入的第一源极,以及耦合到所述第一电力输出的第一漏极;以及
所述第二电力切换电路包括第二晶体管,其包括耦合到所述第二电力轨选择输入的第二栅极、耦合到所述第二电力输入的第二源极,以及耦合到所述第二电力输出的第二漏极。
9.根据权利要求6所述的电力多路复用电路,其中:
所述第一二极管压降控制电路包括:
第一二极管压降输入,其耦合到所述第一电力切换电路的所述第一电力轨选择输入;
第一二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第一二极管压降输出,其耦合到所述第一电力输出;
所述第一二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第一电力轨选择输入与所述第一电力输出之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路包括:
第二二极管压降输入,其耦合到所述第二电力切换电路的所述第二电力轨选择输入;
第二二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第二二极管压降输出,其耦合到所述第二电力输出;
所述第二二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第二电力轨选择输入与所述第二电力输出之间的所述第二二极管压降连接。
10.根据权利要求9所述的电力多路复用电路,其中:
所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第一电力轨选择输入与所述第一电力输出之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第二电力轨选择输入与所述第二电力输出之间的所述第二二极管压降连接。
11.根据权利要求9所述的电力多路复用电路,其中:
所述第一二极管压降控制电路包括第一晶体管,所述第一晶体管包括:第一栅极,其经配置以接收所述供应电力轨切换信号;第一源极,其耦合到所述第一电力切换电路的所述第一晶体管的所述第一栅极;以及第一漏极,其耦合到所述第一电力输出;以及
所述第二二极管压降控制电路包括第二晶体管,所述第二晶体管包括:第二栅极,其经配置以接收所述供应电力轨切换信号;第二源极,其耦合到所述第二电力切换电路的所述第二晶体管的所述第二栅极;以及第二漏极,耦合到所述第二电力输出。
12.根据权利要求6所述的电力多路复用电路,其中:
所述第一供应选择电路进一步包括第一电力轨选择电路,其经配置以接收所述第一供应电力轨选择信号,且基于所述第一供应电力轨选择信号向所述第一电力轨选择输入指示所述第一供应电力轨选择启用状态而产生第一驱动信号;以及
所述第二供应选择电路进一步包括第二电力轨选择电路,其经配置以接收所述第二供应电力轨选择信号,且基于所述第二供应电力轨选择信号向所述第二电力轨选择输入指示所述第二供应电力轨选择启用状态而产生第二驱动信号;
所述第一电力切换电路经配置以响应于所述第一驱动信号指示所述第一供应电力轨选择启用状态,将所述第一供应电力轨选择性地耦合到所述输出电力轨;以及
所述第二电力切换电路经配置以响应于所述第二驱动信号指示所述第二供应电力轨选择启用状态,将所述第二供应电力轨选择性地耦合到所述输出电力轨。
13.根据权利要求12所述的电力多路复用电路,其中:
所述第一电力切换电路经配置以响应于所述第一驱动信号指示第一供应电力轨停用状态,使所述第一供应电力轨选择性地从所述输出电力轨去耦;以及
所述第二电力切换电路,其经配置以响应于所述第二驱动信号指示第二供应电力轨停用状态,使所述第二供应电力轨选择性地从所述输出电力轨去耦。
14.根据权利要求6所述的电力多路复用电路,其中:
所述第一二极管压降控制电路包括:
第一二极管压降输入,其耦合到所述第一供应电力轨;
第一二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第一二极管压降输出,其耦合到所述输出电力轨;
所述第一二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路包括:
第二二极管压降输入,其耦合到所述第二供应电力轨;
第二二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第二二极管压降输出,其耦合到所述输出电力轨;
所述第二二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
15.根据权利要求14所述的电力多路复用电路,其中:
所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
16.根据权利要求14所述的电力多路复用电路,其中:
所述第一二极管压降控制电路包括第一晶体管,其包括经配置以接收所述供应电力轨切换信号的第一栅极、耦合到所述第一供应电力轨的第一源极,以及耦合到所述输出电力轨的第一漏极;以及
所述第二二极管压降控制电路包括第二晶体管,其包括经配置以接收所述供应电力轨切换信号的第二栅极、耦合到所述第二供应电力轨的第二源极,以及耦合到所述输出电力轨的第二漏极。
17.根据权利要求14所述的电力多路复用电路,其中:
所述第一供应选择电路进一步包括第一电力轨选择电路,其经配置以接收所述第一供应电力轨选择信号,且基于所述第一供应电力轨选择信号向第一电力轨选择输入指示所述第一供应电力轨选择启用状态而产生第一驱动信号;以及
所述第二供应选择电路进一步包括第二电力轨选择电路,其经配置以接收所述第二供应电力轨选择信号,且基于所述第二供应电力轨选择信号向第二电力轨选择输入指示所述第二供应电力轨选择启用状态而产生第二驱动信号;
所述第一电力切换电路经配置以响应于所述第一驱动信号指示所述第一供应电力轨选择启用状态,将所述第一供应电力轨选择性地耦合到所述输出电力轨;以及
所述第二电力切换电路经配置以响应于所述第二驱动信号指示所述第二供应电力轨选择启用状态,将所述第二供应电力轨选择性地耦合到所述输出电力轨。
18.根据权利要求17所述的电力多路复用电路,其中:
所述第一电力切换电路经配置以响应于所述第一驱动信号指示第一供应电力轨停用状态,使所述第一供应电力轨选择性地从所述输出电力轨去耦;以及
所述第二电力切换电路经配置以响应于所述第二驱动信号指示第二供应电力轨停用状态,将所述第二供应电力轨选择性地耦合到所述输出电力轨。
19.根据权利要求1所述的电力多路复用电路,其进一步包括:
第三供应选择电路,其包括:
第三电力切换电路,其经配置以接收第三供应电力轨选择信号,所述第三电力切换电路经配置以:
响应于所述第三供应电力轨选择信号指示第三供应电力轨选择启用状态,将具有第三电压的第三供应电力轨选择性地耦合到输出电力轨,所述输出电力轨耦合到至少一个受电电路;以及
第三二极管压降控制电路,其经配置以接收所述供应电力轨切换信号,所述第三二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示供应电力轨切换启用状态,建立所述第三供应电力轨与所述输出电力轨之间的第三二极管压降连接。
20.根据权利要求1所述的电力多路复用电路,其集成到芯片上系统SoC中。
21.根据权利要求1所述的电力多路复用电路,其集成到选自由以下组成的群组的装置中:机顶盒;娱乐单元;导航装置;通信装置;固定位置数据单元;移动位置数据单元;移动电话;蜂窝式电话;智能电话;平板;计算机;个人数字助理PDA;监视器;电视;调谐器;无线电;音乐播放器;视频播放器;以及汽车。
22.根据权利要求21所述的电力多路复用电路,其中:
所述平板包括平板手机;
所述计算机包括便携式计算机、桌上型计算机或服务器计算机;
所述监视器包括计算机监视器;
所述无线电包括卫星无线电;
所述音乐播放器包括数字音乐播放器、便携式音乐播放器或数字视频播放器;或者
所述视频播放器包括数字视频光盘DVD播放器或便携式数字视频播放器。
23.一种电力多路复用电路,其包括:
用于接收第一供应电力轨选择信号的装置;
用于响应于所述第一供应电力轨选择信号指示第一供应电力轨选择启用状态,将具有第一电压的第一供应电力轨选择性地耦合到输出电力轨的装置,所述输出电力轨耦合到至少一个受电电路;
用于接收供应电力轨切换信号的装置;
用于响应于所述供应电力轨切换信号指示供应电力轨切换启用状态,建立所述第一供应电力轨与所述输出电力轨之间的第一二极管压降连接的装置;
用于接收第二供应电力轨选择信号的装置;
用于响应于第二供应电力轨选择信号指示第二供应电力轨选择启用状态,将具有第二电压的第二供应电力轨选择性地耦合到所述输出电力轨的装置;以及
用于响应于所述供应电力轨切换信号指示供应电力轨切换启用状态,建立所述第二供应电力轨与所述输出电力轨之间的第二二极管压降连接的装置。
24.一种选择性地切换多个供应电力轨之中的供应电力轨到输出电力轨的耦合来为受电电路供电的方法,其包括:
接收指示第一供应电力轨选择状态的第一供应电力轨选择信号;
接收指示第二供应电力轨选择状态的第二供应电力轨选择信号;
接收指示供应电力轨切换状态的供应电力轨切换信号;
响应于所述第一供应电力轨选择信号指示第一供应电力轨选择启用状态,将具有第一电压的第一供应电力轨选择性地耦合到输出电力轨,所述输出电力轨耦合到至少一个受电电路;
响应于所述供应电力轨切换信号指示供应电力轨切换启用状态,建立所述第一供应电力轨与所述输出电力轨之间的第一二极管压降连接;
响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立第二供应电力轨与所述输出电力轨之间的第二二极管压降连接;以及
响应于所述第二供应电力轨选择信号指示第二供应电力轨选择启用状态,将具有第二电压的所述第二供应电力轨选择性地耦合到所述输出电力轨。
25.根据权利要求24所述的方法,其进一步包括:
响应于所述第一供应电力轨选择信号指示第一供应电力轨选择停用状态,选择性地使所述第一供应电力轨从所述输出电力轨去耦;以及
响应于所述第二供应电力轨选择信号指示第二供应电力轨选择停用状态,选择性地使所述第二供应电力轨从所述输出电力轨去耦。
26.根据权利要求24所述的方法,其进一步包括:
响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接;以及
响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
27.根据权利要求24所述的方法,其中,响应于所述第一电压高于所述第二电压,响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,维持阈值电压的电压低于所述输出电力轨上的所述第一电压。
28.根据权利要求24所述的方法,其进一步包括响应于所述第一电压低于所述第二电压,响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,防止电流从所述输出电力轨流到所述第一供应电力轨。
29.根据权利要求24所述的方法,包括:
响应于所述第一供应电力轨选择信号指示所述第一供应电力轨选择启用状态,选择性地将耦合到所述第一供应电力轨的第一电力输入耦合到第一电力输出,以将所述第一电压提供到所述至少一个受电电路,所述第一电力输出耦合到所述输出电力轨;以及
响应于所述第二供应电力轨选择信号指示所述第二供应电力轨选择启用状态,选择性地将耦合到所述第二供应电力轨的第二电力输入耦合到第二电力输出,以将所述第二电压提供到所述至少一个受电电路,所述第二电力输出耦合到所述输出电力轨。
30.根据权利要求29所述的方法,其包括:
响应于所述第一供应电力轨选择信号指示第一供应电力轨选择停用状态,选择性地使所述第一电力输入从所述第一电力输出去耦;以及
响应于所述第二供应电力轨选择信号指示第二供应电力轨选择停用状态,选择性地使所述第二电力输入从所述第二电力输出去耦。
31.根据权利要求29所述的方法,其进一步包括:
响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接;以及
响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
32.根据权利要求29所述的方法,其进一步包括:
基于所述第一供应电力轨选择信号向第一电力轨选择输入指示所述第一供应电力轨选择启用状态,产生第一驱动信号;以及
基于所述第二供应电力轨选择信号向第二电力轨选择输入指示所述第二供应电力轨选择启用状态,产生第二驱动信号;
响应于所述第一驱动信号指示所述第一供应电力轨选择启用状态,选择性地将所述第一供应电力轨耦合到所述输出电力轨;以及
响应于所述第二驱动信号指示所述第二供应电力轨选择启用状态,选择性地将所述第二供应电力轨耦合到所述输出电力轨。
33.根据权利要求32所述的方法,其进一步包括:
响应于所述第一驱动信号指示第一供应电力轨停用状态,选择性地使所述第一供应电力轨从所述输出电力轨去耦;以及
响应于所述第二驱动信号指示第二供应电力轨停用状态,选择性地使所述第二供应电力轨从所述输出电力轨去耦。
34.根据权利要求30所述的方法,其包括在选择性地将具有所述第二电压的所述第二供应电力轨耦合到所述输出电力轨之前,响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,响应于所述第二供应电力轨选择信号指示所述第二供应电力轨选择启用状态,建立所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接。
35.根据权利要求34所述的方法,其包括响应于所述第一供应电力轨选择信号指示所述第一供应电力轨选择启用状态,在将具有所述第二电压的所述第二供应电力轨选择性地耦合到所述输出电力轨之后,响应于所述第二供应电力轨选择信号指示所述第二供应电力轨选择启用状态,选择性地将具有所述第一电压的所述第一供应电力轨从所述输出电力轨去耦。
36.根据权利要求30所述的方法,其包括响应于所述第一供应电力轨选择信号指示所述第一供应电力轨选择启用状态,在选择性地将具有所述第二电压的所述第二供应电力轨耦合到所述输出电力轨之后,响应于所述第二供应电力轨选择信号指示所述第二供应电力轨选择启用状态,选择性地将具有所述第一电压的所述第一供应电力轨从所述输出电力轨去耦。
37.根据权利要求29所述的方法,其包括:
响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接;以及
响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
38.根据权利要求37所述的方法,其进一步包括:
响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接;以及
响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
39.根据权利要求37所述的方法,其进一步包括:
基于所述第一供应电力轨选择信号指示所述第一供应电力轨选择启用状态而提供第一驱动信号;
基于所述第二供应电力轨选择信号指示所述第二供应电力轨选择启用状态而提供第二驱动信号;
响应于所述第一驱动信号指示所述第一供应电力轨选择启用状态,将所述第一供应电力轨选择性地耦合到所述输出电力轨;以及
响应于所述第二驱动信号指示所述第二供应电力轨选择启用状态,将所述第二供应电力轨选择性地耦合到所述输出电力轨。
40.根据权利要求39所述的方法,其进一步包括:
响应于所述第一驱动信号指示第一供应电力轨停用状态,选择性地使所述第一供应电力轨从所述输出电力轨去耦;以及
响应于所述第二驱动信号指示第二供应电力轨停用状态,选择性地使所述第二供应电力轨从所述输出电力轨去耦。
41.根据权利要求37所述的方法,其包括响应于所述第一供应电力轨选择信号指示第一供应电力轨停用状态,选择性地使所述第一电力输入从所述第一电力输出去耦,且响应于所述第二供应电力轨选择信号指示第二供应电力轨停用状态,在建立所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接之后,响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,选择性地使所述第二电力输入从所述第二电力输出去耦,以及响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
42.根据权利要求41所述的方法,其包括响应于所述第二供应电力轨选择信号指示第二供应电力轨启用状态,在建立所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接之后,响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,选择性地将所述第二电力输入耦合到所述第二电力输出,以及响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
43.根据权利要求37所述的方法,其包括响应于所述第二供应电力轨选择信号指示第二供应电力轨启用状态,在建立所述第一供应电力轨与所述输出电力轨之间的所述第一二极管压降连接之后,响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,选择性地将所述第二电力输入耦合到所述第二电力输出,以及响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
44.根据权利要求37所述的方法,其包括响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,在选择性地将所述第二电力输入之后耦合到所述第二电力输出,响应于所述第二供应电力轨选择信号指示第二供应电力轨启用状态,断开所述第二供应电力轨与所述输出电力轨之间的所述第二二极管压降连接。
45.根据权利要求24所述的方法,其进一步包括:
接收指示第三供应电力轨选择状态的第三供应电力轨选择信号;
响应于所述第三供应电力轨选择信号指示第三供应电力轨选择启用状态,将具有第三电压的第三供应电力轨选择性地耦合到所述输出电力轨,所述输出电力轨耦合到所述至少一个受电电路;以及
响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,建立所述第三供应电力轨与所述输出电力轨之间的第三二极管压降连接。
46.一种用于基于处理器的系统的电力轨控制系统,其包括:
存储器供应电力轨,其经配置以从存储器域中的存储器电力供应器接收存储器电压;
逻辑供应电力轨,其经配置以从逻辑域中的逻辑电力供应器接收逻辑电压;以及
电力多路复用电路,其包括:
第一供应选择电路,其包括:
第一电力切换电路,其经配置以接收第一供应电力轨选择信号,所述第一电力切换电路经配置以:
响应于所述第一供应电力轨选择信号指示第一供应电力轨选择启用状态,选择性地将所述存储器供应电力轨耦合到阵列电力轨,以将所述存储器电压提供到所述存储器域中的至少一个存储器电路,所述阵列电力轨耦合到所述至少一个存储器电路;以及
第一二极管压降控制电路,其经配置以接收供应电力轨切换信号,且响应于所述供应电力轨切换信号指示供应电力轨切换启用状态,提供所述存储器供应电力轨与输出电力轨之间的第一二极管压降连接;以及
第二供应选择电路,其包括:
第二电力切换电路,其经配置以接收第二供应电力轨选择信号,所述第二电力切换电路经配置以:
响应于所述第二供应电力轨选择信号指示第二供应电力轨选择启用状态,选择性地将所述逻辑供应电力轨耦合到所述阵列电力轨,以向所述至少一个存储器电路提供所述逻辑电压;以及
第二二极管压降控制电路,其经配置以响应于所述供应电力轨切换信号指示所述第二供应电力轨切换启用状态,接收所述供应电力轨切换信号,且提供所述逻辑供应电力轨与所述输出电力轨之间的第二二极管压降连接。
47.根据权利要求46所述的电力轨控制系统,其中所述电力多路复用电路经配置以将所述逻辑电力轨耦合到所述至少一个存储器电路,以将所述至少一个存储器电路的本征去耦电容耦合到所述逻辑域。
48.根据权利要求46所述的电力轨控制系统,其中:
所述第一电力切换电路进一步经配置以响应于所述第一供应电力轨选择信号指示第一供应电力轨停用状态,选择性地使所述存储器供应电力轨从所述阵列电力轨去耦;以及
所述第二电力切换电路进一步经配置以响应于所述第二供应电力轨选择信号指示第二供应电力轨停用状态,选择性地使所述逻辑供应电力轨从所述阵列电力轨去耦。
49.根据权利要求46所述的电力轨控制系统,其中:
所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述存储器供应电力轨与所述阵列电力轨之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述逻辑供应电力轨与所述阵列电力轨之间的所述第二二极管压降连接。
50.根据权利要求46所述的电力轨控制系统,其中:
响应于所述存储器电压高于所述逻辑电压,所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,维持阈值电压的电压低于所述阵列电力轨上的所述存储器电压。
51.根据权利要求46所述的电力轨控制系统,其中:
响应于所述存储器电压低于所述逻辑电压,所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,防止或减少电流从所述阵列电力轨流到第一供应电力轨。
52.根据权利要求46所述的电力轨控制系统,其中:
响应于所述逻辑电压高于所述存储器电压,所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,维持阈值电压的电压低于所述阵列电力轨上的所述逻辑电压。
53.根据权利要求46所述的电力轨控制系统,其中:
响应于所述逻辑电压低于所述存储器电压,所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,防止或减少电流从所述阵列电力轨流到所述存储器供应电力轨。
54.根据权利要求46所述的电力轨控制系统,其中:
所述第一电力切换电路包括:
第一电力输入,其耦合到所述存储器供应电力轨;
第一电力输出,其耦合到所述阵列电力轨;以及
第一电力轨选择输入,其经配置以接收所述第一供应电力轨选择信号;
所述第一电力切换电路经配置以:
响应于所述第一供应电力轨选择信号指示所述第一供应电力轨选择启用状态,选择性地将所述第一电力输入耦合到所述第一电力输出,以向所述至少一个存储器电路提供所述存储器电压;以及
所述第二电力切换电路包括:
第二电力输入,其耦合到所述逻辑供应电力轨;
第二电力输出,其耦合到所述阵列电力轨;以及
第二电力轨选择输入,其经配置以接收所述第二供应电力轨选择信号;
所述第二电力切换电路经配置以:
响应于所述第二供应电力轨选择信号指示所述第二供应电力轨选择启用状态,选择性地将所述第二电力输入耦合到所述第二电力输出,以向所述至少一个存储器电路提供所述逻辑电压。
55.根据权利要求54所述的电力轨控制系统,其中:
所述第一电力切换电路进一步经配置以响应于所述第一供应电力轨选择信号指示第一供应电力轨停用状态,选择性地将所述第一电力输入从所述第一电力输出去耦;以及
所述第二电力切换电路进一步经配置以响应于所述第二供应电力轨选择信号指示第二供应电力轨停用状态,选择性地使所述第二电力输入从所述第二电力输出去耦。
56.根据权利要求54所述的电力轨控制系统,其中:
所述第一二极管压降控制电路包括:
第一二极管压降输入,其耦合到所述第一电力切换电路的所述第一电力输入;
第一二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第一二极管压降输出,其耦合到所述第一电力输出;
所述第一二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,提供所述第一电力轨选择输入与所述第一电力输出之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路包括:
第二二极管压降输入,其耦合到所述第二电力切换电路的所述第二电力输入;
第二二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第二二极管压降输出,其耦合到所述第二电力输出;
所述第二二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,提供所述第二电力轨选择输入与所述第二电力输出之间的所述第二二极管压降连接。
57.根据权利要求56所述的电力轨控制系统,其中:
所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第一电力轨选择输入与所述第一电力输出之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述第二电力轨选择输入与所述第二电力输出之间的所述第二二极管压降连接。
58.根据权利要求54所述的电力轨控制系统,其中:
所述第一二极管压降控制电路包括:
第一二极管压降输入,其耦合到所述存储器供应电力轨;
第一二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第一二极管压降输出,其耦合到所述阵列电力轨;
所述第一二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,提供所述存储器供应电力轨与所述阵列电力轨之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路包括:
第二二极管压降输入,其耦合到所述逻辑供应电力轨;
第二二极管压降控制输入,其经配置以接收所述供应电力轨切换信号;以及
第二二极管压降输出,其耦合到所述阵列电力轨;
所述第二二极管压降控制电路经配置以响应于所述供应电力轨切换信号指示所述供应电力轨切换启用状态,提供所述逻辑供应电力轨与所述阵列电力轨之间的所述第二二极管压降连接。
59.根据权利要求58所述的电力轨控制系统,其中:
所述第一二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述存储器供应电力轨与所述阵列电力轨之间的所述第一二极管压降连接;以及
所述第二二极管压降控制电路进一步经配置以响应于所述供应电力轨切换信号指示供应电力轨切换停用状态,断开所述逻辑供应电力轨与所述阵列电力轨之间的所述第二二极管压降连接。
60.根据权利要求59所述的电力轨控制系统,其中:
所述第一二极管压降控制电路包括第一晶体管,其包括经配置以接收所述供应电力轨切换信号的第一栅极、耦合到所述存储器供应电力轨的第一源极,以及耦合到所述阵列电力轨的第一漏极;以及
所述第二二极管压降控制电路包括第二晶体管,其包括经配置以接收所述供应电力轨切换信号的第二栅极、耦合到所述存储器供应电力轨的第二源极,以及耦合到所述阵列电力轨的第二漏极。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562147862P | 2015-04-15 | 2015-04-15 | |
US62/147,862 | 2015-04-15 | ||
US15/087,377 US9977480B2 (en) | 2015-04-15 | 2016-03-31 | Selective coupling of power rails to a memory domain(s) in a processor-based system |
US15/087,377 | 2016-03-31 | ||
PCT/US2016/027890 WO2016168695A1 (en) | 2015-04-15 | 2016-04-15 | Providing current cross-conduction protection in a power rail control system |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107431354A CN107431354A (zh) | 2017-12-01 |
CN107431354B true CN107431354B (zh) | 2020-07-10 |
Family
ID=55802526
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680019940.2A Active CN107430422B (zh) | 2015-04-15 | 2016-04-13 | 在基于处理器的系统中将功率轨选择性耦合到存储器域 |
CN201680021277.XA Active CN107431354B (zh) | 2015-04-15 | 2016-04-15 | 在电力轨控制系统中提供电流跨导保护 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680019940.2A Active CN107430422B (zh) | 2015-04-15 | 2016-04-13 | 在基于处理器的系统中将功率轨选择性耦合到存储器域 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9977480B2 (zh) |
EP (2) | EP3283936A1 (zh) |
JP (1) | JP6510071B2 (zh) |
CN (2) | CN107430422B (zh) |
WO (2) | WO2016168238A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10050448B2 (en) | 2015-04-15 | 2018-08-14 | Qualcomm Incorporated | Providing current cross-conduction protection in a power rail control system |
US10684671B2 (en) * | 2016-05-27 | 2020-06-16 | Qualcomm Incorporated | Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit |
US10317968B2 (en) * | 2017-03-28 | 2019-06-11 | Qualcomm Incorporated | Power multiplexing with an active load |
US10535394B2 (en) | 2017-07-20 | 2020-01-14 | Samsung Electronics Co., Ltd. | Memory device including dynamic voltage and frequency scaling switch and method of operating the same |
US10607660B2 (en) | 2017-07-20 | 2020-03-31 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and operating method of the same |
US10529407B2 (en) | 2017-07-20 | 2020-01-07 | Samsung Electronics Co., Ltd. | Memory device including a plurality of power rails and method of operating the same |
US10852807B2 (en) | 2018-02-01 | 2020-12-01 | Microsoft Technology Licensing, Llc | Hybrid powering off of storage component memory cells |
EP3587282A1 (en) * | 2018-06-21 | 2020-01-01 | Airbus Oneweb Satellites SAS | Satellite control apparatuses and methods |
KR102627594B1 (ko) * | 2018-09-18 | 2024-01-22 | 삼성전자주식회사 | 복수의 입력 전압에 기초하여 전압을 출력하는 전자 회로 |
US10446196B1 (en) | 2018-10-18 | 2019-10-15 | Qualcomm Incorporated | Flexible power sequencing for dual-power memory |
US11307644B2 (en) | 2019-07-25 | 2022-04-19 | Apple Inc. | Cross-domain power control circuit |
DE102020101438A1 (de) * | 2020-01-22 | 2021-07-22 | Connaught Electronics Ltd. | Elektronische Recheneinrichtung für ein Kraftfahrzeug mit einer Schaltung, die über eine Steuereinrichtung außerhalb der Recheneinrichtung mit einer Spannung versorgt wird, Anordnung sowie Verfahren |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103078623A (zh) * | 2007-12-21 | 2013-05-01 | 高通股份有限公司 | 使用开关电路提供电力的系统和方法 |
CN104347620A (zh) * | 2013-08-09 | 2015-02-11 | 英飞凌科技奥地利有限公司 | 半导体器件、电子电路以及用于切换高电压的方法 |
CN204190484U (zh) * | 2014-11-03 | 2015-03-04 | 合肥宝龙达信息技术有限公司 | 一种供电切换电路 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2833293B2 (ja) * | 1991-09-20 | 1998-12-09 | 日本電気株式会社 | 直流電源切替装置 |
US6281724B1 (en) * | 1998-11-17 | 2001-08-28 | Analog Devices, Inc. | Circuit for partial power-down on dual voltage supply integrated circuits |
KR100582380B1 (ko) | 1999-06-30 | 2006-05-23 | 주식회사 하이닉스반도체 | 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치 |
JP2001268814A (ja) | 2000-03-17 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | 電源供給装置、電気機器および電力供給方法 |
DE10120790A1 (de) | 2001-04-27 | 2002-11-21 | Infineon Technologies Ag | Schaltungsanordnung zur Verringerung der Versorgungsspannung eines Schaltungsteils sowie Verfahren zum Aktivieren eines Schaltungsteils |
US7498836B1 (en) | 2003-09-19 | 2009-03-03 | Xilinx, Inc. | Programmable low power modes for embedded memory blocks |
WO2005119532A2 (en) | 2004-06-04 | 2005-12-15 | The Regents Of The University Of California | Low-power fpga circuits and methods |
US7589584B1 (en) | 2005-04-01 | 2009-09-15 | Altera Corporation | Programmable voltage regulator with dynamic recovery circuits |
TW200710744A (en) | 2005-05-19 | 2007-03-16 | Nxp Bv | Transponder with an improved voltage limiter circuit |
US20070210750A1 (en) | 2006-03-08 | 2007-09-13 | Samsung Electronics Co., Ltd. | Power supply device and power supplying method for power supply device |
US7630270B2 (en) | 2006-08-21 | 2009-12-08 | Texas Instruments Incorporated | Dual mode SRAM architecture for voltage scaling and power management |
US7673160B2 (en) * | 2006-10-19 | 2010-03-02 | International Business Machines Corporation | System and method of power management for computer processor systems |
US7737720B2 (en) | 2007-05-03 | 2010-06-15 | Arm Limited | Virtual power rail modulation within an integrated circuit |
FR2916288B1 (fr) | 2007-05-18 | 2009-08-21 | Commissariat Energie Atomique | Dispositif d'alimentation d'un circuit electronique et circuit electronique |
TWI349842B (en) | 2007-12-12 | 2011-10-01 | Univ Nat Chiao Tung | Self-aware adaptive power control system |
US8139436B2 (en) * | 2009-03-17 | 2012-03-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits, systems, and methods for reducing leakage currents in a retention mode |
US8406075B2 (en) | 2009-04-03 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra-low leakage memory architecture |
WO2011031888A1 (en) * | 2009-09-09 | 2011-03-17 | Marvell World Trade Ltd. | Memory with multiple power supplies and/or multiple low power modes |
US8423946B1 (en) | 2010-05-25 | 2013-04-16 | Marvell International Ltd. | Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit |
FR2967796A1 (fr) | 2010-11-18 | 2012-05-25 | St Microelectronics Sa | Procede et systeme de gestion de l'alimentation d'un composant, par exemple un processeur et d'une memoire, par exemple une memoire cache dudit processeur |
US9337660B1 (en) | 2011-12-13 | 2016-05-10 | Marvell Israel (M.I.S.L) Ltd. | Switching arrangement for power supply from multiple power sources |
CN103377692B (zh) * | 2012-04-25 | 2016-01-20 | 联发科技股份有限公司 | 用于双功率存储器的预解码器及双功率存储器 |
KR102038041B1 (ko) | 2012-08-31 | 2019-11-26 | 에스케이하이닉스 주식회사 | 전원 선택 회로 |
US9299394B2 (en) | 2012-10-04 | 2016-03-29 | Broadcom Corporation | Method and circuit for reducing current surge |
JP5886732B2 (ja) * | 2012-12-04 | 2016-03-16 | 東芝三菱電機産業システム株式会社 | 電源切換装置 |
US9484917B2 (en) | 2012-12-18 | 2016-11-01 | Intel Corporation | Digital clamp for state retention |
TWI459189B (zh) * | 2012-12-27 | 2014-11-01 | Giga Byte Tech Co Ltd | 主機板及其電源管理方法 |
US9785181B2 (en) | 2013-01-15 | 2017-10-10 | Nec Corporation | Power network system operation method |
KR102088808B1 (ko) | 2013-04-19 | 2020-03-13 | 삼성전자주식회사 | 듀얼 파워 레일을 포함하는 시스템 온 칩 및 그것의 전압 공급 방법 |
US9059696B1 (en) | 2013-08-01 | 2015-06-16 | Altera Corporation | Interposer with programmable power gating granularity |
US20150067290A1 (en) | 2013-09-04 | 2015-03-05 | Qualcomm Incorporated | Memory access time tracking in dual-rail systems |
US9423865B2 (en) | 2013-09-13 | 2016-08-23 | Globalfoundries Inc. | Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores |
US9825468B1 (en) | 2014-12-30 | 2017-11-21 | GLF Integrated Power, Inc. | Methods and apparatus for an automatic input selecting power path switch |
US10050448B2 (en) | 2015-04-15 | 2018-08-14 | Qualcomm Incorporated | Providing current cross-conduction protection in a power rail control system |
US10684671B2 (en) | 2016-05-27 | 2020-06-16 | Qualcomm Incorporated | Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit |
-
2016
- 2016-03-31 US US15/087,377 patent/US9977480B2/en active Active
- 2016-04-13 JP JP2017553334A patent/JP6510071B2/ja active Active
- 2016-04-13 CN CN201680019940.2A patent/CN107430422B/zh active Active
- 2016-04-13 WO PCT/US2016/027197 patent/WO2016168238A1/en active Application Filing
- 2016-04-13 EP EP16717804.5A patent/EP3283936A1/en active Pending
- 2016-04-15 WO PCT/US2016/027890 patent/WO2016168695A1/en active Application Filing
- 2016-04-15 EP EP16720011.2A patent/EP3283937B1/en active Active
- 2016-04-15 CN CN201680021277.XA patent/CN107431354B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103078623A (zh) * | 2007-12-21 | 2013-05-01 | 高通股份有限公司 | 使用开关电路提供电力的系统和方法 |
CN104347620A (zh) * | 2013-08-09 | 2015-02-11 | 英飞凌科技奥地利有限公司 | 半导体器件、电子电路以及用于切换高电压的方法 |
CN204190484U (zh) * | 2014-11-03 | 2015-03-04 | 合肥宝龙达信息技术有限公司 | 一种供电切换电路 |
Also Published As
Publication number | Publication date |
---|---|
EP3283937B1 (en) | 2019-01-09 |
EP3283937A1 (en) | 2018-02-21 |
JP2018512683A (ja) | 2018-05-17 |
CN107430422A (zh) | 2017-12-01 |
WO2016168695A1 (en) | 2016-10-20 |
CN107430422B (zh) | 2020-06-23 |
WO2016168238A1 (en) | 2016-10-20 |
US9977480B2 (en) | 2018-05-22 |
US20160306412A1 (en) | 2016-10-20 |
CN107431354A (zh) | 2017-12-01 |
EP3283936A1 (en) | 2018-02-21 |
JP6510071B2 (ja) | 2019-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107431354B (zh) | 在电力轨控制系统中提供电流跨导保护 | |
US10050448B2 (en) | Providing current cross-conduction protection in a power rail control system | |
US10684671B2 (en) | Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit | |
US10171080B2 (en) | Voltage level shifter (VLS) circuits employing a pre-conditioning circuit for pre-conditioning an input signal to be voltage level shifted in response to a pre-charge phase | |
KR101588612B1 (ko) | 판독-우선 셀 구조들, 기입 드라이버들을 갖는 정적 랜덤 액세스 메모리들 (sram), 관련 시스템들, 및 방법들 | |
CN107636966B (zh) | 使用预处理电路的电压电平移位器与相关系统和方法 | |
US9960596B2 (en) | Automatic voltage switching circuit for selecting a higher voltage of multiple supply voltages to provide as an output voltage | |
WO2017030828A1 (en) | Dynamic voltage level shifters employing pulse generation circuits, and related systems and methods | |
WO2018048572A1 (en) | Adaptive pulse generation circuits for clocking pulse latches with minimum hold time | |
US10432197B2 (en) | Electronic devices employing adiabatic logic circuits with wireless charging | |
KR102507793B1 (ko) | 전력 구동 회로들에 전압들을 제공하는 레이트를 제어하기 위한 스위치드 전력 제어 회로들, 및 관련 시스템들 및 방법들 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |