JP2018524903A

JP2018524903A - 送信機と受信機の間のサンプリングレート同期

Info

Publication number: JP2018524903A
Application number: JP2017566105A
Authority: JP
Inventors: ク・リチャン; グドフスキィ・デニス・エー; リー・シンヘン
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2015-06-26
Filing date: 2015-06-26
Publication date: 2018-08-30
Also published as: US10516521B2; WO2016209290A1; US20180316482A1

Abstract

ワイヤレス受信機が、受信サンプリングレートを送信サンプリングレートにデジタル同期させるように構成することができ、タイミングオフセット推定器を有するタイミング制御ユニットによって制御されるデジタル補間器を含むことができる、システムおよび方法が提供される。タイミング制御ユニットは、パラメータを計算し、デジタル補間器に出力するように構成することができる。デジタル補間器は、後に分数遅延フィルタが続くサンプルバッファを含むことができる。デジタル補間器への出力パラメータは、サブサンプルタイミングオフセットを補償するために送信機タイミング信号に対する受信機の分数遅延タイミングオフセット信号と、書込みポインタに対する読取りポインタの位置を制御するためのバッファポインタ制御信号とを含むことができる。タイミングオフセット推定器は、サンプリングレート比の制御語と瞬時タイミングオフセットの制御語とを計算し、タイミング制御ユニットに提供するように構成することができる。

Description

開示される技術は、一般に通信システムに関し、より詳細には、いくつかの実施形態は、場合によってはサブサンプルタイミングオフセット推定を用いる、送信機と受信機の間のサンプリングレート同期のためのシステムおよび方法に関する。

ワイヤレス通信デバイスは今日の社会に定着している。実際、通信技術の多くの継続的な進歩に伴い、ますます多くのデバイスが、高度な通信機能で消費者、商業、および政府部門のいずれにも導入されている。さらに、処理能力および低消費電力技術の発達、ならびにデータ符号化および変調技術の発達により、有線およびワイヤレス通信機能の普及がより広い範囲でもたらされている。

例えば、有線とワイヤレスの両方の通信ネットワークは、今や多くの家庭およびオフィス環境において当たり前のものとなっている。そのようなネットワークにより、これまで独立していた様々なデバイスが、データおよび他の情報を共有して、生産性を高め、または単純にそれらのユーザに対する利便性を改善することが可能となる。例示的なネットワークには、2〜3例を挙げると、Bluetooth(登録商標)通信ネットワーク、ならびに802.11および802.16通信ネットワークなどの様々なIEEE標準に基づくネットワークが含まれる。

さらに、多くの分野および産業で使用される道具、器具類、および他のデバイスまたは機器が、それらのルーチン機能の一部としてワイヤレス通信機能を含むように進化している。これらの通信機能により、例えば、機器を制御するためのコマンドおよび制御情報；機器によって集められた遠隔測定情報、データ、または他の情報；状態、レポート、および他の同様の「ハウスキーピング」情報；ならびに機器の動作、使用、配備および保守において有用または必要であり得る他の情報などの情報を含む情報交換が可能になり得る。

図1は、上述のタイプの機器を含むいくつかのワイヤレスデバイスのうちのいずれかに使用することができる送信機および受信機の例を示す簡略化されたブロック図である。所望の機能により、これらのデバイスは、送信機、受信機、または両方(送受信機と称する)を含むことができる。送信機は、情報122を送信のために受信し、プリコーダ132と、変調器134と、増幅器136と、アンテナ138とを含むことができる。ワイヤレス送信機が他の機能も含むことができることを当業者は理解するであろう。プリコーダ132は、例えば、チャネルパラメータまたは特性を考慮に入れることによって性能を最適化するようにデータをプリコードするために含むことができる。

変調器134は、基本的に、送信すべき情報を受信し、無線周波数(RF)変調信号を出力するのに使用される。変調は、典型的には、情報信号122(プリコードされているかどうかにかかわらず)を所望の搬送周波数における搬送波に組み合わせること(例えば、乗算すること)によって実現される。変調は、送信すべき情報によりアナログまたはデジタル領域において実行することができる。基本的デジタル変調技法の例には、他のデジタル変調技法も知られているが、位相偏移キーイング(PSK)、周波数偏移キーイング(FSK)、直交振幅変調(QAM)、およびこれらの変形が含まれ、使用することができる。

増幅器136は、アンテナ138による送信のための信号を増幅するために含めることができる。アンテナ138は、変調された搬送信号を通信チャネル124(例えば、空気)を介した電磁信号として放射するために含まれる。同様に、アンテナ148も受信機上に含まれる。受信側において、アンテナ148は、通信チャネルを介して放射された電磁信号を捕捉するのに使用される。送受信機を使用する実施形態において、送信動作と受信動作には別々のアンテナを使用することができ、または送受信機特性により同じアンテナを使用することができる。

受信機の議論を続けると、図1に示す基本受信機例は、アンテナ148と、RF増幅器142と、復調器144と、フィルタ146とを含む。RF増幅器142は、アンテナ148によって受信され、復調器144に提供された信号を増幅する。復調器144は、基本的に、変調器134によって印加された変調を元に戻す。言い換えれば、復調器144は、変調された搬送波からオリジナルの情報搬送信号を復元する。フィルタ146は、復元された情報信号123における不要な雑音を除去するために含めることができる。フィルタリングは、チャネル選択性を改善するために受信機のフロントエンドにおいて使用することもできる。送信機と同様に、通信システムの目標および目的により追加の特徴および構成要素をどのように受信機に設けることができるかを当業者は理解するであろう。例えば、デジタル受信機に対して、システムは、復調の前にアナログ/デジタル変換を含むことができ、復調は、デジタル領域において実施することができる。別の例として、複数のダウンコンバージョンステップを、例えば、スーパーヘテロダイン受信機の場合のように、実施することができる。さらには、入力信号は、まず、中間周波数(IF)にダウンコンバートすることができ、IF信号はデジタル領域に変換してからベースバンドにダウンコンバートすることができる。

上記のように、変調器134および復調器144は、いくつかの所望の変調技法のうちのいずれかを実装するように選ぶことができ、そのうちの1つがPSK変調である。PSKは、搬送信号の位相の変化を使用して、送信すべき情報を表すデジタル変調技法である。PSK変調は、有限数の位相を使用して、ビットまたはシンボルの固有のパターンを表現する。したがって、入力情報ストリーム122は、典型的には、群の状態で動作され、各群は、変調技法の特定の位相によって表されるビットのパターン(例えば、シンボル)に変換される。受信機において、復調器は、受信信号の位相を決定し、それをそれが表すシンボルにまたマッピングする。このようにして、オリジナルの情報を復元することができる。QPSKまたは直交位相偏移キーイングは、変調に4つの位相を使用するPSKの変形である。4つの位相が利用可能である場合、QPSKは、シンボルごとに情報ビットに符号化することができる。PSKは、他の有限数の位相を使用して実装することができる。

図2は、基本QPSK変調器および復調器を示すブロック図である。QPSK変調は、一般に、当技術分野でよく知られており、QPSK変調は、代替の構成およびアーキテクチャを使用してどのように実装することができるかを当業者は理解するであろう。図2に示す例において、変調器202は、直並列変換器216と、低域通過フィルタ232、234と、局部発振器242と、ミキサ236、238と、位相調整器244と、加算器246とを含む。動作において、直並列変換器(またはデマルチプレクサ)216は、データを2つの別々のデータストリームに並列変換する。典型的には、これは偶数ビットと奇数ビットに分離する。奇数ビットおよび偶数ビットのそれぞれは、NRZフォーマットおよび並列方式に変換することができる。ビットは、それらに変調のために位相アームおよび直交位相アームで送られる。低域通過フィルタ232、234は、雑音をデータストリームから除去するのに使用される。局部発振器242、ミキサ236、238、位相調整器244は、同相および直行位相成分を変調するのに使用される。

QPSK変調において、2つの正弦波(例えば、sinおよびcos)が変調(例えば、cos(ωt)およびsin(ωt))に使用される。同相アーム上の信号は、局部発振器信号使用ミキサ236によって乗算され、直交アーム上の信号は、マルチプレクサ238における局部発振器信号の位相シフトバージョンによって乗算される。典型的には、位相シフトは90°であり、cos(ωt)およびsin(ωt)による乗算が可能となる。したがって、変調は、オリジナルの信号をIおよびQチャネルまたは成分と称する2つの成分に分離する。IおよびQ成分は、相互に90度だけ分離されているので、直交または直角であるが、それらの搬送周波数は同じである。QPSK変調信号は、加算器246において同相および直交位相アームからの信号を組み合わせることによって得られる。2つの成分が直交であるので、合計し、同時に同じチャネル上で送信することができる。

QPSK復調器204は、局部発振器243と、ミキサ237、239と、位相調整器245と、低域通過フィルタ233、235と、決定ブロック249とを含む。受信したQPSK変調データストリーム252は、分割され、ミキサ237、239に提供される。ミキサ237、239は、IおよびQチャネルから搬送波を除去するためにデータを復調する。これは、例えば、入力信号をcos(ωt)およびsin(ωt)で乗算することによって達成することができる。ダウンコンバートされた信号は、低域通過フィルタ233、235によってフィルタリングされ、決定モジュール249に送られる。決定モジュール249は、もともと送信されたデータ222の推定値

を導き出すためにダウンコンバートされたデータストリームを評価する。

QPSK信号の検出に成功するために、受信機は、送信データサンプルのタイミング情報を知らなければならない。したがって、受信機は、しばしば、タイミング推定およびタイミング回復技法を使用してこれに対応する。これは、例えば、送信機と受信機との間のタイミングオフセットを推定することによって、および受信機サンプリングレートを送信機サンプリングレートに同期させるように受信発振器電圧を制御することによって実現することができる。

多くの他の変調および復調技法も、ある形のタイミングオフセット推定およびタイミング回復を利用する。例えば、最小偏移キーイング(MSK)変調は、オフセット直交位相偏移キーイング(O-QPSK)変調として表すこともできるが、いくつかの魅力的な特性を有する。すなわち、データレートに対する低帯域幅、および効率的な電力増幅に対する一定のエンベロープ。しかし、受信機側でMSKタイプの信号の復調に成功するには、送信データサンプルに関する正確なタイミング情報を必要とする。典型的には、送信機および受信機のサンプリングクロックは、いくらかの周波数不一致を有し、それによって、サンプリングレート不一致がもたらされ、したがって、モデムの性能が低下することがある。

図3は、PLLを使用する送信機および受信機アーキテクチャの例を示す図である。送信機271は、デジタル回路274と、デジタル/アナログ変換器(DAC)276と、ミキサ278と、2つのPLL280、282と、発振器284とを含む。受信機272は、ミキサ288と、アナログ/デジタル変換器(ADC)290と、デジタル回路292と、2つのPLL294、296と、発振器298とを含む。この例における発振器284および298は、電圧制御発振器(VCO)として実装される。

PLL280は、デジタル回路274のクロックf_iを生成し、クロックf_iは、VCO284によって直接または間接的に提供される周波数f_TXを用いて基準信号に固定される。デジタル/アナログ変換器(DAC)276は、デジタル回路274によってバイパスされ、発振器284に固定されたクロックf_iを使用して、変調されたデジタルサンプルy(kT_i)をアナログ信号y(t)に変換する。PLL282は、アップコンバージョンのためにミキサ278によって使用されるべき波形

を生成する。PLL282は、したがって、波形

も、発振器284に固定される。ミキサ278は、アナログ信号y(t)を所望の搬送周波数f_cに変換する。「直接アップコンバージョン」比などのいくつかのアーキテクチャにおいて、ミキサ278は必要とされず、DAC276が搬送周波数における所望の送信信号を直接生成する。いくつかの送信スキームにおいて、データシンボル周期とサンプリングクロック周期との間の関係は、次式として表すことができる。
T=R_TX×T_i
ここでR_TXは、有理分数または無理分数のいずれかであり、

は送信サンプリング周期であり、Tはシンボル周期である。

受信機272は、送信機271においてアンテナ(図示せず)によって通信チャネルまたは経路286を介して放射されたアナログ信号を受信する。ミキサ288は、受信したアナログ信号を、受信したRF周波数f_cから所望の中心周波数(例えば、中間またはベースバンドにおける)に変換する。PLL294は、発振器298に固定されるが、この周波数変換のために波形

を生成する。いわゆる「ダイレクトコンバージョン受信機」の場合、ミキサは、除去することができ、アナログ信号は、ADC290によって直接サンプリングすることができる。PLL296は、受信したダウンコンバートされた信号x(t)をサンプリングするためにADC290のクロック信号を生成する。次いで、クロックf_sとともにデジタルサンプルx(mT_s)が復調のためにデジタル回路内に伝搬される。

基準クロック(発振器284、298)間の周波数オフセットにより、受信側のデジタルサンプルは、サンプリング不一致を起こす。このサンプリング不一致は、データパケット時間フレームの上に累積され、顕著である場合、正確なデータ復調を妨害することがある。そのようなサンプリング不一致は、受信側で補償することができ、または、言い換えれば、TX/RXサンプリングレートが同期されなければならない。

従来のアナログ解決策は、VCOの制御電圧を調整することによってアナログ領域サンプリング不一致補償を達成する方法を含む。そのような方法において、制御電圧で表されるタイミングオフセットは、専用DACを使用する後続のアナログ電圧への変換により、アナログ領域において、またはデジタル領域においてのいずれかで推定することができる。これらの方法は、追加のアナログ回路を必要とし、それはデジタル領域解決策に比較して使用するのがより高価であり、より不便である。さらに、そのような方法の精度は、制限され、場合によっては、非同期周波数多重信号の場合など、アナログ領域タイミング同期が可能でない。

デジタル補間方法により、[0:1)の範囲における2つの連続サンプル間のサンプル値を計算することによってデジタル領域におけるあるサンプリングレート補正が可能となる。したがって、デジタルサンプルは、ADCによって自走クロックを用いてアナログ信号からデジタル化されるが、純粋にデジタル領域において高精度で送信サンプリングレートに再サンプリングすることができる。そのようなデジタル補間方法は、線形補間、ラグランジュ多項式補間などを含む。デジタル補間は、[0:1)の範囲におけるある分数サンプル遅延を表す係数により、従来の有限インパルス応答(FIR)フィルタを使用して実施することができる。デジタル補間器(すなわち、分数遅延フィルタ)を実装するための1つの方式は、すべての可能な分数遅延に対するフィルタ係数をあるメモリバッファに記憶し、実時間ルックアップを実施することである。この方法の欠点は、複数のフィルタ係数を維持しなければならないことである。

別の方式は、固定フィルタ係数、および1つの分数遅延入力パラメータだけを使用するファローフィルタを使用する。分数遅延入力に基づいて、任意の2つの連続サンプル間の任意の分数遅延補間を固定係数セットを用いて行うことができる。分数遅延フィルタは、特に、ファローフィルタは、サンプリングレート変換(SRC)に使用することができるが、それらの補間範囲は、[0:1)または[-1/2:1/2)のいずれかの整数遅延範囲によって制限される。したがって、そのようなフィルタは、完全な解決策ではなく、TX/RXサンプリングレート同期(SRS)の基礎として使用することができる。

開示される技術の様々な実施形態によれば、ワイヤレス送信機と受信機とのタイミングオフセット推定およびサンプリングレート同期を提供するための解決策が提供される。ワイヤレス受信機が、受信サンプリングレートを送信サンプリングレートにデジタル同期させるように構成することができ、タイミングオフセット推定器を有するタイミング制御ユニットによって制御されるデジタル補間器を含むことができるシステムおよび方法が提供される。タイミング制御ユニットは、パラメータを計算し、デジタル補間器に出力するように構成することができる。デジタル補間器は、後に分数遅延フィルタが続くサンプルバッファを含むことができる。デジタル補間器への出力パラメータは、少なくとも部分的にタイミングオフセットを補償するために、送信機タイミング信号に対する受信機の分数遅延タイミングオフセット信号と、書込みポインタに対する読取りポインタの位置を制御するためのバッファポインタ制御信号とを含むことができる。タイミングオフセット推定器は、サンプリング周期比制御語と瞬時タイミングオフセット制御語とを計算し、タイミング制御ユニットに提供するように構成することができる。

他の実施形態において、送信機タイミング信号に対する受信機のタイミング信号におけるタイミングオフセットを少なくとも部分的に補正するための無線周波数受信機における方法は、パケットデータをバッファ内に受信する動作と、パケットの初めに、バッファ読取りポインタをバッファの中間に設定する動作と、各サンプルに対して、受信機のタイミング信号と送信機タイミング信号との間の推定されたサンプリング周期比に基づいてタイミングオフセットを補間するためにデータを累積する動作と、累積された誤差値に基づいて書込みポインタに対して読取りポインタをバッファにおいてより早くまたはより遅く調整する動作とを含む。

別の実施形態において、無線周波数受信機が、チャネルを介して送信された変調信号を受信するように構成され、無線周波数受信機は、送信機タイミング信号に対して受信機のタイミング信号におけるタイミングオフセットを推定し、このタイミングオフセットを表すタイミングオフセット信号を生成するように構成されたタイミングオフセット推定器と、タイミングオフセット信号をタイミングオフセット推定器から受信し、このタイミングオフセット信号をフィルタ制御信号とバッファポインタ制御信号とに変換するように構成されたタイミング制御ユニットとを含むことができる。

開示される技術の他の特徴および態様は、例により、開示される技術の実施形態による特徴を示す添付の図面と併せて以下の詳細な説明から明らかとなるであろう。概要は、本明細書に説明する任意の発明の範囲を限定することが意図されておらず、任意の発明の範囲は、本明細書に添付された特許請求の範囲によってのみ定義される。

1つまたは複数の様々な実施形態による、本明細書に開示される技術を以下の図を参照して詳細に説明する。図面は、例示だけのために提供され、単に開示される技術の典型的なまたは例としての実施形態を示す。これらの図面は、開示される技術の読者の理解を容易にするために提供され、それらの幅、範囲、または適用性を限定するとみなしてはならない。例示を明確にし、容易にするために、これらの図面は、必ずしも縮尺通りに作成されていないことに留意されたい。

ワイヤレスデバイスに使用することができる送信機および受信機の例を示す簡略化されたブロック図である。基本変調器および復調器の例を示すブロック図である。 PLLを使用して実装された送信機および受信機の例を示す図である。本明細書に開示される技術の実施形態を実装することができる機器の一例を示すブロック図である。送信および受信クロックに対するサンプリングタイミングの例を示す図である。パケットが受信機を通過するにつれて時間とともに増加するタイミング誤差関数の例を示す図である。本明細書に説明する技術の一実施形態による、タイミングオフセット推定および補正の受信機アーキテクチャの例を示すブロック図である。本明細書に説明する技術の一実施形態による、図7の受信機アーキテクチャの動作例を示す動作流れ図である。本明細書に説明する技術の一実施形態による、変更されたファローフィルタの例を示す図である。本明細書に説明する技術の一実施形態による、サンプルバッファを使用する適用例を示す図である。本明細書に説明する技術の一実施形態による、タイミング制御ユニットの実装形態例を示す図である。本明細書に説明する技術の一実施形態による、タイミング制御ユニットを動作させるためのプロセス例を示す動作流れ図である。本明細書に説明する技術の一実施形態による、直接サブサンプルタイミングオフセット推定器のアーキテクチャ例を示す図である。本明細書に説明する技術の一実施形態による、タイミングオフセット推定のためのプロセス例を示す動作流れ図である。開示される技術の実施形態の様々な特徴を実装する際に使用することができるコンピューティングモジュール例を示す図である。

図は、開示される正確な形の通りに網羅的であること、または本発明を限定することが意図されていない。本発明は変更および改変により実施することができること、ならびに開示される技術は特許請求の範囲およびその同等物だけによって限定されることを理解されたい。

いくつかの実施形態における本明細書に開示される技術は、送信機と受信機との間のサンプリングレート同期を提供するための解決策を対象とする。さらに他の実施形態において、タイミングオフセット推定とサンプリングレート同期とを実施するためのシステムおよび方法を対象とする。

さらに詳細に技術を説明する前に、技術を実装することができる1台の機器の例を説明することは有用である。1つのそのような例は、図4に示すものなど、有線通信インターフェースおよびワイヤレス通信インターフェースの両方を有する1台の機器の例である。この説明を読んだ後、本明細書に開示される技術は、ワイヤレス通信機能を有するいくつかの異なるデバイスまたは機器のうちのいずれかに使用することができることを当業者は理解するであろう。

次に図4を参照すると、この適用例において、機器の例300が、通信モジュール301と、プロセッサ306(多重プロセッサまたは処理装置を含むことができる)と、メモリ310(異なるタイプのメモリユニットまたはモジュールを含むことができる)とを含む。これらの構成要素は、これらのモジュールが情報および他のデータを交換し、共有することができるバス312を介して通信可能に結合される。通信モジュール301は、ワイヤレス受信機モジュール302と、ワイヤレス送信機モジュール304と、I/Oインターフェースモジュール308とを含む。

アンテナ316は、ワイヤレス送信機モジュール304に結合され、機器300が接続されたワイヤレス機器に無線信号をワイヤレスで送信するために機器300によって使用される。これらのアウトバウンドRF信号は、機器300によって他の実体に送られるほぼ任意の種類の情報を含むことができる。例えば、多機能周辺装置(MFP)の場合、これは走査された画像もしくは文書、ログ情報、ハウスキーピング情報、またはその動作に関連したMFPによって送られた他の情報を表すファイルを含むことができる。別の例として、カメラの場合、このアウトバウンド情報は、カメラによってコンピュータ、プリンタ、または他のデバイスに送られた画像ファイルおよび関連データ(メタデータを含む)を含むことができる。

アンテナ314は、機器300がその受信範囲内の様々なワイヤレス端末から信号を受信することを可能にするためにワイヤレス受信機モジュール302に含まれ、ワイヤレス受信機モジュール302に結合される。受信信号は、機器300の動作に使用される他の機器からの情報を含むことができる。上記の2つの例を続けると、MFPの場合、ワイヤレス受信機モジュール302によって受信されたインバウンド情報は、例えば、MFPによって印刷またはファックスされるべきファイルを含むことができる。カメラの場合、受信された情報は、ファームウェアの更新、制御情報、またはカメラによって使用される他の情報であり得る。

この例においては2つのアンテナを示すが、異なる数量のアンテナを提供することができるので、様々なアンテナおよびアンテナ構成を提供することができることを当業者は理解するであろう。例えば、共通のアンテナまたはアンテナ構造を使用して送信および受信機能に対応することができ、または、例示するように、別々のアンテナまたはアンテナ構造を送信および受信機能に対して提供することができる。さらに、受動素子と能動素子との組合せを含む、アンテナアレイまたは複数のアンテナもしくはアンテナ素子の他の群は、送信および受信機能に使用することができる。通信モジュール301を使用して実装されるワイヤレス通信は、標準化されたプロトコルを含むいくつかの異なるワイヤレスプロトコルにより実装することができる。そのような標準化されたプロトコルの例には、Bluetooth(登録商標)、HiperLan、および様々なIEEE802.11通信標準が含まれるが、他の通信インターフェース(標準化されているかどうかにかかわらず)を実装することができる。

I/Oインターフェースモジュール308が、例示される例で提供され、機器300を他のネットワークノードに結合するように構成することができる。これらはノードまたは機器を含むことができる。このアーキテクチャの例において、I/Oインターフェースモジュール308は、受信機モジュール318と送信機モジュール320とを含む。I/Oインターフェースモジュールを介した通信は、有線またはワイヤレス通信であり得、それに含まれる送信機および受信機は、ラインドライバと、受信機、無線機、アンテナまたは所与の通信インターフェースに適切であり得る他の品目とを含むことができる。送信機モジュール320は、音声、データおよび他の通信を含むことができる信号を送信するように構成することができる。これらは、所望であれば標準ネットワークプロトコルで送ることができる。受信機モジュール318は、信号を他の機器から受信するように構成される。これらの信号は、他の機器からの音声、データおよび他の通信を含むことができ、所望であれば、標準ネットワークプロトコルで受信することもできる。MFPまたはデジタルカメラの上記の例に関して、I/Oインターフェース308は、配線で接続された相補インターフェースを上記のワイヤレスインターフェースに提供することができる。これは、例えば、Ethernetインターフェース、USBインターフェース、FireWireインターフェース、または配線で接続された他のインターフェースであり得る。

メモリ310は、1つまたは複数の異なるタイプのメモリのうちの1つまたは複数のモジュールから構成することができ、例示される例において、データおよび他の情報ならびに機器300を動作させるためにプロセッサによって使用することができる動作命令を記憶するように構成される。1つまたは複数のコア、CPU、DSP、または他のプロセッサユニットとして実装することができるプロセッサ306は、例えば、命令またはルーチンを実行し、機器300の動作を制御するための命令と併せて、メモリ310内のデータおよび情報を使用するように構成される。例えば、圧縮ルーチンなどの画像処理ルーチンは、メモリ310に記憶することができ、生のファイルからの画像ファイルをJPEGファイルに圧縮するためにプロセッサ306によって使用することができる。

他のモジュールを、機器の意図された機能または目的により、機器300に提供することもできる。様々な追加の構成要素およびモジュールの完全なリストは、あまりに長過ぎて含められないが、しかし、少数の例で説明に役立つ。例えば、別個の通信モジュール334を、他の実体から受信した通信を管理し、制御し、受信した通信を必要に応じ指示するために機器に提供することもできる。通信モジュール334は、他の実体から送られ、受信された様々な情報の通信を管理するように構成することができる。通信モジュール334は、有線通信およびワイヤレス通信の両方を管理するように構成することができる。

別個の制御モジュール336を機器300の動作を制御するために含めることができる。例えば、制御モジュール336は、機器300の特徴および機能を実装するように構成することができる。機能モジュール338は、機器の機能を提供するために含めることもできる。例えば、MFPの場合、様々なモジュール(様々な形のハードウェアおよびソフトウェアを含むことができる)をデバイスの印刷、走査、ファックス、および複写動作を実施するために提供することができる。デジタルカメラの場合、機能モジュール438は、例えば、光学システム、画像捕捉モジュール、画像処理モジュールなどのモジュールを含むことができる。リモートセンサの場合、機能モジュールは、感知および関連動作を実施するのに使用されるモジュールを含むことができる。この場合も、これらの例が例示するので、他のモジュールおよび構成要素を、機器の目的により、機器300にどのように含めることができるかを当業者は理解するであろう。

このようにして適用例を説明してきたので、本明細書に開示される技術は、この適用例に関して随時、本明細書に説明することができる。この環境に関する説明は、本発明の様々な特徴および実施形態が例示的な適用例の文脈で表現されることが可能となるために提供される。この説明を読んだ後、本発明を異なるおよび代替の環境および適用例においてどのように実装することができるかが当業者には明らかとなるであろう。

図5は、送信および受信クロックのサンプリングタイミングの例を示す図である。受信サンプリング周期は、図5に示す実線矢印の間の時間によって定義されるが、送信サンプリング周期は、破線矢印の間の時間によって定義される。周期が一定であり、受信周期と送信周期とが等しい場合、受信クロックパルスと送信クロックパルスとの間の間隔は時間が経っても一定のままである。これは、受信した信号のサンプリングレートが送信信号のサンプリングレートに等しい場合に対応する。しかし、送信サンプリング周期が受信サンプリング周期と異なる(すなわち、サンプリングレートが異なる)場合、送信および受信サンプリング点は時間とともにドリフトすることがある。すなわち、例えば、送信サンプルと受信サンプルとの間のμ_k分数遅延は、時間とともに増加し、または減少する。時間が進むにつれて、図6に示すタイミング誤差関数の例410で示すように誤差が増加する。これは長いデータのペイロードの場合特に問題となり得る。

図7は、本明細書に説明する技術の一実施形態による、タイミングオフセット推定および補正の受信機アーキテクチャ例を示すブロック図である。図8は、受信機アーキテクチャ例の動作を示す動作流れ図である。図3に示す例と同様に、この受信機例はADC432を含む。動作502において、ADC432は、ダウンコンバートされた入力受信信号x(t)をデジタル化する。PLL434は、ADC432によるサンプリングにサンプルクロックを提供するために含まれる。サンプリングクロックは以下に示す周波数を有する。

ここでT_sは受信サンプリング周期である。発振器(例えば、VCO)436は、基準周波数をPLL434に提供する。

動作504において、ADC432からのデジタル出力x(mT_s)が補間フィルタ442に提供され、ここで、mは信号指数である。次いで、われわれは基点指数m_kを次式として定義することができる。

ここで、

の表記はフロア動作を表す。さらに、フィルタ指数iは次式として
i=m_k-m
および分数遅延μ_k∈[0,1)は次式として表すことができる。

動作506において、タイミングオフセット推定器446が送信クロックに対する受信クロックにおけるオフセットを推定し、この情報をタイミング制御ユニット444に提供し、時間制御ユニット444は、動作508において、サンプリングレート同期または補正を実施するために制御信号を補間フィルタ442に提供する。

いくつかの実施形態において、補間フィルタ442は、ファローフィルタの「変更された」バージョンとして実装することができる。ファロー構造は、調整可能、分数遅延、FIR(有限長インパルス応答)フィルタを実現するのに使用することができる。いくつかの実施形態において、絶対サンプリング周期値は除去され、例示される変更されたファローフィルタ構造の補間フィルタ出力を次式として提供することができる。

ここで、Lは多項式の次数であり、Nはフィルタ長であり、g_l(n)は線形位相有限インパルス応答(FIR)フィルタのインパルス応答であり、h(n,μ_k)は多項式ベースのインパルス応答であり、Dはフィルタ群遅延である。

図9は、本明細書に説明する技術の一実施形態による、変更されたファローフィルタの例を示す図である。この例において、入力x(m_k)が分数遅延μ_kとともにフィルタに提供される。ファローフィルタは、所望のg_l(n)を提供する固定フィルタ係数を使用して、既存の離散時間サンプル間の入力信号の値を推定する。遅延は各サンプルに適用され、サンプルは、フィルタ出力y(k-D)を生成するために加算ノード542において合計される。ファロー構造は、[0,1)の分数遅延μ_kの範囲においてSRCを実施するのに便利な方法であるが、TXとRXとの間の実際のSRSは、より広い整数範囲m_kにおいてもサンプリングレートの調整を必要とする。

これに対応するために、様々な実施形態において、この実施形態例においてファローフィルタである補間フィルタは、サンプルバッファによって拡張される。図10は、本明細書に説明する技術の一実施形態による、ファローフィルタを拡張するためにサンプルバッファを使用する適用例を示す図である。図7に示す例と同様に、システムは、ファロー補間フィルタ642と、タイミング制御ユニット644と、タイミングオフセット推定器646と、ADC632とを含む。タイミング制御ユニット644からの出力は、サンプルバッファ652内に供給される。

様々な実施形態において、サンプルバッファ652は、例えば、先入れ先出し(FIFO)バッファ構造を使用して、入力データx(m)を連続して記憶し(書き込み)、したがって、それを適切な時間に読み取り、補間またはファローフィルタ642に提供することができるように実装することができる。したがって、サンプルバッファ652は、サンプルを整数遅延範囲内に含むFIFOのようなサンプルバッファとして構成することができる。サンプルは、タイミング制御ユニット644に提供される整数遅延基点指数m_kによって読み取ることができる。図10の例に示すように、タイミング制御ユニット644は、分数遅延値μ_kをファローフィルタ642に供給もする。

したがって、この例において、タイミング制御ユニット644は、オフセット推定器646からの情報をm_kおよびμ_k信号に変換し、その最初がサンプルバッファを制御し、その2番目がファローフィルタに提供される。理想的な場合、TX発振器とRX発振器との間に連続的可変遅延d_kを仮定すると、このプロセスは次式として表すことができる。
d_k=d_k-1+ε
ここで、

は送信発振器と受信発振器とのサンプリング周期比である。ある初期時間において、d₀=τ_initと仮定することができ、ここでτ_initは初期タイミングオフセットである。連続可変遅延d_kは、受信クロックごとに更新することができ、それは累算器構造によって実現することができる。次いで、m_kおよびμ_kは次式で与えられる。

および
μ_k=d_k-m_k

例えば、n番目の反復の間のタイミングオフセット推定器446によって生じた期待値E{ε_k}と実際の推定値

との不一致により、

の残留サンプリング周期比が存在する。その残留Δε_nは、上記図6に示すように、線形的に増大するタイミング誤差τ_err,kを生じる。この誤差は次式で与えられる。

様々な実施形態において、システムおよび方法は、n番目の反復の間にタイミングオフセット推定器646によって生じた直接推定されたタイミングオフセット値

を加えることによって可変遅延d_kの更新を拡張するように実装することができる。したがって、任意の残留

およびΔε_nは、パケットが受信機によって取得される時間の間、補償することができる。次いで、上記の公式を次式として表すことができる。

および

図11は、本明細書に説明する技術の一実施形態による、タイミング制御ユニットの実装形態例を示す図である。図11の例において、累算器704が、データを受信したときタイミングオフセットを累積するためにタイミング制御ユニット644に含まれる。タイミング制御ユニットは、パケットの初めにおいて、バッファ読取りポインタが書込みポインタに対してバッファの中間に設定されるように構成することができる。

記述したように、パケットの初めにおいて、読取りポインタはバッファの中間に設定される。サンプルごとに、累算器704が、推定されたサンプリング周期比

に基づいてタイミングオフセットを補間するためにデータを累積する。次いで、読取りポインタが、

値により書込みポインタに対してバッファにおいて左右に(または上下に)、またはより早くもしくはより遅く移動する。したがって、ポインタ値は、タイミングオフセットが累積されるにつれて正または負に増大する。言い換えれば、受信周期がより短くまたはより長くなることができるにつれて、ポインタは、バッファからのこの読取りデータの変化に対応するように調整される。これは、サンプリングレートの不一致により、読取りポインタを調整するように構成することができ、効果的にデータをより迅速にまたはよりゆっくりと読み取って、この不一致を補償する。

累算器の出力は、可変遅延d_kであり、それは加算器706においてn番目の反復の間にタイミングオフセット推定器646によって生じた直接推定されたタイミングオフセット値

と組み合わされる。

タイミング制御ユニット604の最終段708は、コンバイナ706からの組合せ出力

の整数部分m_kおよび分数部分μ_kを計算し、m_kおよびμ_kを補間器に出力する。特に、読取りポインタ制御信号m_kは、コンバイナ706の出力のフロア動作710として計算され、次いで、図10に示すように読取りポインタを調整するためにサンプルバッファ652に出力される。フィルタ制御信号μ_kは、差712、

として計算され、図10にやはり示すようにファローフィルタ642に出力される。

図12は、本明細書に説明する技術の一実施形態による、タイミング制御ユニットを動作させるためのプロセス例を示す動作流れ図である。動作744において、「init」信号は、d_k値を初期「ゼロ」状態にリセットする。これは初期パケットサンプルにおいて行うことができ、それは例えば、受信信号強度表示(RSSI)方法によって取得することができる。これは、所与の長さのパケットを有するバースト性送信のいくつかの適用例に実装することができる。初期「ゼロ」状態の間、動作746において、タイミングオフセット推定器646は、

を割り当てることができる。連続送信の場合、「init」信号は、周期的に作動させることができ、サンプルバッファは、再度再使用することができる。これは、例えば、連続送信がサンプリングレート再同期を行うようにデータセクションに指定した状況で行うことができる。言い換えれば、連続送信は、バースト性送信の形を有するように変更することができる。

動作748において、システムは、k番目のサンプルごとに

だけd_kをインクリメントし、動作750において、

をd_kに加えるように構成することができる。次いで、システムは、

の整数部分m_kおよび分数部分μ_kを取り、m_kおよびμ_kを補間器に出力することができる。これは動作752および754に例示される。

したがって、様々な実施形態において、タイミング制御ユニットは、タイミングオフセット推定器によって生じた推定値

および

を使用することによってm_kおよびμ_kを連続的に生成するように構成することができる。いくつかの実施形態において、フロア動作710および減算動作712は、ビット選択動作で置き換えることができる。

このようにしてタイミング制御ユニット644の実施形態例を説明してきたので、次に、タイミングオフセット推定器646の例を説明する。様々な実施形態において、タイミングオフセット推定器646は、非データ支援実時間サブサンプルタイミングオフセット推定器として実装することができる。様々な実施形態において、タイミングオフセット推定器は、2つの部分を含む。最初の部分は、周波数オフセット情報を使用して送信機と受信機との間のサンプリング周期比

を計算する(例えば、間接的に)ように構成することができる。次の部分は、受信した雑音の多い信号と局部基準信号との間のサブサンプルタイミングオフセット

を推定する(例えば、直接)ように構成することができる。この推定は、MSK変調を含む任意のタイプのCPMスキームを支持するように構成することができる。提案された2つのパラメータのスキームは、正確なタイミングオフセット情報追跡を達成する。

様々な実施形態において、サンプリング周期比推定は、送信機サンプリング周期と受信機サンプリング周期との間の関係εを計算するためのプロセスとして実装することができる。そのようなプロセスは、間接プロセスとして実装することができ、サンプリング周期がシンボルレートと同期されることを必要としないやり方でさらに実装することができる。各側に1つの基準VCOしかない図3に示す送信機および受信機アーキテクチャを仮定すると、送信および受信サンプリング周期ならびに送信および受信搬送波周波数は、送信機および受信機の共通の基準VCOのため、直接関連していることが分かる。したがって、この特性を使用して、実施形態は、εを搬送周波数

からの周波数オフセットΔf_cの関数として推定するように実装することができる。

より詳細には、様々な実施形態において、システムは、εを

として推定するように実装することができる。

したがって、送信/受信サンプリング周期比εは、搬送周波数

を知り、サンプリングクロックとミキサ波形とがモデム構造の送信および受信側に同じ基準源を有すると仮定することによって、周波数オフセットから決定することができることは明確である。いくつかの実施形態によって得ることができる1つの利点は、この技法が任意の変調タイプに適し得ることである。

いくつかの実施形態において、周波数オフセット推定器は、n番目の反復ごとに周波数オフセット推定値

を生じることによって連続して動作させるように構成される。したがって、タイミングオフセット推定器は、対応する反復ごとに推定値

を計算しタイミング制御ユニットに供給するように構成することができる。ドップラー効果は、そのような方法の精度を減少させることがあり、それは送信機および受信機が互いに対して移動しているシステムの場合である。

サンプリング周期比推定だけを利用し、直接タイミングオフセット推定を省いて様々な実施形態を実装することができる。しかし、サンプリング周期比推定および直接サブサンプルタイミングオフセット推定の両方を使用するように他の実施形態を実装することができる。特に、様々な適用例は、初期タイミングオフセット

を含む瞬時サブサンプルタイミングオフセット

を推定する必要があり得る。例えば、場合によっては、周波数オフセット推定は、ドップラー効果が顕著である場合、十分に正確ではない可能性があり、またはいくつかの適用例において、他の目的に正確なサブサンプルタイミングオフセット情報が必要である可能性がある。本明細書に説明するシステムおよび方法の実施形態は、CPM信号に非データ支援タイミングオフセット推定器を使用して実装することができる。

CPM信号は、特に、受信機側のMSKベースバンド信号y_k,iは、次式として表現することができ、

ここで、

は、データシーケンスa_k∈(0,1)を変調する偶数データビットであり；

は、偶数ビットおよび奇数ビットの両方による動作の結果であり；
T=1/Rはシンボル周期であり；
Rはシンボルレートであり；

は変調周波数であり；
iおよびMは、それぞれ、シンボル時間の分数0<i<MおよびシンボルオーバーサンプリングレートMであり；
τはTに対するタイミングオフセットであり；
Δωおよびθ₀は、それぞれ、周波数オフセットおよび初期位相オフセットである。

周波数および位相オフセット補正器(FOCおよびPOC)を適用した後、y_k,iを次式として表すことができる。

次に、提案されたタイミングオフセット推定器アルゴリズムは次式を計算する。

f_sとRとの間に整数関係があると仮定して、式(3)は変更された形で次式として再表現することができる。

最後に、局部基準複素数信号

が生成され、

によって得られた誤差信号e_k,iを抽出するために式(4)で乗算される。

複素信号e_k,iの引数を抽出することによって、タイミングオフセットτを求めることができる。例えば、引数はCORDICアルゴリズムによって抽出することができる。実時間タスクが雑音の多い環境における受信信号y_k,iと局部基準r_k,iとの間のタイミング誤差τ_errを再帰的に推定し、最小にすることであると仮定すると、単純な更新アルゴリズムを使用することができる。

ここで、μは更新ステップサイズである。実際には、μによる乗算は、2のべき乗のステップサイズによる右方移動で置き換えられる。

図13は、本明細書に説明する技術の一実施形態による、直接サブサンプルタイミングオフセット推定器のアーキテクチャ例を示す図である。図14は、本明細書に説明する技術の一実施形態による、タイミングオフセット推定のためのプロセス例を示す動作流れ図である。次に図13および図14を参照すると、タイミングオフセット推定器の例は、信号s_k,iを生成する周波数および位相オフセット補正を実施するためにモジュール962を含む。これは動作1002において例示される。動作1006において、補正された信号s_k,iが二乗モジュール965によって二乗され、結果として二乗された信号

となる。モジュール968が、

の表記で表される、二乗された信号の実部を計算する。

この信号は、M/2だけ遅延され、変更された信号の虚部

として使用される。これは動作1008において例示される。実信号および虚信号はコンバイナ970によって組み合わされて、変更された複素数値二乗信号を生成する。これは

の表記で表される。

動作1012において、この信号は、乗算器972において基準

で乗算されて、複素信号e_k,iを得、その引数はτに比例する。動作1014において、係数ηを有する平面フィルタ974を使用して、信号e_k,iの引数を平滑にし、結果として信号

となる。動作1016において、CORDICモジュール976によって実施されるCORDIC動作は、複素数の引数を抽出する。これは、動作1018において、乗算器978においてステップサイズμで乗算されて、

が導き出される。動作1020において、

がタイミング制御ユニットに出力される。したがって、このスキームにより、誤差信号e_k,iおよび時間オフセットの推定値

が生成される。

本明細書では、モジュールという用語は、本明細書に開示される技術の1つまたは複数の実施形態により実施することができる機能の所与のユニットを表す可能性がある。本明細書では、モジュールは、任意の形のハードウェア、ソフトウェア、またはそれらの組合せを利用して実装される可能性がある。例えば、1つまたは複数のプロセッサ、制御器、ASIC、PLA、PAL、CPLD、FPGA、論理構成要素、ソフトウェアルーチンまたは他の機構は、モジュールを構成するために実装される可能性がある。実装形態において、本明細書に説明する様々なモジュールは、個別モジュールとして実装される可能性があり、または説明した機能および特徴は、1つまたは複数のモジュール間で部分的にまたは全体的に共有することができる。言い換えれば、この説明を読んだ後に当業者には明らかであるように、本明細書に説明する様々な特徴および機能は、任意の所与の適用例において実装することができ、様々な組合せおよび並び替えで1つまたは複数の別々のまたは共有のモジュールに実装することができる。たとえ機能の様々な特徴または素子が、個々に説明し、または別々のモジュールとして特許請求することができるとしても、これらの特徴および機能は、1つまたは複数の共通のソフトウェアおよびハードウェア素子間で共有することができ、そのような説明は、別々のハードウェアまたはソフトウェア構成要素が、そのような特徴または機能を実装するのに使用されることを要求も、暗示もしないものとすることを当業者は理解するであろう。

一実施形態において、技術の構成要素またはモジュールがソフトウェアを使用して全部または一部において実装される場合、これらのソフトウェア素子は、それに関して説明した機能を実行することができるコンピューティングまたは処理モジュールと動作するように実装することができる。1つのそのようなコンピューティングモジュールの例を図15に示す。様々な実施形態がこのコンピューティングモジュール1100の例に関して説明される。この説明を読んだ後、他のコンピューティングモジュールまたはアーキテクチャを使用してどのように技術を実装するのかが当業者には明らかとなるであろう。

次に図15を参照すると、コンピューティングモジュール1100が、例えば、デスクトップ、ラップトップおよびノートブックコンピュータ;携帯用コンピューティングデバイス(PDA、スマートフォン、携帯電話、パームトップなど);メインフレーム、スーパーコンピュータ、ワークステーションもしくはサーバ;または所与の適用例もしくは環境に望ましいもしくは適切であり得るような任意の他のタイプの専用もしくは汎用コンピューティングデバイス内で見出されるコンピューティングまたは処理機能を表すことができる。コンピューティングモジュール1100は、所与のデバイス内に埋め込まれた、またはそれ以外の場合、所与のデバイスに利用可能なコンピューティング機能を表す可能性もある。例えば、コンピューティングモジュールは、例えば、デジタルカメラ、ナビゲーションシステム、携帯電話、ポータブルコンピューティングデバイス、モデム、ルータ、WAP、端末およびある形の処理機能を含む可能性がある他の電子デバイスなどの他の電子デバイスに見出される可能性がある。

コンピューティングモジュール1100は、例えば、プロセッサ1104などの1つまたは複数のプロセッサ、制御器、制御モジュール、または他の処理デバイスを含む可能性がある。プロセッサ1104は、例えば、マイクロプロセッサ、制御器、または他の制御論理などの汎用または専用処理エンジンを使用して実装される可能性がある。例示される例において、プロセッサ1104は、バス1102に接続されるが、コンピューティングモジュール1100の他の構成要素との相互作用を容易にするのに、または外部と通信するのに、任意の通信媒体を使用することができる。

コンピューティングモジュール1100は、本明細書では単純にメインメモリ1108と称する、1つまたは複数のメモリモジュールを含む可能性もある。例えば、好ましくはランダムアクセスメモリ(RAM)または他のダイナミックメモリが、プロセッサ1104によって実行されるべき情報および命令を記憶するために使用される可能性がある。メインメモリ1108は、プロセッサ1104によって実行されるべき命令の実行の間、一時的可変または他の中間情報を記憶するために使用される可能性もある。コンピューティングモジュール1100は、同様に、読出し専用メモリ(ROM)、またはプロセッサ1104のための静的情報および命令を記憶するためにバス1102に結合された他の静的記憶デバイスを含む可能性がある。

コンピューティングモジュール1100は、1つまたは複数の様々な形の情報記憶機構1110を含む可能性もあり、情報記憶機構1110は、例えば、媒体駆動装置1112と記憶ユニットインターフェース1120とを含む可能性がある。媒体駆動装置1112は、固定または取外し可能記憶媒体1114を支持するための駆動装置または他の機構を含む可能性がある。例えば、ハードディスク駆動装置、フロッピーディスク駆動装置、磁気テープ駆動装置、光ディスク駆動装置、CDもしくはDVD駆動装置(RもしくはRW)、または他の取外し可能もしくは固定媒体駆動装置が提供される可能性がある。したがって、記憶媒体1114は、例えば、ハードディスク、フロッピーディスク、磁気テープ、カートリッジ、光ディスク、CDもしくはDVD、または媒体駆動装置1112によって読み出され、書き込まれ、もしくはアクセスされる他の固定もしくは取外し可能媒体を含む可能性がある。これらの例が示すように、記憶媒体1114は、その中にコンピュータソフトウェアまたはデータを記憶させたコンピュータ使用可能記憶媒体を含むことができる。

代替実施形態において、情報記憶機構1110は、コンピュータプログラムまたは他の命令もしくはデータがコンピューティングモジュール1100内にロードされることを可能にするために他の同様の手段を含む可能性がある。そのような手段は、例えば、固定または取外し可能記憶ユニット1122およびインターフェース1120を含む可能性がある。そのような記憶ユニット1122およびインターフェース1120の例には、プログラムカートリッジおよびカートリッジインターフェース、取外し可能メモリ(例えば、フラッシュメモリまたは他の取外し可能メモリモジュール)およびメモリスロット、PCMCIAスロットおよびカード、ならびにソフトウェアおよびデータが記憶ユニット1122からコンピューティングモジュール1100に伝達されることを可能にする他の固定または取外し可能記憶ユニット1122およびインターフェース1120が含まれ得る。

コンピューティングモジュール1100は、通信インターフェース1124を含む可能性もある。通信インターフェース1124は、ソフトウェアおよびデータがコンピューティングモジュール1100と外部デバイスとの間を伝達されることを可能にするのに使用される可能性がある。通信インターフェース1124の例には、モデムもしくはソフトモデム、ネットワークインターフェース(Ethernet、ネットワークインターフェースカード、WiMedia、IEEE802.XXまたは他のインターフェースなど)、通信ポート(例えば、USBポート、IRポート、RS232ポートBluetooth(登録商標)インターフェース、または他のポートなど)、または他の通信インターフェースが含まれる可能性がある。通信インターフェース1124を介して伝達されるソフトウェアおよびデータは、典型的には、所与の通信インターフェース1124によって交換することができる電子、電磁(光学を含む)または他の信号であり得る信号で搬送される可能性がある。これらの信号は、チャネル1128を介して通信インターフェース1124に提供される可能性がある。このチャネル1128は、信号を搬送する可能性があり、有線またはワイヤレス通信媒体を使用して実装される可能性がある。チャネルのいくつかの例には、電話回線、セルラーリンク、RFリンク、光学リンク、ネットワークインターフェース、ローカルもしくはワイドエリアネットワーク、および他の有線もしくはワイヤレス通信チャネルが含まれる可能性がある。

本文書において、「コンピュータプログラム媒体」および「コンピュータ使用可能媒体」という用語は、一般に、例えば、メモリ1108、記憶ユニット1120、媒体1114、およびチャネル1128などの媒体を表すのに使用される。これらのおよび他の様々な形のコンピュータプログラム媒体またはコンピュータ使用可能媒体は、1つまたは複数の命令の1つまたは複数のシーケンスを実行のために処理デバイスに搬送する際に関与することができる。媒体上に埋め込まれたそのような命令は、一般に、「コンピュータプログラム符号」または「コンピュータプログラム製品」(コンピュータプログラムまたは他のグループ分けの形で分類することができる)と称する。実行されたとき、そのような命令は、コンピューティングモジュール1100が、本明細書に論じるように、開示される技術の特徴または機能を実施することを可能にする可能性がある。

開示される技術の様々な実施形態を上記に説明してきたが、それらは例だけにより提示され、限定により提示されてはいないことを理解されたい。同様に、様々な図は、開示される技術のアーキテクチャのまたは他の構成の例を示すことができ、それは開示される技術に含めることができる特徴および機能を理解するのを助けるために行われる。開示される技術は、例示されるアーキテクチャまたは構成の例に限定されないが、所望の特徴は、様々な代替アーキテクチャおよび構成を使用して実装することができる。実際、本明細書に開示される技術の所望の特徴を実装するために、代替の機能、論理または物理分割および構成をどのように実装することができるかは当業者には明らかであろう。また、本明細書に示す構成モジュール名以外のいくつかの異なる構成モジュール名を様々な分割に適用することができる。さらに、流れ図、動作の説明および方法の請求に関して、ステップが本明細書の提示される順序は、文脈上特に他の指示をしていない限り、様々な実施形態を、列挙された機能を同じ順序で実施するように実装することを義務付けるものではない。

開示される技術を様々な例示的な実施形態および実装形態に関して上記に説明しているが、個々の実施形態の1つまたは複数において説明した様々な特徴、態様および機能は、それらが説明されている、それらの特定の実施形態への適用性が限定されないが、代わりに、そのような実施形態が説明されているか否かにかかわらず、およびそのような特徴が、説明された実施形態の一部であるものとして提示されているか否かにかかわらず、単独または様々な組合せで、開示される技術の他の実施形態のうちの1つまたは複数に適用することができることを理解されたい。したがって、本明細書に開示される技術の幅および範囲は、上記の例示的な実施形態のいずれかによって限定されるべきではない。

本文書に使用される用語および語句、ならびにそれらの変形は、特に明示的に記載していない限り、限定するものではなくオープンエンドであるものと解釈すべきである。前述の例として、「含む」という用語は、「制限なく含む」などを意味すると解釈すべきであり、「例」という用語は、議論されている品目の例示的な事例を提供するのに使用され、それらの網羅的な、または限定的な列挙ではなく、「1つの(a)」または「1つの(an)」という用語は、「少なくとも1つの」、「1つまたは複数の」などを意味すると解釈すべきであり、「従来の」、「在来の」、「正常な」、「標準の」、「周知の」などの形容詞および同様の意味の用語は、説明された品目を所与の時間にまたは所与の時間のとして利用可能な品目に限定すると解釈すべきではなく、代わりに、現在または将来の任意の時間に利用可能または周知であり得る、従来の、在来の、正常な、または標準の技術を包含すると解釈すべきである。同様に、本文書が当業者には明らかであるはずの、または周知であるはずの技術を参照する場合、そのような技術は、現在または将来の任意の時間に当業者には明らかなまたは周知の技術を包含する。

「1つまたは複数の」、「少なくとも」、「しかし限定されない」または場合によっては他の同様の語句などの拡大する単語および語句の存在は、そのような拡大する語句が存在しない可能性がある場合、より狭い場合が意図され、または要求されることを意味するとは解釈しないものとする。「モジュール」という用語の使用は、モジュールの一部として説明されたまたは特許請求された構成要素また機能がすべて共通のパッケージで構成されることを暗示しない。実際、モジュールの様々な構成要素のうちのいずれかまたはすべては、制御論理であるか、または他の構成要素であるかにかかわらず、単一のパッケージで組み合わせるかまたは別々に維持することができ、複数のグループ分けもしくはパッケージで、または複数の場所にわたってさらに分配することができる。

さらに、本明細書に記載した様々な実施形態は、例示的なブロック図、フローチャートおよび他の例示に関して説明される。本文書を読んだ後に当業者には明らかとなるように、例示される実施形態およびそれらの様々な代替は、例示された例に限定されることなく実装することができる。例えば、ブロック図およびそれらの付随説明は、特定のアーキテクチャまたは構成を義務付けるものと解釈すべきではない。

122 情報
123 情報信号
124 通信チャネル
132 前置符号器
134 変調器
136 増幅器
138 アンテナ
144 復調器
148 アンテナ
122 情報信号、入力情報ストリーム
123 情報信号
124 通信チャネル
134 変調器
136 増幅器
138 アンテナ
142 RF増幅器
144 復調器
146 フィルタ
148 アンテナ
202 変調器
204 QPSK復調器
216 直並列変換器
222 データ
232、234 低域通過フィルタ
233、235 低域通過フィルタ
236、238 ミキサ
237、239 ミキサ
242 局部発振器
243 局部発振器
244、245 位相調整器
246 アナログ加算器
249 決定ブロック、決定モジュール
252 QPSK変調データストリーム
271 送信機
272 受信機
274 デジタル回路
276 デジタル/アナログ変換器(DAC)
278 ミキサ
280、282 PLL
284 発振器、VCO
286 経路
288 ミキサ
290 アナログ/デジタル変換器(ADC)
292 デジタル回路
294、296 PLL
298 発振器
300 機器
301 通信モジュール
302 ワイヤレス受信機モジュール
304 ワイヤレス送信機モジュール
306 プロセッサ
308 I/Oインターフェースモジュール
310 メモリ
312 バス
318 受信機モジュール
320 送信機モジュール
334 通信モジュール
336 制御モジュール
338 機能モジュール
410 タイミング誤差関数の例
432 ADC
434 PLL
436 発振器
442 補間フィルタ
444 時間制御ユニット
446 タイミングオフセット推定器
542 加算ノード
632 ADC
652 サンプルバッファ
642 ファロー補間フィルタ
644 タイミング制御ユニット
646 タイミングオフセット推定器
704 累算器
706 加算器、コンバイナ
708 最終段
710 フロア動作
712 差、減算動作
962 モジュール
965 二乗モジュール
968 モジュール
970 コンバイナ
972 乗算器
974 平面フィルタ
976 CORDICモジュール
978 乗算器
1100 コンピューティングモジュール
1102 バス
1104 プロセッサ
1108 メインメモリ
1110 情報記憶機構
1112 媒体駆動装置
1114 固定または取外し可能記憶媒体
1120 記憶ユニットインターフェース
1122 固定または取外し可能記憶ユニット
1124 通信インターフェース
1128 チャネル

Claims

チャネルを介して送信された変調信号を受信するように構成された無線周波数受信機であって、
送信機タイミング信号に対する前記受信機のタイミング信号におけるタイミングオフセットを推定し、このタイミングオフセットを表すタイミングオフセット信号を生成するように構成されたタイミングオフセット推定器と、
前記タイミングオフセット信号を前記タイミングオフセット推定器から受信し、このタイミングオフセット信号をフィルタ制御信号とバッファポインタ制御信号とに変換するように構成されたタイミング制御ユニットと、
を備える、無線周波数受信機。
前記バッファポインタ制御信号が整数遅延基点指数を含み、前記フィルタ制御信号が分数遅延値を含む、請求項1に記載の無線周波数受信機。
入力データを記憶して、それを前記整数遅延基点指数に基づく時間において読み取ることができるように構成されたサンプルバッファと、前記タイミング制御ユニットおよび前記サンプルバッファに結合された補間フィルタとをさらに備え、前記補間フィルタが、前記整数遅延基点指数に基づく前記時間において前記サンプルバッファから読み取られた前記分数遅延値およびデータを受信し、前記分数遅延値に基づいてサンプルレート同期を実施するように構成された、請求項2に記載の無線周波数受信機。
前記整数遅延基点指数が、

を含み、
m_kは前記遅延基点指数であり、T_sは受信サンプリング周期であり、T_iは送信サンプリング周期である、請求項2に記載の無線周波数受信機。
前記分数遅延値が、

を含む、請求項4に記載の無線周波数受信機。
前記タイミング制御ユニットに結合され、前記分数遅延値および前記遅延基点指数を受信し、前記分数遅延値および前記遅延基点指数に基づいてサンプルレート同期を実施するように構成されたファローフィルタをさらに備える、請求項2に記載の無線周波数受信機。
受信発振器によって生成された前記受信機の前記タイミング信号と、送信発振器によって生成された前記送信機の前記送信機タイミング信号との間の遅延d_kが、
d_k=d_k-1+ε
を満たし、
ここでεは送信発振器と受信発振器とのサンプリング周期比である、請求項2に記載の無線周波数受信機。
d_kが連続可変遅延を含み、前記整数遅延基点指数が、

を含む、請求項7に記載の無線周波数受信機。
前記分数遅延値が
μ_k=d_k-m_k
を満たす、請求項8に記載の無線周波数受信機。
前記タイミングオフセット推定器によって生成された前記タイミングオフセットが、推定されたタイミングオフセット値

と実際の推定値

とを含み、受信発振器によって生成された前記受信機の前記タイミング信号と送信発振器によって生成された前記送信機の前記送信機タイミング信号との間の遅延d_kが、

を含む、請求項2に記載の無線周波数受信機。
前記整数遅延基点指数が、

を満たす、請求項10に記載の無線周波数受信機。
前記分数遅延値が、

を含む、請求項11に記載の無線周波数受信機。
前記入力データx(m)を記憶して、それを前記整数遅延基点指数m_kに基づく時間において読み取ることができるように構成されたサンプルバッファをさらに備える、請求項12に記載の無線周波数受信機。
前記タイミング制御ユニットおよび前記サンプルバッファに結合された補間フィルタをさらに備え、前記補間フィルタが、前記整数遅延基点指数m_kに基づく前記時間において前記サンプルバッファから読み取られた前記分数遅延値および前記データを受信し、前記分数遅延値に基づいてサンプルレート同期を実施するように構成される、請求項13に記載の無線周波数受信機。
前記補間フィルタがファローフィルタを備える、請求項14に記載の無線周波数受信機。
前記タイミング制御ユニットが、入力データを受信するときタイミングオフセットを累積するように構成された累算器を備える、請求項2に記載の無線周波数受信機。
無線周波数受信機において、送信機タイミング信号に対して受信機のタイミング信号におけるタイミングオフセットを少なくとも部分的に補正するための方法であって、
パケットデータをバッファ内に受信するステップと、
前記パケットの初めに、バッファ読取りポインタを前記バッファの中間に設定するステップと、
各サンプルに対して、前記受信機の前記タイミング信号と前記送信機タイミング信号との間の推定されたサンプリング周期比に基づいて前記タイミングオフセットを補間するためにデータを累積するステップと、
前記累積されたタイミングオフセット値に基づいて書込みポインタに対して前記バッファにおける前記読取りポインタをより早くまたはより遅く調整するステップと、
を含む、方法。
前記累積されたタイミングオフセット値に基づいて書込みポインタに対して前記バッファにおける前記読取りポインタをより早くまたはより遅く調整するステップが、不一致を補償するために前記バッファからデータを効果的により迅速にまたはよりゆっくりと読み取るための前記送信機と前記受信機との間のサンプリングレート不一致により前記読取りポインタを調整するステップを含む、請求項17に記載の方法。
累算器の出力が、組み合わされた信号を生成するために所与の反復の間タイミングオフセット推定器によって生じた直接推定されたタイミングオフセット値とコンバイナにおいて組み合わされる、請求項17に記載の方法。
前記コンバイナからの前記組み合わされた信号の整数部分m_kと分数部分μ_kとを計算するステップをさらに含む、請求項19に記載の方法。
前記組み合わされた信号の出力のフロア動作として制御信号m_kを計算するステップと、前記読取りポインタを調整するために前記制御信号を使用するステップとをさらに含む、請求項20に記載の方法。
受信発振器によって生成された前記受信機の前記タイミング信号と送信発振器によって生成された送信機の前記送信機タイミング信号との間の遅延d_kが、

を満たし、
前記整数部分が、

を含み、
前記分数部分が、

を含み、

が、推定されたタイミングオフセット値を表し、

が、タイミングオフセット推定器によって提供された実際の推定値を表す、請求項20に記載の方法。
無線周波数受信機において、受信サンプリングレートを送信サンプリングレートにデジタル同期させるための方法であって、
前記送信サンプリングレートの前記受信サンプリングレートに対するサンプリング周期比を計算し、送信機タイミング信号に対する前記受信機のタイミング信号におけるサブサンプルタイミングオフセットを推定するタイミングオフセット推定器と、
前記サブサンプルタイミングオフセットを補償するために、前記サンプリング周期比および前記サブサンプルタイミングオフセットに基づいて、送信機タイミング信号に対する前記受信機の分数遅延タイミングオフセット信号と、書込みポインタに対するバッファ読取りポインタの位置を制御するためのバッファポインタ制御信号とを計算するタイミング制御ユニットと、
を含む、方法。
送信機における発振器の送信サンプリングレートの受信機における発振器のサンプリングレートに対するサンプリング周期比を計算し、送信機タイミング信号に対する前記受信機のタイミング信号におけるサブサンプルタイミングオフセットを推定するように構成されたタイミングオフセット推定器モジュールと、
前記サンプリング周期比および前記サブサンプルタイミングオフセットを前記タイミングオフセット推定器から受信するための入力を備え、前記サブサンプルタイミングオフセットを補償するために、前記サンプリング周期比および前記サブサンプルタイミングオフセットに基づいて、送信機タイミング信号に対する前記受信機の分数遅延タイミングオフセット信号および書込みポインタに対するバッファ読取りポインタの位置を制御するためのバッファポインタ制御信号を計算するように構成されたタイミング制御ユニットモジュールと、
を備える無線周波数受信機。
サンプルバッファおよび前記サンプルバッファに結合された分数遅延フィルタを備えるデジタル補間器をさらに備え、前記サンプルバッファが、前記バッファ読取りポインタを受信し、前記送信発振器と前記受信発振器との間のサブサンプルタイミングオフセットを補償するために前記バッファ読取りポインタに基づいてデータを前記分数遅延フィルタに出力するように構成される請求項24に記載の無線周波数受信機。