CN109088617A - 比率可变数字重采样滤波器 - Google Patents

Abstract

本发明公开了一种比率可变数字重采样滤波器，包括重采样控制器和FD滤波器，重采样控制器计算重采样比率，监测输出信号的采样时刻，计算得到对应的分数延时因子，对FD滤波器进行设置，同时监测输入信号的采样时刻，在需要的时刻向FD滤波器发送一个滤波使能信号；FD滤波器在接收到滤波使能信号后，按照其当前的分数延时因子对输入信号进行滤波，将滤波结果作为输出信号对应采样时刻的采样点。本发明通过设计重采样控制器，无需重新设计滤波器系数即可实现输入数据的任意采样频率转换。

Description

比率可变数字重采样滤波器

技术领域

本发明属于数字滤波器技术领域，更为具体地讲，涉及一种比率可变数字重采样滤波器。

背景技术

在数字通信系统中，符号速率要与采样速率成整数倍关系，才能保证符号定时恢复时采到最佳采样点，否则符号恢复时刻有偏差，将严重影响解调性能。但实际信号源和分析仪为了满足各种场合的需要，其符号速率是宽范围、连续可变的，而系统采样速率是固定的，两者往往无法满足整数倍的关系。因此需要对基带信号进行重采样，基于所需重采样比率完成原有速率到期望速率的转换。

重采样器被广泛分类成固定速率重采样器和可变速率重采样器。固定速率重采样器将输入信号从固定输入速率转换到固定输出速率。对于可变速率重采样器，输入速率或输出速率或两者都是可变的。

重采样比率可以定义为输出采样速率f_{s_out}与输入采样速率f_{s_in}之比：

r＝f_{s_out}/f_{s_in}

并将其表示成分数形式r＝P/Q，其中P和Q都为正整数。当r＞1时，为升采样(插值)系统，当r＜1时，为降采样(抽取)系统。

传统的采样频率转换方法是，先对原始信号进行整数倍(P倍)插值，达到原始频率与目标采样频率的最小公倍数，再对插值后信号进行整数倍(Q倍)抽取，从而达到目标采样频率的要求。但是传统方法中存在的严重问题是，低通滤波器始终工作在高采样率情况下，其中有一些样值又在抽取单元中弃而不用，造成系统计算效率不高，资源消耗较大；同时，当重采样比率较大时，例如r＝98/100，要插值(抽取)的点数很多，运行速度慢，效率低，占用存储空间过大。

现有可变速率的重采样技术中，无论是在线设计滤波器或存储预先设计好的大量滤波器系数表，都将占用大量的系统资源和存储空间，同时滤波器设计精度有限，难以适应精度日益提高的应用需求。

发明内容

本发明的目的在于克服现有技术的不足，提供一种比率可变数字重采样滤波器，通过设计重采样控制器，无需重新设计滤波器系数即可实现输入数据的任意采样频率转换。

为实现上述发明目的，本发明比率可变数字重采样滤波器包括采样控制器和FD滤波器，其中：

重采样控制器根据输出采样速率f_{s_out}与输入采样速率f_{s_in}计算得到重采样比率r＝f_{s_out}/f_{s_in}；

重采样控制器监测输出信号的采样时刻t_out，当t_out＝iT_{s_out}时，其中T_{s_out}＝1/f_{s_out}，i＝0,1,2,…，则计算参数Acc_i＝i/r，记参数Acc_i的整数部分小数部分然后将Acc_d_i作为FD滤波器的分数延时因子d对FD滤波器进行设置；

重采样控制器监测输入信号的采样时刻t_in，当t_in＝(Acc_D_i+1-D)*T_{s_in}时，其中D表示FD滤波器的固定延时因子，则向FD滤波器发送一个滤波使能信号ctrl；

FD滤波器在接收到滤波使能信号ctrl后，按照其当前的分数延时因子d对输入信号进行滤波，将滤波结果作为输出信号中第i个采样点。

本发明比率可变数字重采样滤波器，包括重采样控制器和FD滤波器，重采样控制器计算重采样比率，监测输出信号的采样时刻，计算得到对应的分数延时因子，对FD滤波器进行设置，同时监测输入信号的采样时刻，在需要的时刻向FD滤波器发送一个滤波使能信号；FD滤波器在接收到滤波使能信号后，按照其当前的分数延时因子对输入信号进行滤波，将滤波结果作为输出信号对应采样时刻的采样点。

本发明具有以下有益效果：

1)可以在保持滤波器系数与结构不变的前提下，直接更改滤波器的延时输入参数而不需要重新设计滤波器，实现输入数据的任意采样频率转换，提高重采样滤波器使用的灵活性，避免了在线设计或存储大量滤波器系数表的复杂性，具有结构简单、效率高、转换率宽的优点，既可以实现升采样又可以实现降采样；

2)本发明可以使用硬件或软件来并行实现，具有消耗资源少、运算速度快的特点；

3)对于某些重采样比率r，当小数部分Acc_d_i的周期P较小时，可以将FD滤波器固定为P个FIR滤波器来并行完成输入信号的重采样；

4)本发明特别适用于信号源和分析仪这种符号速率宽范围且连续可变的场合，可以很好地应用于工程实际中。

附图说明

图1是本发明比率可变数字重采样滤波器的具体实施方式结构图；

图2是基于Farrow结构的时间延迟可变FD滤波器的结构图；

图3是本实施例中4相11阶FD滤波器的幅频响应示意图；

图4是本实施例中4相11阶FD滤波器的相频响应示意图；

图5是重采样前后相对采样时刻示意图；

图6是本实施例中重采样前后信号的时域波形图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图1是本发明比率可变数字重采样滤波器的具体实施方式结构图。如图1所示，本发明比率可变数字重采样滤波器包括重采样控制器1和FD(Fractional Delay，分数延迟)滤波器2，下面分别对这两个模块进行详细说明。

重采样控制器1用于基于固定增量累加器完成输入输出的控制、滤波器的使能以及时间延迟参数的计算。

重采样控制器1首先根据输出采样速率f_{s_out}与输入采样速率f_{s_in}计算得到重采样比率r＝f_{s_out}/f_{s_in}＝P/Q，可知输出采样周期T_{s_out}与输入采样周期T_{s_in}之间存在以下关系：

T_{s_out}＝T_{s_in}/r

显然，T_{s_out}＝1/f_{s_out}，T_{s_in}＝1/f_{s_in}。

重采样控制器1监测输出信号的采样时刻，即重采样的实际采样时刻，当输出信号的采样时刻t＝iT_{s_out}时，此时对应的即为输出信号中的第i个采样点，计算参数Acc_i：

Acc_i＝i/r

其中，i＝0,1,…,N-1，N表示输入信号的采样点数量。该计算可以视为跟随采样点序号增长的固定增量累加，固定增量为重采样比率r的倒数。

累加结果Acc_i的整数部分记为Acc_D_i：

其中，表示向下取整。

小数部分记为Acc_d_i：

根据重采样比率r的定义可知，Acc_d_i为周期序列，周期为P。

然后将Acc_d_i作为FD滤波器2的分数延时因子d输出至FD滤波器2。

重采样控制器1监测输入信号的采样时刻t_in，当输入信号的采样时刻t_in＝(Acc_D_i+1-D)*T_{s_in}时，其中D表示FD滤波器2的固定延时因子，重采样控制器1向FD滤波器2发送滤波使能信号ctrl。

FD滤波器2在接收到滤波使能信号ctrl后，按照其当前的分数延时因子d对输入信号进行滤波，将滤波结果作为输出信号中第i个采样点。

根据以上描述可知，本发明通过FD滤波器实现对输入信号的相应移位，其时间延迟参数通过重采样控制器进行调控，在重采样比率变化的情况下只需更改滤波器的延时输入参数，不需要重新设计滤波器。

本实施例中，FD滤波器2采用Farrow结构。基于Farrow结构的FD滤波器采用将原有FIR滤波器系数用样条拟合或多项式逼近的方法，进一步分解为多个固定子滤波器组，使用多个并行的子滤波器与可变时间延迟分数因子d的乘积来逼近理想频率响应，实现对输入信号不同的时间延迟ΔT＝dT的移位，T表示输入信号的采样周期，显然本发明中T＝T_{s_in}。对于一个P₂阶FIR滤波器的传递函数如下式所示：

可利用多项式逼近进一步将上述滤波器继续分解为P₃个P₂阶子滤波器组，便形成了Farrow结构。例如，将滤波器系数h(n,d)按泰勒级数(Taylor series)关于时间延迟因子d做多项式展开，取前P₃项：

定义需要设计的FD滤波器各子滤波器的系数矩阵为C：

基于以上描述可以得到基于Farrow结构的时间延迟可变FD滤波器的结构。

图2是基于Farrow结构的时间延迟可变FD滤波器的结构图。图2中Z-1表示延迟器，C_l(z)为FD滤波器中的子滤波器。

为实现对信号的分数延时，理想FD滤波器的传递函数H_des(e^jω)为：

H_des(e^jω)＝e^-j(D+d)ω

其中，e为自然常数，j表示虚数单位，ω表示角频率，ω∈Ω_p，Ω_p＝[0,ω_p]为滤波器的有效带宽，ω_p表示滤波器通带误差限频率，ω_p＜π，D＝P₂/2为FD滤波器的固定延时部分，d为可变分数延时部分，d∈[0,1]。理想FD滤波器实质上是一个全通滤波器，用于调整输入信号的相移。

根据上式可以得到FD滤波器理想的相位响应为：

且理想FD滤波器的幅频响应H_des(e^jω)为：

|H_des(e^jω)|＝1

理想的FD滤波器的相移频响函数为常数、幅度频响函数为1。因此，可以设置FD滤波器的设计准则如下：

●准则1.相移准则：

●准则2.幅度准则

其中，为系数矩阵C、角频率ω、分数延时因子d下的相位响应，δ_P为相位延迟误差限，H(C,ω,d)为系数矩阵C、角频率ω、分数延时因子d下的频率响应，δ_a为幅度误差限。相位延迟误差限和幅度误差限在上述准则同时满足的情况下，FD滤波器可以在带宽Ω_p内实现对信号任意分数延时d的移位，并保证幅度变化不大于1±δ_a，位移变化不大于D+d±δ_p。

由于FD滤波器并不是简单对称结构，而是一种多相结构，因此常规滤波器设计方法无法应用，需要使用针对于FD滤波器的设计方法，具体方法可以根据实际需要进行选择。基于现有计算机的计算能力，本实施例中采用文献“潘卉青.高速TIADC并行采样系统综合校正技术研究[D].电子科技大学,2010.”中的FD滤波器设计方法进行设计，该方法基于频率抽样滤波器设计法、Parks-McClellan优化算法与Minimax非线性优化算法综合求解FD滤波器各子滤波器系数，目的是在滤波器资源消耗尽可能少的情况下，使设计偏差最小，保证时间延迟的精度。

为了更好地说明本发明的技术方案和技术效果，采用一个具体实施例进行详细说明。

首先采用实施例中提出的FD滤波器设计准则和参考文献中的设计方法设计得到FD滤波器，其中FD滤波器的参数如下：带宽ω_p＝0.75π，相移响应误差和幅频响应误差δ_p＝δ_a＝10^-2，设计得到4相11阶FD滤波器。图3是本实施例中4相11阶FD滤波器的幅频响应示意图。图4是本实施例中4相11阶FD滤波器的相频响应示意图。图3和图4中绘制了该4相11阶的Farrow结构的FD滤波器在时间延迟分别为d＝[0,0.2,0.4,0.6,0.8,1]时的幅频响应、相移响应。可以看出，在带宽ω_p＝0.75π内，该FD滤波器的幅度增益、相位延迟在所设计误差限内，满足设计要求。

基于上述4相11阶FD滤波器，在Matlab中搭建一个比率可变数字重采样滤波器，对输入速率f_{s_in}＝1000Hz的20Hz正弦信号进行重采样，期望输出速率f_{s_out}＝300Hz，因此可以计算重采样比率r：

令i＝0,1,2,…，根据计算公式Acc_i＝i/r可以计算得到参数Acc_i的序列[0，3.33，6.67，10，13.33，16.67，20，23.33，26.67，…]，可见小数部分Acc_d_i为周期序列[0，0.33，0.67]。对应FD滤波器的系数记为h(n,Acc_d_i)。

图5是重采样前后相对采样时刻示意图。如图5所示，黑色圆点表示输入信号x(j)的原始采样时刻t_n＝jT_{s_in}，其中j＝0,1,2,…；上三角表示重采样得到的输出信号y(i)的各采样点对应的采样时刻，其采样周期为T_{s_out}＝1/f_{s_out}＝T_{s_in}/r。重采样期望时刻对应采样值的计算选择输入序列中采样时刻距其最近的输入信号进行滤波得到。由FD子滤波器的阶数P₂计算得到FD滤波器的固定整数延时D。当输出信号的采样时刻t_out＝iT_{s_out}时，重采样控制器向FD滤波器的分数延时输入端输入参数Acc_d_i。然后当输入信号的采样时刻t_in＝(Acc_D_i+1-D)*T_{s_in}时，重采样控制器使能FD滤波器对输入序列进行滤波，即{x[Acc_D_i+1-D],…,x[Acc_D_i+1+D-1]}与FD滤波器h(n,Acc_d_i)完成滤波，实现对输入信号ΔT＝Acc_d_i·T_{s_in}的延时，计算结果存储于y[i]，即作为输出信号中第i个采样点。依次计算y[i]，直到输入信号结束，以完成对所有数据输入采样率1000Hz到期望速率300Hz的转换，实现重采样。

图6是本实施例中重采样前后信号的时域波形图。图6中横轴表示时间，纵轴表示幅度，标注“·”的信号为原始采样率f_{s_in}＝1000Hz采样得到的输入信号，标注“*”的信号为重采样(f_{s_out}＝300Hz)后的输出信号，计算分析得到实际输出与期望输出间的相对误差为0.0057。可以看出，根据上述设计方法，输出信号达到重采样的目的，这样的重采样效率高、实时性较好，可实现任意比率的重采样。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种比率可变数字重采样滤波器，其特征在于包括重采样控制器和FD滤波器，其中：

重采样控制器根据输出采样速率f_{s_out}与输入采样速率f_{s_in}计算得到重采样比率r＝f_{s_out}/f_{s_in}；

重采样控制器监测输出信号的采样时刻t_out，当t_out＝iT_{s_out}时，其中T_{s_out}＝1/f_{s_out}，i＝0,1,2,…，则计算参数Acc_i＝i/r，记参数Acc_i的整数部分小数部分然后将Acc_d_i作为FD滤波器的分数延时因子d对FD滤波器进行设置；

重采样控制器监测输入信号的采样时刻t_in，当t_in＝(Acc_D_i+1-D)*T_{s_in}时，其中D表示FD滤波器的固定延时因子，则向FD滤波器发送一个滤波使能信号ctrl；

FD滤波器在接收到滤波使能信号ctrl后，按照其当前的分数延时因子d对输入信号进行滤波，将滤波结果作为输出信号中第i个采样点。

2.根据权利要求1所述的可变比率数字重采样滤波器，其特征在于，所述FD滤波器采用Farrow结构，其设计准则如下：

准则1.相移准则：

准则2.幅度准则

其中，为系数矩阵C、角频率ω、分数延时因子d下的相位响应，δ_P为相位延迟误差限，H(C,ω,d)为系数矩阵C、角频率ω、分数延时因子d下的频率响应，δ_a为幅度误差限。