CN204258746U - 一种分数倍内插成型滤波器 - Google Patents
一种分数倍内插成型滤波器 Download PDFInfo
- Publication number
- CN204258746U CN204258746U CN201420529525.XU CN201420529525U CN204258746U CN 204258746 U CN204258746 U CN 204258746U CN 201420529525 U CN201420529525 U CN 201420529525U CN 204258746 U CN204258746 U CN 204258746U
- Authority
- CN
- China
- Prior art keywords
- module
- filter
- data
- fast
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001914 filtration Methods 0.000 claims abstract description 38
- 238000012952 Resampling Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 16
- 230000011218 segmentation Effects 0.000 claims description 13
- 238000000465 moulding Methods 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 238000010276 construction Methods 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本实用新型提出了一种分数倍内插成型滤波器，其包括数据同步模块、分段滤波模块、重采样模块、数控振荡器控制模块。数控振荡器控制模块与数据同步模块、重采样模块分别连接，数据同步模块还经由分段滤波模块连接至重采样模块。数据同步模块采用双端口RAM或FIFO；分段滤波模块采用具有多项滤波器的滤波器组；重采样模块采用法罗滤波器架构并使用双端口RAM或FIFO，数控振荡器控制模块采用无偏数控振荡器。本实用新型结构轻便灵巧，接口简洁，灵活性和适用性强，易于移植到可编程逻辑器件中或设计成专用集成电路，还可根据需要扩展变速率范围。
Description
技术领域
本实用新型属于数字信号处理领域，尤其涉及一种分数倍内插成型滤波器，可应用于无线通信领域和通信对抗领域。
背景技术
无线通信系统中，为了有效利用频谱、消除码间干扰和防止频带泄露，在发送信号前必须先对基带已调制信号进行内插成型滤波。基于硬件架构的易实现性，传统成型滤波器采用整数倍内插滤波方式，成型滤波后输出数据率为基带信号数据速率的整数倍。中国专利CN1095620C和CN1140063C分别给出了整数倍内插成型滤波器的高效实现方法。整数倍内插成型滤波器最大缺点是要求基带信号数据率与基带处理时钟之间成整数倍关系，对于仅有有限基带处理时钟资源的通信系统来说，这意味着基带信号数据速率必须与基带处理时钟频率成整数倍关系，极大地限制了基带信号数据速率的变化范围。随着现代无线通讯技术特别是软件无线电技术的飞速发展，要求发射系统的同一硬件平台以尽可能小的资源开销来能够满足不同的基带信号数据速率要求。而在通信对抗领域，甚至要求基带信号数据速率以微小的步进实时可调来产生不同的通信干扰波形。因此迫切需要设计出一种分数倍内插成型滤波器，根据基带信号数据速率来实时调整分数倍内插倍数，使成型滤波后的输出数据速率固定在基带处理时钟上，以支持不同数据速率的基带信号。
实用新型内容
基于上述目的，本实用新型介绍了一种分数倍内插成型滤波器，该分数倍内插成型滤波器用以解决通信系统中基带数据速率与基带处理时钟之间非整数 倍关系的问题。
本实用新型是这样实现的，一种分数倍内插成型滤波器，其包括数据同步模块(2)、分段滤波模块(4)、重采样模块(6)、和数控振荡器控制模块(10)；其中：数控振荡器控制模块(10)与数据同步模块(2)、重采样模块(6)分别连接，数据同步模块(2)还经由分段滤波模块(4)连接至重采样模块(6)；数据同步模块(2)采用双端口RAM或FIFO；分段滤波模块(4)采用具有多项滤波器的滤波器组；重采样模块(6)采用法罗(Farrow)滤波器架构并使用双端口RAM或FIFO，数控振荡器控制模块(10)采用无偏数控振荡器；
数控振荡器控制模块(10)根据基带调制数据(1)的速率(9)输出慢溢出标志(8)、快溢出标志(11)和分数时延滤波器时延(12)；
数据同步模块(2)将基带调制数据(1)与慢溢出标志(8)同步输出至分段滤波模块(4)，基带调制数据(1)与慢溢出标志(8)形成慢同步数据(3)，慢溢出标志(8)用于同步基带调制数据(1)；
分段滤波模块(4)采用具有多项滤波器的滤波器组对慢同步数据(3)进行整数倍内插成型滤波输出滤波器组输出数据(5)，该整数倍等于快溢出标志(11)的频率累加字和慢溢出标志(8)的频率累加字的比值；
重采样模块(6)将滤波器组输出数据(5)与快溢出标志(11)同步，再进行重采样操作，最后将数据率切换到系统时钟的时钟域，完成分数倍内插，输出与基带处理时钟速率相同的成型滤波数据输出(7)，快溢出标志(11)用于同步滤波器组输出数据(5)。
作为上述方案的进一步改进，分段滤波模块(4)包括开关控制(4-1)、若干滤波器分段(4-2)、开关控制(4-3)，开关控制(4-1)与若干滤波器分段(4-2)均连接，若干滤波器分段(4-2)分别还连接至开关控制(4-3)；开关控制(4-1)分时指向若干滤波器分段(4-2)中的一个，开关控制(4-3)分时接收若干滤波器分段(4-2)中的一个，若干滤波器分段(4-2)的滤波器系数按照多相分组原则，重新排列系数组合，输出到重采样模块(6)。
作为上述方案的进一步改进，重采样模块(6)包括滤波器组快同步(6-1)、改进型分数时延滤波器模块(6-2)，分段滤波模块(4)经由滤波器组快同步(6-1)连接至改进型分数时延滤波器模块(6-2)，数控振荡器控制模块(10)与滤波器组快同步(6-1)、改进型分数时延滤波器模块(6-2)均连接；输入的滤波器组输出数据(5)由滤波器快同步模块(6-1)同步，将滤波器组输出数据(5)与快溢出标志(11)同步输出，使时间域连续的滤波器组输出数据变为时间离散的滤波器组输出数据，该离散时间间隔即为快溢出标志(8)之间的间隔，改进型分数时延滤波器模块(6-2)根据快同步标志(6-3)和分数时延滤波器时延(6-4)，将输入的滤波器组数据重采样，使输出数据速率固定在基带处理时钟上。
本实用新型设计的分数倍内插成型滤波器实现了用户输入速率与内插成型滤波后速率之间分数倍转换，能够适应用户速率ksps级实时调整，突破了传统整数倍内插成型滤波器对用户输入速率的限制。本实用新型设计的分数倍内插成型滤波器结构灵巧，接口简洁，灵活性和适用性强，易于移植到可编程逻辑器件中或设计成专用集成电路，还可根据需要扩展变速率范围。
附图说明
图1是本实用新型的分数倍内插成型滤波器的框图。
图2是本实用新型的分数倍内插成型滤波器中数控振荡器控制模块的框图。
图3是本实用新型的分数倍内插成型滤波器中分段滤波模块的框图。
图4是本实用新型的分数倍内插成型滤波器中重采样滤波器模块的框图。
图5是本实用新型的分数倍内插成型滤波器中改进型分数延时滤波器的框图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图 及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图1所示，本实用新型的分数倍内插成型滤波器包括数据同步模块2、分段滤波模块4、重采样模块6、和数控振荡器控制模块10。本实用新型的分数倍内插成型滤波器主要由多项滤波架构和重采样架构设计而成，同时配合数控振荡器控制模块10的控制。
数控振荡器控制模块10根据基带调制数据1的速率9输出慢溢出标志8、快溢出标志11和分数时延滤波器时延12，即图1中数控振荡器控制模块10根据基带处理数据和基带处理时钟频率之间的关系，按照溢出上限值，产生慢溢出标志8、快溢出标志11以及分数时延滤波器时延12。
数控振荡器控制模块10将基带调制数据1的基带调制数据速率和基带处理时钟频率化为互质数K和M。数控振荡器控制模块10的溢出上限值为 其中Int(·)为向下取整函数，N为数控振荡器的累加器位宽。
慢溢出标志8的频率累加字为FTW_Slow＝K*NCO_Uplevel；慢溢出标志累加器为ACC_Slow(n+1)＝Mod(ACC_Slow(n)+FTW_Slow,NCO_Uplevel)，其中Mod(·)为求余函数，n为采样节拍，当求余函数产生一次溢出，即(ACC_Slow(n)+FTW_Slow)>NCO_Uplevel时，慢溢出标志8有效，否则慢溢出标志8无效。
快溢出标志11的频率累加字为FTW_Fast＝K*NCO_Uplevel*I，其中I为多项滤波器的项数，也就是整数倍内插滤波器的内插倍数，取值范围为4～16之间的任意整数；快溢出标志(11)为：ACC_Fast(n+1)＝Mod(ACC_Fast(n)+FTW_Fast,NCO_Uplevel)；当Mod(ACC_Fast(n)+FTW_Fast,NCO_Uplevel)函数产生一次溢出，即(ACC_Fast(n)+FTW_Fast)>NCO_Uplevel时，快溢出标志11有效，否则快溢出 标志(11)无效，其中，ACC_Fast(n)为分数时延滤波器时延12。
数控振荡器控制模块10采用无偏数控振荡器，并自定义数控振荡器控制模块10的溢出上限，用于消除基带调制数据1的残余速率差。无偏数控振荡器的溢出上限不限定为2的整数次方，能自定义为任意大于1的整数。
数控振荡器控制模块10中的累加器位宽为16位～64位之间的任意整数，快溢出率与慢溢出率的比例为4位到16位之间的任意整数，分数时延位宽为8位到16位之间的任意整数。
数控振荡器控制模块10可以通过基带调制速率输入端口配置输入数据率9，实时调整分数倍内插倍数，并且各模块内容和模块之间的连接关系无需任何变动。
如图2所示，数控振荡器控制模块10包括：移位寄存器10-1、慢溢出控制器10-2、快溢出控制器10-3、分数延时系数生成器10-4。移位寄存器10-1根据整数倍内插的倍数，将控制字移位，作为快溢出标志11的频率累加字，输入的原始控制字作为慢溢出标志8的频率累加字。慢溢出控制器10-2中设置溢出门限，如果输入的值小于门限，则反馈到输入端口与慢溢出标志的频率累加字进行累加，如果累加值大于溢出门限，则产生溢出标志。快溢出控制器10-3与慢溢出控制器10-2原理相同，溢出门限也一样，区别在于反馈累加的频率累加字不同。分数延时系数生成器10-4以快溢出标志11的频率累加字为基准，产生分数时延滤波器时延12。
再返回图1，数据同步模块2将基带调制数据1与慢溢出标志8同步输出至分段滤波模块4，基带调制数据1与慢溢出标志8形成慢同步数据3，慢溢出标志8用于同步基带调制数据1。数据同步模块2采用双端口RAM或FIFO进行数据缓存，RAM或FIFO的输入数据端口为基带调制数据1，双端口RAM或FIFO的读使能端口为慢溢出标志8。
分段滤波模块4采用具有多项滤波器的滤波器组对慢同步数据3进行整数倍内插成型滤波，输出滤波器组输出数据5，该整数倍等于快溢出标志11的频 率累加字和慢溢出标志8的频率累加字的比值。分段滤波模块4根据快溢出标志11的频率累加字和慢溢出标志8的频率累加字的比值，将内插成型滤波器系数进行多相分解，按照滤波器组的结构串行输出。模块中滤波器的系数既可以显示定义，又可以以文件形式存储于非易失性存储器中。
请参阅图3，分段滤波模块4包括：开关控制器4-1、滤波器分段4-2、开关控制器4-3。根据快溢出标志11的频率累加字和慢溢出标志8的频率累加字的比值N，将脉冲成型滤波器的系数被分为N组，开关控制器4-1分时指向N组中的一个，开关控制器4-3分时接收滤波器N组中的1个。滤波器系数按照多相分组原则，重新排列系数组合，输出到重采样模块6。
再返回图1，重采样模块6将滤波器组输出数据5与快溢出标志11同步，再进行重采样操作，最后将数据率变换为系统时钟速率，完成分数倍内插，输出与基带处理时钟速率相同的成型滤波数据输出(7)，快溢出标志11用于同步滤波器组输出数据5。
重采样模块6采用双端口RAM或FIFO对多项滤波器组输出数据5进行数据同步，使双端口RAM或FIFO的输出数据同步于快溢出标志11和分数时延滤波器时延12。
重采样模块6采用法罗(Farrow)滤波器架构，基于快溢出标志11和分数时延滤波器时延12对双端口RAM或FIFO的输出数据进行实时重采样计算，产生与基带处理时钟速率相同的成型滤波数据输出7。
请参阅图4，重采样模块6包括：滤波器组快同步6-1、改进型分数时延滤波器模块6-2。输入的滤波器组输出数据5由滤波器组快同步6-1同步，将滤波器组输出数据5与快溢出标志11同步输出，使时间域连续的滤波器组输出数据变为时间离散的滤波器组输出数据，该离散时间间隔即为快溢出标志8之间的间隔。改进型分数时延滤波器模块6-2根据快同步标志6-3和分数时延滤波器时延6-4，将输入的滤波器组数据重采样，使输出数据速率固定在基带处理时钟上。改进型分数时延滤波器6-2基于传统分数时延滤波器结构，输入数据依 次存入第一寄存器6-2-1、第二寄存器6-2-2和第三寄存器6-2-3中，寄存器工作在基带处理时钟频率下，依据快溢出标志11来更新数据。
请结合图1和图5，当慢溢出标志8有效时，将基带调制数据1的基带调制数据串行移位寄存于多项滤波器组，进行多项滤波，该滤波器组的第j项输出为：其中L为每一支项滤波器阶数，x(n+l)为输入基带调制数据，h(j+l*I)为滤波器系数；
当快溢出标志11有效时，将该滤波器组输出数据5的数据串行移位寄存于重采样模块6的重采样滤波器，基于分数时延滤波器时延12ACC_Fast(n)和多项式插值算法，计算出成型滤波器输出值： 其中b(l,m)为多项式内插系数。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (3)
1.一种分数倍内插成型滤波器，其特征在于：其包括数据同步模块(2)、分段滤波模块(4)、重采样模块(6)、和数控振荡器控制模块(10)；其中：数控振荡器控制模块(10)与数据同步模块(2)、重采样模块(6)分别连接，数据同步模块(2)还经由分段滤波模块(4)连接至重采样模块(6)；数据同步模块(2)采用双端口RAM或FIFO；分段滤波模块(4)采用具有多项滤波器的滤波器组；重采样模块(6)采用法罗滤波器架构并使用双端口RAM或FIFO，数控振荡器控制模块(10)采用无偏数控振荡器；
数控振荡器控制模块(10)根据基带调制数据(1)的速率(9)输出慢溢出标志(8)、快溢出标志(11)和分数时延滤波器时延(12)；
数据同步模块(2)将基带调制数据(1)与慢溢出标志(8)同步输出至分段滤波模块(4)，基带调制数据(1)与慢溢出标志(8)形成慢同步数据(3)，慢溢出标志(8)用于同步基带调制数据(1)；
分段滤波模块(4)采用具有多项滤波器的滤波器组对慢同步数据(3)进行整数倍内插成型滤波输出滤波器组输出数据(5)，该整数倍等于快溢出标志(11)的频率累加字和慢溢出标志(8)的频率累加字的比值；
重采样模块(6)将滤波器组输出数据(5)与快溢出标志(11)同步，再进行重采样操作，最后将数据率变换为系统时钟速率，完成分数倍内插，输出与基带处理时钟速率相同的成型滤波数据输出(7)，快溢出标志(11)用于同步滤波器组输出数据(5)。
2.如权利要求1所述的分数倍内插成型滤波器，其特征在于：分段滤波模块(4)包括开关控制(4-1)、若干滤波器分段(4-2)、开关控制(4-3)，开关控制(4-1)与若干滤波器分段(4-2)均连接，若干滤波器分段(4-2)分别还连接至开关控制(4-3)；开关控制(4-1)分时指向若干滤波器分段(4-2)中的一个，开关控制(4-3)分时接收若干滤波器分段(4-2)中的一个，若干滤波器分段(4-2)的滤波器系数按照多相分 组原则，重新排列系数组合，输出到重采样模块(6)。
3.如权利要求1所述的分数倍内插成型滤波器，其特征在于：重采样模块(6)包括滤波器组快同步(6-1)、改进型分数时延滤波器模块(6-2)，分段滤波模块(4)经由滤波器组快同步(6-1)连接至改进型分数时延滤波器模块(6-2)，数控振荡器控制模块(10)与滤波器组快同步(6-1)、改进型分数时延滤波器模块(6-2)均连接；输入的滤波器组输出数据(5)由滤波器快同步模块(6-1)同步，将滤波器组输出数据(5)与快溢出标志(11)同步输出，使时间域连续的滤波器组输出数据变为时间离散的滤波器组输出数据，该离散时间间隔即为快溢出标志(8)之间的间隔，改进型分数时延滤波器模块(6-2)根据快同步标志(6-3)和分数时延滤波器时延(6-4)，将输入的滤波器组数据重采样，使输出数据速率固定在基带处理时钟上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420529525.XU CN204258746U (zh) | 2014-09-15 | 2014-09-15 | 一种分数倍内插成型滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420529525.XU CN204258746U (zh) | 2014-09-15 | 2014-09-15 | 一种分数倍内插成型滤波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204258746U true CN204258746U (zh) | 2015-04-08 |
Family
ID=52963009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420529525.XU Expired - Lifetime CN204258746U (zh) | 2014-09-15 | 2014-09-15 | 一种分数倍内插成型滤波器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204258746U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218919A (zh) * | 2014-09-15 | 2014-12-17 | 中国电子科技集团公司第三十八研究所 | 一种分数倍内插成型滤波器及其实现方法 |
| CN109088617A (zh) * | 2018-09-20 | 2018-12-25 | 电子科技大学 | 比率可变数字重采样滤波器 |
-
2014
- 2014-09-15 CN CN201420529525.XU patent/CN204258746U/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104218919A (zh) * | 2014-09-15 | 2014-12-17 | 中国电子科技集团公司第三十八研究所 | 一种分数倍内插成型滤波器及其实现方法 |
| CN104218919B (zh) * | 2014-09-15 | 2017-05-03 | 中国电子科技集团公司第三十八研究所 | 一种分数倍内插成型滤波器及其实现方法 |
| CN109088617A (zh) * | 2018-09-20 | 2018-12-25 | 电子科技大学 | 比率可变数字重采样滤波器 |
| CN109088617B (zh) * | 2018-09-20 | 2021-06-04 | 电子科技大学 | 比率可变数字重采样滤波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105915241B (zh) | Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统 | |
| CN104218919B (zh) | 一种分数倍内插成型滤波器及其实现方法 | |
| US9001951B1 (en) | Techniques for transferring time information between clock domains | |
| CN103166598A (zh) | 数字滤波器及其配置方法、电子设备及无线通信系统 | |
| CN101958697B (zh) | 一种多相滤波结构的实现方法及装置 | |
| CN104393854B (zh) | 基于fpga的时分复用级联积分梳状抽取滤波器及其实现方法 | |
| CN104954015A (zh) | 时钟生成方法以及半导体装置 | |
| CN204258746U (zh) | 一种分数倍内插成型滤波器 | |
| CN105281790A (zh) | 数字时间转换器杂散抑制 | |
| US9246668B1 (en) | Unified control for digital timing recovery and packet processing | |
| CN104932992B (zh) | 一种带宽粒度可变的微波数字柔性转发方法 | |
| CN1697324B (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN102158451B (zh) | 高速多载波多相内插滤波方法和装置 | |
| CN104777456B (zh) | 可配置的雷达数字信号处理器及其处理方法 | |
| CN104135310B (zh) | 一种适用于e波段无线传输系统的滤波装置 | |
| CN109391451A (zh) | 一种控制信息的发送、接收方法及设备 | |
| CN103457573A (zh) | 一种数据率自适应的高斯滤波器 | |
| CN103313315B (zh) | 速率转换装置及其方法、基站设备 | |
| CN108631752A (zh) | 成形滤波器及其成形方法 | |
| CN103078606A (zh) | 多通道的cic内插滤波器系统及其实现方法 | |
| KR102063557B1 (ko) | 시간할당 알고리즘 기반의 인터폴레이션 필터 | |
| Mehra et al. | Reconfigurable Area and Speed Efficient Interpolator Using DALUT Algorithm | |
| CN102685055A (zh) | 一种多数据流插值与抽取复用装置及方法 | |
| CN102158200B (zh) | 一种多制式数字滤波实现方法及系统 | |
| CN104683273A (zh) | 一种基于dds芯片的gmsk信号产生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20150408 |