CN102983838A - 一种基于fpga实现高斯滤波器数字逻辑电路的方法 - Google Patents

一种基于fpga实现高斯滤波器数字逻辑电路的方法 Download PDF

Info

Publication number
CN102983838A
CN102983838A CN2012105156407A CN201210515640A CN102983838A CN 102983838 A CN102983838 A CN 102983838A CN 2012105156407 A CN2012105156407 A CN 2012105156407A CN 201210515640 A CN201210515640 A CN 201210515640A CN 102983838 A CN102983838 A CN 102983838A
Authority
CN
China
Prior art keywords
filter
filtering
mode
gaussian
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105156407A
Other languages
English (en)
Inventor
张鹏泉
马彪
曹晓冬
李柬
褚孝鹏
范玉进
张波
赵维兵
李羚梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN2012105156407A priority Critical patent/CN102983838A/zh
Publication of CN102983838A publication Critical patent/CN102983838A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明涉及一种基于FPGA实现高斯滤波器数字逻辑电路的方法。本方法是将FIR数字滤波方式的滤波器和基于波形存储滤波方式的滤波器集成在FPGA芯片上，根据不同高斯滤波的要求，通过控制信号选通开关SEL选取滤波的方式，开启对应的滤波器。通过本方法，使高斯滤波器可实现两种滤波方式，一种采用FIR数字滤波器生成高斯滤波的方式，其结构简单，相位线性，性能稳定，输入可以是有幅度的多比特数据，而且通过Load（装载）滤波器的系数可以实现不同性能的高斯滤波器；另一种采用波形存储的滤波方式，通过读取ROM中数据作为输出的频率信号，具有占用的逻辑资源少，速度快，灵活性号，可靠性高且工作稳定等特点，两种方式实现互补，即可满足不同要求的高斯滤波器。

Description

一种基于FPGA实现高斯滤波器数字逻辑电路的方法
技术领域
本发明涉及数字信号处理系统，尤其涉及一种基于FPGA实现高斯滤波器数字逻辑电路的方法。
背景技术
滤波器在信号处理、信号检测、通信领域有非常重要的应用,在实时系统中,对滤波器的性能和处理速度有非常严格的要求,特别是快速实时系统中,处理速度至关重要。
数字滤波器通常都是应用于修正或改变时域或频域中信号的属性。最为普通的数字滤波器就是线性时间不变量（LTI）滤波器。LTI数字滤波器根据单位脉冲响应的时间特性可分为无限长单位脉冲响应（IIR）数字滤波器和有限长单位脉冲响应（FIR）滤波器两种。
FIR（Finite Impulse Response）滤波器相对于IIR（Infinite Impulse Response）滤波器有许多独特的优越性，在保证满足滤波器幅频响应要求的同时，还可获得严格的线性相位特性，从而保持稳定。由于在数据通信、语音信号处理、图像处理以及自适应处理等领域往往要求信号在传输过程中不能有明显的相位失真，而IIR存在频率色散的问题，所以FIR滤波器获得了更广泛的应用。
FIR滤波器是数字信号处理系统中最基本的元件，它可以在实现任意幅频特性的同时，能够保证严格的线性相位特性，同时其单位冲激响应是有限的，是没有输入到输出的反馈的稳定系统。因此在通信、图像处理、模式识别等领域都有着广泛的应用。
高斯滤波器在众多学科领域有广泛的应用。尽管如此，高斯滤波器本身还有许多问题有待于人们进行深入的研究，比如它的设计理论和实现方法，还没有一个令人满意的理论可以给人们指导。这反过来制约了它的应用。本发明的着力点就在于解决有关高斯滤波器的设计与实现中的基本问题。
发明内容
鉴于上述现有技术存在的问题，本发明的目的是提供一种基于FPGA实现高斯滤波器数字逻辑电路的方法。本方法将高斯滤波器电路设为两部分，一部分是FIR数字滤波器，它可以实现高斯滤波的功能；另外一部分是由存储电平信号的时域响应信号，通过直接查表的方法来实现高斯滤波的功能，两部分滤波功能可以通过控制信号来进行切换，即可满足数字信号处理系统对高斯滤波器性能的不同要求。
本发明采取的技术方案是：一种基于FPGA实现高斯滤波器数字逻辑电路的方法，其特征在于：将FIR数字滤波方式的滤波器和基于波形存储滤波方式的滤波器集成在FPGA芯片上，根据不同高斯滤波的要求，通过控制信号选通开关SEL选取滤波的方式，开启对应的滤波器，当控制信号选通开关SEL1为1时，通路选择FIR数字滤波的方式，同时控制信号选通开关SEL2也置为1，将FIR数字滤波的输出数据作为最后输出的频率信号；当控制信号选通开关SEL1为0时，则通路选择基于波形存储的滤波方式，同时控制信号选通开关SEL2也置为0，并将波形存储滤波的输出数据作为最后输出的频率信号，实现对应通路的高斯滤波。
本发明所产生的有益效果是：通过本方法，使高斯滤波器可实现两种滤波方式，一种采用FIR数字滤波器生成高斯滤波的方式，其结构简单，相位线性，性能稳定，输入可以是有幅度的多比特数据，而且通过Load（装载）滤波器的系数可以实现不同性能的高斯滤波器；另一种采用波形存储的滤波方式，通过读取ROM中数据作为输出的频率信号，具有占用的逻辑资源少，速度快，灵活性号，可靠性高且工作稳定等特点，可以作为二进制输入的高斯滤波器的实现；两种方式实现互补，即可满足不同要求的高斯滤波器。
附图说明
图1为本发明实现高斯滤波器数字逻辑电路原理框图；
图2为本发明实现FIR数字滤波方式的滤波器原理框图；
图3为本发明实现基于波形存储滤波方式的滤波器原理框图。
具体实施方式
以下结合附图对本发明作进一步说明：参照图1，一种基于FPGA实现高斯滤波器数字逻辑电路的方法是将FIR数字滤波方式的滤波器和基于波形存储滤波方式的滤波器集成在FPGA芯片上，根据不同高斯滤波的要求，通过控制信号选通开关SEL选取滤波的方式，开启对应的滤波器，当控制信号选通开关SEL1为1时，通路选择FIR数字滤波的方式，同时控制信号选通开关SEL2也置为1，将FIR数字滤波的输出数据作为最后输出的频率信号；当控制信号选通开关SEL1为0时，则通路选择基于波形存储的滤波方式，同时控制信号选通开关SEL2也置为0，并将波形存储滤波的输出数据作为最后输出的频率信号，实现对应通路的高斯滤波。
参照图2，本发明实现的FIR数字滤波方式的滤波器包括N级移位寄存器D，移位寄存器的个数N即为FIR（有限脉冲响应）滤波器的阶数（一般阶数不大于40），数据输入经过N级移位寄存器D延迟，每级移位寄存器D的输入信号与每级的滤波器系数coef相乘后进行求和，其求和计算结果即为FIR数字滤波方式滤波器的输出频率信号。
参照图3.本发明实现的基于波形存储的高斯滤波器包括五个移位寄存器D，移位寄存器D的每一级的输出作为下一级的输入信号，五个移位寄存器中的五个数据分别存储在缓冲器（BUFFER）中，缓冲器通过串并转换的方式将存储的数据并行传输给计数器，CLK为计时器的时钟，计数器根据过采样率来决定累加次数，ROM中预先存储好对应五个输入数据的高斯滤波的时域波形，最后将计数器累加次数作为ROM的输入地址，根据所存储数据进行ROM查表，以此读取相应的滤波后输出的频率信号。此滤波器一般用于GMSK的调制，数据输入通过Nbit（比特）移位寄存器。
本发明实现的高斯滤波器数字逻辑电路工作原理：
FIR高斯滤波部分：数据经过N级延迟分别与滤波器系数coef进行相乘后进行求和，其实现了FIR滤波器的结构，通过MATLAB（常用软件名）计算出对应不同带宽的带通、低通、或是高通高斯滤波器的参数，通过装载不同的参数即可以实现相应的滤波结果。
波形存储实现高斯滤波部分：存储二进制输入的寄存器个数为M，实现对二进制输入N倍的采样，ROM中存储M个二进制电平信号的高斯滤波器的时域信号相应的叠加，其ROM的深度为                                                
Figure 2012105156407100002DEST_PATH_IMAGE001
,根据输入的数据通过计数器作为ROM的地址进行数据查找，ROM的输出即为高斯滤波的结果。

Claims (3)

1.一种基于FPGA实现高斯滤波器数字逻辑电路的方法，其特征在于：将FIR数字滤波方式的滤波器和基于波形存储滤波方式的滤波器集成在FPGA芯片上，根据不同高斯滤波的要求，通过控制信号选通开关SEL选取滤波的方式，开启对应的滤波器，当控制信号选通开关SEL1为1时，通路选择FIR数字滤波的方式，同时控制信号选通开关SEL2也置为1，将FIR数字滤波的输出数据作为最后输出的频率信号；当控制信号选通开关SEL1为0时，则通路选择基于波形存储的滤波方式，同时控制信号选通开关SEL2也置为0，并将波形存储滤波的输出数据作为最后输出的频率信号，实现对应通路的高斯滤波。
2.根据权利要求1所述的一种基于FPGA实现高斯滤波器数字逻辑电路的方法，其特征在于：所述的FIR数字滤波方式的滤波器包括N级移位寄存器D，每级移位寄存器D的输入信号与每级的滤波器系数coef相乘后进行求和，其求和计算结果即为FIR数字滤波方式滤波器的输出频率信号。
3.根据权利要求1所述的一种基于FPGA实现高斯滤波器数字逻辑电路的方法，其特征在于：所述的基于波形存储的高斯滤波器包括五个移位寄存器D，移位寄存器D的每一级的输出作为下一级的输入信号，五个移位寄存器中的五个数据分别存储在缓冲器中，缓冲器通过串并转换的方式将存储的数据并行传输给计数器，计数器根据过采样率来决定累加次数，ROM中预先存储好对应五个输入数据的高斯滤波的时域波形，最后将计数器累加次数作为ROM的输入地址，根据所存储数据进行ROM查表，以此读取相应的滤波后输出的频率信号。
CN2012105156407A 2012-12-05 2012-12-05 一种基于fpga实现高斯滤波器数字逻辑电路的方法 Pending CN102983838A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105156407A CN102983838A (zh) 2012-12-05 2012-12-05 一种基于fpga实现高斯滤波器数字逻辑电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105156407A CN102983838A (zh) 2012-12-05 2012-12-05 一种基于fpga实现高斯滤波器数字逻辑电路的方法

Publications (1)

Publication Number Publication Date
CN102983838A true CN102983838A (zh) 2013-03-20

Family

ID=47857628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105156407A Pending CN102983838A (zh) 2012-12-05 2012-12-05 一种基于fpga实现高斯滤波器数字逻辑电路的方法

Country Status (1)

Country Link
CN (1) CN102983838A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103457573A (zh) * 2013-09-03 2013-12-18 苏州磐启微电子有限公司 一种数据率自适应的高斯滤波器
CN103777221A (zh) * 2014-02-26 2014-05-07 成都理工大学 基于窗函数法的数字核脉冲信号高斯成形方法
CN104539263A (zh) * 2014-12-25 2015-04-22 电子科技大学 一种可重构低功耗数字fir滤波器
CN109461125A (zh) * 2018-09-30 2019-03-12 南京信息工程大学 基于fpga的点二维高斯滤波器及图像处理方法
CN111277242A (zh) * 2020-03-26 2020-06-12 华南理工大学 一种fpga数字滤波器及其实现方法
CN111384983A (zh) * 2018-12-29 2020-07-07 北京聚利科技有限公司 信号处理方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439195A (zh) * 2000-06-26 2003-08-27 汤姆森许可贸易公司 微波信号发射机/接收机中的自适应带通频率滤波设备
CN102325111A (zh) * 2011-05-17 2012-01-18 浙江瑞讯微电子有限公司 一种产生gfsk基带信号的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439195A (zh) * 2000-06-26 2003-08-27 汤姆森许可贸易公司 微波信号发射机/接收机中的自适应带通频率滤波设备
CN102325111A (zh) * 2011-05-17 2012-01-18 浙江瑞讯微电子有限公司 一种产生gfsk基带信号的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨云甫: "一种新的GMSK正交调制信号产生方法", 《电子学报》 *
汤小平: "GMSK正交调制基带模块的设计", 《世界电子元器件》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103457573A (zh) * 2013-09-03 2013-12-18 苏州磐启微电子有限公司 一种数据率自适应的高斯滤波器
CN103457573B (zh) * 2013-09-03 2016-08-17 苏州磐启微电子有限公司 一种数据率自适应的高斯滤波器
CN103777221A (zh) * 2014-02-26 2014-05-07 成都理工大学 基于窗函数法的数字核脉冲信号高斯成形方法
CN103777221B (zh) * 2014-02-26 2016-02-10 成都理工大学 基于窗函数法的数字核脉冲信号高斯成形方法
CN104539263A (zh) * 2014-12-25 2015-04-22 电子科技大学 一种可重构低功耗数字fir滤波器
CN104539263B (zh) * 2014-12-25 2017-04-12 电子科技大学 一种可重构低功耗数字fir滤波器
CN109461125A (zh) * 2018-09-30 2019-03-12 南京信息工程大学 基于fpga的点二维高斯滤波器及图像处理方法
CN111384983A (zh) * 2018-12-29 2020-07-07 北京聚利科技有限公司 信号处理方法及装置
CN111277242A (zh) * 2020-03-26 2020-06-12 华南理工大学 一种fpga数字滤波器及其实现方法

Similar Documents

Publication Publication Date Title
CN102983838A (zh) 一种基于fpga实现高斯滤波器数字逻辑电路的方法
CN102983839A (zh) 一种基于fpga实现gmsk信号发生器的方法
KR100188692B1 (ko) 디지탈필터
CN108984446B (zh) 基于fpga原语的phy接口及fpga芯片
CN105488237A (zh) 基于fpga的寄存器使能信号优化方法
US9130650B1 (en) Transformer based circuit for reducing EMI radiation in high speed CMOS SERDES transmitters
CN105634439B (zh) 一种异步成形滤波器设计方法
WO2016134750A1 (en) Mixer and method for generating an output signal from an input signal
EP2015457A2 (en) Serial-to-parallel conversion circuit and method of designing the same
CN102457251B (zh) 一种实现通用数字滤波器的方法及装置
EP3329646A1 (en) Fsk decoding using envelop comparison in the digital domain
CN103457573A (zh) 一种数据率自适应的高斯滤波器
US9112519B1 (en) Apparatus and methods of rate control for a sample rate converter
US7793013B1 (en) High-speed FIR filters in FPGAs
Mehra et al. Reconfigurable Area and Speed Efficient Interpolator Using DALUT Algorithm
US7859435B2 (en) Method for rate increase and method for rate reduction
Zeineddine et al. Efficient arbitrary sample rate conversion for multi-standard digital front-ends
Hong et al. Implementation of FIR filter on FPGA using DAOBC algorithm
CN204258746U (zh) 一种分数倍内插成型滤波器
CN107026807A (zh) 使用处理电路估计串行通信信道的性能的方法和系统
CN103248343B (zh) 用于校正时钟占空比的边沿选择技术
KR100249040B1 (ko) 비대칭 주파수 응답 특성을 갖는 fir 필터
Agrawal et al. Implementation cost & performance analysis of pulse shaping filter
US7286620B2 (en) Equalizer for reduced intersymbol interference via partial clock switching
Ramon et al. Efficient parallelization of polyphase arbitrary resampling FIR filters for high-speed applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130320