JP2018523924A - ダミーゲートを用いないパターニング方法 - Google Patents

ダミーゲートを用いないパターニング方法 Download PDF

Info

Publication number
JP2018523924A
JP2018523924A JP2018506291A JP2018506291A JP2018523924A JP 2018523924 A JP2018523924 A JP 2018523924A JP 2018506291 A JP2018506291 A JP 2018506291A JP 2018506291 A JP2018506291 A JP 2018506291A JP 2018523924 A JP2018523924 A JP 2018523924A
Authority
JP
Japan
Prior art keywords
uncovered
fin
gate
gate structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018506291A
Other languages
English (en)
Other versions
JP6630896B2 (ja
Inventor
スミス，ジェフリー
ジェイ． デヴィリアーズ，アントン
ジェイ． デヴィリアーズ，アントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018523924A publication Critical patent/JP2018523924A/ja
Application granted granted Critical
Publication of JP6630896B2 publication Critical patent/JP6630896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本明細書の技術は、オーバーレイのずれを補償するためにダミーゲートペアを必要とすることなく、フィンおよびナノワイヤの正確な切断を提供する。 ここでは、エッチングマスクを用いてゲート構造の所定の部分を除去し、フィン構造、ナノワイヤなどを有するトレンチ又は解放空間を画定することを含む。覆われていないフィン構造は、エッチングされるか、トレンチセグメントから除去される。
トレンチを画定するエッチングマスクおよび材料は、覆われていないフィン部分を除去するための複合エッチングマスクを提供する。 その後、トレンチセグメントは誘電体材料で充填される。
ダミーゲートペアが必要でなければ、所与の基板は単位面積当たり顕著により多くの電気デバイスに適合することができる。

Description

関連出願の相互参照
本出願は、２０１５年８月７日に出願された、米国仮出願特許第６２／２０２，５９９号、発明の名称「Method
of Patterning with Single Diffusion Cuts」の利益を主張するものであり、その開示内容全体は参照により本願に組み込まれる。
本開示は、半導体デバイスの製造に関する。より詳細には、本開示は、フィン及びナノワイヤのような構造の形成及び切断に関する。
トランジスタ、例えば電界効果トランジスタ（ＦＥＴ）は、マイクロエレクトロニクス及び集積回路の基本素子である。密度を高め、また処理能力を向上させるために、トランジスタ及び他の半導体デバイスをスケールダウン又は縮小することが追及され続けている。リソグラフィ処理における線幅の縮小方法は、歴史的に、より高い開口数、すなわちより高いＮＡ（numerical aperture）の光学系、より短い露光波長、又は空気とは異なる界面媒体（例えば、水浸（water immersion））の使用を必要としている。従来のリソグラフィ処理の解像度は論理的な限界に近付いてきているので、製造業者は、光学的な限界を克服し、フィーチャをより一層小さくするために、ダブルパターニング（ＤＰ）法及び他のパターニング技術への転向を始めている。
概要
従来の製造技術においては、例えばロジックセルのセルレイアウトに関して、フィン又はワイヤが最初に比較的長く作製され、後に特定の場所で切断される。そのようなフィーチャを、フォトリソグラフィシステムの解像度以下にフィーチャサイズを縮小するダブルパターニング技術を使用することによって作製することができる。フォトリソグラフィシステムによって作製されたエッチングマスクは、規定の許容範囲内で材料を正確に切断又は除去するための十分な解像度を有していないので、そのような比較的小さいフィーチャの切断は問題になることがある。そのような従来のエッチングマスクを使用することによって、不十分なデバイス性能又はデバイス欠陥が生じる可能性がある。
そのようなフィン又はワイヤを従来の方式で切断するためには、２つのダミーゲートが所定のセルレイアウトに追加される。それらのダミーゲートは、ゲート構造の上に形成された、パターニングされたエッチングマスクと組み合わされて、所定のゲートを切断するためのエッチングマスクとして機能するに過ぎない。従って、フィンが形成されて、続いて２つのダミーゲートがフィンを切断するために使用される。何故ならば、従来の小さいパターニングスケールでは、切断を行うためにフィンの上にパターニングされたマスクが形成される、重ね合わせ（overlay）又は配置の問題が存在するからである。従って、従来の技術は２つのダミーゲートを使用することによって、フィンの切断が、典型的にはそれらのダミーゲートの間にある所望の場所において行われることを保証している。エッチングマスクは、２つのダミーゲート間の領域を覆わない開口部を備えるように形成され、使用されるダミーゲートは、この結合されたマスクを用いて、切断が特定の場所で行われることを保証している。換言すれば、エッチングマスクにおける比較的大きい開口部が（ある程度の位置合わせ不良を伴って）作製され、その一方で、ダミーゲートはエッチングマスクをさらに狭くする。
従って、配置、重ね合わせ及びＣＤの問題に起因して、従来技術は、切断の各側にダミーゲートを備えることが教示されている。しかしながら、ダミーゲートペアの使用は欠点を有している。フィンを切断するためのダミーゲートペアの使用に伴う１つの問題は、ダミーゲートが多くの実際の空間を必要とし、所定のセルの機能に寄与しないことである。そのようなダミーゲートは、マスク配置における変動に取り組むための補正手段として機能するに過ぎない。ダミーゲートペアを収容するために必要とされる全ての空間に起因して、セルは所望されるものよりも大きくなる。さらに、そのようなダミーゲートは、後続のステップにおいて、金属化されるが、しかしながら、ダミーゲートに対する電気的なコンタクトを備えていないダミーゲートとして所定の回路に残存する。
本明細書における技術は、精度を保証するためのダミーゲートペアを必要とすることなく、フィン及びナノワイヤのための正確な切断を提供する。本明細書における技術は、ゲートが開かれるまで、フィンを切断されないままにすることを含み、その後に、１つの開かれたゲート構造が、切断の配置に集中するために使用される。包囲する誘電材料が、指定の場所において切断が行われることを保証するために、エッチングマスクの一部として使用される。ゲートスペーサ材料に対して選択的なエッチングを行うことによって、覆われていないフィン（その上に形成されているエッチングマスクによってさらに画定されている）を、ゲート構造によって以前占有されていた空間の内側／空間内でエッチングすることができる。覆われていないフィンをエッチングした後に、空間を誘電材料によって充填することができる。そのような充填誘電材料を、所定の場所に残存させることができ、その結果、ゲート構造によって以前占有されていた空間は金属化されないが、しかしながら誘電体として残存する。このことは、デバイスに残される金属化されたダミーゲートは存在しないこと、またダミーゲートペアをセル内に設計する必要がないことを意味している。従って、本明細書に記載する技術によって、単なる補償エッチングマスクとしての２つのダミーゲートを使用することはもはや必要なくなり、このことは所定のセルにおけるより多くの実際の空間を機能デバイスのために使用でき、それによってデバイス密度が高まることを意味している。
勿論、本明細書に記載した種々のステップの考察は、理解し易くするために表した。一般的に、それらのステップを任意の適切な順序で実施することができる。さらに、本明細書における種々のフィーチャ、技術、構成等の各々が、本開示の種々の箇所で考察されている場合もあるが、各コンセプトを相互に独立して、又は相互に組み合わせて実行できることが意図されている。従って、本発明を、多くの異なるやり方で実施することができ、また考察することができる。
この概要の項は、全ての実施形態、及び／又は本開示又は特許請求の範囲に記載の発明の付加的な新規の態様を規定するものではないことを言及しておく。その代わりに、この概要は、従来技術に対して新規性を有する種々の実施形態及び新規性についての相応の論点の予備的考察のみを提供する。本発明及び実施形態の付加的な詳細及び／又は考えられる展望に関して、読者は、下記においてさらに考察するような、本開示の発明の詳細な説明の項及び対応する図面を参照する。
本発明の種々の実施形態のより完全な理解、またそれらの実施形態に付随する多くの利点は、添付の図面と関連させて考察する、下記の詳細な説明を参照することによって容易に明らかになるであろう。図面は縮尺通りではなく、その代わりに、フィーチャ、原理及びコンセプトの説明に重点を置いて強調されている。
本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の上面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の正面断面図を示す。 本明細書に開示する実施の形態による処理フローを表す例示的な基板の一部の横断面図を示す。
詳細な説明
本明細書における技術は、精度を保証するためのダミーゲートペアを必要とすることなく、フィン及びナノワイヤのための正確な切断を提供する。本明細書における技術は、ゲート構造が開口されるまで、フィンを切断されないままにすることを含み、その後に、１つの開口されたゲート構造が、切断の配置に集中するために使用される。包囲する誘電材料が、特定の場所において切断が行われることを保証するために、エッチングマスクの一部として使用される。ゲートスペーサ材料に対して選択的なエッチングを行うことによって、覆われていないフィン（その上に形成されているエッチングマスクによってさらに画定されている）を、ゲート構造によって以前占有されていた空間の内側／空間内でエッチングすることができる。覆われていないフィンをエッチングした後に、空間を誘電材料によって充填することができる。そのような充填誘電材料を、所定の場所に残存させることができ、その結果、ゲート構造によって以前占有されていた空間は金属化されないが、しかしながら誘電体として残存する。このことは、デバイスに残される金属化されたダミーゲートは存在しないこと、またダミーゲートペアをセル内に設計する必要がないことを意味している。従って、本明細書に記載する技術によって、単なる補償エッチングマスクとしての２つのダミーゲートを使用することはもはや必要なくなり、このことは所定のセルにおけるより多くの実際の空間を機能デバイスのために使用でき、それによってデバイス密度が高まることを意味している。
図１から図８は、本明細書における実施例の処理フローを示す。参照符号Ａが付されている図面は、一例としての基板の一部の上面図である。参照符号Ｂが付されている図面は、対応する正面図を示し、それに対し参照符号Ｃが付されている図面は、対応する側面図を示す。図１Ａは、対応する図を識別するための断面線Ｂ及びＣを含む。
１つの実施形態は、基板をパターニングするための方法を含む。そのような基板は、例えばトランジスタデバイス又はその上の他の電子デバイスを形成するためにパターニングされる半導体ウェハであってよい。ここで図１を参照すると、フィン構造１１２のアレイが、基板１０５の加工面に形成されている。そのようなフィン構造の材料は、誘電層１１８内へと下方向に（又は誘電層１１８から上方向に）延在し得ることを言及しておく。従って、誘電層１１８は、フィン構造１１２の側面に形成され得る。幾つかの実施形態においては、誘電層１１８が、浅いトレンチ絶縁層又は絶縁材料であってよい。フィン構造は、相互に平行なフィン構造を備えた下地層の上に延在する一連の線形の構造を含むことができる。
次に図２を参照すると、ゲート構造１１４のアレイが、基板の加工面に形成されている。ゲート構造１１４のアレイは、フィン構造１１２のアレイのフィン構造１１２の一部と交差し、且つその一部を覆うゲート構造１１４を有する。ゲート構造１１４のアレイは、ゲート構造１１４の側壁に接し、且つフィン構造１１２の残余の部分を覆う第１誘電材料１２１を含む。換言すれば、ゲート構造１１４間の領域に第１誘電材料１２１を充填することができる。ゲート構造１１４は最終的又は機能的なゲート材料である必要はないが、しかしながら後に、このゲート構造１１４を金属又は他の導体に置き換えることができる。ゲート構造１１４は、フィン構造に比べてより高い高さを有することができ、且つフィン構造の側壁に形成され得る。ゲート構造は、下地層の上に延在する一連の線形の構造を含むことができ、またフィン構造に垂直に交差している。
次に図３を参照すると、ゲート構造１１４の部分を覆わない第１エッチングマスク１３１が基板上に形成されている。そのようなエッチングマスクを、例えば、フォトレジスト及びフォトリソグラフィ露光及び現像を使用して形成することができる。そのようなエッチングマスクは、基板における他の膜（図示せず）、例えば平坦化膜及び反射防止コーティングの堆積を含むことができる。第１エッチングマスク１３１は、ゲート構造１１４及び第１誘電材料１２１の両方の部分を覆わない／露出させる開口部を画定するように図示されている。何故ならば、そのようなエッチングマスクは、一般的に、所定のゲートスペーサ構造の幅だけを隔離するには十分な解像度を有していないからである。
次に図４を参照すると、第１エッチングマスク１３１によって覆われていないゲート構造１１４の部分が除去され、それによって、第１誘電材料１２１によって画定されたトレンチ区分が形成されており、トレンチ区分内には、覆われていないフィン構造１１２の部分が存在している。ゲート構造１１４の部分の除去は、第１エッチングマスクに対して相対的に覆われていないゲート構造の部分をエッチングする第１エッチング処理の実行を含むことができる。例えば、ゲート構造の材料をエッチングするプラズマベースの異方性エッチングを実行することができ、その一方で、第１誘電材料１２１及び第１エッチングマスク１３１は、選択されたエッチング液によるエッチングに耐える。
次に図５を参照すると、覆われていないフィン構造が、トレンチ区分から除去されている。幾つかの実施形態は、浅いトレンチ絶縁層内又は他の下地層内の下まで延在するフィン材料を有している場合があることを言及しておく。しかしながらそれにもかかわらず、トレンチ区分からはフィン構造が除去される。つまり、覆われていないフィン構造は、以前にゲート構造の一部を含んでいた空間から除去される。覆われていないフィン構造の除去は、ゲート構造の材料に関してフィン構造の材料をエッチングする第２エッチング処理の実行を含む。幾つかの実施形態においては、フィン構造が、保護膜、例えば酸化膜を含むことができる。そのような実施形態においては、覆われていないフィン構造自体の除去に先行して、保護膜を除去することができる。オプションとして、そのような任意の膜を、高められた選択性のために原子層エッチングを介して除去することができる。代替的に、第２エッチング処理の実行は、トレンチ区分の側壁を過ぎて（past）、覆われていないフィン構造に横方向に凹部を形成する、等方性エッチングの実行を含むことができる。そのような等方性エッチングを、トレンチ区分からフィン構造を除去する方向性のエッチングの後に実行することができ、第１誘電材料１２１の側壁を過ぎて、フィン構造を横方向にエッチングすることができる。図６に示されているように、第１エッチングマスク１３１を除去することができる。
次に図７を参照すると、トレンチ区分が、第２誘電材料１２２によって充填されている。第２誘電材料１２２によるトレンチ区分の充填は、過剰量の誘電材料の堆積と、例えばエッチバック処理又は化学機械平坦化（ＣＭＰ）による、ゲート構造１１４の上面までの基板の平坦化と、を含むことができる。ＣＭＰによる平坦化に関しては、トレンチを窒化ケイ素によって充填することが有利であると考えられる。
その後、別の製造ステップを続けることができる。図８は、第１誘電材料１２１が除去されている状態を示す。フィンはゲート構造１１４を貫通しているが、しかしながら第２誘電材料１２２を貫通していないことを言及しておく。この結果、ゲート構造の部分によって画定されている、選択された場所において切断されるフィンが生じ、また続いて、その空間は、ゲート構造及びフィン構造が除去されると、誘電材料によって充填され、この誘電材料は、単にフィンを切断するためのダミーゲートを設計するための余剰な基板空間を必要とすることなく、所望の場所においてフィンを電気的に絶縁する。従って、単位面積あたり、より多くのトランジスタ又は他のデバイスを、本明細書に記載する技術によって実現することができる。
本明細書に記載する技術を、最初に比較的大きい又は長い構造として形成されて、続いて切断又は短縮される、任意のマイクロ製造構造に適用することができる。前述の実施形態は、フィン構造の切断に関心を集中した。他の実施形態も当業者には容易に明らかになる。例えば、ナノワイヤの切断が、フィンの切断の実行と同様に実行される。ナノワイヤ区間を有する開放空間を露出させるために、選択されたゲート構造の部分を除去することによって、ナノワイヤを切断することができ（エッチングを介して除去することができ）、また続けて誘電材料によって充填することができる。従って、本明細書に記載する技術を、２次元の回路設計及び３次元の回路設計の両方でもって実施することができる。他の実施形態においては、所期のように画定されたトレンチ又は開放空間内の、被覆されていないフィン構造の切断／除去の代わりに、被覆されていないフィン構造を十分にドーピングして、それらのフィン区間を介するあらゆる電気伝導を阻止することができる。
種々異なる材料を使用することができる。他の材料をエッチングすることなく（実質的にエッチングすることなく）、１つ又は複数の材料を選択的にエッチングするための異なるエッチング耐性を有するように、種々の材料を選択することができる。ゲート構造自体がケイ素であってよい。フィン構造もケイ素であってよいが、しかしながら薄い酸化物層を備えている。誘電材料は、同一であってもよいか、又は異なるエッチング耐性を有している。
上記の説明においては、具体的な詳細、例えば処理システムの特定の幾何学、並びにその処理システムにおいて使用される種々のコンポーネント及び処理の説明を記載した。しかしながら、本明細書に記載する技術を、それらの具体的な詳細とは異なる他の実施形態において実践することができ、またそのような詳細は説明を目的としたものであって限定を目的とするものではない、と解されるべきである。本明細書において開示した実施形態は、添付の図面を参照しながら説明した。同様に、説明を目的として、完全な理解を提供するために、具体的な数、材料及び構成を記載した。それにもかかわらず、そのような具体的な詳細を用いることなく、実施形態を実践することができる。実質的に同一の機能構造を有しているコンポーネントは、同様の参照符号によって表されており、従って一切の冗長的な説明を省略している場合もある。
種々の実施形態の理解の助けとなるよう、種々の技術を複数の離散的な動作として説明した。説明の順序は、それらの動作が必須の順序関係にあることを暗示していると解釈されるべきではない。実際は、それらの動作を、記載した順序で実行する必要はない。記載した動作を、記載した実施形態とは異なる順序で実行することができる。種々の付加的な動作を実行することができる、及び／又は付加的な実施形態においては、記載した動作を省略することができる。
本明細書において使用されているような「基板」又は「ターゲット基板」は、一般的に、本発明に従い処理される対象物を表す。基板は、任意の材料部分又はデバイスの構造を含むことができ、特に半導体又は他の電子デバイスの構造を含むことができ、また例えば、ベース基板構造、例えば半導体ウェハ、レチクル、若しくはベース基板構造上の又はベース基板構造を被覆する層、例えば薄膜であってよい。従って、基板は、任意の特定のベース構造、下地層又は被覆層、パターニングされた基板又はパターニングされていない基板に限定されるものではなく、むしろそのような任意の層又はベース構造、また層及び／又はベース構造の任意の組み合わせを含むと考えられる。明細書は、特定のタイプの基板を参照していると考えられるが、しかしながら、これは単に説明を目的としたものに過ぎない。
また当業者であれば、本発明の同一の課題を依然として達成しつつ、上記において説明した技術の動作に対して成された多くのヴァリエーションが存在できることを理解するであろう。そのようなヴァリエーションも、本開示の範囲によってカバーされることが意図されている。つまり、本発明の実施形態の上述の記述は、限定を意図したものではない。むしろ、本発明の実施形態についての何らかの限定は、以下の特許請求の範囲に記載されている。

Claims (14)

  1. 基板をパターニングするための方法において、
    前記方法は、
    基板の加工面にフィン構造のアレイを形成するステップと、
    前記基板の前記加工面にゲート構造のアレイを形成するステップであって、前記ゲート構造のアレイは、前記フィン構造のアレイのフィン構造の一部に交差して覆うゲート構造を有し、さらに前記ゲート構造の側壁に接し且つ前記フィン構造の残余部分を覆う第１誘電材料を含む、ステップと、
    前記ゲート構造の部分を覆わない第１エッチングマスクを前記基板上に形成するステップと、
    前記第１エッチングマスクによって覆われていない前記ゲート構造の部分を除去するステップであって、それによって、前記第１誘電材料によって画定されたトレンチ区分を形成し、前記トレンチ区分内に、前記フィン構造の覆われていない部分が存在する、ステップと、
    前記トレンチ区分から、覆われていないフィン構造を除去するステップと、
    前記トレンチ区分を、第２誘電材料によって充填するステップと、
    を含む、基板をパターニングするための方法。
  2. 覆われていない前記ゲート構造の部分を除去するステップは、前記第１エッチングマスクに対して覆われていない前記ゲート構造の部分をエッチングする第１エッチング処理を実行するステップを含む、請求項１記載の方法。
  3. 前記覆われていないフィン構造を除去するステップは、前記ゲート構造の材料に関して前記フィン構造の材料をエッチングする第２エッチング処理を実行するステップを含む、請求項１記載の方法。
  4. 前記フィン構造は、保護膜を含み、
    またさらに、前記覆われていないフィン構造を除去するステップに先行して、前記覆われていないフィン構造から前記保護膜を除去するステップを含む、請求項３記載の方法。
  5. 前記第２エッチング処理を実行するステップは、前記トレンチ区分の側壁を過ぎて、前記覆われていないフィン構造に横方向に凹部を形成する等方性エッチングを実行することを含む、請求項３記載の方法。
  6. 前記トレンチ区分を前記第２誘電材料によって充填するステップは、過剰量の誘電材料を堆積させて、前記ゲート構造の上面まで前記基板を平坦化するステップを含む、請求項１記載の方法。
  7. 前記フィン構造は、相互に平行な前記フィン構造を備えた下地層の上に延在する一連の線形の構造を含む、請求項１記載の方法。
  8. 前記ゲート構造は、下地層の上に延在する一連の線形の構造を含み、且つ前記フィン構造に垂直に交差する、請求項１記載の方法。
  9. 前記第１エッチングマスクは、フォトレジスト膜のフォトリソグラフィ露光及び現像によって形成される、請求項１記載の方法。
  10. 基板をパターニングするための方法において、
    前記方法は、
    基板の加工面にナノワイヤ構造のアレイを形成するステップと、
    前記基板の前記加工面にゲート構造のアレイを形成するステップであって、前記ゲート構造のアレイは、前記ナノワイヤ構造の一部に交差して覆うゲート構造を有し、さらに前記ゲート構造の側壁に接し、且つ前記ナノワイヤ構造の残余部分を覆う第１誘電材料を含む、ステップと、
    前記ゲート構造の部分を覆わない第１エッチングマスクを前記基板上に形成すること、
    前記第１エッチングマスクによって覆われていない前記ゲート構造の部分を除去するステップであって、それによって、前記第１誘電材料によって画定された開放空間を形成し、前記開放空間内に、前記ナノワイヤ構造の覆われていない部分が存在する、ステップと、
    前記開放空間から、覆われていないナノワイヤ構造を除去するステップと、
    前記開放空間を、第２誘電材料によって充填するステップと、
    を含む、基板をパターニングするための方法。
  11. 覆われていない前記ゲート構造の部分を除去するステップは、前記第１エッチングマスクに対して覆われていない前記ゲート構造の前記部分をエッチングする第１エッチング処理を実行するステップを含む、請求項１０記載の方法。
  12. 前記覆われていないナノワイヤ構造を除去するステップは、前記ゲート構造の材料に関して前記ナノワイヤ構造の材料をエッチングする第２エッチング処理を実行するステップを含む、請求項１０記載の方法。
  13. 前記ナノワイヤ構造は、保護膜を含み、
    またさらに、前記覆われていないナノワイヤ構造を除去するステップに先行して、前記覆われていないナノワイヤ構造から前記保護膜を除去するステップを含む、請求項１２記載の方法。
  14. 前記第２エッチング処理を実行するステップは、前記開放空間の側壁を過ぎて、前記覆われていないフィン構造に横方向に凹部を形成する等方性エッチングを実行するステップを含む、請求項１２記載の方法。
JP2018506291A 2015-08-07 2016-07-28 ダミーゲートを用いないパターニング方法 Active JP6630896B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562202599P 2015-08-07 2015-08-07
US62/202,599 2015-08-07
PCT/US2016/044474 WO2017027224A1 (en) 2015-08-07 2016-07-28 Method of patterning without dummy gates

Publications (2)

Publication Number Publication Date
JP2018523924A true JP2018523924A (ja) 2018-08-23
JP6630896B2 JP6630896B2 (ja) 2020-01-15

Family

ID=57983462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018506291A Active JP6630896B2 (ja) 2015-08-07 2016-07-28 ダミーゲートを用いないパターニング方法

Country Status (6)

Country Link
US (1) US9721793B2 (ja)
JP (1) JP6630896B2 (ja)
KR (1) KR102545872B1 (ja)
CN (1) CN108028268B (ja)
TW (1) TWI594318B (ja)
WO (1) WO2017027224A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056469B1 (en) * 2017-02-13 2018-08-21 Globalfoundries Inc. Gate cut integration and related device
KR102320047B1 (ko) 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
WO2019035945A1 (en) 2017-08-16 2019-02-21 Tokyo Electron Limited METHOD AND DEVICE FOR INCORPORATING SINGLE DIFFUSION BREAK IN NANOCANAL STRUCTURES OF FET DEVICES
US10497778B2 (en) * 2017-11-30 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10833078B2 (en) 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
US10916478B2 (en) 2018-02-20 2021-02-09 Globalfoundries U.S. Inc. Methods of performing fin cut etch processes for FinFET semiconductor devices
US10629492B2 (en) 2018-04-27 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure having a dielectric gate and methods thereof
US10580685B2 (en) 2018-07-27 2020-03-03 Globalfoundries Inc. Integrated single diffusion break
US10700204B2 (en) 2018-08-17 2020-06-30 Qualcomm Incorporated Circuits having a diffusion break with avoided or reduced adjacent semiconductor channel strain relaxation, and related methods
US10872971B1 (en) * 2019-06-18 2020-12-22 Semiconductor Manufacturing (Shanghai) International Corporation Semiconductor structure and formation method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018239A1 (en) * 2005-07-20 2007-01-25 International Business Machines Corporation Sea-of-fins structure on a semiconductor substrate and method of fabrication
US8609499B2 (en) * 2012-01-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and the methods for forming the same
US20140103451A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation Finfet circuits with various fin heights
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US8987790B2 (en) * 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
TWI588596B (zh) * 2013-08-15 2017-06-21 聯華電子股份有限公司 產生佈局圖案的方法
US9276115B2 (en) * 2013-08-29 2016-03-01 Globalfoundries Inc. Semiconductor devices and methods of manufacture
KR102083492B1 (ko) * 2013-09-26 2020-03-02 삼성전자 주식회사 ＦｉｎＦＥＴ 소자를 위한 더미 셀 어레이 및 이를 포함한 반도체 집적 회로
US9236480B2 (en) * 2013-10-02 2016-01-12 Globalfoundries Inc. Methods of forming finFET semiconductor devices using a replacement gate technique and the resulting devices
US9373720B2 (en) * 2013-10-14 2016-06-21 Globalfoundries Inc. Three-dimensional transistor with improved channel mobility
US9991285B2 (en) * 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
US20150171217A1 (en) * 2013-12-12 2015-06-18 Texas Instruments Incorporated Design and integration of finfet device
KR102208063B1 (ko) * 2014-04-22 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9490129B2 (en) * 2014-05-08 2016-11-08 GlobalFoundries, Inc. Integrated circuits having improved gate structures and methods for fabricating same
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN104716046A (zh) * 2015-03-16 2015-06-17 上海华力微电子有限公司 一种用于制备鳍式场效应晶体管的方法
US9537007B2 (en) * 2015-04-07 2017-01-03 Qualcomm Incorporated FinFET with cut gate stressor
US10269968B2 (en) * 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof

Also Published As

Publication number Publication date
KR20180029094A (ko) 2018-03-19
US20170040162A1 (en) 2017-02-09
TW201715602A (zh) 2017-05-01
US9721793B2 (en) 2017-08-01
TWI594318B (zh) 2017-08-01
WO2017027224A1 (en) 2017-02-16
KR102545872B1 (ko) 2023-06-20
CN108028268B (zh) 2021-01-01
JP6630896B2 (ja) 2020-01-15
CN108028268A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
JP6630896B2 (ja) ダミーゲートを用いないパターニング方法
CN108780777B (zh) 利用选择性沉积对金属和通孔进行自对准
TWI605561B (zh) 具有蝕刻停止層於傳導線上方的互連結構
US20170148637A1 (en) Methods of Forming Etch Masks for Sub-Resolution Substrate Patterning
CN109545684B (zh) 半导体结构及其形成方法
TWI633583B (zh) 形成記憶體fin圖案的方法與系統
JP2002217170A (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
TW201709464A (zh) 利用使用由下而上的交聯之介電質的影像調性反轉以用於後段製程(beol)互連
TWI628746B (zh) 半導體結構及其製造方法
US10410913B2 (en) Multi-layer metal contacts
JP6903114B2 (ja) 半導体装置の製造方法
US20170256628A1 (en) Methods of forming fine patterns
SG182041A1 (en) Semiconductor devices having through-contacts and related fabrication methods
US10366889B2 (en) Method of forming semiconductor device
TW201822332A (zh) 半導體元件及其製作方法
US11145541B2 (en) Conductive via and metal line end fabrication and structures resulting therefrom
US9824916B2 (en) Wiring structure and method of forming a wiring structure
JP4634180B2 (ja) 半導体装置及びその製造方法
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
TWI711120B (zh) 非平面半導體元件、積體電路、鰭式場效應電晶體陣列
CN104037122B (zh) 多层金属接触件
JP2006108571A (ja) 半導体装置
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
JP2008103501A (ja) 半導体装置の製造方法及び半導体装置
US10515818B2 (en) Semiconductor methods and devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6630896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250