CN108028268B - 没有伪栅极的图案化方法 - Google Patents

没有伪栅极的图案化方法 Download PDF

Info

Publication number
CN108028268B
CN108028268B CN201680051368.8A CN201680051368A CN108028268B CN 108028268 B CN108028268 B CN 108028268B CN 201680051368 A CN201680051368 A CN 201680051368A CN 108028268 B CN108028268 B CN 108028268B
Authority
CN
China
Prior art keywords
structures
gate
uncovered
gate structure
etch mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680051368.8A
Other languages
English (en)
Other versions
CN108028268A (zh
Inventor
杰弗里·史密斯
安东·J·德维利耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108028268A publication Critical patent/CN108028268A/zh
Application granted granted Critical
Publication of CN108028268B publication Critical patent/CN108028268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本文中的技术提供了用于鳍片和纳米线的精确切割，而不需要伪栅极对来补偿上覆未对准。本文的技术包括使用蚀刻掩模来去除栅极结构的指定部分以限定具有鳍片结构、纳米线等的沟槽或敞开空间。未被覆盖的鳍片结构被蚀刻掉或以其他方式从沟槽区段去除。限定沟槽的蚀刻掩模和材料提供用于去除未被覆盖的鳍片部分的组合蚀刻掩模。随后，用电介质材料填充沟槽段。在不需要伪栅极对的情况下，给定的基片可以显著地装配每单位面积更多的电子器件。

Description

没有伪栅极的图案化方法
相关申请的交叉引用
本申请要求于2015年8月7日提交的标题为“Method of Patterning with SingleDiffusion Cuts”的美国临时专利申请第62/202,599号的权益，该专利全部内容通过引用并入本文。
技术领域
本公开内容涉及制造半导体器件。更具体地，本公开内容涉及形成和切割诸如鳍片(fin)和纳米线的结构。
背景技术
诸如场效应晶体管(FET)的晶体管是微电子和集成电路的基本元件。一直具有持续的动力来缩小或减小晶体管和其他半导体器件以增加密度和提高处理性能。在光刻工艺中减小线宽的方法历史上涉及使用更大的NA光学(数值孔径)、更短的曝光波长或与不同于空气的界面介质(例如水浸没)。随着传统光刻工艺的分辨率接近理论极限，制造商开始转向双重图案化(DP)方法和其他图案化技术以克服光学限制以使特征越来越小。
发明内容
在常规的制造技术诸如用于逻辑单元的单元布局中，最初以相对较长的长度创建鳍片或线以随后在特定位置处切割。可以使用双重图案化技术来创建这样的特征，该技术将特征尺寸减小为光刻系统的分辨率之下。切割这种相对小的特征可能是有问题的，因为由光刻系统产生的蚀刻掩模没有足够的分辨率来精确切割或去除在指定的公差内的材料。使用这种常规蚀刻掩模可能导致器件性能差或器件失效。
为了常规地切割这样的鳍片或线，将两个伪栅极添加到给定单元布局。这些伪栅极仅用作蚀刻掩模，以与在栅极结构之上形成的图案化的蚀刻掩模结合来切割给定的栅极。因此，形成鳍片，并且然后使用两个伪栅极来切割鳍片，这是因为在常规的小图案化尺度下，存在在鳍片之上形成用于进行切割的图案化掩模的套刻精度或放置问题。因此，常规技术使用两个伪栅极来确保在期望的位置处进行鳍片切割，这通常在伪栅极之间。蚀刻掩模形成有未覆盖两个伪栅极之间的区域的开口，其中所使用的伪栅极确保使用该组合掩模在特定位置处进行切割。换句话说，在蚀刻掩模中产生了相对较大的开口(具有一些未对准)，而伪栅极进一步缩窄了蚀刻掩模。
因此，由于放置、套刻精度和CD问题，常规技术教导在切割的每一侧上具有伪栅极。然而，使用伪栅极对具有缺点。使用伪栅极对来切割鳍片的一个问题是伪栅极占用大量的空间，并且对给定单元的功能没有贡献。这样的伪栅极仅起到改善措施以解决掩模放置中的可变性的作用。由于容纳伪栅极对所需的全部空间，因此单元变得比期望的大。而且，在随后的步骤中，这样的伪栅极被金属化但保持在给定电路上作为与伪栅极没有产生电接触的伪栅极。
本文的技术提供了用于鳍片和纳米线的精确切割，而不需要伪栅极对来确保准确性。本文中的技术包括保留鳍片未切割直至栅极被敞开，并且然后使用一个敞开的栅极结构来聚焦切割的放置。周围电介质材料被用作蚀刻掩模的一部分以确保在指定位置处发生切割。利用对栅极间隔材料的蚀刻选择性，可以蚀刻在先前由栅极结构占据的空间内部/内未被覆盖的鳍片——由形成在其上的蚀刻掩模进一步限定。蚀刻未被覆盖的鳍片之后，可以用电介质材料填充空间。这样的填充物电介质材料可以保持在原位，这导致先前由栅极结构占据的空间不会被金属化，而是保持为电介质。这意味着在器件上没有留下被金属化的伪栅极，并且不需要将成对的伪栅极设计入单元中。因此，利用本文中的技术，不再需要使用两个伪栅极仅仅作为补偿蚀刻掩模，这意味着给定单元中更多的空间可以用于功能器件，从而增加器件密度。
当然，为了清楚起见，已经呈现了如本文所述的不同步骤的讨论顺序。通常，这些步骤可以以任何合适的顺序进行。另外，尽管本文中的各个不同特征、技术、构造等可在本公开内容的不同地方中进行讨论，但其意图是，每个概念可彼此独立或彼此组合地执行。因此，本发明可以以许多不同的方式实施和考虑。
注意，该发明内容部分不详细说明本公开内容或要求保护的发明的每个实施方式和/或增加的新方面。相反，该发明内容仅提供不同实施方式的初步讨论和与常规技术相比具有新颖性的相应点。对于本发明和实施方式的另外细节和/或可能的观点，读者可以参考如下进一步讨论的本公开内容的详细内容部分和相应的附图。
附图说明
通过参照结合附图考虑的以下详细说明，本发明的多个实施方式及其许多伴随优点的更全面的理解将变得显而易见。附图不必按比例绘制，而是将重点放在示出特征、原理和概念上。
图1A至图8A是示出根据本文公开内容的实施方式的工艺流程的示例基片段的顶视图。
图1B至图8B是示出根据本文公开内容的实施方式的工艺流程的示例基片段的正面截面图。
图1C至图8C是示出根据本文公开内容的实施方式的工艺流程的示例基片段的侧视截面图。
具体实施方式
本文的技术提供了用于鳍片和纳米线的精确切割，而不需要伪栅极对来确保准确性。本文中的技术包括保留鳍片未切割直至栅极被敞开，并且然后使用一个敞开的栅极结构来聚焦切割的放置。周围电介质材料被用作蚀刻掩模的一部分以确保在指定位置处发生切割。利用对栅极间隔材料的蚀刻选择性，可以蚀刻在先前由栅极结构占据的空间内部/内未被覆盖的鳍片——由形成在其上的蚀刻掩模进一步限定。蚀刻未被覆盖的鳍片之后，可以用电介质材料填充空间。这样的填充物电介质材料可以保持在原位，这导致先前由栅极结构占据的空间不会被金属化，而是保持为电介质。这意味着在器件上没有留下被金属化的伪栅极，并且不需要将成对的伪栅极设计入单元中。因此，利用本文中的技术，不再需要使用两个伪栅极仅仅作为补偿蚀刻掩模，这意味着给定单元中更多的空间可以用于功能器件，从而增加器件密度。
图1至图8示出了本文的示例实施方式的工艺流程。注意，具有附图标记“A”的附图是示例基片段的顶视图。具有附图标记“B”的附图表示相应的正视图，而具有附图标记“C”的附图表示相应的侧视图。图1A包括截面线B和C以标识相应的视图。
一个实施方式包括用于图案化基片的方法。这样的基片可以是被图案化诸如用于在其上形成晶体管器件或其他电子器件的半导体晶片。现在参照图1，在基片105的工作表面上形成鳍片结构112的阵列。注意，这种鳍片结构的材料可以向下延伸到电介质层118中(或从电介质层118向上延伸)。电介质层118因此可以形成在鳍片结构112的侧面上。在一些实施方式中，电介质层118可以是浅沟槽隔离层或材料。鳍片结构可以包括在下层之上延伸的一组线性结构，其中鳍片结构彼此平行。
现在参照图2，在基片的工作表面上形成栅极结构114的阵列。栅极结构114的阵列具有与鳍片结构112的阵列的一部分鳍片结构112交叉并覆盖鳍片结构112的阵列的一部分鳍片结构112的栅极结构114。栅极结构114的阵列包括邻接栅极结构114的侧壁并覆盖鳍片结构112的剩余部分的第一电介质材料121。换句话说，第一电介质材料121可以填充栅极结构114之间的区域。注意，栅极结构114不必是最终的或功能性的栅极材料，而是随后可以用金属或其他导体替换。与鳍片结构相比，栅极结构114可以具有较高的高度，并且可以形成在鳍片结构的侧壁上。栅极结构可以包括在下层之上延伸的一组线性结构，并且与鳍片结构垂直地交叉。
现在参照图3，在基片上形成有第一蚀刻掩模131，其未覆盖栅极结构114的部分。例如，这样的蚀刻掩模可以使用光致抗蚀剂以及光刻曝光和显影来形成。这种蚀刻掩模可以包括在基片上沉积其他膜(未示出)，诸如平坦化膜和抗反射涂层。第一蚀刻掩模131被描绘为限定了未覆盖/暴露栅极结构114和第一电介质材料121两者的一部分的开口，因为这样的蚀刻掩模通常不具有足以仅隔离给定的栅极间隔结构的宽度的分辨率。
现在参照图4，去除栅极结构114的未被第一蚀刻掩模131覆盖的部分，导致形成由第一电介质材料121限定的沟槽段，其中在沟槽段内鳍片结构112的部分未被覆盖。去除栅极结构114的部分可以包括执行第一蚀刻工艺，第一蚀刻工艺相对于第一蚀刻掩模蚀刻栅极结构的未被覆盖的部分。例如，可以执行基于等离子体的各向异性蚀刻，各向异性蚀刻蚀刻栅极结构的材料，而第一电介质材料121和第一蚀刻掩模131抵抗被选定的蚀刻剂蚀刻。
现在参照图5，从沟槽段中去除未被覆盖的鳍片结构。注意，一些实施方式可以具有延伸到浅沟槽隔离层或其他下层中的鳍片材料。然而，仍然从沟槽段中去除鳍片结构，也就是说，从先前包含栅极结构的一部分的空间中去除未被覆盖的鳍片结构。去除未被覆盖的鳍片结构包括执行第二蚀刻工艺，第二蚀刻工艺相对于栅极结构的材料蚀刻鳍片结构的材料。在一些实施方式中，鳍片结构可以包括保护膜，诸如氧化膜。在这样的实施方式中，可以在去除未被覆盖的鳍片结构本身之前去除该保护膜。任何这样的膜可以可选地通过原子层蚀刻去除以提高选择性。替代地，执行第二蚀刻工艺可以包括执行各向同性蚀刻，各向同性蚀刻将未被覆盖的鳍片结构横向地凹进成经过沟槽段的侧壁。这样的各向同性蚀刻可以在定向蚀刻之后执行，该定向蚀刻从沟槽段中去除鳍片结构，并且然后鳍片结构可以被横向地蚀刻经过第一电介质材料121的侧壁。第一蚀刻掩模131可以被去除，如图6所示。
现在参照图7，用第二电介质材料122填充沟槽段。用第二电介质材料122填充沟槽段可以包括：沉积电介质材料的覆盖层(overburden)，并且例如通过回蚀工艺或化学机械平坦化(CMP)使基片平坦化直到栅极结构114的顶表面。对于CMP平坦化，用硅氮化物填充沟槽可能是有益的。
然后可以继续其他制造步骤。图8示出了第一电介质材料121已经被去除。注意，鳍片穿过栅极结构114，但没有延伸穿过第二电介质材料122。这导致鳍片在由栅极结构部分限定的选定位置处被切割，并且然后用电介质材料填充当栅极结构和鳍片结构已经被去除时的空间，其在所需的位置处将鳍片电绝缘，而不需要额外的基片空间来设计仅用于切割鳍片的伪栅极。因此，利用本文中的技术可以实现每单位面积更多的晶体管或其他器件。
本文的技术可以应用于首先形成为相对较大或较长的结构以随后被切割或切断的任何微制造结构。先前的实施方式集中于切割鳍片结构。其他实施方式对于本领域技术人员是明显的。例如，切割纳米线与切割鳍片类似地执行。去除选定的栅极结构部分以露出具有纳米线段的敞开空间使得纳米线能够被切割(通过蚀刻去除)，并且随后被电介质材料填充。因此，本文中的技术可以用二维电路设计和三维电路设计两者来实现。在其他实施方式中，代替在给定的限定的沟槽或敞开空间内切割/去除未被覆盖的鳍片结构，可以将未被覆盖的鳍片结构充分地掺杂以防止通过这些鳍片段的任何电传导。
可以使用各种不同的材料。可以选择各种材料以具有不同的蚀刻抵抗性以选择性地蚀刻一种或多种材料而(基本上)不蚀刻其他材料。栅极结构本身可以是硅。鳍片结构也可以是硅，但具有薄的氧化层。电介质材料可以相同或具有不同的蚀刻抵抗性。
在前述说明书中，已陈述了具体细节，例如处理系统的具体几何结构和其中使用的各种组分和过程的描述。然而，应当理解，本文的技术可以在偏离这些具体细节的其他实施方式中实践，并且这样的细节是出于解释而不是限制的目的。已参照附图对本文公开内容的实施方式进行了描述。类似地，出于解释的目的，已陈述了具体的数字、材料和构造以提供全面的理解。尽管如此，实施方式可以在没有这些具体细节的情况下实施。具有基本上相同的功能结构的部件以相同的附图标记表示，因此可省略任何冗余的描述。
各种技术已被描述为多个独立的操作以帮助理解各个实施方式。描述的顺序不应解释为暗示这些操作必须依赖顺序。实际上，这些操作无需以呈现的顺序进行。所描述的操作可以以不同于所述实施方式的顺序进行。在另外的实施方式中可以进行各种附加的操作和/或可以省略所描述的操作。
如本文使用的“基片”或“目标基片”一般是指根据本发明被加工的对象。基片可以包括器件特别是半导体或其他电子器件的任何材料部分或结构，并且可以是例如基础基片结构(base structure)，如半导体晶片、光罩或者基础基片结构(例如薄膜)上或上覆的层。因此，基片不限于图案化或未图案化的任何特定的基础结构、下层或上覆层，而在于预期包括任何这样的层或基础结构以及层和/或基础结构的任意组合。本说明书可参照特定类型的基片，但这只为了说明的目的。
本领域技术人员还应理解，可以对上述技术的操作做出许多改变但仍实现本发明的相同目的。这样的改变旨在被本公开内容的范围所涵盖。因此，本发明的实施方式的前述说明不旨在限制。而是，对本发明的实施方式的任何限制均在权利要求书中给出。

Claims (14)

1.一种用于图案化基片的方法，所述方法包括：
在基片的工作表面上形成鳍片结构的阵列；
在所述基片的工作表面上形成栅极结构的阵列，所述栅极结构的阵列具有与所述鳍片结构的阵列的一部分鳍片结构交叉且覆盖所述鳍片结构的阵列的所述部分鳍片结构的栅极结构，所述栅极结构的阵列包括邻接所述栅极结构的侧壁且覆盖所述鳍片结构的剩余部分的第一电介质材料；
在所述基片上形成第一蚀刻掩模，所述第一蚀刻掩模未覆盖所述栅极结构的部分并且覆盖了所述栅极结构的其余部分；
去除所述栅极结构的未被所述第一蚀刻掩模覆盖的部分，导致形成由所述第一电介质材料限定的沟槽段，其中所述鳍片结构的部分在所述沟槽段内未被覆盖；
从所述沟槽段去除未被覆盖的鳍片结构；以及
用第二电介质材料填充所述沟槽段。
2.根据权利要求1所述的方法，其中，去除所述栅极结构的未被覆盖的部分包括执行第一蚀刻工艺，所述第一蚀刻工艺相对于所述第一蚀刻掩模蚀刻所述栅极结构的未被覆盖的部分。
3.根据权利要求1所述的方法，其中，去除所述未被覆盖的鳍片结构包括执行第二蚀刻工艺，所述第二蚀刻工艺相对于所述栅极结构的材料蚀刻所述鳍片结构的材料。
4.根据权利要求3所述的方法，其中，所述鳍片结构包括保护膜；并且
还包括在去除所述未被覆盖的鳍片结构之前，从所述未被覆盖的鳍片结构去除所述保护膜。
5.根据权利要求3所述的方法，其中，执行所述第二蚀刻工艺包括执行各向同性蚀刻，所述各向同性蚀刻使所述未被覆盖的鳍片结构横向地凹进成经过所述沟槽段的侧壁。
6.根据权利要求1所述的方法，其中，用所述第二电介质材料填充所述沟槽段包括沉积电介质材料的覆盖层且使所述基片平坦化直到所述栅极结构的顶表面。
7.根据权利要求1所述的方法，其中，所述鳍片结构包括在下层之上延伸的一组线性结构，其中所述鳍片结构彼此平行。
8.根据权利要求1所述的方法，其中，所述栅极结构包括在下层之上延伸且与所述鳍片结构垂直地交叉的一组线性结构。
9.根据权利要求1所述的方法，其中，所述第一蚀刻掩模通过光致抗蚀剂膜的光刻曝光和显影而形成。
10.一种用于图案化基片的方法，所述方法包括：
在基片的工作表面上形成纳米线结构的阵列；
在所述基片的工作表面上形成栅极结构的阵列，所述栅极结构的阵列具有与所述纳米线结构的一部分交叉且覆盖所述纳米线结构的所述部分的栅极结构，所述栅极结构的阵列包括邻接所述栅极结构的侧壁且覆盖所述纳米线结构的剩余部分的第一电介质材料；
在所述基片上形成第一蚀刻掩模，所述第一蚀刻掩模未覆盖所述栅极结构的部分并且覆盖了所述栅极结构的其余部分；
去除所述栅极结构的未被所述第一蚀刻掩模覆盖的部分，导致形成由所述第一电介质材料限定的敞开空间，其中所述纳米线结构的部分在所述敞开空间内未被覆盖；
从所述敞开空间去除未被覆盖的纳米线结构；以及
用第二电介质材料填充所述敞开空间。
11.根据权利要求10所述的方法，其中，去除所述栅极结构的未被覆盖的部分包括执行第一蚀刻工艺，所述第一蚀刻工艺相对于所述第一蚀刻掩模蚀刻所述栅极结构的未被覆盖的部分。
12.根据权利要求10所述的方法，其中，去除所述未被覆盖的纳米线结构包括执行第二蚀刻工艺，所述第二蚀刻工艺相对于所述栅极结构的材料蚀刻所述纳米线结构的材料。
13.根据权利要求12所述的方法，其中，所述纳米线结构包括保护膜；并且
还包括在去除所述未被覆盖的纳米线结构之前，从所述未被覆盖的纳米线结构去除所述保护膜。
14.根据权利要求12所述的方法，其中，执行所述第二蚀刻工艺包括执行各向同性蚀刻，所述各向同性蚀刻使所述未被覆盖的纳米线结构横向地凹进成经过所述敞开空间的侧壁。
CN201680051368.8A 2015-08-07 2016-07-28 没有伪栅极的图案化方法 Active CN108028268B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562202599P 2015-08-07 2015-08-07
US62/202,599 2015-08-07
PCT/US2016/044474 WO2017027224A1 (en) 2015-08-07 2016-07-28 Method of patterning without dummy gates

Publications (2)

Publication Number Publication Date
CN108028268A CN108028268A (zh) 2018-05-11
CN108028268B true CN108028268B (zh) 2021-01-01

Family

ID=57983462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680051368.8A Active CN108028268B (zh) 2015-08-07 2016-07-28 没有伪栅极的图案化方法

Country Status (6)

Country Link
US (1) US9721793B2 (zh)
JP (1) JP6630896B2 (zh)
KR (1) KR102545872B1 (zh)
CN (1) CN108028268B (zh)
TW (1) TWI594318B (zh)
WO (1) WO2017027224A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056469B1 (en) * 2017-02-13 2018-08-21 Globalfoundries Inc. Gate cut integration and related device
KR102320047B1 (ko) 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
WO2019035945A1 (en) 2017-08-16 2019-02-21 Tokyo Electron Limited METHOD AND DEVICE FOR INCORPORATING SINGLE DIFFUSION BREAK IN NANOCANAL STRUCTURES OF FET DEVICES
US10497778B2 (en) 2017-11-30 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10833078B2 (en) 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
US10916478B2 (en) 2018-02-20 2021-02-09 Globalfoundries U.S. Inc. Methods of performing fin cut etch processes for FinFET semiconductor devices
US10629492B2 (en) 2018-04-27 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure having a dielectric gate and methods thereof
US10580685B2 (en) 2018-07-27 2020-03-03 Globalfoundries Inc. Integrated single diffusion break
US10700204B2 (en) 2018-08-17 2020-06-30 Qualcomm Incorporated Circuits having a diffusion break with avoided or reduced adjacent semiconductor channel strain relaxation, and related methods
CN112103182B (zh) * 2019-06-18 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199010A (zh) * 2012-01-09 2013-07-10 台湾积体电路制造股份有限公司 FinFET及其形成方法
CN104716046A (zh) * 2015-03-16 2015-06-17 上海华力微电子有限公司 一种用于制备鳍式场效应晶体管的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018239A1 (en) * 2005-07-20 2007-01-25 International Business Machines Corporation Sea-of-fins structure on a semiconductor substrate and method of fabrication
US20140103451A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation Finfet circuits with various fin heights
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US8987790B2 (en) * 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
TWI588596B (zh) * 2013-08-15 2017-06-21 聯華電子股份有限公司 產生佈局圖案的方法
US9276115B2 (en) 2013-08-29 2016-03-01 Globalfoundries Inc. Semiconductor devices and methods of manufacture
KR102083492B1 (ko) * 2013-09-26 2020-03-02 삼성전자 주식회사 ＦｉｎＦＥＴ 소자를 위한 더미 셀 어레이 및 이를 포함한 반도체 집적 회로
US9236480B2 (en) * 2013-10-02 2016-01-12 Globalfoundries Inc. Methods of forming finFET semiconductor devices using a replacement gate technique and the resulting devices
US9373720B2 (en) 2013-10-14 2016-06-21 Globalfoundries Inc. Three-dimensional transistor with improved channel mobility
US9991285B2 (en) * 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
US20150171217A1 (en) * 2013-12-12 2015-06-18 Texas Instruments Incorporated Design and integration of finfet device
KR102208063B1 (ko) * 2014-04-22 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9490129B2 (en) * 2014-05-08 2016-11-08 GlobalFoundries, Inc. Integrated circuits having improved gate structures and methods for fabricating same
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9537007B2 (en) * 2015-04-07 2017-01-03 Qualcomm Incorporated FinFET with cut gate stressor
US10269968B2 (en) * 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199010A (zh) * 2012-01-09 2013-07-10 台湾积体电路制造股份有限公司 FinFET及其形成方法
CN104716046A (zh) * 2015-03-16 2015-06-17 上海华力微电子有限公司 一种用于制备鳍式场效应晶体管的方法

Also Published As

Publication number Publication date
KR102545872B1 (ko) 2023-06-20
KR20180029094A (ko) 2018-03-19
TWI594318B (zh) 2017-08-01
JP6630896B2 (ja) 2020-01-15
TW201715602A (zh) 2017-05-01
JP2018523924A (ja) 2018-08-23
WO2017027224A1 (en) 2017-02-16
US9721793B2 (en) 2017-08-01
US20170040162A1 (en) 2017-02-09
CN108028268A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN108028268B (zh) 没有伪栅极的图案化方法
CN109952653B (zh) 形成用于纳米线fet器件的栅极间隔件的方法
CN107195581B (zh) 到栅极的完全自对准的接触
US20190172751A1 (en) Method for controlling transistor delay of nanowire or nanosheet transistor devices
US9202788B2 (en) Multi-layer semiconductor device structure
CN108701588B (zh) 用于形成存储器鳍片图案的方法和系统
CN106952900B (zh) 半导体布局结构
US7700456B2 (en) Semiconductor device and manufacturing method of the same
US10923402B2 (en) Semiconductor device and method of manufacturing the same
KR20180041568A (ko) 인접한 금속층에 위치한 스플릿 레일 구조
GB2497185A (en) FinFET with subset of sacrificial fins
US20170256628A1 (en) Methods of forming fine patterns
US9773680B1 (en) Advanced method for scaled SRAM with flexible active pitch
US10366889B2 (en) Method of forming semiconductor device
CN110556300A (zh) 形成半导体装置的方法
CN110957268A (zh) 集成电路结构及其形成方法
US20180114699A1 (en) Method for Self-Aligned Cutting of Single Fins
US11120996B2 (en) Method for preparing a semiconductor structure
TW201822332A (zh) 半導體元件及其製作方法
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
TWI608529B (zh) 形成用於鰭式場效電晶體半導體裝置之鰭片的方法以及其半導體裝置
KR20180012906A (ko) 반도체 소자의 제조 방법
TWI523072B (zh) 在基板中形成溝渠的方法
KR20100123446A (ko) 반도체 소자의 제조방법
TW201448116A (zh) 於一積體電路中形成柵欄導體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant