JP2018521503A - 炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法 - Google Patents

炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法 Download PDF

Info

Publication number
JP2018521503A
JP2018521503A JP2017563958A JP2017563958A JP2018521503A JP 2018521503 A JP2018521503 A JP 2018521503A JP 2017563958 A JP2017563958 A JP 2017563958A JP 2017563958 A JP2017563958 A JP 2017563958A JP 2018521503 A JP2018521503 A JP 2018521503A
Authority
JP
Japan
Prior art keywords
layer
doping
region
depth
doping reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017563958A
Other languages
English (en)
Other versions
JP6873926B2 (ja
Inventor
ボベキー，ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2018521503A publication Critical patent/JP2018521503A/ja
Application granted granted Critical
Publication of JP6873926B2 publication Critical patent/JP6873926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

中央領域（１０）とエッジ領域（１２）とを有する炭化ケイ素パワー半導体デバイスのエッジ終端構造を製造する方法を提供する。製造ステップが実行され、当該製造ステップは、ａ）ｎドープ炭化ケイ素基板（１）を設け、ｂ）基板（１）よりも低いドーピング濃度を有する炭化ケイ素ｎドープドリフト層（２）を基板上にエピタキシャル成長させ、ｃ）最大終端層深さ（３２）まで第２のイオンを注入し、第１の主要側（１４）でアニーリングを行うことによって、少なくとも１つのｐドープ終端層（３）を作製し、ｄ）深さ範囲（４４）を有するドーピング低減層（４）を形成し、ドーピング低減層（４）は、少なくとも１つのドーピング低減領域（４６）を含み、ドーピング低減層（４）のドーピング濃度最小部（４０）の深さは、最大終端層深さ（３２）よりも深く、各ドーピング低減領域（４６）の作製のために、少なくともエッジ領域（１２）におけるドリフト層（２）に第１のイオンをある注入エネルギで注入し、第１のイオンおよび少なくとも１つの注入エネルギは、ドーピング低減層深さ範囲（４４）が１０μηη未満であるように選択され、ｅ）ドーピング低減層（４）をアニーリングし、ステップｄ）およびｅ）は、ドリフト層（２）のドーピング濃度がドーピング低減層（４）において低下するように実行される。

Description

説明
本発明は、パワーエレクトロニクスの分野に関し、より特定的には、炭化ケイ素パワー半導体デバイスのエッジ終端構造を製造する方法、このようなエッジ終端構造を有する炭化ケイ素パワー半導体デバイスを製造する方法、および炭化ケイ素パワー半導体デバイスそれ自体に関する。
従来の炭化ケイ素（ＳｉＣ）ショットキーダイオードはｎ型ＳｉＣ基板を備え、当該ｎ型ＳｉＣ基板の上にｎ−ドープドリフト層をエピタキシャル成長させる。このドリフト層は、ショットキー接触部と接触している。ショットキー接触部のエッジの電界ピークを低下させてダイオードのエッジに向かって電界を円滑に低下させるために、ショットキー接触部を取り囲むようにｐドープ接合終端拡張（junction termination extension：ＪＴＥ）層が配置されてもよい。終端領域におけるショットキーダイオードの表面上の高電界ピークを回避するために、ＪＴＥ層に加えて、ＪＴＥ層の周囲に同心円状のフローティングｐドープガードリングがあってもよい。
ＷＯ２００９／１０８２６８ Ａ１には、先行技術の炭化ケイ素ショットキーダイオードが記載されており、当該炭化ケイ素ショットキーダイオードは、ｐドープされた複数の間隔をあけて配置された同心円状のフローティングガードリングを有するエッジ終端構造を有する。ガードリングの各々は、高ドープ部分と低ドープ部分とを備える。このようなダイオードは、高ドープ部分および低ドープ部分を形成するために多重イオン注入を必要とする。さまざまなマスクを適用する必要があり、一般に、さまざまなドーピング濃度および好ましくはさまざまな拡散深さも生じさせるためにさまざまなイオンが使用される。これにより製造が高価になる。同時に、それにより、位置合わせ精度およびリソグラフィ処理ステップの再現性に対する要求が増大し、および／または、生産収率が減少する。生産時の高ドープｐ−領域および低ドープｐ−領域の位置合わせ不良により、阻止電圧の増加がデバイスシミュレーションによって予測されるほどには高くならない可能性がある。
「α粒子照射によって４Ｈ−ＳｉＣエピ層において生成される放射線（Radiation Produced in 4H-SiC Epilayers by Alpha-Particle Irradiation）」（Materials Science Forum、７４０〜７４２巻、２０１３、６６１〜６６４）は、５５０ｋｅＶプロトンを用いた単回照射によって作製されるダイオードのｎ−ドープ４Ｈ−ＳｉＣエピ層において低ドープ層を作製する先行技術の方法に関する。
ＵＳ２０１４／３７４７７４ Ａ１には、（ｎ−）ドープドリフト層と（ｎ＋）ドープ層との間に（ｎ−−）低ドープ層を作製する方法が記載されている。全ての層は、エピタキシャル成長によって作製される。ドーピング低減層は、ｐガードリングの形態のｐドープ終端層と重なり合っており、すなわち、ドーピング低減層は、ガードリングよりも浅くなっている。
国際公開第２００９／１０８２６８号 米国特許出願公開第２０１４／３７４７７４号明細書
発明の開示
本発明の目的は、製造が容易であり、終端領域におけるいかなる電界ピークも効率的に防止し、または少なくとも低下させ、それによってデバイスの絶縁破壊特性を向上させる、炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法を提供することである。
この目的は、請求項１に係る炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法、請求項１２に係るこのようなエッジ終端構造を備える炭化ケイ素パワー半導体デバイスを製造する方法、および請求項１３に係るこのようなエッジ終端構造を備える炭化ケイ素パワー半導体デバイスによって達成される。
（ｎ−−）ドーピング低減層におけるドリフト層のドーピング濃度の低下により、電界ピークはエッジ領域において低下し得て、そのため、デバイスのエッジの方への電界分布も平滑化され得る。ドーピング低減層におけるドーピング濃度が低いことにより、高電界が終端（エッジ）領域におけるデバイスの表面にまで延在することはない。このようなドーピング低減層によって、デバイスの絶縁破壊電圧を増加させることができ、接合終端部における衝突電離によって生じる逆電流を低下させる。さらに、リーク電流が弱くなることにより、阻止安定性が向上した状態でデバイスを動作させることが可能になる。ドーピング低減層は、ｐドープガードリング、接合終端拡張部またはフローティング金属リング（フィールドプレートとも呼ばれる）などであるが他の公知の手段を除外するものではないエッジ領域において電界を低下させるための公知の終端手段と組み合わせて実現することができる。
導入された放射点の欠陥によるドリフト層の元の濃度を補償するために軽イオン（ヘリウムまたは水素（プロトン））を注入することによってドーピング低減層を作製することは、エッジ領域に限定され得る。これにより、終端領域がアクティブバルク領域よりも高い絶縁破壊電圧を有するデバイスがもたらされ、そのため、当該デバイスの阻止安定性を本発明のデバイスにおいて向上させることができる。絶縁破壊電圧を超えてデバイスをバイアスする場合には、バルクにおける低い絶縁破壊電圧がエッジ終端の保護のように機能し、接合終端表面パッシベーション（信頼性の観点からデバイスの最も傷つきやすい部分）の摩耗を防止し、信頼性を向上させる。
他の例示的な実施形態では、ドリフト層の元のドーピング濃度を補償するために第１のイオンとしてヘリウムまたは水素（プロトン）が適用される。このような軽イオンは、同一の注入エネルギで重イオンよりもより深くに導入することができる。どちらのイオンも、１μｍ未満の小さな深さ範囲内で炭化ケイ素内に停止させられて、（深さ方向に）局所的に限定された層を作製することができるという利点を有する。それによって、特に最も高い電界の箇所を保護することができる。
さらに、ヘリウムおよび水素などの軽イオンのイオン注入装置および低ドーズ量は、市販の加速器で利用でき、イオンを所望の深さに注入するために低注入エネルギが選択されてもよい。
用途によっては、さまざまなエネルギを有する単一のまたは複数のイオンピークが、リーク電流を増加させることなく絶縁破壊電圧をさらに増大させることができる。
本発明の主題のさらなる好ましい実施形態は、従属請求項に開示されている。
添付の図面を参照して、以下の本文において本発明の主題をより詳細に説明する。
本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、接合終端拡張部に埋設されたｐドープガードリングの組み合わせを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、接合終端拡張部に埋設されたｐドープガードリングの組み合わせを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、接合終端拡張部に埋設されたｐドープガードリングの組み合わせを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるフローティング金属リングを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 ３つの異なる注入エネルギで作られたシャロードーピング低減層を有する本発明のショットキーダイオードを示す。 ５つの異なる注入エネルギで作られたシャロードーピング低減層を有する本発明のショットキーダイオードを示す。 ３つの異なる注入エネルギで作られたディープドーピング低減層を有する本発明のＪＢＳダイオードを示す。
図面で使用されている参照符号およびそれらの意味は、参照符号の一覧に要約されている。一般に、同様のまたは同様に機能する部分には同一の参照符号が付与されている。記載されている実施形態は、一例として示されており、本発明を限定するものではない。
図１〜図８および図１６は、接合障壁ショットキー（Junction Barrier Schottky：ＪＢＳ）ダイオードまたはマージドＰｉＮショットキー（merged PiN Schottky：ＭＰＳ）ダイオードの形態の本発明の炭化ケイ素パワー半導体デバイスを示し、当該炭化ケイ素パワー半導体デバイスは、第１の主要側１４と第１の主要側１４とは反対側の第２の主要側１６との間に、中央領域１０とエッジ領域１２（終端領域）とを有する。第２の主要側１６には、ｎドープ炭化ケイ素基板層１が配置されている。第１の主要側１４には、ｎドープＳｉＣ基板１よりも低くドープされたｎ−ドープ炭化ケイ素ドリフト層２が配置されている。
エッジ領域１０には、ドリフト層２よりも低いドーピング濃度を有する（ｎ−−）ドープドーピング低減層４が配置されており、ドーピング低減層４は、第１の主要側１４の下方のドーピング濃度最小部４０から最大ドーピング低減層深さ４２までの層深さ範囲４４に配置されている。この最大深さ４２は、パワー半導体デバイスの厚みよりも小さい。ドーピング低減層４のドーピング濃度最小部４０は、パワー半導体デバイスの表面（第１の主要側１４）の下方に位置している。ドーピング低減層深さ範囲４４は、１０μｍ未満または５μｍ未満である。ドーピング低減領域深さ範囲４４は、ドーピング濃度最小部４０の深さと最大ドーピング低減層深さ４２との間の差である。
ＪＢＳダイオード（図１〜図８および図１６）は、中央領域１０における第１の主要側１４に、ｐドープアノード層７（または、複数のこのようなアノード層７）を備える。中央領域１０において、アノード層７は、金属電極５０と接触しており、金属電極５０は、ＪＢＳダイオードのアノード電極である。カソード側（第２の主要側１６）では、ｎドープ基板１が、中央領域１０において金属電極５２と接触するカソード層として機能し、金属電極５２は、ＪＢＳダイオードのカソード電極である。金属電極５２は、炭化ケイ素層、すなわちｎドープカソード層（基板１）とオーミック接触を形成する。ｐドープアノード層が複数のｐアノード層によって形成される場合、金属電極５０は、炭化ケイ素ｐドープアノード層７とオーミック接触を形成し、炭化ケイ素層２とショットキー接触を形成する。
図１〜図４、図９〜図１１および図１６では、ドーピング低減層４は、第１の主要側１４に平行な平面全体にわたって延在する、エッジ領域１２における連続的な層であるが、これらの実施形態では、ドーピング低減層は中央領域１０には配置されていない。
図１、図５、図９、図１２および図１６では、エッジ領域１２はフローティング金属リング６によって被覆されており、フローティング金属リング６は、互いを取り囲みかつ中央領域１０を取り囲む閉リングである。これらのフローティング金属リング６は、浮かんでおり（電気的に接触しておらず）、そのためデバイスのエッジに向かって電界を減少させる。
図２、図３、図６、図７、図８、図１０、図１１、図１３〜図１５は、第１の主要側１４のエッジ領域１０に少なくとも１つのｐドープ終端層３が配置されている本発明のデバイスを示す。
図２、図６、図１０および図１３では、少なくとも１つの終端層３は、少なくとも１つのフローティング（電気的に接触していない）層として形成されており、当該フローティング層はガードリング３８と呼ぶこともできる。各ガードリング３８は、中央領域１０を取り囲む、それ自体閉じた層（リング）である。このようなガードリング３８のうちの１つ以上（たとえば、少なくとも２つまたは少なくとも５つまたは少なくとも１０のガードリング３８）は、中央領域１０の周囲に配置されてもよく、ガードリング３８は、互いを取り囲んでおり、ドリフト層２によって間隔をあけて配置されている。例示的に、少なくとも２つまたは少なくとも５つまたは少なくとも１０のｐドープ終端層３は、ガードリング３８として形成されてもよい。デバイスの電圧階級によっては、２０以上のこのようなガードリング３８がエッジ領域１２に配置されてもよい。ガードリング３８は、パッシベーション３９（例示的には半絶縁性）によって被覆されてもよい。
図３、図７、図１１および図１４には、少なくとも１つのｐドープ終端層３が接合終端拡張部（ＪＴＥ）３６として設計され、ｐドープ終端層３は、ｐ型アノード層７を有する本発明のデバイスについて、中央領域１０（電気的にアクティブな領域）におけるこのようなアノード層７よりも低くドープされたｐドープ層である本発明のデバイスが示されている。「低くドープされた」は、比較したときに層の最大ドーピング濃度よりも低い最大ドーピング濃度を指す。ＪＴＥ層３６および中央領域１０におけるｐドープアノード層７は、互いに接続されてもよい。ＪＴＥ３６は、互いに接続されてもよい複数の低ｐ−ドープ層を備え得る（図３には、２つのこのような層が示されており、外側の層は、中央領域１０の方に向けられた層よりも深さが浅く、例示的にはドーピング濃度も低い）。これらの層は、中央領域１０の方向において、このようなＪＴＥが中央領域１０からより遠く離れて配置される場合よりもＪＴＥ層３６が高くドープされるようにドープされ得る。したがって、ＪＴＥ３６のドーピング濃度（すなわち、深さ方向における最大ドーピング濃度）は、デバイスのエッジに向かって減少する。また、このようなＪＴＥ３６の深さも、デバイスのエッジに向かって連続的に減少し得る。
図４、図８および図１５は、少なくとも１つのｐドープガードリング３８およびｐ−ドープ、すなわち低ドープＪＴＥ３６がともにデバイス内に配置されている本発明のデバイスの別の実施形態を示す。ＪＴＥ３６およびガードリング３８は、重なり合っていてもよく、たとえば、ガードリング３８は、ガードリング３８がＪＴＥ３６によってドリフト層２から分離されるようにＪＴＥ３６に埋設されていてもよい。したがって、ガードリング３８は、少なくとも１つのＪＴＥ３６よりも浅い最大深さを有する。これらの図では、１つのＪＴＥ３６がエッジ領域１２に配置されているが、図３、図７、図１１および図１４のように複数のこのようなＪＴＥ３６がガードリング３８と重なり合っていることも可能である。
図１〜図４、図９〜図１１および図１６では、ドーピング低減層４は、エッジ領域１２における領域に限定される。代替的に、第１の主要側１４に平行な平面全体にわたって延在するドーピング低減層４を中央領域１０およびエッジ領域１２に有することも可能である。これらのデバイスでは、エッジ領域１２においても中央領域１０においても絶縁破壊電圧が増大する。
エッジ領域では、デバイスのエッジに向かって電界を減少させるための専門家に周知のいずれかの手段または手段の組み合わせを使用することができる。
例示的に、ドリフト層２は、常に低いドーピング濃度を有している。ここでは、ドリフト層２の実質的に一定のドーピング濃度は、ドーピング濃度がドリフト層２全体にわたって実質的に均一であることを意味するが、たとえばエピタキシャル成長プロセスの変動または意図的に局所的に修正されたドーピング濃度により、１倍〜５倍ほどのドリフト層内のドーピング濃度の変動が存在し得る可能性があることを除外するものではなく、典型的な例は、スイッチング挙動を向上させるための高ドープｎ基板層１と低ドープｎエピタキシャル（ドリフト）層２との間の薄いバッファ層である。
ドーピング低減層４は、ドリフト層２のドーピング濃度よりも低いドーピング濃度を有している。ドーピング低減層４におけるドーピング濃度は、ドリフト層２のドーピング濃度の２５〜７５％であってもよく、または４０〜７５％であってもよい。
ショットキーダイオードでは、ドーピング低減層４は、アノード面の少なくとも０．５μｍ下方に位置し、ｎドリフト層厚みの半分未満まで延在し得る。
ＪＢＳおよびＭＰＳダイオードでは、ドーピング低減層４は、アノードｐ層７およびｎドリフト層２によって形成されるｐ−ｎ接合部の下方に位置している。ＳｉＣが注入されたｐアノード層７では、それは、例示的な距離がアノード面の１μｍ以上下方であることを意味する。ドーピング低減層４の例示的な配置は、逆方向阻止で電界を最も効率的に低下させることによってもたらされ、デバイスシミュレーションによって求めることができ、（アノード面から測定して）ｎドリフト層２の厚みに対して相対的に浅くなければならないことを示す。これは、ショットキーダイオードおよびＪＢＳ（ＭＰＳ）ダイオードの両方のダイオードならびにさまざまな電圧階級について、以下の表に要約されている。
Figure 2018521503
この表は、ショットキーダイオードおよびＪＢＳダイオードの例示的な設計パラメータを示す。ｎドリフト層２と接合終端部におけるｐアノード層７またはｐガードリング３８またはｐ型ＪＴＥ層３６との間のｐ−ｎ接合部の深さは、１μｍ未満であると考えられる。このｐ−ｎ接合部をより深く配置するためには、ドーピング低減層４のドーピング濃度最小部４０をそれに応じて大きくしなければならない。
水素またはヘリウム単回注入エネルギを使用してドーピングを低減させる場合、ドーピング低減層深さ範囲４４が約０．５μｍ（２／３±１μｍであり、これはドリフト層厚み±１μｍの約１／３である）であることを考慮して、最適なイオン範囲は上記の表では最大ドーピング低減層深さ４２の約２／３のところに現れる。水素またはヘリウム多重注入エネルギを使用する場合、この表から、距離４０と４２との間の範囲をより集中的に利用してドーピングを低減させ、それによって絶縁破壊電圧のさらなる向上を実現することができる。
ＪＢＳおよびＭＰＳダイオード、ならびに／または、ｐ型ガードリング３８もしくはＪＴＥ３６を使用した接合終端部３では、ドーピング低減層４は、有利にアノード層７またはＪＴＥ３６またはガードリング３８の下方に配置される。ショットキーダイオードでも、ドーピング低減層は、有利にｐ型接合終端部３の下方に設置されるが（図１０、図１１参照）、ショットキー接触部における点欠陥の高度の集中を回避するためにアノード面には設置されず、これは障壁高さの不均一性を高める可能性がある。
接合終端部の全体積が絶縁体になるように複数のエネルギを使用して非常に高いドーズ量で元のＳｉＣ半導体材料を注入しなければならない先行技術のＵＳ５，９１４，４９９とは対照的に、本発明におけるドーピングの低減は、周囲のｎドリフト層のドーピング濃度の２５〜７５％の範囲内で選択される。その結果、注入コストが大幅に減少し、プロセス全体が経済的に適したものになる。
層の深さは、第１の主要側１４から測定されるものとする。ドーピング低減層４の最小深さ４０は、ドーピング低減層４の最も浅いドーピング濃度最小部の深さであり、（層が複数のドーピング低減領域、すなわち重なり合う領域を備え、それら全てが局所ドーピング濃度最小部を有する場合）層の最も深いドーピング濃度最小部の深さである。層の最大深さ４２は、当該層が存在する第１の主要側１４からのこのような深さであり、すなわちドーピング濃度が再びドリフト層２の元のドーピング濃度に達する深さである。層深さ範囲は、最大深さとドーピング濃度最小部との差であり、すなわちそれは層の厚みである。したがって、ドーピング濃度層４は、ドリフト層２と同一の導電型（すなわち、ｎ型）を有し、それはドリフト層２よりも低いドーピング濃度によって定義される。
図１６には、図１の詳細が示されている。ドーピング低減層４は、複数のドーピング低減領域４６（図１６では、５つのこのような領域４６があり、破線によって示されている）を備え、その各々は、ドーピング低減領域のドーピング濃度最小部４６０の深さ、最大ドーピング低減領域深さ４６２およびドーピング低減領域深さ範囲４６４を有し、ドーピング低減領域深さ範囲４６４は、最大ドーピング低減領域深さ４６２とドーピング濃度最小部４６０の深さとの間の差である。各ドーピング低減領域深さ範囲４６４は、１μｍ未満または０．６μｍ未満または０．２〜０．５μｍである。図１６では、ドーピング低減領域４６は、互いに重なり合っているか、または少なくとも互いに接触している。このような接触しているまたは重なり合っているドーピング低減領域４６を有することによって、隣接したドーピング低減層４が作製され、当該ドーピング低減層４は、第１のイオンを適用するための印加エネルギにより実現可能な層よりも大きな厚みを有する。
終端層３を備える本発明のデバイスでは、ドーピング低減層４は、最大終端層深さ３２よりも深いドーピング低減層４０の最小ドーピング濃度の深さを有し得て、そのため、ドーピング低減層４はドリフト層２に完全に埋設される（すなわち、ドリフト層２によって取り囲まれる）。代替的に、ドーピング低減層４のドーピング濃度最小部４０の深さは、ｐドープ終端層３の最大深さ３２よりも浅くてもよく、すなわち、ドーピング低減層４および終端層は互いに接触していてもよい。ドーピング低減層４は、ｐドープ終端層３の深さよりも深い最大深さを有していてもよい。
例示的な実施形態において、終端層３を備えるデバイスでは、ドーピング低減層４は、ｐ−ｎ接合部の下方に位置し（すなわち、ドーピング低減層４はドリフト層２に埋設される）、たとえば接合部の数μｍ下方、例示的には表１から１．７ｋＶデバイスにおいて表面から４〜６μｍのところに位置している。ドーピング低減層４は、元々は三角形の電界分布を平坦化し、この電界を、衝撃発生率が増加する臨界電界値未満に減少させ、これにより電界を低減させ、後に絶縁破壊電圧を増大させる。
図１７〜図２０には、炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法が示されている。当該デバイスは、第１の主要側１４と第１の主要側１４とは反対側の第２の主要側１６との間に、中央領域１０とエッジ領域１２とを有している。
図１７に示される製造方法のステップａ）において、互いに対向する２つの側を有するｎドープ炭化ケイ素基板１が設けられ、一方の側は第２の主要側１６である。
ステップｂ）において、基板の第２の主要側１６とは反対側に、ｎ−ドープドリフト層２をエピタキシャル成長させる（図１８）。ドリフト層２は、基板１よりも低いドーピング濃度を有している。基板１とは反対側のドリフト層２の側が第１の主要側１４を形成する。例示的に、ドリフト層２は、一定の低いドーピング濃度を有している。任意に、基板１とｎ−ドープドリフト層２との間にｎドープバッファ層が配置されてもよく、当該バッファ層は、例示的にはエピタキシャル成長される。バッファ層は、ドリフト層２よりも高く基板１よりも低いドーピング濃度を有している。
第１の主要側１４にｐドープ層（すなわち、アノード層７または終端層３）を備えるデバイスでは、ｐアノード層７は、設計ニーズに従って、接合終端部３のためのｐ層とともに形成され得る。任意に、デバイス性能のためのさまざまなｐ型イオンおよび注入エネルギの利点を利用するために、ｐアノード層７は、接合終端層３のものとは別に形成されてもよい。形成は、注入および高温アニーリングステップ（たとえば、１６００℃）の両方を意味する。ステップｃ）において、ドーピング低減層４の処理の前に、すなわちステップｄ）の前に、アノード側１４におけるいずれかのｐ型層３，７が形成される。その理由は、例示的には３２０℃を超える温度でアニーリングされて約１２００℃まで温度安定性である本発明のドーピング低減層４とは対照的に、ｐ型層３，７が高温アニーリングを必要とするからである。
ｐドープ層３，７の任意の作製後のステップｄ）において、第１の主要側１４の下方のドーピング低減層４のドーピング濃度最小部４０の深さ（すなわち、最も浅いドーピング濃度最小部）から最大ドーピング低減層深さ４２までの層深さ範囲４４を有するドーピング低減層４が第１の主要側１４に形成される。ドーピング低減層４は、少なくとも１つのドーピング低減領域４６を備え、各ドーピング低減領域４６の作製のために、ある注入エネルギで、少なくともエッジ領域１２における第１の主要側１４に第１のイオンが注入される（破線によって示される複数の、すなわち５つのドーピング低減領域４６を示す図１６を参照）。図１９は、第１の主要側１４に平行な平面全体にわたってドーピング低減層４が形成されるような第１の主要側１４全体に対する注入を示す（矢印によって示されている）。第１の主要側１４の下方のドーピング濃度最小部４６０の深さから最大ドーピング低減領域深さ４６２までのドーピング低減領域深さ範囲４６４に第１のイオンが注入される。例示的に、全ての最小ドーピング低減領域深さ４６０のうちの最も浅い部分がドーピング低減層４の絶対ドーピング濃度最小部４０に対応する一方、最も深い最大ドーピング低減領域深さ４６２が最大ドーピング低減層深さ４２に対応する。
第１のイオンおよび少なくとも１つの注入エネルギは、ドーピング低減層深さ範囲４４が１０μｍ未満であるように選択される。注入エネルギが１つである場合には、深さ範囲４４は、選択されたエネルギによって０．５〜０．７μｍである。エネルギが増加するにつれて、深さ範囲は大きくなるが、ドーピングの低減は減少する（エネルギが増加するにつれて欠陥ピークは広くなる）。図１６に示されるように注入エネルギが５つである場合には、深さ範囲４４は、選択されたエネルギによって２〜５μｍの範囲内である。注入エネルギが６つ以上であるさまざまな注入スキームは、阻止機能およびｎ−ドリフト層厚みの必要な改善にしたがって最適化することができる。
デバイスの設計によっては、ステップｄ）において中央領域に第１のイオンを注入することを回避するために第１の主要側１４の中央領域をマスク５（図２０）で被覆することが望ましいであろう。次いで、第１のイオンがエッジ領域１２にのみ適用される。マスク５として、完成したデバイスにおいて主電極として機能し得る金属接触部／電極５０が適用されてもよい。第１のイオンを注入する前に、中央領域１０を被覆することにより第１のイオンが中央領域１０に注入されることを防止するマスク５が、第１の主要側１４に適用されてもよい。デバイスの主電極として機能する金属電極５０もマスクとして使用されてもよい。
フローティング金属リング６を備えるデバイスでは、フローティング金属リング６も第１のイオンの注入前に適用されてもよく、そのためフローティング金属リング６もマスクの役割を果たす。フローティング金属リングの厚みによっては、第１のイオンをフローティング金属リング６に完全に停止させておくことができず、そのためこれは注入エネルギの変化につながる可能性がある。したがって、第１のイオンは、フローティング金属リングで被覆されていない領域よりも浅い深さに注入される（図９）。それによって、ドーピング低減層パターンが作製され、当該ドーピング低減層パターンは、フローティング金属リング６によって被覆されていない領域の下方に、深いところに位置する部分を有し、フローティング金属リング６によって被覆されている領域の下方に、浅いところに位置する部分を有する。したがって、当該パターンは、フローティング金属リング６と同一の閉リング構造を有する。
代替的に、マスクが適用されず、第１のイオンが第１の主要側１４の表面全体に対して適用され、その結果、（第１の主要側１４に平行な）デバイスの平面全体にわたって延在する連続的なドーピング低減層４がもたらされる。この場合、金属電極５０は、後に第１の主要側１４の中央領域１０上に適用されてもよい。
たとえば金属電極５０とともに、いずれかの適切な製造ステップにおいて、別の金属電極５２が第２の主要側１６に適用されてもよいが、金属電極５０，５２を別々に作製することも可能である。
例示的に、水素またはヘリウムまたは別の軽イオンが、第１のイオンとして少なくとも１つの注入エネルギで第１の主要側１４に適用される。当該イオンは、ステップｂ）後の半完成パワー半導体デバイスの厚みよりも薄い最大深さ４６２まで注入される。「半完成デバイス」という用語は、製造ステップにおける未完成の半導体デバイスを指し、ステップｂ）後の基板１とドリフト層２との合計厚みを指す。
イオン注入およびその後のアニーリングによって、Ｚ１／Ｚ２中心点が炭化ケイ素材料内に作製され、当該Ｚ１／Ｚ２中心点は、炭素空孔の二重アクセプタレベルである。次いで、ステップｅ）において、Ｚ１／Ｚ２中心点が熱的に安定化されるようにドーピング低減層４がアニーリングされる。アニーリングは、３２０℃または３５０℃を超える温度で行われてもよい。これらのステップｄ）およびｅ）によって、ドリフト層２のドーピング濃度は、ドーピング低減層４において低下する。注入ドーズ量およびそれによるＺ１／Ｚ２中心点の数によっては、ドリフト層２（すなわち、ドーピング低減層４）におけるドーピング濃度は、例示的にはドリフト層２のドーピング濃度の２５〜７５％または４０〜７５％である値に低下し得る。このようなＺ１／Ｚ２中心点は、いかなる種類の炭化ケイ素にも作製される炭素空孔である。例示的に、炭化ケイ素は、ポリタイプまたは多形タイプのような非晶質炭化ケイ素である。
Ｚ１／Ｚ２中心点が１２００℃以上でのアニーリングによって除去され得るので、金属電極５０および／または５２を作製するための金属化は、金属焼結温度が１２００℃未満で行われる場合には、プロトンまたはヘリウム注入（すなわち、ステップｄ）後に行われてもよい。
例示的な実施形態では、ステップｄ）において、異なる注入エネルギで第１のイオンを注入することによって、各々が異なる最小および最大低減領域深さ４６０，４６２を有する複数のドーピング低減領域４６が形成され得る。例示的に、少なくとも２つまたは３つ〜１０または３つ〜６つの異なる注入エネルギが適用されてもよい。異なる注入エネルギを適用することによって、第１のイオンは異なる深さに注入される。各ドーピング低減領域４６は、１μｍ未満または０．６μｍ未満または０．２〜０．５μｍであるドーピング低減領域深さ範囲、すなわち厚みを有し得る。連続的なドーピング低減層４を形成するように互いに重なり合っているまたは少なくとも互いに接触しているドーピング低減領域４６が作製されてもよい。それによって、１つの注入エネルギで作製される層で実現可能な範囲よりも大きなドーピング低減層４深さ範囲を形成することができる。
イオンが水素である場合には、ｐドープ層３，７を備えるデバイスでは、１５０〜１０００ｋｅＶまたは３００〜８００ｋｅＶの注入エネルギでイオンが注入され得る。水素の注入ドーズ量は、例示的には、５＊１０９ｃｍ−２から１＊１０１４ｃｍ−２または１＊１０１０ｃｍ−２から１＊１０１３ｃｍ−２の間で選択されてもよい。２回以上の注入がなされる場合には、各注入は個々のドーズ量およびエネルギを有し得る。第１の主要側１４にｐドープ層３，７を持たないデバイスでは、例示的には１００〜１０００ｋｅＶまたは１５０〜５００ｋｅＶのより低い注入エネルギおよび２＊１０９ｃｍ−２〜１＊１０１４ｃｍ−２または５＊１０９ｃｍ−２〜１＊１０１３ｃｍ−２の注入ドーズ量が適用されてもよい。
図２１および図２２は、第１の主要側１４にｐ層を持たないショットキーダイオードについての、３つおよび５つの異なる水素エネルギでの水素注入後のドーピングプロファイルを例示的に示す。図２１では、３回の注入について、エネルギは１００ｋｅＶから１９０ｋｅＶまで幅があり（図２１）、図２２では、５回の異なる注入について、エネルギは１２０から３００ｋｅＶまで幅がある。第１のケースでは、プロトンは１．７μｍの最大深さ４２に注入されるが、第２のケースでは、プロトンは約３．３μｍの最大深さ４２に注入される。図２１では、ドーピング低減層のドーピング濃度最小部４０の深さ、すなわち第１の局所ドーピング濃度最小部は、約０．８μｍの深さに位置するが、図２２では、ドーピング低減層のドーピング濃度最小部４０の深さは、約１．０μｍの深さに配置される。
図２３は、ｐドープ層（第１の主要側１４のガードリング３８またはＪＴＥ３６またはｐアノード層７であり、当該図は、より深いこのようなｐドープ層３，７を概略的に示している）を有するデバイス、たとえばＪＢＳダイオードについての、３回の注入からなるドーピング低減層４のドーピングプロファイルを例示的に示す。ドーピング低減層４は、４〜８μｍの深さ範囲に配置される。図２３では、ドーピング低減層４０のドーピング濃度最小部の深さは、４．８μｍである。
イオンがヘリウムであり、デバイスがｐドープ層３および／または７を備える場合には、５００〜２５００ｋｅＶまたは３００〜１５００ｋｅＶの注入エネルギが適用され得る。３＊１０９ｃｍ−２〜１＊１０１３ｃｍ−２または５＊１０９ｃｍ−２〜１＊１０１２ｃｍ−２の注入ドーズ量が例示的に適用されてもよい。第１の主要側１４にｐドープ層３，７を持たないデバイスでは、例示的に３００〜２５００ｋｅＶまたは２００〜１５００ｋｅＶのより低い注入エネルギが適用されてもよい。
デバイスのエッジに向かって電界を減少させる／停止させるために、さまざまなエッジ終端部がエッジ領域１２に適用されてもよい。例示的に、エッジ領域１２において電界を減少させるために、フローティング金属リング６が第１の主要側１４に適用されてもよい。このようなリングは、浮かんでおり、互いを取り囲む１つ以上のリングが適用されてもよい。フローティング金属リング６は、ステップｄ）の前に適用されてもよく、またはステップｄ）の後に適用されてもよい。前に適用される場合、図９に示されるパターンが作製されてもよい。
ｐイオン（第２のイオン）の注入および最大終端層深さ３２までの第１の主要側１４のエッジ領域１２でのアニーリングおよび終端層３のアニーリングによって、少なくとも１つのｐ終端層３が第１の主要側１４に作製され得る。接合終端拡張部３６および／またはガードリング３８がエッジ領域１２内の領域に限定されるように中央領域１０を被覆するマスクが適用され得る。ＪＴＥ領域３６およびガードリング３８は、デバイスの表面まで延在している。
ｐドープ終端層３（ＪＴＥ領域３６および／またはガードリング３８）の作製と同時に、またはそれに続けて、少なくとも１つのｐドープアノード層７が中央領域１０に形成され得る。１つのアノード層７が形成されてもよく、または複数のアノード層７が形成されてもよく、そのため複数のデバイスセルが形成される。アノード層７は、終端層３と同一の最大深さおよびドーピング濃度を有し得るが、アノード層７および終端層３は異なるドーピング濃度／深さを有することも可能である。例示的に、ドーピング低減層４は、最も深いところに位置するｐドープ層３および７の下方に作製される。
ＪＴＥ領域３６が異なる深さの領域を備えることができるように、異なるマスクが適用されてもよく、さまざまな注入エネルギおよび／または注入ドーズ量で第２のイオンが適用されてもよい。例示的に、中央領域１０に最も近いＪＴＥ領域は、最も高い注入エネルギおよび／または最も高い注入ドーズ量で作製され、適用されるエネルギおよび／またはドーズ量は、デバイスのエッジに向かって連続的に低くなり、そのため、ＪＴＥ領域は、中央領域１０に近付くにつれて深さ／ドーピング濃度が大きくなり、デバイスのエッジに向かって減少する。少なくとも１つのアノード層７も備えるデバイスでは、ＪＴＥ領域３６は、アノード層７に接続されてもよく、またはドリフト層２によってアノード層７から分離されてもよい。
少なくとも１つのｐドープガードリング３８を終端層３として作製するために別のマスクも適用されてもよい。当該マスクは、ガードリング３８としてそれ自体閉じたｐドープ領域を作製できるようにリング状の開口をエッジ領域１２に有し得て、ｐドープガードリング３８は、ドリフト層２によって互いから分離される。１つのガードリング３８が作製されてもよく、または、互いを取り囲みかつドリフト層２によって互いから分離されている少なくとも２つもしくは少なくとも５つもしくは少なくとも１０のガードリング３８が作製されてもよい。
また、ＪＴＥ領域３６は、ガードリング３８と重なり合うように作製されてもよい。この場合、ＪＴＥ領域３６は、ガードリング３８よりも低い注入ドーズ量であるがガードリング３８よりも高い注入エネルギで作製され、その結果、高ドープガードリング３８が埋設された低ドープＪＴＥ領域３６が作製される。例示的に、ＪＴＥ領域３６は、ガードリング３８よりも幅広である。例示的に、ＪＴＥ領域は、デバイスのエッジまで延在している。幅は、第１の主要側１４に平行な平面において、中央領域１０に近い層の面とデバイスのエッジに近い層の面との間の最短距離として定義される。例示的に、ＪＴＥ領域は、５〜５００μｍの幅を有するが、ガードリングの幅は、０．５〜２０μｍである。
終端層３を備えるデバイスでは、ドーピング低減層４を作製するための注入エネルギは、最小ドーピング低減層深さ４２が最大終端層深さ３２よりも大きくなるように、すなわちドーピング低減層４が終端層３の下方に（すなわち、第１の主要側１４から終端層３よりも深く）作製されるように選択され得る。別の実施形態では、ドーピング低減層４のドーピング濃度最小部４０は、ｐドープ終端層３の最大深さ３２よりも浅くてもよい。最大イオンエネルギおよびそれによるドーピング低減層４の最大深さ４２は、ｐドープ終端層３の最大深さ３２よりも深い第１の主要側１４からの深さのところに最大深さ４２が位置することになるほどに高く選択され得る。
このような本発明のエッジ終端構造は、ショットキーダイオードまたはマージドｐｉｎショットキーダイオードまたは接合障壁ショットキーダイオードまたはＰ−ｉ−ＮダイオードまたはＭＯＳＦＥＴまたは絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor：ＩＧＢＴ）または接合型電界効果トランジスタ（Junction Field Effect Transistor：ＪＦＥＴ）、例示的にはＢＩＧＴ（二重モード絶縁ゲートトランジスタ）として設計され得る例示的には逆導通（reverse conducting：ＲＣ）ＩＧＢＴのような、当業者に周知のさまざまな種類の炭化ケイ素パワー半導体デバイスに適用することができる。ＵＳ８２１２２８３ Ｂ２には、二重モード絶縁ゲートトランジスタ（ＢＩＧＴ）の形態のこのような逆導通絶縁ゲートバイポーラトランジスタ（ＲＣ−ＩＧＢＴ）が記載されており、本文献は、ＢＩＧＴの定義のために引用によって援用される。
１ ｎドープＳｉＣ基板、１０ 中央領域、１２ エッジ領域、１４ 第１の主要側、１６ 第２の主要側、１８ デバイス厚み、２ ｎ−ドープドリフト層、３ ｐドープ終端層、３２ 最大終端層深さ、３６ 接合終端拡張部、３８ ガードリング、３９ パッシベーション層（半絶縁／絶縁層）、４ ドーピング低減層、４０ ドーピング低減層のドーピング濃度最小部の深さ、４２ 最大ドーピング低減層深さ、４４ ドーピング低減層深さ範囲、４６ ドーピング低減領域、４６０ 最小ドーピング低減領域深さ、４６２ 最大ドーピング低減領域深さ、４６４ ドーピング低減領域深さ範囲、５ マスク、５０ 金属電極、５２ 金属電極、６ フローティング金属リング、７ ｐドープアノード層。
「α粒子照射によって４Ｈ−ＳｉＣエピ層において生成される放射線欠陥（Radiation Defects Produced in 4H-SiC Epilayers by Alpha-Particle Irradiation）」（Materials Science Forum、７４０〜７４２巻、２０１３、６６１〜６６４）は、５５０ｋｅＶプロトンを用いた単回照射によって作製されるダイオードのｎ−ドープ４Ｈ−ＳｉＣエピ層において低ドープ層を作製する先行技術の方法に関する。
この目的は、請求項１に係る炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法、請求項１１に係るこのようなエッジ終端構造を備える炭化ケイ素パワー半導体デバイスを製造する方法、および請求項１２に係るこのようなエッジ終端構造を備える炭化ケイ素パワー半導体デバイスによって達成される。
ドリフト層の元のドーピング濃度を補償するために第１のイオンとしてヘリウムまたは水素（プロトン）が適用される。このような軽イオンは、同一の注入エネルギで重イオンよりもより深くに導入することができる。どちらのイオンも、１μｍ未満の小さな深さ範囲内で炭化ケイ素内に停止させられて、（深さ方向に）局所的に限定された層を作製することができるという利点を有する。それによって、特に最も高い電界の箇所を保護することができる。
比較例に係る（したがって、クレームされている発明の一部を構成しない） パワー半導体デバイスにおいて、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、接合終端拡張部に埋設されたｐドープガードリングの組み合わせを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、接合終端拡張部に埋設されたｐドープガードリングの組み合わせを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるフローティング金属リングを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、エッジ領域におけるｐドープガードリングを有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、ｐドープ終端層として接合終端拡張部を有する本発明のデバイスを示す。 本発明のＳｉＣショットキーダイオードの断面図であって、ドーピング低減層は、アクティブ領域およびエッジ領域全体にわたって延在する連続的な層であり、接合終端拡張部に埋設されたｐドープガードリングの組み合わせを示す。 本発明のＳｉＣ接合障壁ショットキーダイオードまたはマージドＰｉＮショットキーダイオードの断面図であって、ドーピング低減層はエッジ領域に限定され、すなわちこのような層は中央（アクティブ）領域には配置されておらず、エッジ領域におけるフローティング金属リングを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 本発明の炭化ケイ素パワー半導体デバイスを製造する方法のステップを示す。 ３つの異なる注入エネルギで作られたシャロードーピング低減層を有する本発明のショットキーダイオードを示す。 ５つの異なる注入エネルギで作られたシャロードーピング低減層を有する本発明のショットキーダイオードを示す。 ３つの異なる注入エネルギで作られたディープドーピング低減層を有する本発明のＪＢＳダイオードを示す。
終端層３を備える本発明のデバイスでは、ドーピング低減層４は、最大終端層深さ３２よりも深いドーピング低減層４０の最小ドーピング濃度の深さを有し得て、そのため、ドーピング低減層４はドリフト層２に完全に埋設される（すなわち、ドリフト層２によって取り囲まれる）。本発明の一部ではない比較例では、ドーピング低減層４のドーピング濃度最小部４０の深さは、ｐドープ終端層３の最大深さ３２よりも浅くてもよく、すなわち、ドーピング低減層４および終端層は互いに接触していてもよい。ドーピング低減層４は、ｐドープ終端層３の深さよりも深い最大深さを有していてもよい。
イオンが水素である場合には、ｐドープ層３，７を備えるデバイスでは、１５０〜１０００ｋｅＶまたは３００〜８００ｋｅＶの注入エネルギでイオンが注入され得る。水素の注入ドーズ量は、例示的には、５＊１０９ｃｍ−２から１＊１０１４ｃｍ−２または１＊１０１０ｃｍ−２から１＊１０１３ｃｍ−２の間で選択されてもよい。２回以上の注入がなされる場合には、各注入は個々のドーズ量およびエネルギを有し得る。本発明の一部ではない比較例において、第１の主要側１４にｐドープ層３，７を持たないデバイスでは、例示的には１００〜１０００ｋｅＶまたは１５０〜５００ｋｅＶのより低い注入エネルギおよび２＊１０９ｃｍ−２〜１＊１０１４ｃｍ−２または５＊１０９ｃｍ−２〜１＊１０１３ｃｍ−２の注入ドーズ量が適用されてもよい。
イオンがヘリウムであり、デバイスがｐドープ層３および／または７を備える場合には、５００〜２５００ｋｅＶまたは３００〜１５００ｋｅＶの注入エネルギが適用され得る。３＊１０９ｃｍ−２〜１＊１０１３ｃｍ−２または５＊１０９ｃｍ−２〜１＊１０１２ｃｍ−２の注入ドーズ量が例示的に適用されてもよい。本発明の一部ではない比較例において、第１の主要側１４にｐドープ層３，７を持たないデバイスでは、例示的に３００〜２５００ｋｅＶまたは２００〜１５００ｋｅＶのより低い注入エネルギが適用されてもよい。

Claims (12)

  1. 炭化ケイ素パワー半導体デバイスのエッジ終端構造を製造する方法であって、前記炭化ケイ素パワー半導体デバイスは、第１の主要側（１４）と前記第１の主要側（１４）とは反対側の第２の主要側（１６）との間に中央領域（１０）とエッジ領域（１２）とを有し、前記方法は、製造ステップを実行し、前記製造ステップは、
    ａ）前記第２の主要側（１６）を一方の主要側として有するｎドープ炭化ケイ素基板（１）を設け、
    ｂ）前記基板（１）よりも低いドーピング濃度を有する炭化ケイ素ｎドープドリフト層（２）を前記第２の主要側（１６）とは反対側にエピタキシャル成長させ、前記炭化ケイ素基板（１）が配置される側とは反対側の前記ドリフト層（２）の側は、前記第１の主要側（１４）を形成し、
    ｃ）最大終端層深さ（３２）まで第２のイオンを注入し、前記第１の主要側（１４）でアニーリングを行うことによって、少なくとも１つのｐドープ終端層（３）を作製し、
    ｄ）前記第１の主要側（１４）の下方のドーピング低減層（４）のドーピング濃度最小部（４０）の深さから最大ドーピング低減層深さ（４２）までのドーピング低減層深さ範囲（４４）を有する（ｎ−−）ドープドーピング低減層（４６）を形成し、前記ドーピング低減層（４）のドーピング濃度最小部（４０）の深さは、前記最大終端層深さ（３２）よりも深く、前記ドーピング低減層（４）は、少なくとも１つのドーピング低減領域（４６）を含み、各ドーピング低減領域（４６）の作製のために、
    少なくとも前記エッジ領域（１２）における前記第１の主要側（１４）に第１のイオンをある注入エネルギで注入し、前記第１のイオンは、前記第１の主要側（１４）の下方の前記ドーピング低減領域のドーピング濃度最小部（４６０）の深さから最大ドーピング低減領域深さ（４６２）までのドーピング低減領域深さ範囲（４６４）に注入され、
    前記第１のイオンおよび前記少なくとも１つの注入エネルギは、前記ドーピング低減層深さ範囲（４４）が１０μｍ未満であるように選択され、
    ｅ）前記ドーピング低減層（４）をアニーリングし、
    ステップｄ）は、前記ドリフト層（２）の前記ドーピング濃度が前記ドーピング低減層（４）において低下するように実行される、方法。
  2. ステップｄ）において、少なくとも２つまたは３つ〜１０または３つ〜６つの異なる注入エネルギで前記第１のイオンを注入することを特徴とする、請求項１に記載の方法。
  3. ステップｄ）において、異なる注入エネルギで複数のドーピング低減領域（４６）を形成し、前記複数のドーピング低減領域（４６）は、連続的なドーピング低減層（４）を形成するように互いに重なり合っていることを特徴とする、請求項１または２に記載の方法。
  4. ステップｄ）において、前記少なくとも１つの注入エネルギは、前記少なくとも１つのドーピング低減領域深さ範囲（４６４）が１μｍ未満または０．６μｍ未満または０．２〜０．５μｍであるように選択されることを特徴とする、請求項１〜３のいずれか１項に記載の方法。
  5. 前記ドーピング低減層（４）における前記ドーピング濃度は、前記ドリフト層（２）の前記ドーピング濃度の２５〜７５％または４０〜７５％であることを特徴とする、請求項１〜４のいずれか１項に記載の方法。
  6. ステップｄ）において、前記第１のイオンが前記エッジ領域（１２）にのみ適用されるように前記第１の主要側（１４）の前記中央領域（１０）上にマスク（５）またはマスク（５）としての金属電極（５０）を適用することを特徴とする、請求項１〜５のいずれか１項に記載の方法。
  7. 前記第１のイオンは水素であり、１００〜１０００ｋｅＶおよび３００〜８００ｋｅＶの少なくとも１つの注入エネルギ、ならびに、５＊１０９ｃｍ−２〜１＊１０１４ｃｍ−２および１＊１０１０ｃｍ−２〜１＊１０１３ｃｍ−２の注入ドーズ量で前記第１のイオンを注入することを特徴とする、請求項１〜６のいずれか１項に記載の方法。
  8. 前記第１のイオンはヘリウムであり、５００〜２５００ｋｅＶおよび３００〜１５００ｋｅＶの少なくとも１つの注入エネルギ、ならびに、３＊１０９ｃｍ−２〜１＊１０１３ｃｍ−２または５＊１０９ｃｍ−２〜１＊１０１２ｃｍ−２の注入ドーズ量で前記第１のイオンを注入することを特徴とする、請求項１〜６のいずれか１項に記載の方法。
  9. 前記エッジ領域（１２）における前記第１の主要側（１４）に、前記少なくとも１つの終端層（３）を作製し、前記少なくとも１つの終端層（３）は、
    接合終端拡張部（３６）、
    １つのガードリング、および
    互いを取り囲み、前記ドリフト層（２）によって互いから分離されている少なくとも２つまたは少なくとも５つまたは少なくとも１０のガードリング（３８）、のうちの少なくとも１つであることを特徴とする、請求項１〜８のいずれか１項に記載の方法。
  10. エッジ終端構造を有するパワー半導体デバイスを製造する方法であって、前記エッジ終端構造は、請求項１〜９のいずれか１項に従って製造される、方法。
  11. 第１の主要側（１４）と前記第１の主要側（１４）とは反対側の第２の主要側（１６）との間に中央領域（１０）とエッジ領域（１２）とを有する炭化ケイ素パワー半導体デバイスであって、
    前記第２の主要側（１６）には、ｎドープ炭化ケイ素基板層（１）が配置され、
    前記第１の主要側（１４）には、前記炭化ケイ素基板層（１）よりも低くドープされたｎ−ドープ炭化ケイ素ドリフト層（２）が配置され、前記第１の主要側（１４）の前記エッジ領域（１０）には、少なくとも１つのｐドープ終端層（３）と前記ドリフト層（２）よりも低いドーピング濃度を有する（ｎ−−）ドープドーピング低減層（４）とが配置され、前記ドーピング低減層（４）は、前記第１の主要側（１４）の下方の前記ドーピング低減層（４）のドーピング濃度最小部（４０）の深さから最大ドーピング低減層深さ（４２）までのドーピング低減層深さ範囲（４４）に配置され、前記ドーピング低減層（４）の前記ドーピング濃度最小部（４０）の前記深さは、最大終端層深さ（３２）よりも深く、前記ドーピング低減層深さ範囲（４４）は、１０μｍ未満である、パワー半導体デバイス。
  12. 前記終端層（３）は、
    接合終端拡張部（３６）、
    １つのガードリング、および
    互いを取り囲み、前記ドリフト層（２）によって互いから分離されている少なくとも２つまたは少なくとも５つまたは少なくとも１０のガードリング（３８）、であることを特徴とする、請求項１１に記載のパワー半導体デバイス。
JP2017563958A 2015-06-09 2016-06-07 炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法 Active JP6873926B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15171208.0 2015-06-09
EP15171208 2015-06-09
PCT/EP2016/062876 WO2016198388A1 (en) 2015-06-09 2016-06-07 Method for manufacturing an edge termination for a silicon carbide power semiconductor device

Publications (2)

Publication Number Publication Date
JP2018521503A true JP2018521503A (ja) 2018-08-02
JP6873926B2 JP6873926B2 (ja) 2021-05-19

Family

ID=53298283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017563958A Active JP6873926B2 (ja) 2015-06-09 2016-06-07 炭化ケイ素パワー半導体デバイスのエッジ終端部を製造する方法

Country Status (5)

Country Link
US (1) US10115834B2 (ja)
EP (1) EP3180799B1 (ja)
JP (1) JP6873926B2 (ja)
CN (1) CN107924843B (ja)
WO (1) WO2016198388A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847881B (zh) * 2017-01-23 2019-08-13 西安电子科技大学 金属氧化物半导体场效应晶体管及其制作方法
JP6999104B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
SG11202000144YA (en) 2017-07-08 2020-02-27 Flosfia Inc Semiconductor device
JP6999105B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置の製造方法
JP6999103B2 (ja) * 2017-07-08 2022-01-18 株式会社Flosfia 半導体装置
CN107482052B (zh) * 2017-07-21 2021-01-29 泰科天润半导体科技（北京）有限公司 隐埋n型沟道的碳化硅功率器件及其制造方法
JP7248962B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
JP7248961B2 (ja) * 2017-08-24 2023-03-30 株式会社Flosfia 半導体装置
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
US10615274B2 (en) * 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
CN108807501B (zh) * 2018-06-05 2021-05-25 南京晟芯半导体有限公司 一种低导通压降的绝缘栅双极晶体管及其制备方法
CN110660847B (zh) * 2018-06-28 2022-04-12 上海先进半导体制造有限公司 双极型晶体管及其制造方法
DE102018115637A1 (de) * 2018-06-28 2020-01-02 Infineon Technologies Ag Leistungshalbleiterbauelement
CN110197854B (zh) * 2019-06-20 2023-02-24 中国电子科技集团公司第十三研究所 氧化镓sbd终端结构及制备方法
CN113540077B (zh) * 2021-07-16 2023-10-20 威星国际半导体(深圳)有限公司 集成sbd的碳化硅器件及制备方法
CN116093166B (zh) * 2023-04-10 2023-06-30 深圳市晶扬电子有限公司 一种具有快速开关切换速度的高压肖特基二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511103A (ja) * 1995-01-18 1997-11-04 エービービー リサーチ リミテッド シリコンカーバイドにおける半導体デバイス
JP2009260057A (ja) * 2008-04-17 2009-11-05 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19837944A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Fertigung eines Halbleiterbauelements
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
SE0001860D0 (sv) * 2000-05-22 2000-05-22 Abb Ab A semiconductor device
DE10316222B3 (de) * 2003-04-09 2005-01-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung eines robusten Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
EP2045844A1 (en) 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
EP2249392B1 (en) 2009-04-29 2020-05-20 ABB Power Grids Switzerland AG Reverse-conducting semiconductor device
DE112012001565T5 (de) * 2011-04-04 2014-01-16 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zur Herstellung derselben
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US8587025B1 (en) * 2012-07-03 2013-11-19 Infineon Technologies Ag Method for forming laterally varying doping concentrations and a semiconductor device
DE102012020785B4 (de) * 2012-10-23 2014-11-06 Infineon Technologies Ag Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
US9006748B2 (en) 2012-12-03 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US9035322B2 (en) * 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
JP2014236120A (ja) * 2013-06-03 2014-12-15 トヨタ自動車株式会社 半導体装置及びその製造方法
CN104517837B (zh) * 2013-09-29 2017-10-10 无锡华润上华科技有限公司 一种绝缘栅双极型晶体管的制造方法
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09511103A (ja) * 1995-01-18 1997-11-04 エービービー リサーチ リミテッド シリコンカーバイドにおける半導体デバイス
JP2009260057A (ja) * 2008-04-17 2009-11-05 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PAVEL HAZDRA: "RADIATION DEFECTS PRODUCED IN 4H-SIC EPILAYERS BY PROTON AND ALPHA-PARTICLE IRRADIATION", MATERIALS SCIENCE FORUM, vol. VOL:740-742, JPN5018003743, 2013, pages 661 - 664, ISSN: 0004443953 *

Also Published As

Publication number Publication date
WO2016198388A1 (en) 2016-12-15
US10115834B2 (en) 2018-10-30
CN107924843A (zh) 2018-04-17
US20180108789A1 (en) 2018-04-19
JP6873926B2 (ja) 2021-05-19
EP3180799A1 (en) 2017-06-21
CN107924843B (zh) 2021-01-26
EP3180799B1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
US10115834B2 (en) Method for manufacturing an edge termination for a silicon carbide power semiconductor device
JP7309840B2 (ja) イオン注入側壁を有するゲート・トレンチを備えるパワー半導体デバイス及び関連方法
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US9954086B2 (en) Semiconductor device having multiple field stop layers
TWI573282B (zh) 電子裝置、肖基特二極體及形成半導體裝置之方法
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
KR101745437B1 (ko) 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
WO2012137659A1 (ja) 半導体装置およびその製造方法
JP2013168549A (ja) 半導体装置およびその製造方法
EP3196943A1 (en) Bipolar diode and method for manufacturing such a diode
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
US9673308B2 (en) Semiconductor device manufacturing method
KR20160048923A (ko) 바이폴라 논-펀치-스루 전력 반도체 디바이스

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210421

R150 Certificate of patent or registration of utility model

Ref document number: 6873926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250