JP2018520521A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018520521A5 JP2018520521A5 JP2018501849A JP2018501849A JP2018520521A5 JP 2018520521 A5 JP2018520521 A5 JP 2018520521A5 JP 2018501849 A JP2018501849 A JP 2018501849A JP 2018501849 A JP2018501849 A JP 2018501849A JP 2018520521 A5 JP2018520521 A5 JP 2018520521A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal
- insulating
- sensor system
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 31
- 229910052751 metal Inorganic materials 0.000 claims 25
- 239000002184 metal Substances 0.000 claims 25
- 229920000642 polymer Polymers 0.000 claims 19
- 239000000969 carrier Substances 0.000 claims 7
- 229920002120 photoresistant polymer Polymers 0.000 claims 7
- 239000000853 adhesive Substances 0.000 claims 6
- 230000001070 adhesive Effects 0.000 claims 6
- 239000003351 stiffener Substances 0.000 claims 6
- 239000011248 coating agent Substances 0.000 claims 4
- 238000000576 coating method Methods 0.000 claims 4
- 238000004544 sputter deposition Methods 0.000 claims 4
- 239000000126 substance Substances 0.000 claims 4
- 210000002381 Plasma Anatomy 0.000 claims 3
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 2
- 238000004140 cleaning Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 238000007747 plating Methods 0.000 claims 2
- 230000002285 radioactive Effects 0.000 claims 2
- 229910052804 chromium Inorganic materials 0.000 claims 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000002787 reinforcement Effects 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 1
- 229910052726 zirconium Inorganic materials 0.000 claims 1
Claims (20)
- パッケージングされた半導体デバイスを製造するための方法であって、
第1の高さと、センサシステムと端子とを含む第1の表面とを有する半導体チップを提供することと、
前記第1の高さよりも大きい第2の高さを有する金属性ピースを提供することであって、各金属性ピースが、平坦なパッドと、前記平坦なパッド上に前記平坦なパッドの中央に対して対称的に置かれる垂直ピラーとを含み、前記垂直ピラーと反対の平坦なパッド表面がはんだ付け可能である、前記金属性ピースを提供することと、
金属性ピースのグリッドを形成するために接着性キャリアテープ上に前記垂直ピラーを置くことであって、前記金属性ピースが、開口によって間隔が空けられている、前記垂直ピラーを置くことと、
各開口内部に各半導体チップを置くことであって、各半導体チップが、下方に面する前記センサシステム及び前記端子と、隣接する金属性ピースの側壁からギャップによって間隔が空けられている側壁とを有する、前記半導体チップを置くことと、
各半導体チップと前記金属性ピースの側壁との間の前記ギャップを絶縁性重合体で充填することであって、前記絶縁性重合体が、前記接着性キャリアテープから離れて面する前記半導体チップの第2の表面を覆う、前記充填することと、
前記接着性キャリアテープを取り除くことと、
前記半導体チップの第1の表面と前記金属性ピースと前記絶縁性重合体とに接着する第1の金属のシード層をスパッタリングすることと、
前記第1の金属のシード層のエリアの上に延在するフォトレジストフィルムの一部を保全する一方で、前記端子をそれぞれの金属性ピースに接続する再配線トレースのネットワークのためのウィンドウを画定するために、前記第1の金属のシード層上に前記フォトレジストフィルムを堆積してパターニングして現像することと、
前記ウィンドウにおいて前記第1の金属のシード層上に第2の金属の層をめっきすることと、
前記フォトレジストフィルムを剥がして前記フォトレジストフィルムの下にある前記第1の金属を取り除くことと、
前記半導体チップの第1の表面を含む前記グリッドの上に絶縁性スティフナーの層を形成することと、
各半導体チップの前記センサシステムを露出させるために前記絶縁性スティフナーの層においてキャビティを開口することと、
を含む、方法。 - 請求項1に記載の方法であって、
前記金属性ピースを等しく対称的な半分に切ることにより別個のデバイスをシンギュレートすることを更に含む、方法。 - 請求項1に記載の方法であって、
前記充填することの後に、前記絶縁性重合体を硬化することを更に含む、方法。 - 請求項1に記載の方法であって、
前記スパッタリングの前に、前記半導体チップの第1の表面と前記絶縁性重合体と前記金属性ピースとをプラズマ洗浄することを更に含む、方法。 - 請求項1に記載の方法であって、
前記第1の金属が、チタンとタングステンとタンタルとジルコニウムとクロムとモリブデンとそれらの合金との中の1つを含み、前記第2の金属が、銅と銀と金とそれらの合金との中の1つを含む、方法。 - 請求項1に記載の方法であって、
前記半導体チップの前記センサシステムと前記端子とが、絶縁性不活性重合体のコートにより覆われ、前記コートが、前記センサシステムと前記端子とを露出するために開口を有する、方法。 - 請求項1に記載の方法であって、
前記センサシステムが、湿度と温度と圧力と化学的と磁気的と生物学的検出のための環境センサを含むグループから選択される、方法。 - 請求項1に記載の方法であって、
前記センサシステムが、環境的と機械的と熱的と化学的と放射性と磁気的と生物学的入力とのためのマイクロエレクトロメカニカルシステム(MEMS)を含むグループから選択される、方法。 - 請求項1に記載の方法であって、
各半導体チップの前記第2の表面が前記パッド表面と共面である前記絶縁性重合体により覆われたままで前記平坦パッド面が露出されるまで前記絶縁性重合体を除去することを更に含む、方法。 - 請求項9に記載の方法であって、
前記絶縁性重合体を取り除くことが、前記グラインディングと前記プラズマ薄化とを含むグループから選択される、方法。 - パッケージングされる半導体デバイスを製造するための方法であって、
半導体チップを接着性キャリアテープ上に置いて前記半導体チップを開口によって間隔が空けられるロー及びコラムに整然と配置することであって、各半導体チップが第1の高さと第1の表面と側壁とを有し、前記第1の表面がセンサシステムと端子とを含む、前記半導体チップを置いて配置することと、
金属性ピースのグリッドを前記接着性キャリアテープ上に置くことであって、前記金属性ピースが、前記第1の高さより大きい第2の高さを有し、前記金属性ピースの側壁と前記半導体チップの側壁との間にギャップを残して前記開口に適合するような寸法とされ、前記金属性ピースが、前記ギャップにわたって延在する伸張された突出部を更に有する、前記金属性ピースを置くことと、
前記半導体チップと隣接する金属性ピースの側壁との間の前記ギャップを絶縁性重合体で充填することであって、前記絶縁性重合体が、前記キャリアテープから離れて面する前記半導体チップの第2の表面を覆う、前記充填することと、
前記半導体チップの第2の表面が前記絶縁性重合体により覆われたままである一方で、前記金属性ピースの表面が露出されるまで、前記絶縁性重合体を取り除くことであって、前記絶縁性重合体が前記金属性ピースの前記表面と共平面の表面を有する、前記絶縁性重合体を取り除くことと、
前記接着性キャリアテープを取り除くことと、
各半導体チップと前記金属性ピースと前記絶縁性重合体とに接着する第1の金属のシード層をスパッタリングすることと、
前記第1の金属のシード層のエリアの上に延在するフォトレジストフィルムの一部を保全する一方で、前記端子を前記金属性ピースに接続する再配線トレースのネットワークのためのウィンドウを画定するために、前記第1の金属のシード層上に前記フォトレジストフィルムを堆積してパターニングして現像することと、
前記ウィンドウにおける前記第1金属のシード層上に第2の金属の層をめっきすることと、
前記フォトレジストフィルムを剥がすことによって前記第1の金属の一部を露出して露出された前記第1の金属を取り除くことと、
前記半導体チップの第1の表面を含む前記グリッドの上に絶縁性スティフナーの層を形成することと、
各半導体チップの前記センサシステムを露出させるために前記絶縁性スティフナーの層においてキャビティを開口することと、
を含む、方法。 - 請求項11に記載の方法であって、
前記絶縁性スティフナーをダイシングすることにより個別のデバイスをシンギュレートすることを更に含む、方法。 - 請求項11に記載の方法であって、
前記スパッタリングの前に、各半導体チップの前記第1の表面と前記絶縁性重合体と前記金属性ピースとをプラズマ洗浄することを更に含む、方法。 - 請求項11に記載の方法であって、
前記半導体チップの前記センサシステムと前記端子とが、絶縁性不活性重合体のコートにより覆われ、前記コートが、前記センサシステムと前記端子とを露出するために開口を有する、方法。 - オープンキャビティパッケージであって、
センサシステムとメタライズされた端子とを含む第1の表面と、前記第1の表面に平行な第2の表面と、側壁とを有する半導体チップと、
前記半導体チップの前記第2の表面と前記側壁とに接着する絶縁性重合体材料のコンテナであって、第3の表面と、前記第2の表面に実質的に平行な第4の表面とを有する、前記コンテナと、
前記絶縁性重合体材料内の複数の金属性パッドであって、平坦な外側表面と、前記複数の金属性パッド上に置かれて前記メタライズされた端子への導電性再配線トレースに接する内部ピラーとを有し、前記平坦な外側表面に垂直に突き出すように前記内部ピラーから前記半導体チップ下方に延在し、前記金属性ピラーの各々が、前記半導体チップの第2の表面から前記第4の表面の方向において延在し、前記平坦な表面が、前記オープンキャビティパッケージから露出される、前記複数の金属性パッドと、
を含む、オープンキャビティパッケージ。 - 請求項15に記載のパッケージであって、
前記センサシステムが、湿度と温度と圧力と化学的と磁気的と生物学的入力ためのセンサを含むグループから選択される、パッケージ。 - 請求項15に記載のパッケージであって、
前記センサシステムが、環境的と機械的と熱的と化学的と放射性と磁気的と生物学的入力とのためのマイクロエレクトロメカニカルシステム(MEMS)を含むグループから選択される、パッケージ。 - 請求項15に記載のパッケージであって、
前記第1及び第3の表面と前記再配線トレースとの上の絶縁性補強材の層と、
前記センサシステムを露出する前記絶縁性補強材の層内のキャビティと、
を更に含む、パッケージ。 - 請求項15に記載のパッケージであって、
前記内部ピラーが前記パッド上に垂直に位置する、パッケージ。 - 請求項15に記載のパッケージであって、
前記複数の金属性パッドが前記パッケージの外辺部に沿っている、パッケージ。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562192660P | 2015-07-15 | 2015-07-15 | |
US62/192,660 | 2015-07-15 | ||
US14/963,362 | 2015-12-09 | ||
US14/963,362 US9663357B2 (en) | 2015-07-15 | 2015-12-09 | Open cavity package using chip-embedding technology |
PCT/US2016/041231 WO2017011252A1 (en) | 2015-07-15 | 2016-07-07 | Open cavity package using chip-embedding technology |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018520521A JP2018520521A (ja) | 2018-07-26 |
JP2018520521A5 true JP2018520521A5 (ja) | 2019-07-18 |
JP6746678B2 JP6746678B2 (ja) | 2020-08-26 |
Family
ID=57757506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018501849A Active JP6746678B2 (ja) | 2015-07-15 | 2016-07-07 | チップ埋め込み技術を用いるオープンキャビティパッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US9663357B2 (ja) |
JP (1) | JP6746678B2 (ja) |
CN (1) | CN107836036B (ja) |
WO (1) | WO2017011252A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9935148B2 (en) * | 2015-07-13 | 2018-04-03 | Xintec Inc. | Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer |
TWI735525B (zh) * | 2016-01-31 | 2021-08-11 | 美商天工方案公司 | 用於封裝應用之濺鍍系統及方法 |
DE102018100958B3 (de) * | 2018-01-17 | 2019-03-14 | Infineon Technologies Ag | Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein |
US10727203B1 (en) * | 2018-05-08 | 2020-07-28 | Rockwell Collins, Inc. | Die-in-die-cavity packaging |
US10541220B1 (en) | 2018-08-02 | 2020-01-21 | Texas Instruments Incorporated | Printed repassivation for wafer chip scale packaging |
US11183460B2 (en) | 2018-09-17 | 2021-11-23 | Texas Instruments Incorporated | Embedded die packaging with integrated ceramic substrate |
US10883953B2 (en) * | 2018-10-16 | 2021-01-05 | Texas Instruments Incorporated | Semiconductor device for sensing impedance changes in a medium |
CN109444235A (zh) * | 2018-10-23 | 2019-03-08 | 中国科学院微电子研究所 | 集成式湿度传感器及其制造方法 |
US10650957B1 (en) | 2018-10-31 | 2020-05-12 | Texas Instruments Incorporated | Additive deposition low temperature curable magnetic interconnecting layer for power components integration |
US11031332B2 (en) | 2019-01-31 | 2021-06-08 | Texas Instruments Incorporated | Package panel processing with integrated ceramic isolation |
IT201900004835A1 (it) | 2019-04-01 | 2020-10-01 | Stmicroelectronics Malta Ltd | Procedimento per produrre dispositivi elettronici e dispositivo elettronico corrispondente |
EP3723117A1 (en) | 2019-04-10 | 2020-10-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
US11121076B2 (en) | 2019-06-27 | 2021-09-14 | Texas Instruments Incorporated | Semiconductor die with conversion coating |
US11587899B2 (en) | 2020-07-29 | 2023-02-21 | Texas Instruments Incorporated | Multi-layer semiconductor package with stacked passive components |
US20220270960A1 (en) * | 2021-02-23 | 2022-08-25 | Texas Instruments Incorporated | Open-Cavity Package for Chip Sensor |
US11854922B2 (en) | 2021-06-21 | 2023-12-26 | Texas Instruments Incorporated | Semicondutor package substrate with die cavity and redistribution layer |
CN116525587A (zh) * | 2022-01-21 | 2023-08-01 | 群创光电股份有限公司 | 电子装置的封装结构的制造方法 |
US20230411251A1 (en) * | 2022-06-16 | 2023-12-21 | Stmicroelectronics, Inc. | Thin substrate package and lead frame |
CN115565890B (zh) * | 2022-12-07 | 2023-04-18 | 西北工业大学 | 一种折叠式多芯片柔性集成封装方法及柔性集成封装芯片 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6307258B1 (en) | 1998-12-22 | 2001-10-23 | Silicon Bandwidth, Inc. | Open-cavity semiconductor die package |
US6550337B1 (en) * | 2000-01-19 | 2003-04-22 | Measurement Specialties, Inc. | Isolation technique for pressure sensing structure |
US6653723B2 (en) | 2002-03-09 | 2003-11-25 | Fujitsu Limited | System for providing an open-cavity low profile encapsulated semiconductor package |
JP4200285B2 (ja) * | 2003-04-02 | 2008-12-24 | パナソニック株式会社 | 回路基板の製造方法 |
US20050236644A1 (en) | 2004-04-27 | 2005-10-27 | Greg Getten | Sensor packages and methods of making the same |
JP2006165252A (ja) * | 2004-12-07 | 2006-06-22 | Shinko Electric Ind Co Ltd | チップ内蔵基板の製造方法 |
JP5164362B2 (ja) * | 2005-11-02 | 2013-03-21 | キヤノン株式会社 | 半導体内臓基板およびその製造方法 |
US20090057885A1 (en) * | 2007-08-30 | 2009-03-05 | Infineon Technologies Ag | Semiconductor device |
JP2010203857A (ja) * | 2009-03-02 | 2010-09-16 | Alps Electric Co Ltd | 圧力センサのパッケージ構造 |
US9064883B2 (en) * | 2011-08-25 | 2015-06-23 | Intel Mobile Communications GmbH | Chip with encapsulated sides and exposed surface |
US9553162B2 (en) * | 2011-09-15 | 2017-01-24 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus |
JP5633493B2 (ja) * | 2011-09-16 | 2014-12-03 | オムロン株式会社 | 半導体装置及びマイクロフォン |
US8866237B2 (en) * | 2012-02-27 | 2014-10-21 | Texas Instruments Incorporated | Methods for embedding controlled-cavity MEMS package in integration board |
US20130307147A1 (en) * | 2012-05-18 | 2013-11-21 | Xintec Inc. | Chip package and method for forming the same |
US9153706B2 (en) | 2013-05-23 | 2015-10-06 | Infineon Technologies Ag | Film-covered open-cavity sensor package |
-
2015
- 2015-12-09 US US14/963,362 patent/US9663357B2/en active Active
-
2016
- 2016-07-07 JP JP2018501849A patent/JP6746678B2/ja active Active
- 2016-07-07 CN CN201680040930.7A patent/CN107836036B/zh active Active
- 2016-07-07 WO PCT/US2016/041231 patent/WO2017011252A1/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018520521A5 (ja) | ||
JP6746678B2 (ja) | チップ埋め込み技術を用いるオープンキャビティパッケージ | |
KR102566839B1 (ko) | 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법 | |
CN103935952B (zh) | 芯片封装体及其制造方法 | |
TWI512930B (zh) | 晶片封裝體及其形成方法 | |
KR102385549B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US7445959B2 (en) | Sensor module and method of manufacturing same | |
US20090152707A1 (en) | Methods and systems for packaging integrated circuits | |
CN107748230B (zh) | 具有框架通路的气体传感器设备和相关方法 | |
TW200816437A (en) | An electronics package with an integrated circuit device having post wafer fabrication integrated passive components | |
JP2016070931A5 (ja) | ||
KR100910233B1 (ko) | 적층 웨이퍼 레벨 패키지 | |
US9470652B1 (en) | Sensing field effect transistor devices and method of their manufacture | |
CN105659379B (zh) | 具有嵌入式管芯的模制引线框架封装 | |
CN110731006B (zh) | 用于晶片阶层封装的方法及装置 | |
US20140374855A1 (en) | Pressure sensor and method of packaging same | |
JP5204789B2 (ja) | めっきピラーパッケージの形成 | |
US9209115B2 (en) | Quad flat no-lead (QFN) packaging structure and method for manufacturing the same | |
US9290377B2 (en) | Method of stacking a plurality of dies to form a stacked semiconductor device, and stacked semiconductor device | |
US20090134512A1 (en) | Method of producing multiple semiconductor devices | |
JP6290987B2 (ja) | 半導体パッケージ基板及びその製造方法 | |
CN112242370A (zh) | 一种mosfet扇出型封装结构及其制作方法 | |
US9013014B2 (en) | Chip package and a method of manufacturing the same | |
KR101250529B1 (ko) | Qfn 패키지 및 그 제조 방법 | |
Briindel et al. | Substrateless sensor packaging using wafer level fan-out technology |