JP2018520399A - 画像プロセッサのための二次元シフトアレイ - Google Patents
画像プロセッサのための二次元シフトアレイ Download PDFInfo
- Publication number
- JP2018520399A JP2018520399A JP2017550909A JP2017550909A JP2018520399A JP 2018520399 A JP2018520399 A JP 2018520399A JP 2017550909 A JP2017550909 A JP 2017550909A JP 2017550909 A JP2017550909 A JP 2017550909A JP 2018520399 A JP2018520399 A JP 2018520399A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- array structure
- positions
- register array
- dimensional shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 125000001475 halogen functional group Chemical group 0.000 claims description 15
- 238000013461 design Methods 0.000 description 23
- 230000006870 function Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000004458 analytical method Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 238000013019 agitation Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000005574 cross-species transmission Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1575—Picture signal readout register, e.g. shift registers, interline shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30134—Register stacks; shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Executing Machine-Instructions (AREA)
- Image Input (AREA)
Abstract
Description
本発明は、一般に、画像処理に関し、特に、画像プロセッサのための二次元シフトアレイに関する。
画像処理は、典型的には、アレイに編成されたピクセル値の処理を含む。ここで、空間的に編成された二次元アレイは、画像の二次元的性質を捕捉する(追加の次元は、時間(例えば二次元画像のシーケンス)およびデータタイプ(例えば色)を含み得る。典型的なケースでは、アレイ化されたピクセル値は、静止画像または動きの画像を捕捉するためにフレームのシーケンスを生成したカメラによって提供される。伝統的な画像プロセッサは、典型的には、2つの極端な側面のいずれかに分類される。
装置が記載される。この装置は、二次元シフトレジスタアレイ構造内の複数の連続した位置からデータを同じ方向および数の位置でシフトして、実行レーンアレイ内の複数の異なる実行レーンの各々に、複数の異なる実行レーンのそれぞれの専用レジスタ内における新しい値を提供するための手段を備える。異なる実行レーンは、それらのそれぞれの専用レジスタに、実行レーンアレイおよび二次元シフトレジスタアレイのそれぞれの同じ位置で結合される。
以下の説明および添付の図面は、本発明の実施形態を例示するために使用される。
a.画像プロセッサハードウェアアーキテクチャおよび動作
図1は、ハードウェアで実現される画像プロセッサのためのアーキテクチャ100の実施形態を示す。画像プロセッサは、例えば、シミュレートされた環境内で仮想プロセッサ用に書かれたプログラムコードを、ハードウェアプロセッサによって実際に実行されるプログラムコードに変換するコンパイラによって対象とされてもよい。図4に示すように、アーキテクチャ100は、複数のラインバッファユニット101_1〜101_Mを含み、それらは、複数のステンシルプロセッサユニット102_1〜102_Nおよび対応するシート生成部ユニット103_1〜103_Nに、ネットワーク104(例えば、ネットワークオンチップ(NOC)(オンチップスイッチネットワーク、オンチップリングネットワークまたは他の種類のネットワークを含む))を介して相互接続される。一実施形態では、どのラインバッファユニットが、ネットワーク104を介してどのシート生成部および対応するステンシルプロセッサに接続してもよい。
図3は、ステンシルプロセッサ300の実施形態を示す。図3において見られるように、ステンシルプロセッサは、データ計算ユニット301、スカラープロセッサ302および関連するメモリ303およびI/Oユニット304を含む。データ計算ユニット301は、実行レーンのアレイ305、二次元シフトアレイ構造306、およびアレイの特定の行または列に関連する別個のランダムアクセスメモリ307を含む。
上述した様々な画像プロセッサアーキテクチャの特徴は、必ずしも従来の意味での画像処理に限定されず、したがって、画像プロセッサを再特徴付けしてもよい(またはしなくてもよい)他のアプリケーションに適用することができることを指摘することが適切である。例えば、実際のカメラ画像の処理とは対照的に、アニメーションの作成および/または生成および/またはレンダリングにおいて上述した様々な画像プロセッサアーキテクチャの特徴のいずれかが使用される場合、画像プロセッサはグラフィックス処理ユニットとして徳経づけられてもよい。さらに、上述した画像プロセッサアーキテクチャの特徴は、ビデオ処理、視覚処理、画像認識および/または機械学習などの他の技術的用途にも適用することができる。このように適用されて、画像プロセッサは、より汎用的なプロセッサ(例えば、コンピューティングシステムのCPUの一部であるか、またはその一部である)と(例えばコプロセッサとして)一体化されてもよく、またはコンピューティングシステム内のスタンドアロンプロセッサであってもよい。
Claims (29)
- 二次元シフトレジスタアレイ構造に結合される実行レーンアレイを備え、
前記実行レーンアレイにおける位置は、異なる実行レーンが異なる専用レジスタを有するように、前記二次元シフトレジスタアレイ構造における同じ位置に結合される、装置。 - 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において近隣の位置間に結合を含む、請求項1に記載の装置。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、2つの位置分だけ離れている位置間に、結合を含む、請求項2に記載の装置。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、3つの位置および4つの位置のうちの少なくとも1つ分だけ離れている位置間に、結合を含む、請求項2に記載の装置。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、2つの位置、3つの位置、および4つの位置のうちの少なくとも1つ分だけ離れている位置間に、結合を含む、請求項1に記載の装置。
- 前記実行レーンアレイの外側にハロー領域が存在するように、前記二次元レジスタアレイ構造の寸法は前記実行レーンアレイの寸法よりも大きい、請求項1に記載の装置。
- 前記二次元レジスタアレイ構造における論理的に近隣のアレイ位置の対は、それらのそれぞれの物理的位置間に物理的アレイ位置を有する、請求項1に記載の装置。
- 前記物理的アレイはトロイド構造を課す、請求項6に記載の装置。
- 前記二次元レジスタアレイ構造は、ロール動作をサポートするよう、最後の論理位置を最初の論理位置に結合する、請求項6に記載の装置。
- 前記二次元レジスタアレイ構造は、攪拌されたデータバスを介してランダムアクセスメモリに結合される、請求項6に記載の装置。
- コンピューティングシステムであって、
複数の処理コアと、
前記複数の処理コアに結合され、システムメモリに結合されるメモリコントローラと、
画像プロセッサとを備え、前記画像プロセッサは、二次元シフトレジスタアレイ構造に結合される実行レーンアレイアレイを含み、前記実行レーンアレイにおける位置は、異なる実行レーンが異なる専用レジスタを有するように、前記二次元シフトレジスタアレイ構造において同じ位置に結合される、コンピューティングシステム。 - 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において近隣の位置間に結合を含む、請求項11に記載のコンピューティングシステム。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、2つの位置分だけ離れている位置間に、結合を含む、請求項12に記載のコンピューティングシステム。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、3つの位置および4つの位置のうちの少なくとも1つ分だけ離れている位置間に、結合を含む、請求項12に記載のコンピューティングシステム。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、2つの位置、3つの位置、および4つの位置のうちの少なくとも1つ分だけ離れている位置間に、結合を含む、請求項11に記載のコンピューティングシステム。
- 前記実行レーンアレイの外側にハロー領域が存在するように、前記二次元レジスタアレイ構造の寸法は前記実行レーンアレイの寸法よりも大きい、請求項11に記載のコンピューティングシステム。
- 前記二次元レジスタアレイ構造における論理的に近隣のアレイ位置の対は、それらのそれぞれの物理的位置間に物理的アレイ位置を有する、請求項11に記載のコンピューティングシステム。
- 前記物理的アレイはトロイド構造を課す、請求項16に記載のコンピューティングシステム。
- 前記二次元レジスタアレイ構造は、ロール動作をサポートするよう、最後の論理位置を最初の論理位置に結合する、請求項16に記載のコンピューティングシステム。
- 前記二次元レジスタアレイ構造は、攪拌されたデータバスを介してランダムアクセスメモリに結合される、請求項16に記載のコンピューティングシステム。
- 二次元シフトレジスタアレイ構造内の複数の連続した位置からデータを同じ方向および数の位置でシフトして、実行レーンアレイ内の複数の異なる実行レーンの各々に、前記複数の異なる実行レーンのそれぞれの専用レジスタ内における新しい値を提供し、前記異なる実行レーンは、それらのそれぞれの専用レジスタに、前記実行レーンアレイおよび前記二次元シフトレジスタアレイのそれぞれの同じ位置で結合される、方法。
- 前記距離は1つの位置である、請求項21に記載の方法。
- 前記方向は、上、下、左、右、斜めのいずれかである、請求項22に記載の方法。
- 前記距離は、2つの位置、3つの位置、4つの位置いずれかである、請求項21に記載の方法。
- 前記二次元レジスタアレイ構造内でデータのロールを実行することをさらに含む、請求項21に記載の方法。
- 回路の記述を含む機械可読媒体であって、前記回路は、
二次元シフトレジスタアレイ構造に結合される実行レーンアレイを含み、前記実行レーンアレイにおける位置は、異なる実行レーンが異なる専用レジスタを有するように、前記二次元シフトレジスタアレイ構造において同じ位置に結合される、機械可読媒体。 - 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において近隣の位置間に結合を含む、請求項26に記載の機械可読媒体。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、2つの位置分だけ離れている位置間に、結合を含む、請求項27に記載の機械可読媒体。
- 前記二次元シフトレジスタアレイ構造は、前記二次元シフトレジスタアレイ構造において、3つの位置および4つの位置のうちの少なくとも1つ分だけ離れている位置間に、結合を含む、請求項27に記載の機械可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/694,750 US9769356B2 (en) | 2015-04-23 | 2015-04-23 | Two dimensional shift array for image processor |
US14/694,750 | 2015-04-23 | ||
PCT/US2016/026786 WO2016171926A1 (en) | 2015-04-23 | 2016-04-08 | Two dimensional shift array for image processor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018130045A Division JP6764904B2 (ja) | 2015-04-23 | 2018-07-09 | 画像プロセッサのための二次元シフトアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018520399A true JP2018520399A (ja) | 2018-07-26 |
JP6389571B2 JP6389571B2 (ja) | 2018-09-12 |
Family
ID=55806822
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017550909A Active JP6389571B2 (ja) | 2015-04-23 | 2016-04-08 | 画像プロセッサのための二次元シフトアレイ |
JP2018130045A Active JP6764904B2 (ja) | 2015-04-23 | 2018-07-09 | 画像プロセッサのための二次元シフトアレイ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018130045A Active JP6764904B2 (ja) | 2015-04-23 | 2018-07-09 | 画像プロセッサのための二次元シフトアレイ |
Country Status (7)
Country | Link |
---|---|
US (3) | US9769356B2 (ja) |
EP (1) | EP3286724B1 (ja) |
JP (2) | JP6389571B2 (ja) |
KR (2) | KR102202579B1 (ja) |
CN (1) | CN107430760B (ja) |
DE (1) | DE112016001844T5 (ja) |
WO (1) | WO2016171926A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10061746B2 (en) * | 2014-09-26 | 2018-08-28 | Intel Corporation | Instruction and logic for a vector format for processing computations |
US10313641B2 (en) | 2015-12-04 | 2019-06-04 | Google Llc | Shift register with reduced wiring complexity |
US9830150B2 (en) | 2015-12-04 | 2017-11-28 | Google Llc | Multi-functional execution lane for image processor |
US10387988B2 (en) | 2016-02-26 | 2019-08-20 | Google Llc | Compiler techniques for mapping program code to a high performance, power efficient, programmable image processing hardware platform |
US10204396B2 (en) | 2016-02-26 | 2019-02-12 | Google Llc | Compiler managed memory for image processor |
US10380969B2 (en) | 2016-02-28 | 2019-08-13 | Google Llc | Macro I/O unit for image processor |
US20180005059A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Statistics Operations On Two Dimensional Image Processor |
US10546211B2 (en) | 2016-07-01 | 2020-01-28 | Google Llc | Convolutional neural network on programmable two dimensional image processor |
US20180005346A1 (en) * | 2016-07-01 | 2018-01-04 | Google Inc. | Core Processes For Block Operations On An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
US20180007302A1 (en) * | 2016-07-01 | 2018-01-04 | Google Inc. | Block Operations For An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
US10789202B2 (en) * | 2017-05-12 | 2020-09-29 | Google Llc | Image processor with configurable number of active cores and supporting internal network |
US10489199B2 (en) * | 2017-05-12 | 2019-11-26 | Google Llc | Program code transformations to improve image processor runtime efficiency |
US10489878B2 (en) * | 2017-05-15 | 2019-11-26 | Google Llc | Configurable and programmable image processor unit |
US10915319B2 (en) * | 2017-05-15 | 2021-02-09 | Google Llc | Two dimensional masked shift instruction |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
WO2020103766A1 (en) * | 2018-11-23 | 2020-05-28 | Huawei Technologies Co., Ltd. | Filter independent l1 mapping of convolution data into general purpose register |
US10552939B1 (en) | 2019-02-12 | 2020-02-04 | Google Llc | Image processor complex transfer functions |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08234959A (ja) * | 1994-12-14 | 1996-09-13 | Internatl Business Mach Corp <Ibm> | データ圧縮システム及び方法 |
US20110153925A1 (en) * | 2009-12-22 | 2011-06-23 | Bains Kuljit S | Memory controller functionalities to support data swizzling |
Family Cites Families (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380046A (en) * | 1979-05-21 | 1983-04-12 | Nasa | Massively parallel processor computer |
US4445177A (en) | 1981-05-22 | 1984-04-24 | Data General Corporation | Digital data processing system utilizing a unique arithmetic logic unit for handling uniquely identifiable addresses for operands and instructions |
US4797852A (en) * | 1986-02-03 | 1989-01-10 | Intel Corporation | Block shifter for graphics processor |
EP0293701B1 (en) | 1987-06-01 | 1994-08-10 | Applied Intelligent Systems, Inc. | Parallel neighborhood processing system and method |
US4935894A (en) | 1987-08-31 | 1990-06-19 | Motorola, Inc. | Multi-processor, multi-bus system with bus interface comprising FIFO register stocks for receiving and transmitting data and control information |
US5253308A (en) | 1989-06-21 | 1993-10-12 | Amber Engineering, Inc. | Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing |
WO1994009595A1 (en) | 1991-09-20 | 1994-04-28 | Shaw Venson M | Method and apparatus including system architecture for multimedia communications |
JP3482660B2 (ja) | 1993-09-08 | 2003-12-22 | ソニー株式会社 | 画像データ処理装置および画像データ処理方法 |
US6058473A (en) | 1993-11-30 | 2000-05-02 | Texas Instruments Incorporated | Memory store from a register pair conditional upon a selected status bit |
US6049859A (en) | 1996-01-15 | 2000-04-11 | Siemens Aktiengesellschaft | Image-processing processor |
US5892962A (en) | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
US6366289B1 (en) | 1998-07-17 | 2002-04-02 | Microsoft Corporation | Method and system for managing a display image in compressed and uncompressed blocks |
US6587158B1 (en) | 1998-07-23 | 2003-07-01 | Dvdo, Inc. | Method and apparatus for reducing on-chip memory in vertical video processing |
US7010177B1 (en) | 1998-08-27 | 2006-03-07 | Intel Corporation | Portability of digital images |
US6757019B1 (en) * | 1999-03-13 | 2004-06-29 | The Board Of Trustees Of The Leland Stanford Junior University | Low-power parallel processor and imager having peripheral control circuitry |
US6970196B1 (en) * | 1999-03-16 | 2005-11-29 | Hamamatsu Photonics K.K. | High-speed vision sensor with image processing function |
JP3922859B2 (ja) | 1999-12-28 | 2007-05-30 | 株式会社リコー | 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6745319B1 (en) | 2000-02-18 | 2004-06-01 | Texas Instruments Incorporated | Microprocessor with instructions for shuffling and dealing data |
US6728862B1 (en) | 2000-05-22 | 2004-04-27 | Gazelle Technology Corporation | Processor array and parallel data processing methods |
US6728722B1 (en) | 2000-08-28 | 2004-04-27 | Sun Microsystems, Inc. | General data structure for describing logical data spaces |
US6986025B2 (en) | 2001-06-11 | 2006-01-10 | Broadcom Corporation | Conditional execution per lane |
US7286717B2 (en) | 2001-10-31 | 2007-10-23 | Ricoh Company, Ltd. | Image data processing device processing a plurality of series of data items simultaneously in parallel |
EP1322117A1 (fr) | 2001-12-06 | 2003-06-25 | Koninklijke Philips Electronics N.V. | Dispositif de codage/décodage arithmétique |
JP4146654B2 (ja) | 2002-02-28 | 2008-09-10 | 株式会社リコー | 画像処理回路、複合画像処理回路、および、画像形成装置 |
US9170812B2 (en) | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
WO2003088033A1 (en) | 2002-04-09 | 2003-10-23 | University Of Rochester | Multiplier-based processor-in-memory architectures for image and graphics processing |
CN1215553C (zh) * | 2002-04-17 | 2005-08-17 | 西安交通大学 | 一种内在并行的二维离散小波变换的vlsi结构的设计方法 |
US7084929B2 (en) * | 2002-07-29 | 2006-08-01 | Koninklijke Philips Electronics N.V. | Video data filtering arrangement and method |
WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
GB2395299B (en) * | 2002-09-17 | 2006-06-21 | Micron Technology Inc | Control of processing elements in parallel processors |
CN1187698C (zh) * | 2003-04-07 | 2005-02-02 | 西安交通大学 | 内在并行的二维离散小波变换的vlsi结构设计方法 |
US20060044576A1 (en) | 2004-07-30 | 2006-03-02 | Kabushiki Kaisha Toshiba | Apparatus for image processing |
US7199915B2 (en) * | 2004-03-26 | 2007-04-03 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Buffers for light modulation elements in spatial light modulators |
US7667764B2 (en) | 2004-06-04 | 2010-02-23 | Konica Minolta Holdings, Inc. | Image sensing apparatus |
KR100614647B1 (ko) * | 2004-07-02 | 2006-08-22 | 삼성전자주식회사 | 디블록킹 필터에서의 효과적인 에지 필터링 연산을 위한레지스터 어레이 구조 |
JP4219887B2 (ja) | 2004-12-28 | 2009-02-04 | 富士通マイクロエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
ATE504043T1 (de) | 2005-04-28 | 2011-04-15 | Univ Edinburgh | Umkonfigurierbares anweisungs-zellen-array |
US7882339B2 (en) | 2005-06-23 | 2011-02-01 | Intel Corporation | Primitives to enhance thread-level speculation |
JP2007034887A (ja) * | 2005-07-29 | 2007-02-08 | Matsushita Electric Ind Co Ltd | ハイレベル合成コンパイラ用のシフトレジスタファイルを自動生成するための方法および装置 |
JP2007067917A (ja) | 2005-08-31 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 画像データ処理装置 |
JP4712503B2 (ja) * | 2005-09-29 | 2011-06-29 | 富士通セミコンダクター株式会社 | リコンフィグ可能な画像処理用アドレス生成回路及びそれを有するリコンフィグlsi |
US7602974B2 (en) | 2005-10-21 | 2009-10-13 | Mobilic Technology (Cayman) Corp. | Universal fixed-pixel-size ISP scheme |
FR2895103B1 (fr) | 2005-12-19 | 2008-02-22 | Dxo Labs Sa | Procede et systeme de traitement de donnees numeriques |
US7802073B1 (en) | 2006-03-29 | 2010-09-21 | Oracle America, Inc. | Virtual core management |
JP4934356B2 (ja) * | 2006-06-20 | 2012-05-16 | 株式会社日立製作所 | 映像処理エンジンおよびそれを含む映像処理システム |
US20080111823A1 (en) | 2006-11-13 | 2008-05-15 | Faraday Technology Corp. | Graphics processing system |
EP1927949A1 (en) * | 2006-12-01 | 2008-06-04 | Thomson Licensing | Array of processing elements with local registers |
US8321849B2 (en) | 2007-01-26 | 2012-11-27 | Nvidia Corporation | Virtual architecture and instruction set for parallel thread computing |
US20080244222A1 (en) | 2007-03-30 | 2008-10-02 | Intel Corporation | Many-core processing using virtual processors |
US8068114B2 (en) | 2007-04-30 | 2011-11-29 | Advanced Micro Devices, Inc. | Mechanism for granting controlled access to a shared resource |
JP4389976B2 (ja) | 2007-06-29 | 2009-12-24 | ブラザー工業株式会社 | 画像処理装置および画像処理プログラム |
US20090046105A1 (en) * | 2007-08-15 | 2009-02-19 | Bergland Tyson J | Conditional execute bit in a graphics processor unit pipeline |
EP2663071B1 (en) | 2007-09-05 | 2015-11-18 | Tohoku University | Solid-state image sensor and drive method for the same |
WO2009145917A1 (en) | 2008-05-30 | 2009-12-03 | Advanced Micro Devices, Inc. | Local and global data share |
JP4999791B2 (ja) | 2008-06-30 | 2012-08-15 | キヤノン株式会社 | 情報処理装置、その制御方法、及びプログラム |
JP5435902B2 (ja) | 2008-07-07 | 2014-03-05 | サーパス工業株式会社 | 流量調整弁 |
US8456480B2 (en) | 2009-01-14 | 2013-06-04 | Calos Fund Limited Liability Company | Method for chaining image-processing functions on a SIMD processor |
US8332794B2 (en) | 2009-01-22 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuits and methods for programmable transistor array |
KR101572879B1 (ko) | 2009-04-29 | 2015-12-01 | 삼성전자주식회사 | 병렬 응용 프로그램을 동적으로 병렬처리 하는 시스템 및 방법 |
US20110055495A1 (en) | 2009-08-28 | 2011-03-03 | Qualcomm Incorporated | Memory Controller Page Management Devices, Systems, and Methods |
US8976195B1 (en) | 2009-10-14 | 2015-03-10 | Nvidia Corporation | Generating clip state for a batch of vertices |
US8436857B2 (en) | 2009-10-20 | 2013-05-07 | Oracle America, Inc. | System and method for applying level of detail schemes |
US8749667B2 (en) | 2010-08-02 | 2014-06-10 | Texas Instruments Incorporated | System and method for maintaining maximum input rate while up-scaling an image vertically |
US8508612B2 (en) | 2010-09-30 | 2013-08-13 | Apple Inc. | Image signal processor line buffer configuration for processing ram image data |
US8797323B2 (en) | 2011-01-18 | 2014-08-05 | Intel Corporation | Shadowing dynamic volumetric media |
WO2012105174A1 (ja) | 2011-01-31 | 2012-08-09 | パナソニック株式会社 | プログラム生成装置、プログラム生成方法、プロセッサ装置及びマルチプロセッサシステム |
US9092267B2 (en) | 2011-06-20 | 2015-07-28 | Qualcomm Incorporated | Memory sharing in graphics processing unit |
US20130027416A1 (en) | 2011-07-25 | 2013-01-31 | Karthikeyan Vaithianathan | Gather method and apparatus for media processing accelerators |
JP5742651B2 (ja) | 2011-10-15 | 2015-07-01 | コニカミノルタ株式会社 | 画像処理装置、連携方法および連携プログラム |
JP5746100B2 (ja) | 2011-12-27 | 2015-07-08 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
US8823736B2 (en) | 2012-01-20 | 2014-09-02 | Intel Corporation | Graphics tiling architecture with bounding volume hierarchies |
US10244246B2 (en) | 2012-02-02 | 2019-03-26 | Texas Instruments Incorporated | Sub-pictures for pixel rate balancing on multi-core platforms |
US9235769B2 (en) | 2012-03-15 | 2016-01-12 | Herta Security, S.L. | Parallel object detection method for heterogeneous multithreaded microarchitectures |
TWI520598B (zh) | 2012-05-23 | 2016-02-01 | 晨星半導體股份有限公司 | 影像處理裝置與影像處理方法 |
JP5939572B2 (ja) * | 2012-07-11 | 2016-06-22 | 国立大学法人東京農工大学 | データ処理装置 |
US20140019486A1 (en) | 2012-07-13 | 2014-01-16 | Amitava Majumdar | Logic Content Processing for Hardware Acceleration of Multi-Pattern Search |
US9232139B2 (en) | 2012-07-24 | 2016-01-05 | Apple Inc. | Image stabilization using striped output transformation unit |
US9378181B2 (en) | 2012-11-09 | 2016-06-28 | Intel Corporation | Scalable computing array |
CN103019656B (zh) * | 2012-12-04 | 2016-04-27 | 中国科学院半导体研究所 | 可动态重构的多级并行单指令多数据阵列处理系统 |
US9851977B2 (en) * | 2012-12-06 | 2017-12-26 | Kalray | Apparatus and method for combining thread warps with compatible execution masks for simultaneous execution and increased lane utilization |
US8954992B2 (en) | 2013-03-15 | 2015-02-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Distributed and scaled-out network switch and packet processing |
US9477999B2 (en) * | 2013-09-20 | 2016-10-25 | The Board Of Trustees Of The Leland Stanford Junior University | Low power programmable image processor |
US9818166B2 (en) | 2015-01-16 | 2017-11-14 | Intel Corporation | Graph-based application programming interface architectures with producer/consumer nodes for enhanced image processing parallelism |
US9749548B2 (en) | 2015-01-22 | 2017-08-29 | Google Inc. | Virtual linebuffers for image signal processors |
-
2015
- 2015-04-23 US US14/694,750 patent/US9769356B2/en active Active
-
2016
- 2016-04-08 DE DE112016001844.4T patent/DE112016001844T5/de active Pending
- 2016-04-08 CN CN201680019863.0A patent/CN107430760B/zh active Active
- 2016-04-08 KR KR1020197024671A patent/KR102202579B1/ko active IP Right Grant
- 2016-04-08 KR KR1020177028034A patent/KR102016097B1/ko active IP Right Grant
- 2016-04-08 JP JP2017550909A patent/JP6389571B2/ja active Active
- 2016-04-08 WO PCT/US2016/026786 patent/WO2016171926A1/en active Application Filing
- 2016-04-08 EP EP16718118.9A patent/EP3286724B1/en active Active
-
2017
- 2017-05-09 US US15/590,849 patent/US10397450B2/en active Active
-
2018
- 2018-07-09 JP JP2018130045A patent/JP6764904B2/ja active Active
-
2019
- 2019-07-30 US US16/526,063 patent/US11153464B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08234959A (ja) * | 1994-12-14 | 1996-09-13 | Internatl Business Mach Corp <Ibm> | データ圧縮システム及び方法 |
US20110153925A1 (en) * | 2009-12-22 | 2011-06-23 | Bains Kuljit S | Memory controller functionalities to support data swizzling |
Non-Patent Citations (4)
Title |
---|
F. CARDELLS-TORMO, 外4名: "Area-efficient 2-d shift-variant convolvers for fpga-based digital image processing", FIELD PROGRAMMABLE LOGIC AND APPLICATIONS, JPN6018013955, 10 October 2005 (2005-10-10), pages 578 - 581 * |
W. QADEER, 外5名: "Convolution engine:balancing efficiency and flexibility in specialized computing", COMMUNICATIONS OF THE ACM, vol. 第58巻, 第4号, JPN7018001190, April 2015 (2015-04-01), pages 85 - 93 * |
千葉諒太郎, 外4名: ""フラクショナルステップ法に基づく非圧縮性流体計算専用ストリームプロセッサの設計と評価"", 電子情報通信学会技術研究報告, vol. 第113巻, 第221号, JPN6018013953, 11 September 2013 (2013-09-11), JP, pages 13 - 18 * |
楠田浩平, 外2名: ""メモリ分散型アレイアクセラレータのための命令生成手法の開発と評価"", 情報処理学会 研究報告 計算機アーキテクチャ(ARC), vol. 第2014−ARC−208巻, 第16号, JPN6018013950, 16 January 2014 (2014-01-16), JP, pages 1 - 7 * |
Also Published As
Publication number | Publication date |
---|---|
KR20170125395A (ko) | 2017-11-14 |
US10397450B2 (en) | 2019-08-27 |
US11153464B2 (en) | 2021-10-19 |
JP2018185847A (ja) | 2018-11-22 |
JP6389571B2 (ja) | 2018-09-12 |
DE112016001844T5 (de) | 2018-02-08 |
EP3286724A1 (en) | 2018-02-28 |
EP3286724B1 (en) | 2021-10-06 |
KR102016097B1 (ko) | 2019-08-29 |
US20190364174A1 (en) | 2019-11-28 |
US20170310855A1 (en) | 2017-10-26 |
KR102202579B1 (ko) | 2021-01-13 |
CN107430760A (zh) | 2017-12-01 |
US9769356B2 (en) | 2017-09-19 |
KR20190102086A (ko) | 2019-09-02 |
US20160316107A1 (en) | 2016-10-27 |
CN107430760B (zh) | 2021-01-12 |
JP6764904B2 (ja) | 2020-10-07 |
WO2016171926A1 (en) | 2016-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6389571B2 (ja) | 画像プロセッサのための二次元シフトアレイ | |
JP6612403B2 (ja) | 画像プロセッサのためのエネルギ効率的なプロセッサコアアーキテクチャ | |
JP7202987B2 (ja) | 高性能で、電力効率の良い、プログラマブルな画像処理のためのアーキテクチャ | |
JP6793228B2 (ja) | 画像プロセッサのためのシート生成部 | |
JP2019522291A (ja) | プログラマブル二次元画像プロセッサ上の畳み込みニューラルネットワーク | |
JP2019507922A (ja) | 画像プロセッサのためのコンパイラ管理メモリ | |
JP6895466B2 (ja) | 二次元画像プロセッサ上での統計演算 | |
CN110300944B (zh) | 具有可配置数目的活动核心和支持内部网络的图像处理器 | |
JP6820428B2 (ja) | マルチコア画像プロセッサ上のアプリケーションソフトウェアの構成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6389571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |