JP5746100B2 - 画像形成装置 - Google Patents

画像形成装置 Download PDF

Info

Publication number
JP5746100B2
JP5746100B2 JP2012145815A JP2012145815A JP5746100B2 JP 5746100 B2 JP5746100 B2 JP 5746100B2 JP 2012145815 A JP2012145815 A JP 2012145815A JP 2012145815 A JP2012145815 A JP 2012145815A JP 5746100 B2 JP5746100 B2 JP 5746100B2
Authority
JP
Japan
Prior art keywords
processing unit
arithmetic processing
kernel
image forming
root file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012145815A
Other languages
English (en)
Other versions
JP2013152695A (ja
Inventor
俊太郎 辻
俊太郎 辻
健一朗 新田
健一朗 新田
Original Assignee
京セラドキュメントソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011285147 priority Critical
Priority to JP2011285147 priority
Priority to JP2011285146 priority
Priority to JP2011285146 priority
Application filed by 京セラドキュメントソリューションズ株式会社 filed Critical 京セラドキュメントソリューションズ株式会社
Priority to JP2012145815A priority patent/JP5746100B2/ja
Publication of JP2013152695A publication Critical patent/JP2013152695A/ja
Application granted granted Critical
Publication of JP5746100B2 publication Critical patent/JP5746100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from or digital output to record carriers, e.g. RAID, emulated record carriers, networked record carriers
    • G06F3/0601Dedicated interfaces to storage systems
    • G06F3/0602Dedicated interfaces to storage systems specifically adapted to achieve a particular effect
    • G06F3/0626Reducing size or complexity of storage systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00928Initialisation or control of normal start-up or shut-down, i.e. non failure or error related
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00912Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
    • H04N1/00938Software related arrangements, e.g. loading applications
    • H04N1/00941Interaction of different applications

Description

本発明は、画像形成装置に関するものである。

ある画像形成装置は、メインシステムと、操作パネルの制御を行うパネルシステムとを有し、そのメインシステムおよびパネルシステムは、それぞれプロセッサーを有して異なる処理を行い、両者間が通信インターフェイスなどで結合されている(例えば、特許文献1参照)。

特開2008−204242号公報

上述の画像形成装置のように、互いに独立したシステムの場合、通常、各システムにおいて、オペレーティングシステムのカーネルが起動され、それぞれ別々にファイルシステムがマウントされる。図8は、そのような画像形成装置の起動処理について説明するフローチャートである。

図8に示すように、2つのシステムのプロセッサー#1,#2のそれぞれのためにカーネルおよびルートファイルシステムがフラッシュメモリーに予め記憶されている。プロセッサー#1用のルートファイルシステムには、プロセッサー#1が使用するデータおよび/またはプログラムが含まれており、プロセッサー#2用のルートファイルシステムには、プロセッサー#2が使用するデータおよび/またはプログラムが含まれている。

そして、画像形成装置の起動処理において、プロセッサー#1,#2のそれぞれのカーネルがロードされ、起動する(ステップS101,S111)。プロセッサー#1,#2のカーネルは、それぞれ、ルートファイルシステムをマウントする(ステップS102,S112)。

上述のように複数のシステムを使用する場合、各システムのために、カーネルおよびルートファイルシステムをフラッシュメモリーに記憶させておく必要があるため、フラッシュメモリーに要求される記憶領域のサイズが大きくなってしまうという問題がある。

本発明は、上記の問題に鑑みてなされたものであり、フラッシュメモリーなどの不揮発性記憶装置に要求される記憶領域のサイズが小さくて済む画像形成装置を得ることを目的とする。

上記の課題を解決するために、本発明では以下のようにした。

本発明に係る画像形成装置は、第1演算処理部と、第1演算処理部とは異なる処理を実行する第2演算処理部と、第1演算処理部のカーネルおよび第2演算処理部のカーネルによってそれぞれマウントされる共用のルートファイルシステムを記憶している不揮発性記憶装置とを備える。そして、不揮発性記憶装置は、第1演算処理部および第2演算処理部のカーネルを記憶しており、第1演算処理部および第2演算処理部のいずれか一方は、ブートローダーを実行して、第1演算処理部のカーネルおよび第2演算処理部のカーネルを起動する。

これにより、1つのルートファイルシステムが共用されるので、不揮発性記憶装置に要求される記憶領域のサイズが小さくて済む。

また、本発明に係る画像形成装置は、上記の画像形成装置に加え、次のようにしてもよい。この場合、上述のルートファイルシステムは、第1演算処理部および第2演算処理部によって書き換えられるデータおよび/またはプログラムを含まない。

これにより、ルートファイルシステムが変更されないので、ルートファイルシステムを共用しても、ルートファイルシステムの整合性が維持される。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、不揮発性記憶装置は、第1演算処理部によって書き換えられるデータおよび/またはプログラムが記憶されている第1記憶領域と、第2演算処理部によって書き換えられるデータおよび/またはプログラムが記憶されている第2記憶領域とを有する。そして、第1記憶領域は、第1演算処理部のカーネルによってマウントされ、第2記憶領域は、第2演算処理部のカーネルによってマウントされる。

これにより、ルートファイルシステムとは別に、書き換え可能なデータおよび/またはプログラムの記憶領域が設けられているため、ルートファイルシステムに読取専用のデータおよび/またはプログラムを含めることで、ルートファイルシステムが第1演算処理部および第2演算処理部のカーネルによって変更されずに済む。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、第2演算処理部は、ジョブ管理処理を実行し、第1演算処理部は、ジョブ管理処理以外の特定の処理を実行する。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、画像形成装置は、操作パネルをさらに備える。そして、第1演算処理部は、操作パネルを制御する処理を実行する。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、画像形成装置は、ネットワークインターフェイスをさらに備える。そして、第1演算処理部は、ネットワークインターフェイスでデータ通信を行う処理を実行する。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、画像形成装置は、揮発性メモリーをさらに備える。そして、第1演算処理部は、ルートファイルシステムを揮発性メモリーへロードし、揮発性メモリーへロードしたルートファイルシステムをマウントする。一方、第2演算処理部は、第1演算処理部により揮発性メモリーへロードされたルートファイルシステムをマウントする。

これにより、1つのルートファイルシステムが共用されるので、フラッシュメモリーなどの不揮発性記憶装置に要求される記憶領域のサイズが小さくて済む。また、揮発性メモリーへロードされたルートファイルシステムが使用されるため、不揮発性記憶装置内のルートファイルシステムに比べ、高速にアクセスすることができる。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、上述のルートファイルシステムは、揮発性メモリーにおける、第1演算処理部のカーネルおよび第2演算処理部のカーネルの管理領域外にロードされる。

これにより、第1演算処理部のカーネルおよび第2演算処理部のカーネルのいずれからも、ルートファイルシステムがアクセス可能となる。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、第1演算処理部のカーネルおよび第2演算処理部のカーネルは、それぞれ、ルートファイルシステムがロードされた記憶領域を、メモリーブロックデバイスとして取り扱う。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、第1演算処理部および第2演算処理部のいずれか一方が、ブートローダーで、ルートファイルシステムを、揮発性メモリーにおける、第1演算処理部のカーネルおよび第2演算処理部のカーネルの管理領域外にロードし、その後、第1演算処理部のカーネルおよび第2演算処理部のカーネルを起動する。

また、本発明に係る画像形成装置は、第1演算処理部と、第1演算処理部とは異なる処理を実行する第2演算処理部と、第1演算処理部のカーネルおよび第2演算処理部のカーネルによってそれぞれマウントされる共用のルートファイルシステムを記憶している不揮発性記憶装置と、揮発性メモリーとを備える。第1演算処理部は、ルートファイルシステムを揮発性メモリーへロードし、揮発性メモリーへロードしたルートファイルシステムをマウントする。一方、第2演算処理部は、第1演算処理部により揮発性メモリーへロードされたルートファイルシステムをマウントする。上述のルートファイルシステムは、揮発性メモリーにおける、第1演算処理部のカーネルおよび第2演算処理部のカーネルの管理領域外にロードされる。第1演算処理部のカーネルおよび第2演算処理部のカーネルは、それぞれ、ルートファイルシステムがロードされた記憶領域を、メモリーブロックデバイスとして取り扱う。そして、ルートファイルシステムのメモリーブロックデバイスを、第1演算処理部のカーネルの管理領域および/または第2演算処理部のカーネルの管理領域より下位側のアドレス領域に設定可能となっている。

これにより、カーネルに変更があっても上述のメモリーブロックデバイスの配置を柔軟に変更することができる。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、上述のメモリーブロックデバイスは、MTDデバイスである。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、ルートファイルシステム内のプログラムは、このプログラムを実行している演算処理部のIDを取得し、取得したIDに応じた処理を実行するように記述されている。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、画像形成装置は、マルチコアプロセッサーを備える。そして、第1演算処理部および第2演算処理部は、マルチコアプロセッサーにおける複数のコアのうちのいずれか2つである。

また、本発明に係る画像形成装置は、上記の画像形成装置のいずれかに加え、次のようにしてもよい。この場合、不揮発性記憶装置は、フラッシュメモリーである。

本発明によれば、画像形成装置におけるフラッシュメモリーなどの不揮発性記憶装置に要求される記憶領域のサイズが小さくて済む。

図1は、本発明の実施の形態に係る画像形成装置の構成を示すブロック図である。 図2は、図1におけるフラッシュメモリーの記憶領域の一例を示す図である。 図3は、図2におけるルートファイルシステムに含まれるプログラムであって、パネルシステムとメインシステムとで異なる処理を実行するプログラムの一部の処理を示すフローチャートである。 図4は、実施の形態1に係る画像形成装置の起動時の動作を説明するフローチャートである。 図5は、実施の形態2におけるDRAMにおいて割り当てられる記憶領域の一例を示す図である。 図6は、実施の形態2に係る画像形成装置の起動時の動作を説明するフローチャートである。 図7は、実施の形態2におけるDRAMにおいて割り当てられる記憶領域の別の例を示す図である。 図8は、ある画像形成装置の起動処理について説明するフローチャートである。

以下、図に基づいて本発明の実施の形態を説明する。

実施の形態1.

図1は、本発明の実施の形態に係る画像形成装置の構成を示すブロック図である。この画像形成装置は、プロセッサー1、フラッシュメモリー2、DRAM(Dynamic Random Access Memory)3、コントローラー4、画像処理装置5、印刷装置6、および操作パネル7を備える。

プロセッサー1は、マルチコアプロセッサーであって、複数のコア11a,11bと、ローカルバスコントローラー12、DRAMコントローラー13、およびPCIeコントローラー14を有する。

複数のコア11a,11bは、それぞれ同一の回路構成を有する演算処理部であって、フラッシュメモリー2内のプログラムやDRAM3にロードされたプログラムを実行する。

また、この実施の形態1では、コア11aがブートローダーを実行して、コア11aのカーネルおよびコア11bのカーネルを起動する。これらのカーネルには、例えば、同一バージョンのLinux(商標)が使用される。

コア11bは、ジョブ管理処理を実行し、コア11aは、ジョブ管理処理以外の特定の処理を実行する。この実施の形態1では、コア11aは、操作パネル7を制御するパネルシステムに使用され、コア11bは、ジョブ管理などを行うメインシステムに使用される。

ローカルバスコントローラー12は、ローカルバスに接続されたフラッシュメモリー2などとのデータ通信を実行する。

DRAMコントローラー13は、DRAM3に対するデータの読み書きを実行する。

PCIeコントローラー14は、コントローラー4とのデータ通信を、PCIe(Peripheral Component Interconnect Express)インターフェイスで実行する。

システムバス15は、コア11a,11bおよびコントローラー12〜14を相互に接続するデータ通信路である。

また、フラッシュメモリー2は、複数のコア11a,11bで使用されるデータおよび/またはプログラムを記憶している不揮発性記憶装置である。フラッシュメモリー2は、例えばNAND型フラッシュメモリーである。

図2は、図1におけるフラッシュメモリー2の記憶領域の一例を示す図である。

フラッシュメモリー2は、コア11a用のカーネル(つまり、オペレーティングシステム)のプログラム、およびコア11b用のカーネル(つまり、オペレーティングシステム)のプログラムを記憶している。

また、フラッシュメモリー2は、コア11aのカーネルおよびコア11bのカーネルによってそれぞれマウントされる共用のルートファイルシステムを記憶している。

このルートファイルシステムは、バイナリプログラム、標準ライブラリー、スクリプトなどを含む。なお、このルートファイルシステムは、コア11a,11bによって書き換えられるデータおよび/またはプログラムを含まない。つまり、このルートファイルシステムは、リードオンリーなデータおよび/またはプログラムのみを含む。したがって、このルートファイルシステムは、cramfs、squashfsなどのリードオンリーのファイルシステムとされる。これにより、ルートファイルシステムへのライトアクセスが禁止され、ルートファイルシステムの内容が保護される。

さらに、フラッシュメモリー2は、コア11aによって書き換えられるデータおよび/またはプログラムが記憶されているパネルプログラム領域と、コア11bによって書き換えられるデータおよび/またはプログラムが記憶されているメインプログラム領域とを有する。そして、パネルプログラム領域は、コア11aのカーネルによってマウントされ、メインプログラム領域は、コア11bのカーネルによってマウントされる。

図3は、図2におけるルートファイルシステムに含まれるプログラムであって、パネルシステムとメインシステムとで異なる処理を実行するプログラムの一部の処理を示すフローチャートである。そのようなプログラムは、このプログラムを実行している演算処理部のIDを取得し、取得したIDに応じた処理を実行するように記述されている。つまり、システムごとに異なる処理を実行させることができる。

この実施の形態1では、コア11aのコアIDがゼロであり、コア11bのコアIDが1である場合、このプログラムを実行している演算処理部のコアIDが取得され(ステップS1)、取得したコアIDがゼロであるか否かが判定され(ステップS2)、コアIDがゼロであるときには、パネルシステム用の処理が実行され(ステップS3)、コアIDが1であるときには、メインシステム用の処理が実行される(ステップS4)。

また、DRAM3は、コア11a,11bで使用されるデータおよび/またはプログラムをロードされる揮発性メモリーである。DRAM3は、フラッシュメモリー2に比べ高速にデータのリード・ライトを行うことができる。

コントローラー4は、プロセッサー1から見た周辺装置である画像処理装置5、操作パネル7などを制御する回路である。コントローラー4は、PCIeインターフェイス21、ビデオコントローラー22、およびパネルコントローラー23を有する。PCIeインターフェイス21は、プロセッサー1のPCIeコントローラー14とデータ通信を行う。ビデオコントローラー22は、画像処理装置5および印刷装置6を制御して印刷を実行させる。パネルコントローラー23は、操作パネル7を制御して、プロセッサー1から供給されたデータに基づく情報を表示させたり、操作パネル7に対するユーザー操作の情報をプロセッサー1に供給したりする。つまり、パネルシステムでは、コア11aがパネルコントローラー23を使用して操作パネル7の制御を行い、メインシステムでは、コア11bがビデオコントローラー22を使用して画像処理装置5および印刷装置6の制御を行う。

画像処理装置5は、図示せぬ画像読取装置により得られた画像データ、図示せぬホスト装置から供給された画像データなどから、印刷装置6に供給する印刷用画像データを生成する。印刷装置6は、画像処理装置5により生成された印刷用画像データに基づく画像を、例えば電子写真方式で、記録媒体に印刷する。

操作パネル7は、この画像形成装置の筐体表面に配置され、ユーザーに対して情報を表示する表示装置と、ユーザー操作を検出する入力装置とを有する。表示装置は、液晶ディスプレイ、インジケーターなどであって、入力装置は、タッチパネル、ボタンスイッチなどである。

次に、実施の形態1に係る画像形成装置の起動時の動作について説明する。図4は、実施の形態1に係る画像形成装置の起動時の動作を説明するフローチャートである。

まず、コア11aは、フラッシュメモリー2などの所定の記憶領域に記憶されている図示せぬブートローダーを起動する(ステップS11)。

そして、コア11aは、ブートローダーで、コア11aのカーネルおよびコア11bのカーネルを起動する(ステップS12,S22)。

これにより、コア11a,11bは、それぞれ、カーネルに従って動作する。

コア11aは、カーネルに従って、ルートファイルシステムをマウントする(ステップS13)。その後、コア11aは、カーネルに従って、パネルプログラム領域を、/usr/localなどの所定の下位ディレクトリにマウントする(ステップS14)。

また、コア11bは、カーネルに従って、ルートファイルシステムをマウントする(ステップS23)。その後、コア11bは、カーネルに従って、メインプログラム領域を、/usr/localなどの所定の下位ディレクトリにマウントする(ステップS24)。

これにより、フラッシュメモリー2内のルートファイルシステムは、コア11a,11bの両方からアクセス(リードのみ)され、フラッシュメモリー2内のパネルプログラム領域は、コア11a,11bのうちのコア11aのみからアクセス(リードとライト)され、フラッシュメモリー2内のメインプログラム領域は、コア11a,11bのうちのコア11bのみからアクセス(リードとライト)される。

以上のように、上記実施の形態1によれば、画像形成装置は、複数のコア11a,11bのプロセッサー1と、コア11aのカーネルおよびコア11bのカーネルによってそれぞれマウントされる共用のルートファイルシステムを記憶しているフラッシュメモリー2とを備える。

これにより、1つのルートファイルシステムが共用されるので、フラッシュメモリー2に要求される記憶領域のサイズが小さくて済む。

実施の形態2.

本発明の実施の形態2に係る画像形成装置は、実施の形態1に係る画像形成装置と同様のハードウェア構成を有する。実施の形態2では、コア11aは、ルートファイルシステムをDRAM3へロードし、DRAM3へロードしたルートファイルシステムをマウントし、コア11bは、ルートファイルシステムをDRAM3へロードせずに、コア11aによりDRAM3へロードされたルートファイルシステムをマウントする。

図5は、実施の形態2におけるDRAM3において割り当てられる記憶領域の一例を示す図である。

図5に示すように、実施の形態2では、ルートファイルシステムは、DRAM3における、コア11aのカーネルおよびコア11bのカーネルの管理領域外にロードされ、コア11a,11bのカーネルは、それぞれ、ルートファイルシステムがロードされた記憶領域を、メモリーブロックデバイスとして取り扱う。このメモリーブロックデバイスは、例えばMTD(Memory Technology Device)デバイスである。

より具体的には、コア11aが、ブートローダーで、ルートファイルシステムを、DRAM3における、コア11a,11bのカーネル管理領域外にロードし、その後、コア11aのカーネルおよびコア11bのカーネルを起動する。

次に、実施の形態2に係る画像形成装置の起動時の動作について説明する。図6は、実施の形態2に係る画像形成装置の起動時の動作を説明するフローチャートである。

まず、コア11aは、フラッシュメモリー2などの所定の記憶領域に記憶されている図示せぬブートローダーを起動する(ステップS31)。ブートローダーとしては、例えばu−bootなどが使用される。

コア11aは、ブートローダーに従って、フラッシュメモリー2内のルートファイルシステムをDRAM3の所定の物理アドレス領域に展開する(ステップS32)。

次に、コア11aは、ブートローダーに従って、コア11aのカーネルおよびコア11bのカーネルを起動する(ステップS33,S43)。

これにより、コア11a,11bは、それぞれ、カーネルに従って動作する。

コア11aは、カーネルに従って、例えばio_remap関数で、ルートファイルシステムを展開した物理アドレス領域の、論理アドレス領域へのマッピングを行い(ステップS34)、その領域についてのメモリーブロックデバイス(ここではMTDデバイス)を作成し登録する(ステップS35)。そして、コア11aは、カーネルに従って、そのメモリーブロックデバイス(つまり、ルートファイルシステム)をマウントする(ステップS36)。その後、コア11aは、カーネルに従って、パネルプログラム領域を、/usr/localなどの所定の下位ディレクトリにマウントする(ステップS37)。

また、コア11bは、カーネルに従って、例えばio_remap関数で、ルートファイルシステムを展開した物理アドレス領域の、論理アドレス領域へのマッピングを行い(ステップS44)、その領域についてのメモリーブロックデバイス(ここではMTDデバイス)を作成し登録する(ステップS45)。そして、コア11bは、カーネルに従って、そのメモリーブロックデバイス(つまり、ルートファイルシステム)をマウントする(ステップS46)。その後、コア11bは、カーネルに従って、メインプログラム領域を、/usr/localなどの所定の下位ディレクトリにマウントする(ステップS47)。

なお、ルートファイルシステムが展開された物理アドレス領域の位置(例えば先頭アドレスおよびサイズ)は、ブートローダーがカーネルを起動する際に、ブートローダーから各コア11a,11bのカーネルへ渡される。例えば、u−bootのコマンドラインのパラメーターなどとしてそれらの情報が渡される。

これにより、DRAM3にロードされたルートファイルシステムは、コア11a,11bの両方からアクセスされ、フラッシュメモリー2内のパネルプログラム領域は、コア11a,11bのうちのコア11aのみからアクセスされ、フラッシュメモリー2内のメインプログラム領域は、コア11a,11bのうちのコア11bのみからアクセスされる。

なお、実施の形態2に係る画像形成装置のその他の構成および動作については実施の形態1の場合と同様であるので、その説明を省略する。

以上のように、上記実施の形態2によれば、コア11aは、ルートファイルシステムをDRAM3へロードし、DRAM3へロードしたルートファイルシステムをマウントする。一方、コア11bは、コア11aによりDRAM3へロードされたルートファイルシステムをマウントする。

これにより、1つのルートファイルシステムが共用されるので、フラッシュメモリー2に要求される記憶領域のサイズが小さくて済む。また、DRAM3へロードされたルートファイルシステムが使用されるため、フラッシュメモリー2内のルートファイルシステムに比べ、高速にアクセスすることができる。なお、実施の形態2では、ルートファイルシステムには、リードオンリーのデータおよび/またはプログラムのみが含まれており、ルートファイルシステムに変更が生じないため、DRAM3へロードされたルートファイルシステムの使用後に、DRAM3のルートファイルシステムをフラッシュメモリー2にライトバックする必要がない。

なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。

例えば、上記実施の形態1,2では、プロセッサー1内の複数のコア11a,11bにより複数の演算処理部が実現されているが、その代わりに、バスなどで接続されている複数のプロセッサーで複数の演算処理部を実現するようにしてもよい。

また、上記実施の形態1,2では、コア11aがパネルシステムに使用されているが、その代わりに、画像形成装置にネットワークインターフェイスを設け、そのネットワークインターフェイスを使用する通信処理をコア11aで行うようにしてもよい。

また、上記実施の形態1,2において、ルートファイルシステムのメモリーブロックデバイスを、コア11aのカーネルの管理領域および/またはコア11bのカーネルの管理領域より下位側のアドレス領域に設定可能としてもよい。その場合、カーネルの管理領域とメモリーブロックデバイスの領域とが重ならないようにする。なお、通常、io_remap関数では、カーネルの管理領域の先頭アドレスより下位側のアドレスについては、マッピングができないが(カーネルの管理領域を保護するためにエラーとされるが)、io_remap関数を変更して、カーネルの管理領域の先頭アドレスより下位側のアドレスについてのマッピングを可能とする。図7は、実施の形態2におけるDRAMにおいて割り当てられる記憶領域の別の例を示す図である。図7に示すように、例えば、コア11bのカーネル管理領域より下位アドレス側にメモリーブロックデバイスの領域を割り当てることができる。

また、上記実施の形態1,2において、コア11aのカーネルは、コア11aのカーネル管理領域内にRAMディスクを作成して、そのRAMディスクにパネルプログラムをロードして、そのRAMディスクを、フラッシュメモリー2内のパネルプログラム領域の代わりにマウントするようにしてもよい。同様に、コア11bのカーネルは、コア11bのカーネル管理領域内にRAMディスクを作成して、そのRAMディスクにメインプログラムをロードして、そのRAMディスクを、フラッシュメモリー2内のメインプログラム領域の代わりにマウントするようにしてもよい。

本発明は、例えば、プリンター、複写機、ファクシミリ機、複合機などといった画像形成装置に適用可能である。

1 プロセッサー(マルチコアプロセッサーの一例)
2 フラッシュメモリー(不揮発性記憶装置の一例)
3 DRAM(揮発性メモリーの一例)
7 操作パネル
11a コア(第1演算処理部の一例)
11b コア(第2演算処理部の一例)

Claims (15)

  1. 第1演算処理部と、
    前記第1演算処理部とは異なる処理を実行する第2演算処理部と、
    前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルによってそれぞれマウントされる共用のルートファイルシステムを記憶している不揮発性記憶装置と、
    を備え
    前記不揮発性記憶装置は、前記第1演算処理部および前記第2演算処理部のカーネルを記憶しており、
    前記第1演算処理部および前記第2演算処理部のいずれか一方は、ブートローダーを実行して、前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルを起動すること、
    を特徴とする画像形成装置。
  2. 前記ルートファイルシステムは、前記第1演算処理部および前記第2演算処理部によって書き換えられるデータおよび/またはプログラムを含まないことを特徴とする請求項1記載の画像形成装置。
  3. 前記不揮発性記憶装置は、前記第1演算処理部によって書き換えられるデータおよび/またはプログラムが記憶されている第1記憶領域と、前記第2演算処理部によって書き換えられるデータおよび/またはプログラムが記憶されている第2記憶領域とを有し、
    前記第1記憶領域は、前記第1演算処理部のカーネルによってマウントされ、
    前記第2記憶領域は、前記第2演算処理部のカーネルによってマウントされること、
    を特徴とする請求項2記載の画像形成装置。
  4. 前記第2演算処理部は、ジョブ管理処理を実行し、
    前記第1演算処理部は、前記ジョブ管理処理以外の特定の処理を実行すること、
    を特徴とする請求項1から請求項3のうちのいずれか1項記載の画像形成装置。
  5. 操作パネルをさらに備え、
    前記第1演算処理部は、前記操作パネルを制御する処理を実行すること、
    を特徴とする請求項4記載の画像形成装置。
  6. ネットワークインターフェイスをさらに備え、
    前記第1演算処理部は、前記ネットワークインターフェイスでデータ通信を行う処理を実行すること、
    を特徴とする請求項4記載の画像形成装置。
  7. 揮発性メモリーをさらに備え、
    前記第1演算処理部は、前記ルートファイルシステムを前記揮発性メモリーへロードし、前記揮発性メモリーへロードした前記ルートファイルシステムをマウントし、
    前記第2演算処理部は、前記第1演算処理部により前記揮発性メモリーへロードされた前記ルートファイルシステムをマウントすること、
    を特徴とする請求項1記載の画像形成装置。
  8. 前記ルートファイルシステムは、前記揮発性メモリーにおける、前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルの管理領域外にロードされることを特徴とする請求項記載の画像形成装置。
  9. 前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルは、それぞれ、前記ルートファイルシステムがロードされた記憶領域を、メモリーブロックデバイスとして取り扱うことを特徴とする請求項記載の画像形成装置。
  10. 第1演算処理部と、
    前記第1演算処理部とは異なる処理を実行する第2演算処理部と、
    前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルによってそれぞれマウントされる共用のルートファイルシステムを記憶している不揮発性記憶装置と、
    揮発性メモリーと、
    を備え、
    前記第1演算処理部は、前記ルートファイルシステムを前記揮発性メモリーへロードし、前記揮発性メモリーへロードした前記ルートファイルシステムをマウントし、
    前記第2演算処理部は、前記第1演算処理部により前記揮発性メモリーへロードされた前記ルートファイルシステムをマウントし、
    前記ルートファイルシステムは、前記揮発性メモリーにおける、前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルの管理領域外にロードされ、
    前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルは、それぞれ、前記ルートファイルシステムがロードされた記憶領域を、メモリーブロックデバイスとして取り扱い、
    前記ルートファイルシステムの前記メモリーブロックデバイスを、前記第1演算処理部のカーネルの管理領域および/または前記第2演算処理部のカーネルの管理領域より下位側のアドレス領域に設定可能としたこと、
    を特徴とする画像形成装置。
  11. 前記第1演算処理部および前記第2演算処理部のいずれか一方が、ブートローダーで、前記ルートファイルシステムを、前記揮発性メモリーにおける、前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルの管理領域外にロードし、その後、前記第1演算処理部のカーネルおよび前記第2演算処理部のカーネルを起動することを特徴とする請求項8から請求項11のうちのいずれか1項記載の画像形成装置。
  12. 前記メモリーブロックデバイスは、MTDデバイスであることを特徴とする請求項から請求項11のうちのいずれか1項記載の画像形成装置。
  13. 前記ルートファイルシステム内のプログラムは、このプログラムを実行している演算処理部のIDを取得し、取得した前記IDに応じた処理を実行するように記述されていることを特徴とする請求項1から請求項12のうちのいずれか1項記載の画像形成装置。
  14. マルチコアプロセッサーを備え、
    前記第1演算処理部および前記第2演算処理部は、前記マルチコアプロセッサーにおける複数のコアのうちのいずれか2つであること、
    を特徴とする請求項1から請求項13のうちのいずれか1項記載の画像形成装置。
  15. 前記不揮発性記憶装置は、フラッシュメモリーであることを特徴とする請求項1から請求項14のうちのいずれか1項記載の画像形成装置。
JP2012145815A 2011-12-27 2012-06-28 画像形成装置 Active JP5746100B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011285147 2011-12-27
JP2011285147 2011-12-27
JP2011285146 2011-12-27
JP2011285146 2011-12-27
JP2012145815A JP5746100B2 (ja) 2011-12-27 2012-06-28 画像形成装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012145815A JP5746100B2 (ja) 2011-12-27 2012-06-28 画像形成装置
CN201210517484.8A CN103198450B (zh) 2011-12-27 2012-12-05 图像形成装置
EP12008200.3A EP2611129A1 (en) 2011-12-27 2012-12-07 Image forming apparatus
US13/711,379 US8970884B2 (en) 2011-12-27 2012-12-11 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2013152695A JP2013152695A (ja) 2013-08-08
JP5746100B2 true JP5746100B2 (ja) 2015-07-08

Family

ID=47562911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145815A Active JP5746100B2 (ja) 2011-12-27 2012-06-28 画像形成装置

Country Status (4)

Country Link
US (1) US8970884B2 (ja)
EP (1) EP2611129A1 (ja)
JP (1) JP5746100B2 (ja)
CN (1) CN103198450B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890824B2 (ja) * 2013-11-28 2016-03-22 京セラドキュメントソリューションズ株式会社 電子機器
US9749548B2 (en) 2015-01-22 2017-08-29 Google Inc. Virtual linebuffers for image signal processors
JP6287923B2 (ja) * 2015-03-26 2018-03-07 コニカミノルタ株式会社 マルチコアプロセッサーにタスクを実行させる、装置、プログラム、およびプログラムを記録した記録媒体、ならびに方法
US9756268B2 (en) 2015-04-23 2017-09-05 Google Inc. Line buffer unit for image processor
US9965824B2 (en) 2015-04-23 2018-05-08 Google Llc Architecture for high performance, power efficient, programmable image processing
US9772852B2 (en) 2015-04-23 2017-09-26 Google Inc. Energy efficient processor core architecture for image processor
US9769356B2 (en) 2015-04-23 2017-09-19 Google Inc. Two dimensional shift array for image processor
US9785423B2 (en) 2015-04-23 2017-10-10 Google Inc. Compiler for translating between a virtual image processor instruction set architecture (ISA) and target hardware having a two-dimensional shift array structure
US10291813B2 (en) 2015-04-23 2019-05-14 Google Llc Sheet generator for image processor
US10095479B2 (en) 2015-04-23 2018-10-09 Google Llc Virtual image processor instruction set architecture (ISA) and memory model and exemplary target hardware having a two-dimensional shift array structure
US9830150B2 (en) 2015-12-04 2017-11-28 Google Llc Multi-functional execution lane for image processor
US10313641B2 (en) 2015-12-04 2019-06-04 Google Llc Shift register with reduced wiring complexity
US10204396B2 (en) 2016-02-26 2019-02-12 Google Llc Compiler managed memory for image processor
US10387988B2 (en) 2016-02-26 2019-08-20 Google Llc Compiler techniques for mapping program code to a high performance, power efficient, programmable image processing hardware platform
US10380969B2 (en) 2016-02-28 2019-08-13 Google Llc Macro I/O unit for image processor
US20180005346A1 (en) 2016-07-01 2018-01-04 Google Inc. Core Processes For Block Operations On An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register
US10546211B2 (en) 2016-07-01 2020-01-28 Google Llc Convolutional neural network on programmable two dimensional image processor
US20180007302A1 (en) 2016-07-01 2018-01-04 Google Inc. Block Operations For An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040083357A1 (en) * 2002-10-29 2004-04-29 Sun Microsystems, Inc. Method, system, and program for executing a boot routine on a computer system
EP1482720A1 (en) * 2003-05-28 2004-12-01 Ricoh Company Ltd. Image processing apparatus and computer product
US7603528B2 (en) * 2004-10-08 2009-10-13 International Business Machines Corporation Memory device verification of multiple write operations
US7765548B2 (en) * 2005-02-17 2010-07-27 Red Hat, Inc. System, method and medium for using and/or providing operating system information to acquire a hybrid user/operating system lock
US7730486B2 (en) * 2005-02-28 2010-06-01 Hewlett-Packard Development Company, L.P. System and method for migrating virtual machines on cluster systems
JP4011082B2 (ja) * 2005-11-08 2007-11-21 株式会社ソニー・コンピュータエンタテインメント 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
JP4949889B2 (ja) 2007-02-21 2012-06-13 株式会社リコー サブ制御装置および情報処理装置
US8677351B2 (en) * 2007-03-29 2014-03-18 Vmware, Inc. System and method for delivering software update to guest software on virtual machines through a backdoor software communication pipe thereof
US8966474B2 (en) * 2007-04-30 2015-02-24 Hewlett-Packard Development Company, L.P. Managing virtual machines using shared image
US8239646B2 (en) * 2007-07-31 2012-08-07 Vmware, Inc. Online virtual machine disk migration
US7930328B2 (en) * 2008-03-31 2011-04-19 Lenovo (Singapore) Pte. Ltd. Apparatus, system, and method for file system sharing
US20100058106A1 (en) * 2008-08-27 2010-03-04 Novell, Inc. Virtual machine file system and incremental snapshot using image deltas
JP5487725B2 (ja) * 2009-05-26 2014-05-07 株式会社リコー 情報処理装置、情報処理方法、及び情報処理プログラム
JP5035299B2 (ja) * 2009-06-15 2012-09-26 株式会社日立製作所 マルチコアプロセッサ制御方法、その計算機システム、及び管理計算機のプログラム
JP2011192131A (ja) * 2010-03-16 2011-09-29 Fuji Xerox Co Ltd 制御装置、画像形成装置、及び制御プログラム
JP2011203843A (ja) * 2010-03-24 2011-10-13 Kyocera Mita Corp 情報処理装置
JP4735765B2 (ja) * 2010-07-26 2011-07-27 日本ビクター株式会社 Linuxプログラム起動システム
US8893306B2 (en) * 2010-08-31 2014-11-18 International Business Machines Corporation Resource management and security system

Also Published As

Publication number Publication date
CN103198450A (zh) 2013-07-10
JP2013152695A (ja) 2013-08-08
EP2611129A1 (en) 2013-07-03
US20130163040A1 (en) 2013-06-27
US8970884B2 (en) 2015-03-03
CN103198450B (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
US10394570B2 (en) Method of generating boot image for fast booting and image forming apparatus for performing the method, and method of performing fast booting and image forming apparatus for performing the method
US9354895B2 (en) Method of updating boot image for fast booting and image forming apparatus for performing the same
JP3372964B2 (ja) コンピュータシステム
US8176344B2 (en) Information processing apparatus and control method thereof
US7313684B2 (en) Method and apparatus for booting a computer system
ES2332939T3 (es) Procedimiento y sistema para preservar datos volcados en caso de caida del sistema operativo.
CN101149688B (zh) 虚拟化系统及其内存管理方法
KR101562973B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US7765413B2 (en) Image processing device and method of controlling the image processing device which estimates a state-transition sequence for a USB driver
JP5163408B2 (ja) 情報処理装置
EP2891059B1 (en) Layout and execution of operating systems using bpram
KR20010006749A (ko) 설치된 모든 대용량 저장 장치들의 리부트/파워 온리컨피그레이션을 최종 사용한 컨피그레이션과 동일하게하도록 각각의 대용량 저장 장치의 비휘발성 메모리에시스템 레벨 대용량 저장 컨피그레이션 데이터를 저장하는장치 및 방법
JP2013520744A (ja) 最小ブートイメージの生成方法及びその装置
JP4422136B2 (ja) 記憶装置及び起動方法
US9111101B2 (en) Information processing apparatus capable of enabling selection of user data erase method, data processing method, and storage medium
CN103984903B (zh) 装置和信息记录方法
US6889340B1 (en) Use of extra firmware flash ROM space as a diagnostic drive
US20130036300A1 (en) Method of fixing error of boot image for fast booting and image forming apparatus for performing the method
EP2310941A1 (fr) Procede et dispositif de mise a jour d'application informatique
US20050028159A1 (en) Memory managing system and task controller in multitask system
JP2006072931A (ja) パニックダンプ採取のためのプログラム、方法、及び機構
KR102084816B1 (ko) Bpram을 사용한 소프트웨어 애플리케이션들의 레이아웃 및 실행
CN105917308B (zh) 分区为包括元数据区域的多个区域的字节可寻址非易失性读写主存储器
JP4424623B2 (ja) 画像形成装置
US20060047938A1 (en) Method and apparatus to initialize CPU

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150507

R150 Certificate of patent or registration of utility model

Ref document number: 5746100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150