JP2018519760A5 - - Google Patents

Claims (29)

1. 集積回路であって、
   オシレータであって、
   第１のノードと、
   第２のノードと、
   前記第１のノードと前記第２のノードとの間に結合される１つ又は複数のリアクティブ構成要素のネットワークであって、前記第１のノードと前記第２のノードとの間に少なくとも１つのタップを有する、前記リアクティブ構成要素の前記ネットワークと、
   前記第２のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の出力と、
   前記タップを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の出力と、
   を含む、前記オシレータと、
   電力増幅器であって、
   前記オシレータの前記第１の出力に結合される第１の入力と、
   前記オシレータの前記第２の出力に結合される第２の入力と、
   出力と、
   選択回路であって、
   前記電力増幅器の第１の入力に結合される第１の入力と、
   前記電力増幅器の第２の入力に結合される第２の入力と、
   前記電力増幅器の出力に結合される出力と、
   を有する、前記選択回路と、
   を含む、前記電力増幅器と、
   を含む、集積回路。
2. 請求項１に記載の集積回路であって、
   前記タップが第１のタップであり、
   前記リアクティブ構成要素の前記ネットワークが、前記第１のノードと第２のノードとの間に配される第２のタップを有し、
   前記オシレータの前記第１の出力が、前記第１のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の端子と、前記第２のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の端子とを有する第１の差動出力であり、
   前記オシレータの前記第２の出力が、前記第１のタップを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の端子と、前記第２のタップを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の端子とを有する第２の差動出力である、集積回路。
3. 請求項２に記載の集積回路であって、
   前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含み、
   前記第１及び第２のタップが前記１つ又は複数のインダクタに結合され、
   前記オシレータの前記第１の差動出力の前記第１の端子と前記第２の端子との間のインダクタンスが、前記オシレータの前記第２の差動出力の前記第１の端子と前記第２の端子との間のインダクタンスより大きい、集積回路。
4. 請求項２に記載の集積回路であって、
   前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含み、
   前記第１及び第２のタップが前記１つ又は複数のキャパシタに結合され、
   前記オシレータの前記第１の差動出力の前記第１の端子と前記第２の端子との間のキャ
   パシタンスが、前記オシレータの前記第２の差動出力の前記第１の端子と前記第２の端子との間のキャパシタンスより大きい、集積回路。
5. 請求項１に記載の集積回路であって、
   前記オシレータの前記第１のノードが、前記オシレータに対する電力レール又は接地レールの少なくとも１つである、集積回路。
6. 請求項５に記載の集積回路であって、
   前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含み、
   前記タップが前記１つ又は複数のインダクタに結合され、
   前記オシレータの前記第１のノードと前記第２のノードとの間のインダクタンスが、前記リアクティブ構成要素の前記ネットワークの前記タップと前記オシレータの前記第１のノードとの間のインダクタンスより大きい、集積回路。
7. 請求項５に記載の集積回路であって、
   前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含み、
   前記タップが前記１つ又は複数のキャパシタに結合され、
   前記オシレータの前記第１のノードと前記第２のノードとの間のキャパシタンスが、前記リアクティブ構成要素の前記ネットワークの前記タップと前記オシレータの前記第１のノードとの間のキャパシタンスより大きい、集積回路。
8. 請求項１に記載の集積回路であって、
   前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含む、集積回路。
9. 請求項１に記載の集積回路であって、
   前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含む、集積回路。
10. 請求項１に記載の集積回路であって、
    前記電力増幅器が、
    第１の増幅器段であって、前記選択回路の前記出力に結合される入力と、出力とを有する、前記第１の増幅器段と、
    第２の増幅器段であって、前記第１の増幅器段の前記出力に結合される入力と、出力とを有する、前記第２の増幅器段と、
    を更に含み、
    前記選択回路の出力が、前記第１及び第２の増幅器段を介して前記電力増幅器の出力に結合される、集積回路。
11. 請求項１０に記載の集積回路であって、
    前記選択回路が、利得制御リードに結合される制御入力を有する、集積回路。
12. 請求項１に記載の集積回路であって、
    前記電力増幅器が、
    第１の信号チェーンであって、
    前記電力増幅器の前記第１の入力に結合される入力と、出力とを有する第１の増幅器段と、
    前記第１の信号チェーンの前記第１の増幅器段の前記出力に結合される入力と、出力とを有する第２の増幅器段と、
    を有する、前記第１の信号チェーンと、
    第２の信号チェーンであって、
    前記電力増幅器の前記第２の入力に結合される入力と、出力とを有する第１の増幅器段と、
    前記第２の信号チェーンの前記第１の増幅器段の前記出力に結合される入力と、出力とを有する第２の増幅器段と、
    を有する、前記第２の信号チェーンと、
    を更に含み、
    前記選択回路の第１の入力が前記第１の信号チェーンを介して前記電力増幅器の第１の入力に結合され、前記選択回路の第２の入力が前記第２の信号チェーンを介して前記電力増幅器の第２の入力に結合される、集積回路。
13. 請求項１２に記載の集積回路であって、
    前記選択回路の第１の入力が、前記第１の信号チェーンの前記第２の増幅器段の前記出力に結合され、
    前記選択回路の第２の入力が、前記第２の信号チェーンの前記第２の増幅器段の前記出力に結合される、集積回路。
14. 請求項１３に記載の集積回路であって、
    前記選択回路が、利得制御リードに結合される制御入力を有する、集積回路。
15. 請求項１に記載の集積回路であって、
    前記電力増幅器が、
    入力と出力とを有する第１の増幅器段と、
    前記第１の増幅器段の前記出力に結合される入力と、出力をと有する第２の増幅器段と、
    を更に含む、集積回路。
16. 請求項１５に記載の集積回路であって、
    前記電力増幅器が、
    前記第１の増幅器段に結合される第１の調整可能な電力供給と、
    前記第２の増幅器段に結合される第２の調整可能な電力供給と、
    を更に含む、集積回路。
17. 請求項１６に記載の集積回路であって、
    前記第１の調整可能な電力供給が第１のプログラム可能な低ドロップアウトレギュレータ（ＬＤＯ）であり、前記第２の調整可能な電力供給が第２のプログラム可能なＬＤＯである、集積回路。
18. 請求項１５に記載の集積回路であって、
    前記第１の増幅器段が、
    電力レールと、
    調整可能な抵抗と、
    前記調整可能な抵抗を介して前記電力レールに結合される第１の自己バイアスインバータと、
    前記調整可能な抵抗を介して前記電力レールに結合される第２の自己バイアスインバータと、
    を含む、集積回路。
19. 請求項１８に記載の集積回路であって、
    前記電力レールが、調整可能な電源に結合される、集積回路。
20. 請求項１９に記載の集積回路であって、
    前記調整可能な電源が、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）である、集積回路。
21. 請求項１８に記載の集積回路であって、
    前記第１の増幅器段が第２の調整可能な抵抗を含み、
    前記第１の自己バイアスインバータが、前記第２の調整可能な抵抗を介して接地レールに結合され、
    前記第２の自己バイアスインバータが、前記第２の調整可能な抵抗を介して前記接地レールに結合される、集積回路。
22. 請求項１８に記載の集積回路であって、
    前記第１の自己バイアスインバータが、入力と、出力と、前記第１の自己バイアスインバータの入力と出力との間に結合される抵抗器とを含み、
    前記第２の自己バイアスインバータが、入力と、出力と、前記第２の自己バイアスインバータの入力と出力との間に結合される抵抗器とを含む、集積回路。
23. 請求項１５に記載の集積回路であって、
    前記第２の増幅器段が、
    第１のトランジスタと第２のトランジスタとを有するインバータと、
    前記インバータの出力に結合される抵抗器と、
    第１のバイアス電圧源と、
    第２のバイアス電圧源と、
    前記抵抗器と前記第１のトランジスタのゲートとの間に結合される第１のスイッチと、
    前記第１のバイアス電圧源と前記第１のトランジスタのゲートとの間に結合される第２のスイッチと、
    前記抵抗器と前記第２のトランジスタのゲートとの間に結合される第３のスイッチと、
    前記第２のバイアス電圧源と前記第２のトランジスタのゲートとの間に結合される第４のスイッチと、
    を含む、集積回路。
24. 請求項２３に記載の集積回路であって、
    前記第１、第２、第３及び第４のスイッチに結合され、自己バイアス動作モードと非線形動作モードとの間で前記第２の増幅器段を切り替えるように構成される制御ユニットを更に含む、集積回路。
25. 方法であって、
    発振器に含まれる１つ又はそれ以上の反応性構成要素のネットワークで第１の発振信号を生成することと、
    前記反応性構成要素のネットワークに含まれる１つ又はそれ以上のタップを介して前記第１の発振信号に比例してそれより小さい振幅を有する第２の発振信号を出力することと、
    利得制御に基づいて電力増幅出力信号を生成するために使用するように前記第１及び第２の発振信号の一方を選択することと、
    前記第１及び第２の発振信号の前記選択された信号に基づいて前記電力増幅出力信号を生成することと、
    を含む、方法。
26. 請求項２５に記載の方法であって、
    前記第１及び第２の発振信号を選択することが、選択された発振信号を生成するために前記第１及び第２の発振信号の一方を選択することを含み、
    前記電力増幅出力信号を生成することが、前記選択された発振信号を増幅することを含む、方法。
27. 請求項２６に記載の方法であって、
    前記選択された発振信号を増幅することが、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）により決定される利得で前記選択された発振信号を増幅することを含む、方法。
28. 請求項２５に記載の方法であって、
    第１の電力増幅信号を生成するために前記第１の発振信号を増幅することと、
    第２の電力増幅信号を生成するために前記第２の発振信号を増幅することと、
    を更に含み、
    前記第１及び第２の発振信号の一方を選択することが、選択された電力増幅信号を生み出すために前記第１及び第２の電力増幅信号の一方を選択することを含み、
    前記電力増幅信号を生成することが、前記選択された電力増幅信号を前記電力増幅出力信号として出力することを含む、方法。
29. 請求項２８に記載の方法であって、
    前記第１の発振信号を増幅することが、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）により決定される利得で前記第１の発振信号を増幅することを含み、
    前記第２の発振信号を増幅することが、前記調整可能なＬＤＯにより決定される前記利得で前記第２の発振信号を増幅することを含む、方法。