JP2018511179A - フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル - Google Patents

フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル Download PDF

Info

Publication number
JP2018511179A
JP2018511179A JP2017550145A JP2017550145A JP2018511179A JP 2018511179 A JP2018511179 A JP 2018511179A JP 2017550145 A JP2017550145 A JP 2017550145A JP 2017550145 A JP2017550145 A JP 2017550145A JP 2018511179 A JP2018511179 A JP 2018511179A
Authority
JP
Japan
Prior art keywords
gate
select gate
cell
pocket
semiconductor surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017550145A
Other languages
English (en)
Other versions
JP2018511179A5 (ja
JP6974684B2 (ja
Inventor
ボー シャンジェン
ボー シャンジェン
タッド グライダー ダグラス
タッド グライダー ダグラス
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2018511179A publication Critical patent/JP2018511179A/ja
Publication of JP2018511179A5 publication Critical patent/JP2018511179A5/ja
Priority to JP2021166545A priority Critical patent/JP7244027B2/ja
Application granted granted Critical
Publication of JP6974684B2 publication Critical patent/JP6974684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

記載の例においてスプリットゲートフラッシュメモリセル（セル）が半導体表面（２０５ａ）を含む。第１の浮遊ゲート（ＦＧ）（２１０）上の第１の制御ゲート（ＣＧ）（２３０）及び第２のＦＧ（２２０）上の第２のＣＧ（２４０）が各々半導体表面上のトンネルゲート誘電体層（２１１）上にある。共通ソース又は共通ドレイン（２４５）が第１及び第２のＦＧ間にある。第１の選択ゲート（２１５）及び第２の選択ゲート（２２５）がそれぞれ、第１のＢＬソース又はドレイン（Ｓ／Ｄ）（２１８）と第１のＦＧの間及び第２のＢＬ Ｓ／Ｄ（２２８）と第２のＦＧの間の選択ゲート誘電体層（２１６）の上にある。第１の選択ゲートは、第２の選択ゲートに関連する第２のポケット領域（２２７）の第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域（２１７）を有し、第１の選択ゲートを用いる読み出し電流（Ｉｒ）の測定と第２の選択ゲートを用いるＩｒの測定の間のセルに対するＩｒの変動が低減される。

Description

本願は、スプリットゲートフラッシュメモリセルに関連する。
フラッシュメモリは、ブロック毎に消去し得る、電気的に消去可能なプログラマブル読出し専用メモリ（ＥＥＰＲＯＭ）の改善されたバージョンである。フラッシュメモリは、パワーダウンの間のメモリデータの損失なくプログラム性を要求する（不揮発性の）種々の応用例において用いられる。スプリットゲートフラッシュメモリセルは、ドープされたポリシリコン、一層低いプログラム電流、一層高い耐久性、及び改善されたデータ保持を概して含む、ワード線（ＷＬ）又は選択ゲートトランジスタにより制御される低リークに起因して、半導体業界において広く用いられてきている。
特定のフラッシュメモリセルは、フラッシュメモリセルの中間において共通ソース（又はドレイン）領域を共用する２つのサイドバイサイドトランジスタ構造を含むスプリットゲートフラッシュセルである。スプリットゲートフラッシュセルにおいて、選択ゲートは、電圧を浮遊ゲート（ＦＧ）上に結合するように、及びトランジスタのチャネル領域を制御するように形成される。これらの目的を達成するために、選択ゲートは、基板に直接的に重なって及びＦＧに重なって（又は近接して）物理的に形成される。スプリットゲートフラッシュセルは、選択ゲートトランジスタにより制御される一層低いリーク、一層低いプログラム電流、一層高い耐久性、及び改善されたデータ保持という（従来のフラッシュセルに対する）利点に起因して、半導体業界において広く用いられている。
記載される例において、スプリットゲートフラッシュメモリセル（セル）が半導体表面を含む。第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）及び第２の浮遊ゲート（ＦＧ）上の第２のＣＧが、各々、半導体表面上のトンネルゲート誘電体層上にある。共通ソース又は共通ドレインが、第１のＦＧと第２のＦＧとの間の半導体表面にある。第１の選択ゲート及び第２の選択ゲートが、それぞれ、第１のＢＬソース又はドレイン（Ｓ／Ｄ）と第１のＦＧとの間、及び、第２のＢＬ Ｓ／Ｄと第２のＦＧとの間の選択ゲート誘電体層上にある。第１の選択ゲートは、第２の選択ゲートに関連付けられる第２のポケット領域における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域を有し、これにより、第１の選択ゲートを用いる読出し電流（Ｉｒ）の測定と、第２の選択ゲートを用いるＩｒの測定との間のセルに対するＩｒにおける変動が低減される。
例示の一実施例に従った、フィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルを製造するための例示の方法における工程のフローチャートである。
例示の一実施例に従った、例示のフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルの断面図である。。
図２Ａのフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルの断面図であり、シリサイド層が取り除かれており、それぞれの角度付けられたポケット注入を示し、双方向ポケット注入を構成する例示の角度を示すために矢が提供されている。
例示の一実施例に従った、相互接続されるフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルのアレイを含む、不揮発性メモリを含むモノリシックＩＣプロセッサチップコンビネーションのブロック図表現である。
１．２ＶのＢＬ読出し電圧及び１２．５Ｖの消去電圧を用いる消去された状態における表及びグラフの形態での偶数奇数選択ゲート読出しに対するウェハにわたるセルに対する正規化されたＩｒ分布データを示す。
正規化されたＩｒ対選択ゲートＣＤのグラフであり、（テストされる特定のスプリットゲートフラッシュセル設計では）増大する選択ゲートＣＤと共にＩｒが単調に増加することを明示する。
本開示において、幾つかの動作又は事象が、異なる順及び／又は他の動作又は事象と同時に起こり得、幾つかの例示される動作又は事象は任意選択である。
スプリットゲートフラッシュセルの寸法が縮小されると、選択ゲート長がより短くなり、そのため、セルの反対の端部のそれぞれの選択ゲート（本明細書において偶数／奇数選択ゲートと称し、それらの長さの差を偶数／奇数選択ゲート臨界寸法（ＣＤ）変動と称する）間のゲート長変動や、選択ゲート閾値電圧（Ｖｔ）に影響を与える注入のための注入ドーピング変動など、プロセス変動の影響を一層受け易くなる。基板（ウェハなど）にわたるダイ内及びダイ間の選択ゲートＶｔ分布が拡がると、基板（ウェハなど）にわたるダイ内及びダイ間の読み出し電流（Ｉｒ）分布が一層大きくなり、フラッシュ回路設計マージンが低減される。
スプリットゲートフラッシュセル統合における偶数／奇数選択ゲートＣＤ変動を低減するための従来のアプローチにおいて、改善されたリソグラフィ装置を用いることなどにより、ＷＬフォトアライメントマージンがタイトになる。しかし、偶数／奇数選択フラッシュセルＣＤ差が概して常に存在するように、整合マージンはゼロとされ得ないので、選択ゲートフォトアライメントマージンをこのようにタイトにすることで効率が制限される。
例示の実施例は、選択ゲートＣＤ整合マージンを補償するため双方向ポケット注入を判定するためにフィードフォワードされる、偶数／奇数選択ゲートＣＤインラインプロセス制御データを用いる。フラッシュ方位は１方向に制約されることが認識されており、これにより、２回転注入が可能となる。スプリットゲートフラッシュセルの偶数選択ゲート側のため及び奇数選択ゲート側のための注入パラメータ（ドーズ、エネルギー、及び／又は角度）は、それぞれ、インライン偶数／奇数選択ゲートＣＤデータに基づいて、偶数／奇数選択ゲートＣＤ差に対する補償として用いられる２回転の各々に対して異なる注入パラメータで調整され得る。タイトにされた消去スプリットゲートフラッシュセルＩｒは、双方向ポケット注入の結果であり、これにより、フラッシュ設計及びプロセスマージンが改善される。開示される実施例は、概して、全てのソース又はドレイン中央共有スプリットゲートフラッシュセルデバイスに適用され得る。
図１は、例示の一実施例に従った、フィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセルを製造するための例示の方法１００における工程のフローチャートである。スプリットゲートフラッシュセルは、ｎチャネル金属酸化物半導体（ＮＭＯＳ）又はｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタのいずれかに基づき得る。本明細書においてＮＭＯＳトランジスタが概して記載され得るが、この情報は、ｎドープされた領域をｐドーピングで置換することによりＰＭＯＳトランジスタにも有用であり、その逆も同様である。開示される実施例は、ＮＯＲ又はＮＡＮＤベースのフラッシュメモリ設計に適用され得、これらにより、異なるポケット注入を、スプリットゲートフラッシュセルのそれぞれのポケット領域に用いることが可能となる。
ステップ１０１は、各々が半導体表面上のトンネルゲート誘電体層上にある、第１のＦＧ上の第１のＣＧと第２のＦＧ上の第２のＣＧとを含む半導体表面を有する基板を提供することを含む。誘電体酸化物層などのトンネルゲート誘電体層２１１は、厚みが約５０オングストローム〜１２０オングストロームであり得る。トンネルゲート誘電体層は、（プログラミング又は消去の間）上にあるＦＧへの電荷移動を可能にするように比較的薄いが、非プログラミング及び非消去オペレーションの間、良好な電荷保持を提供するように充分に厚いように選択される。ＦＧは、ＦＧのトンネルゲート誘電体層により半導体表面から電気的に隔離されるので、ＦＧに到達する電子は、電界の別の印加（例えば、ＥＰＲＯＭにおける場合の印加される電圧又は紫外線（ＵＶ）光など）により取り除かれるまでトラップされる。
共通ソース又は共通ドレインが、第１のＣＧ／ＦＧと第２のＣＧ／ＦＧとの間の半導体表面にある。第１の選択ゲートが、半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と第１のＦＧとの間の選択ゲート誘電体層上にある。第２の選択ゲートが、半導体表面における第２のＢＬ Ｓ／Ｄと第２のＦＧとの間の選択ゲート誘電体層上にある。基板は、シリコン、シリコンゲルマニウム、或いは、ＩＩＩ−Ｖ又はＩＩ−ＶＩ材料を含むその他の半導体材料を含み得、バルク基板、又はバルク基板上のエピタキシャル層を含み得る。一つの特定の配置は、シリコン基板上のシリコン／ゲルマニウム（ＳｉＧｅ）半導体表面である。
第１のＣＧ、第１のＦＧ、第１の選択ゲート、第２のＣＧ、第２のＦＧ、及び第２の選択ゲートは全て、ポリシリコンゲートを含み得る。しかし、他の候補となり得るゲート材料に、ＣＧ、ＦＧ、及び選択ゲートのための金属含有ゲートのための金属が含まれる。例示のプロセス統合の間、選択ゲート（ポリシリコンゲートなど）は、ＣＧ／ＦＧスタックの形成の後、形成される。
ステップ１０２において、第１の選択ゲートのＣＤ及び第２の選択ゲートのＣＤに基づいて、第１のポケット注入パラメータのセットが、第１のドーズを含んで選択され、第２のポケット注入パラメータのセットが、第２のドーズを含んで選択される。また、選択ゲート不整合データが、ポケット注入パラメータを決定するための選択ゲートＣＤデータの代わりに有用であり、選択ゲート不整合データは、それぞれのポケット注入パラメータを決定するために選択ゲートＣＤデータに変換され得る。ウェハファブにおいて、経験的相関関係が、不整合とＣＤとの間で確立され得る。不整合ＣＤがゼロである場合、偶数／奇数選択ゲートＣＤが、「ｘｘ」ナノメートルで同じである。奇数選択ゲート方向に対する不整合が「ｙｙ」ナノメートルである場合、奇数選択ゲートＣＤは「ｘｘ＋ｙｙ」ｎｍであり、偶数選択ゲートＣＤは「ｘｘ−ｙｙ」ｎｍである。
ポケット注入パラメータは、ドーズ（これらは、概して異なる）、注入エネルギー、及び注入角度の少なくとも一つであり得る。ＭＯＳデバイスのためのポケットにｐ型ドーパント（概してボロン）が用いられる。ポケット注入ドーズは、フラッシュセルＩｒに対する選択ゲートＣＤとの明確な相関を有し、ポケットドーズは、最近のイオン注入機器により小さな範囲内で容易に制御され得及び精密に処理され得る。例示のポケット注入ドーズ範囲は、５×１０１２ｃｍ−２〜１×１０１４ｃｍ−２であり、例示のポケット注入エネルギーは概して、１０ＫｅＶ〜５０ＫｅＶであり、例示の注入角度は１５度〜４５度である（注入されている偶数又は奇数選択ゲートに関連付けられる半導体表面に対して測定される）。
ステップ１０３は、第１の選択ゲートに関連付けられる第１のポケット領域への第１の注入パラメータを用いる第１のポケット注入を実施すること、及び第２の選択ゲートに関連付けられる第２のポケット領域への第２の注入パラメータを用いる第２のポケット注入を実施することを含む、双方向ポケット注入を実施することを含む。第１のポケット注入は、第１のポケット領域を形成するため第１の方向であり、第２のポケット注入は、第２のポケット領域を形成するため第２の（異なる）方向である。それぞれのポケット注入は、それぞれのポケット注入が、スプリットゲートフラッシュセルの偶数選択ゲートなど、スプリットゲートフラッシュセルの一つの選択のゲート（ポリシリコンゲートなど）により物理的にブロックされる（又は遮られる）一方で、スプリットゲートフラッシュセルの奇数選択ゲートなど、選択ゲートの他のセットをポケット注入するように、１５度〜５０度など、充分に角度付けられる。フラッシュメモリ及び周辺ＣＭＯＳ回路要素を含むＩＣを製造するプロセスでは、フラッシュＬＤＤ及びポケット注入が、ＣＭＯＳ回路要素にではなく、スプリットゲートフラッシュセルのチャネル領域にのみ向かうように、周辺ＣＭＯＳは概して、フラッシュＬＤＤ及びポケット注入のプロセスの間、フォトレジストによりマスクされる。
第１の注入パラメータ及び第２の注入パラメータは異なり、第１及び第２のポケット領域において異なるドーパント分布となる差（ドーズ差など）があり、これにより、第１の選択ゲートを用いるＩｒの測定と第２の選択ゲートを用いるＩｒの測定との間のスプリットゲートフラッシュセルに対するＩｒの変動が低減される。プログラム状態読み出し電流は比較的に非常に小さく、そのため、偶数／奇数選択ゲートＩｒ差は概して無視し得る一方、消去状態は、選択ゲートＣＤ差が数μＡ（後述の例を参照）などの比較的著しいＩｒ差を生成し得るように、一層高い読み出し電流を有する。
図２Ａは、例示の一実施例に従った、例示のフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセル２００の断面図である。スプリットゲートフラッシュセル２００の上のコンタクト及びメタライゼーションスタックは図示していない。スプリットゲートフラッシュセル２００は、半導体表面２０５ａを有する基板２０５を含む。第１のＦＧ２１０及び第２のＦＧ２２０が、半導体表面２０５ａ上のトンネルゲート誘電体層２１１上にある。第１の制御ゲート（ＣＧ）２３０が第１のＦＧ２１０上にあり、第２のＣＧ２４０が第２のＦＧ２２０上にあり、第１の誘電体層２３４、第２の誘電体層２３５、及び第３の誘電体層２３６を含むＣＧとＦＧとの間に誘電体スタックがある。
共通ソース又は共通ドレイン２４５が、第１のＦＧ２１０と第２のＦＧ２２０との間の半導体表面２０５ａにあり、その上にシリサイド層２３１を有して示される。シリサイド層２３１はまた、第１のＣＧ２３０、第２のＣＧ２４０、第１の選択ゲート２１５（「偶数選択ゲート」として示される）、及び第２の選択ゲート２２５（「奇数選択ゲート」として示される）上にも示され、これらのゲートは、ポリシリコンゲートを含むときに概してあてはまる。
第１の選択ゲート２１５は、半導体表面２０５ａにおける第１のＢＬソース又はドレイン（Ｓ／Ｄ）２１８と第１のＦＧ２１０との間の選択ゲート誘電体層２１６上にある。第２の選択ゲート２２５は、半導体表面２０５ａにおける第２のＢＬ Ｓ／Ｄ２２８と第２のＦＧ２２０との間の選択ゲート誘電体層２１６上にある。選択ゲート誘電体層２１６は、（約３．９である二酸化シリコンの誘電率ｋに比して）少なくとも５の誘電率ｋを有する材料として定義される、高ｋ誘電体層を含み得る。スペーサが、第１及び第２のＦＧ２１０及び２２０からソースの上のシリサイド層２３１と、第１及び第２の選択ゲート２１５及び２２５から第１及び第２のＢＬ２１８、２２８との間の電気的隔離を提供する、第２の誘電体層２３９（シリコン酸化物など）上の第３の誘電体層２３８（シリコン窒化物など）を含む。また、第４の誘電体層２３７が、ＣＧ／ＦＧと選択ゲートとの間のスペーサの下にある。
第１の選択ゲート２１５は、第２の選択ゲート２２５に関連付けられる第２のポケット領域２２７における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域２１７を有し、これにより、第１の選択ゲート２１５を用いるＩｒの測定と、第２の選択ゲート２２５を用いるＩｒの測定との間のスプリットゲートフラッシュセル２００に対するＩｒの変動が低減される。第１の軽くドープされたドレイン領域２１９が、第１の選択ゲート２１５に関連付けられ、第２のＬＤＤ領域２２９が、第２の選択ゲート２２５に関連付けられる。
図２Ｂは、図２Ａのフィードフォワード双方向ポケット注入されたスプリットゲートフラッシュセル２００の断面図であり、シリサイド層２３１が取り除かれており、例示の角度を示すために提供されている矢が、双方向ポケット注入を構成するそれぞれの角度付けられたポケット注入を示す。第１のポケット注入２６５は、第１の注入パラメータを用い、偶数選択ゲート２１５として示される第１の選択ゲートに関連付けられる第１のポケット領域に注入され、第２のポケット注入２７０は、奇数選択ゲート２２５として示される第２の選択ゲートに関連付けられる第２のポケット領域に注入される第２の注入パラメータを用いる。第１のポケット注入２６５及び第２のポケット注入２７５に対して示される異なる数の矢は、これら２つの注入間の注入ドーズ差を示すために提供されている。上述のように、ポリシリコンゲートは注入マスクとして機能し得（そのため、フォトレジストが不要である）、第１のポケット注入２６５が、奇数選択ゲート２２５として示される第２の選択ゲートに関連付けられる第２のポケット領域に入らないようにし、第２のポケット注入２７５が、偶数選択ゲート２１５として示される第１の選択ゲートに関連付けられる第１のポケット領域に入らないようにする。
図３は、不揮発性メモリ３７２を含む基板２０５の半導体表面２０５ａの中及び上に形成される、モノリシックＩＣプロセッサチップコンビネーション（ＩＣコンビネーション）３００のブロック図表現であり、例示の一実施例に従った、相互接続される開示される双方向ポケット注入されたスプリットゲートフラッシュセル２００のアレイを含む。スプリットゲートフラッシュセル２００間の接続は、ビット線に平行であり得、そのため、各セルは、個別に読み出し／書き込み／消去され得、又は直列に接続され得るようになっている。オンチップフラッシュメモリは、それが、大抵、中央処理装置（ＣＰＵ又はプロセッサ）３７５のための全ての命令の源であるため、任意の用途において恐らく最も重要なメモリ要素である。命令が効率的にフェッチされない場合、全体的なプロセッサ性能が損なわれがちである。ＩＣコンビネーション３００は、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、又はマイクロコントローラユニット（ＭＣＵ）を含み得る。
図示していないが、ＩＣコンビネーション３００は、概して、ＵＳＢ（ユニバーサルシリアルバス）コントローラ及びトランシーバなど、他の集積回路モジュールを含む。また、ＩＣコンビネーション３００は、揮発性データメモリ３７３、デジタルＩ／Ｏ（インタフェース）３７４、クロック（又はタイマー）３７６、デジタルデータバス３７８、及びアドレスバス３７９を含んで示されている。
例
開示される実施例を、更に以下の非制限的例で例示する。
図４は、ウェハにわたるフラッシュセルに対する正規化されたＩｒ分布データを示す。このようなデータは、４５ｍｓに対して１２．５Ｖの消去電圧を印加した後の消去された状態における表及びグラフ形態での偶数奇数選択ゲート読み取り値に対する正規化を備える、実際のデータである。グラフにおけるｙ軸は正規変位値（normal quantile）である。偶数及び奇数選択ゲートフラッシュセル平均Ｉｒ読み取り値は、いずれも約５％のみ異なる。この差は、主として、偶数及び奇数選択ゲート間の選択ゲート（ポリシリコンなど）ＣＤ差に起因する。
ＦＧスタック上のＦＧ又はＣＧに対する選択ゲートフォトアライメント誤差は、偶数及び奇数選択ゲート（ポリシリコンゲートなど）ＣＤ変動を生成する。（上述のような）整合誤差は、偶数及び奇数選択ゲートＣＤに変換され得るか、又は奇数／偶数選択ゲートＣＤ変動はインラインで直接測定され得る。インラインの偶数及び奇数選択ゲートＣＤに基づいて、後続の双方向ポケット注入ドーズは、異なるドーズとなるよう調節され得る。例えば、より長い選択ゲート（奇数選択ゲートなど）が、より軽いポケット注入ドーズを受けることができ、より短い選択ゲート（偶数選択ゲートなど）が、約５％多いなどのより重いポケット注入ドーズを受けることができる。
ポケット注入（ドーズなど）差はロット全体の全てのウェハに適用され得、或いは、各ウェハがカスタマイズされたポケット注入を受け得る。そのため、選択ゲート偶数及び奇数平均Ｉｒ差は、低減され得、低減された標準偏差を有する組み合わされたスプリットゲートフラッシュセル分布を生成し得る。その結果、偶数選択ゲートＣＤ及び奇数選択ゲートＣＤ平均Ｉｒ差が低減され、組み合わされたスプリットゲートフラッシュセルＩｒ分布が、一層低い標準偏差を有する。タイトにされた消去スプリットゲートフラッシュセルＩｒ分布が、フラッシュ設計及びプロセスマージンを改善する。
図５は、正規化されたＩｒ対選択ゲートＣＤのグラフであり、（テストされる特定のスプリットゲートフラッシュセル設計では）増大する選択ゲートＣＤと共にＩｒが単調に増加することを明示する。他のセル設計が逆のトレンドを有し得る。Ｉｒが、増大する選択ゲートＣＤと共に単調に増加する場合、奇数選択ゲートは、一つの特定の例において２％〜８％高いドーズなど、偶数選択ゲートに比べて高いドーズでポケット注入され得る。
開示される実施例は、種々の異なるデバイス及び関連する製品を形成するために種々のアッセンブリフローに統合され得る半導体ダイを形成するために有用である。半導体ダイは、その中の種々の要素及び／又はその上の層を含み得る。これらは、障壁層、誘電体層、デバイス構造、或いは、ソース領域、ドレイン領域、ビット線、ベース、エミッタ、コレクタ、導電性線、導電性ビアなどを含む能動要素及び受動要素を含み得る。また、半導体ダイは、バイポーラ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む種々のプロセスから形成され得る。
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、他の実施例が可能である。

Claims (20)

  1. スプリットゲートフラッシュメモリセル（セル）であって、
    半導体表面を有する基板、
    第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）及び第２の浮遊ゲート（ＦＧ）上の第２のＣＧであって、各々前記半導体表面上のトンネルゲート誘電体層の上にある、前記第１のＣＧ及び前記第２のＣＧ、
    前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレイン、及び
    それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間、及び、前記半導体表面における第２のＢＬ Ｓ／Ｄと前記第２のＦＧとの間の、選択ゲート誘電体層上の第１の選択ゲート及び第２の選択ゲート、
    を含み、
    前記第１の選択ゲートが、前記第２の選択ゲートに関連付けられる第２のポケット領域における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域を有し、これにより、前記第１の選択ゲートを用いる読み出し電流（Ｉｒ）の測定と、前記第２の選択ゲートを用いる前記Ｉｒの測定との間の前記セルに対する前記Ｉｒにおける変動が低減される、
    セル。
  2. 請求項１に記載のセルであって、前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々ポリシリコンゲートを含む、セル。
  3. 請求項１に記載のセルであって、前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々金属ゲートを含む、セル。
  4. 請求項１に記載のセルであって、前記第１のドーピング分布及び前記第２のドーピング分布の総統合ドーズが少なくとも２％異なる、セル。
  5. 請求項１に記載のセルであって、前記セルが前記半導体表面上に複数あり、前記複数のセルが、共に相互接続され、アレイ状に配置される、セル。
  6. 請求項１に記載のセルであって、前記セルがｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタを含み、前記第１のポケット領域及び前記第２のポケット領域がいずれもボロンドープされる、セル。
  7. 請求項１に記載のセルであって、前記基板がシリコンを含む、セル。
  8. スプリットゲートフラッシュメモリセル（セル）を製造する方法であって、
    第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）と、第２のＦＧ上の第２のＣＧとを含む半導体表面を有する基板であって、前記第１のＣＧ及び第２のＣＧが各々前記半導体表面上のトンネルゲート誘電体層の上にある、前記基板と、
    前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレインと、
    それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間、及び、前記半導体表面における第２のＢＬ Ｓ／Ｄと前記第２のＦＧとの間の、選択ゲート誘電体層上の第１の選択ゲート及び第２の選択ゲートと、
    を提供すること、
    前記第１の選択ゲート及び前記第２の選択ゲートの臨界寸法（ＣＤ）に基づいて、
    第１のドーズを含む第１のポケット注入パラメータのセットと、
    第２のドーズを含む第２のポケット注入パラメータとのセットと、
    を選択すること、及び
    双方向ポケット注入を実施することであって、
    前記第１の選択ゲートに関連付けられる第１のポケット領域への前記第１の注入パラメータを用いる第１のポケット注入と、
    前記第２の選択ゲートに関連付けられる第２のポケット領域への前記第２の注入パラメータを用いる第２のポケット注入と、
    を含む、前記双方向ポケット注入を実施すること、
    を含み、
    前記第１の注入パラメータ及び前記第２の注入パラメータが異なり、前記第１及び第２のポケット領域における異なるドーパント分布となる差を有しており、これにより、前記第１の選択ゲートを用いる読み出し電流（Ｉｒ）の測定と、前記第２の選択ゲートを用いる前記Ｉｒの測定との間の、前記セルに対する前記Ｉｒにおける変動が低減される、
    方法。
  9. 請求項８に記載の方法であって、前記第１のドーズ及び前記第２のドーズが少なくとも２％異なる、方法。
  10. 請求項８に記載の方法であって、更に、前記第１の選択ゲートに対する不整合データを前記第１の選択ゲートの前記ＣＤに、及び前記第２の選択ゲートに対する不整合データを前記第２の選択ゲートの前記ＣＤに変換することを含む、方法。
  11. 請求項８に記載の方法であって、前記第１のポケット注入及び前記第２のポケット注入に対する注入角度が、いずれも１５度〜４５度である、方法。
  12. 請求項８に記載の方法であって、前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々ポリシリコンゲートを含む、方法。
  13. 請求項１２に記載の方法であって、更に、前記第１のＣＧ、前記第２のＣＧ、前記第１の選択ゲート、前記第２の選択ゲート、及び前記共通ソース又は共通ドレイン上にシリサイド層を形成することを含む、方法。
  14. 請求項８に記載の方法であって、前記セルがｎチャネル金属酸化物半導体（ＭＯＳ）トランジスタを含み、前記第１のポケット注入及び前記第２のポケット注入が、いずれもボロン注入を含む、方法。
  15. 請求項８に記載の方法であって、前記第１の注入パラメータ及び前記第２の注入パラメータの前記差が、前記第１の注入パラメータのための第１の注入ドーズ及び前記第２の注入パラメータのための第２の注入ドーズを備えるドーズ差であり、
    前記方法が更に、前記セルを含むダイを有するロットにおける複数のウェハの各々に対して前記ドーズ差をカスタマイズすることを含む、
    方法。
  16. 集積回路（ＩＣ）コンビネーションであって、
    半導体表面を有する基板、
    前記半導体表面上に形成されるプロセッサ、
    前記半導体表面上に形成される相互接続されるスプリットゲートフラッシュメモリセル（セル）のアレイであって、各セルが、
    第１の浮遊ゲート（ＦＧ）上の第１の制御ゲート（ＣＧ）及び第２の浮遊ゲート（ＦＧ）上の第２のＣＧであって、各々、前記半導体表面上のトンネルゲート誘電体層の上にある、前記第１のＣＧ及び前記第２のＣＧと、
    前記第１のＦＧと前記第２のＦＧとの間の前記半導体表面における共通ソース又は共通ドレインと、
    それぞれ、前記半導体表面における第１のＢＬソース又はドレイン（Ｓ／Ｄ）と前記第１のＦＧとの間、及び、前記半導体表面における第２のＢＬ Ｓ／Ｄと前記第２のＦＧとの間の、選択ゲート誘電体層上の第１の選択ゲート及び第２の選択ゲートと、
    を含み、前記第１の選択ゲートが、前記第２の選択ゲートに関連付けられる第２のポケット領域における第２のドーピング分布とは異なる第１のドーピング分布を有する第１のポケット領域を有し、これにより、前記第１の選択ゲートを用いる読み出し電流（Ｉｒ）の測定と、前記第２の選択ゲートを用いる前記Ｉｒの測定との間の前記セルに対する前記Ｉｒにおける変動が低減される、前記セル、及び
    相互接続されたセルの前記アレイの、前記プロセッサへの結合のためデータバス、
    を含む、ＩＣコンビネーション。
  17. 請求項１６に記載のＩＣコンビネーションであって、前記第１の選択ゲート、前記第２の選択ゲート、前記第１のＣＧ、及び前記第２のＣＧが、各々ポリシリコンゲートを含む、ＩＣコンビネーション。
  18. 請求項１６に記載のＩＣコンビネーションであって、前記第１のドーピング分布及び前記第２のドーピング分布の総統合ドーズが少なくとも２％異なる、ＩＣコンビネーション。
  19. 請求項１６に記載のＩＣコンビネーションであって、更に、マイクロコントローラユニット（ＭＣＵ）を含む、ＩＣコンビネーション。
  20. 請求項１６に記載のＩＣコンビネーションであって、前記セルがｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを含み、前記第１のポケット領域及び前記第２のポケット領域が、いずれもボロンドープされる、ＩＣコンビネーション。
JP2017550145A 2015-03-26 2016-03-24 フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル Active JP6974684B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021166545A JP7244027B2 (ja) 2015-03-26 2021-10-11 フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/669,886 US9343468B1 (en) 2015-03-26 2015-03-26 Feed-forward bidirectional implanted split-gate flash memory cell
US14/669,886 2015-03-26
PCT/US2016/024037 WO2016154449A1 (en) 2015-03-26 2016-03-24 Feed-forward bidirectional implanted split-gate flash memory cell

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021166545A Division JP7244027B2 (ja) 2015-03-26 2021-10-11 フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル

Publications (3)

Publication Number Publication Date
JP2018511179A true JP2018511179A (ja) 2018-04-19
JP2018511179A5 JP2018511179A5 (ja) 2019-05-09
JP6974684B2 JP6974684B2 (ja) 2021-12-01

Family

ID=55920200

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017550145A Active JP6974684B2 (ja) 2015-03-26 2016-03-24 フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル
JP2021166545A Active JP7244027B2 (ja) 2015-03-26 2021-10-11 フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021166545A Active JP7244027B2 (ja) 2015-03-26 2021-10-11 フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル

Country Status (5)

Country Link
US (2) US9343468B1 (ja)
EP (1) EP3274996A4 (ja)
JP (2) JP6974684B2 (ja)
CN (1) CN107251149B (ja)
WO (1) WO2016154449A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966380B1 (en) * 2016-12-12 2018-05-08 Texas Instruments Incorporated Select gate self-aligned patterning in split-gate flash memory cell
CN108695331B (zh) * 2017-04-05 2020-11-27 中芯国际集成电路制造(北京)有限公司 存储器及其编程方法、擦除方法和读取方法、电子装置
FR3069370B1 (fr) * 2017-07-21 2021-10-22 St Microelectronics Rousset Circuit integre contenant une structure de leurre
US20190103474A1 (en) * 2017-10-03 2019-04-04 Globalfoundries Singapore Pte. Ltd. Sidewall engineering for enhanced device performance in advanced devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033274A (ja) * 1989-05-30 1991-01-09 Seiko Instr Inc 半導体装置の製造方法
JPH10326494A (ja) * 1997-03-24 1998-12-08 Seiko Epson Corp 半導体記憶装置
JP2001308317A (ja) * 2000-04-18 2001-11-02 Nec Corp 半導体装置の製造方法
JP2003218212A (ja) * 2002-01-25 2003-07-31 Hitachi Ltd 半導体装置
JP2012109390A (ja) * 2010-11-17 2012-06-07 Renesas Electronics Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417092B2 (ja) * 1994-10-31 2003-06-16 ソニー株式会社 半導体装置の製造方法
US5659504A (en) * 1995-05-25 1997-08-19 Lucent Technologies Inc. Method and apparatus for hot carrier injection
US6194272B1 (en) * 1998-05-19 2001-02-27 Mosel Vitelic, Inc. Split gate flash cell with extremely small cell size
KR100437470B1 (ko) 2001-01-31 2004-06-23 삼성전자주식회사 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법
US6482660B2 (en) 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward
US6784039B2 (en) 2002-10-16 2004-08-31 Taiwan Semiconductor Manufacturing Company Method to form self-aligned split gate flash with L-shaped wordline spacers
US6930348B2 (en) * 2003-06-24 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Dual bit split gate flash memory
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US7199008B2 (en) * 2004-05-25 2007-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device having floating gate protective layer and method of manufacture therefor
JP2006253685A (ja) * 2005-03-07 2006-09-21 Samsung Electronics Co Ltd スプリットゲート不揮発性メモリ装置及びそれの形成方法
US7211858B2 (en) 2005-07-25 2007-05-01 Freescale Semiconductor, Inc. Split gate storage device including a horizontal first gate and a vertical second gate in a trench
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
JP5191633B2 (ja) * 2006-04-04 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4928825B2 (ja) * 2006-05-10 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7310272B1 (en) * 2006-06-02 2007-12-18 Sandisk Corporation System for performing data pattern sensitivity compensation using different voltage
US7450421B2 (en) * 2006-06-02 2008-11-11 Sandisk Corporation Data pattern sensitivity compensation using different voltage
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7652318B2 (en) * 2006-11-03 2010-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Split-gate memory cells and fabrication methods thereof
US8247861B2 (en) * 2007-07-18 2012-08-21 Infineon Technologies Ag Semiconductor device and method of making same
JP2009088060A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2009124106A (ja) 2007-10-26 2009-06-04 Renesas Technology Corp 半導体装置およびその製造方法
KR101024336B1 (ko) * 2009-02-13 2011-03-23 매그나칩 반도체 유한회사 비휘발성 메모리 셀 및 그의 제조방법
KR101894897B1 (ko) 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101787488B1 (ko) * 2011-03-24 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치 및 이의 제조 방법
US8853027B2 (en) * 2012-10-01 2014-10-07 Freescale Semiconductor, Inc. Split gate flash cell
US8884352B2 (en) * 2012-10-08 2014-11-11 Infineon Technologies Ag Method for manufacturing a memory cell, a method for manufacturing a memory cell arrangement, and a memory cell
FR3012672B1 (fr) * 2013-10-31 2017-04-14 Stmicroelectronics Rousset Cellule memoire comprenant des grilles de controle horizontale et verticale non auto-alignees

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033274A (ja) * 1989-05-30 1991-01-09 Seiko Instr Inc 半導体装置の製造方法
JPH10326494A (ja) * 1997-03-24 1998-12-08 Seiko Epson Corp 半導体記憶装置
JP2001308317A (ja) * 2000-04-18 2001-11-02 Nec Corp 半導体装置の製造方法
JP2003218212A (ja) * 2002-01-25 2003-07-31 Hitachi Ltd 半導体装置
JP2012109390A (ja) * 2010-11-17 2012-06-07 Renesas Electronics Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AKIL, NADER ET AL.: "Optimization of Embedded Compact Nonvolatile Memories for Sub-100-nm CMOS Generations", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 52, no. 4, JPN6020020805, April 2005 (2005-04-01), pages 492 - 499, XP011128334, ISSN: 0004434150, DOI: 10.1109/TED.2005.844760 *

Also Published As

Publication number Publication date
EP3274996A4 (en) 2018-03-21
JP2022003701A (ja) 2022-01-11
CN107251149B (zh) 2021-05-28
CN107251149A (zh) 2017-10-13
WO2016154449A1 (en) 2016-09-29
US9343468B1 (en) 2016-05-17
JP7244027B2 (ja) 2023-03-22
US20160284716A1 (en) 2016-09-29
US9461060B1 (en) 2016-10-04
EP3274996A1 (en) 2018-01-31
JP6974684B2 (ja) 2021-12-01

Similar Documents

Publication Publication Date Title
JP7244027B2 (ja) フィードフォワード双方向注入されたスプリットゲートフラッシュメモリセル
EP3196884B1 (en) Floating gates non-volatile memory structure
US20200161318A1 (en) Select gate self-aligned patterning in split-gate flash memory cell
US7920424B2 (en) Scalable electrically eraseable and programmable memory (EEPROM) cell array
US7626864B2 (en) Electrically alterable non-volatile memory cells and arrays
US10103157B2 (en) Nonvolatile memory having a shallow junction diffusion region
US7898039B2 (en) Non-volatile memory devices including double diffused junction regions
JP5135004B2 (ja) 不揮発性半導体記憶装置、及びディプレッション型ｍｏｓトランジスタ
US20120087170A1 (en) Single Polysilicon Non-Volatile Memory
US8546222B1 (en) Electrically erasable programmable non-volatile memory
KR101435727B1 (ko) 2-트랜지스터 비휘발성 메모리 셀과 관련 프로그램 및 판독 방법
US10410729B2 (en) Device, system, and method for reducing program disturb in multiple-time programmable cell array
JP2018511179A5 (ja)
US20140264531A1 (en) Nonvolatile semiconductor memory
US8765550B2 (en) N-channel erasable programmable non-volatile memory
US20050145922A1 (en) EEPROM and flash EEPROM
US20130253690A1 (en) Method of manufacturing semiconductor device
CN107026170B (zh) 单闸极多次写入非挥发性内存的操作方法
US8199578B2 (en) Single polysilicon layer non-volatile memory and operating method thereof
JP2010062359A (ja) 半導体装置の製造方法
CN115605023A (zh) Otp存储器及其操作方法、工艺方法
JP2006210691A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6974684

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150