JP2018506734A - アナログ−デジタル・コンバータ - Google Patents

アナログ−デジタル・コンバータ Download PDF

Info

Publication number
JP2018506734A
JP2018506734A JP2017535410A JP2017535410A JP2018506734A JP 2018506734 A JP2018506734 A JP 2018506734A JP 2017535410 A JP2017535410 A JP 2017535410A JP 2017535410 A JP2017535410 A JP 2017535410A JP 2018506734 A JP2018506734 A JP 2018506734A
Authority
JP
Japan
Prior art keywords
analog
output
input
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017535410A
Other languages
English (en)
Other versions
JP6548732B2 (ja
Inventor
毓 蔡
毓 蔡
春▲暉▼ 章
春▲暉▼ 章
▲継▼方 ▲賀▼
▲継▼方 ▲賀▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2018506734A publication Critical patent/JP2018506734A/ja
Application granted granted Critical
Publication of JP6548732B2 publication Critical patent/JP6548732B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F7/00—Optical analogue/digital converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00—Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/10—Investigating individual particles
    • G01N15/14—Optical investigation techniques, e.g. flow cytometry
    • G01N15/1434—Optical arrangements
    • G01N15/1436—Optical arrangements the optical arrangement forming an integrated apparatus with the sample container, e.g. a flow cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00—Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/10—Investigating individual particles
    • G01N15/14—Optical investigation techniques, e.g. flow cytometry
    • G01N15/1456—Optical investigation techniques, e.g. flow cytometry without spatial resolution of the texture or inner structure of the particle, e.g. processing of pulse signals
    • G01N15/1459—Optical investigation techniques, e.g. flow cytometry without spatial resolution of the texture or inner structure of the particle, e.g. processing of pulse signals the analysis being performed on a sample stream
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/10—Beam splitting or combining systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)

Abstract

本発明は、ビーム・スプリッタ（１）、Ｍ個の光検出器（２）、Ｍ個の増幅器モジュール（３）、及び符号器（４）を含むアナログ−デジタル・コンバータを提供する。ビーム・スプリッタ（１）の各出力端は光検出器（２）の入力端に対応しており、各光検出器（２）の出力端は増幅器モジュール（３）の入力端へ接続され、各増幅器モジュール（３）の出力端は符号器（４）の入力端へ接続される。ビーム・スプリッタ（１）は、入力されたアナログ光信号をＭ個の光信号に分け、各光信号を対応する光検出器（２）へ出力し、光検出器は、各光信号を電流信号に変換し、各電流信号を対応する増幅器モジュール（３）へ入力し、増幅器モジュールは、出力電圧を生成し、出力電圧を符号器（４）の対応する入力端へ出力する。ビーム・スプリッタ（１）の出力信号の電力、Ｍ個の光検出器（２）の変換効率、Ｍ個の増幅器モジュール（３）の増幅倍数、又はＭ個の異なる判定電圧のうちの少なくとも１つは、符号器（４）がＭ個の出力電圧と判定電圧との間の比較の判定結果に従ってデジタル信号を出力するようにセットされ得る。このようにして、ＡＤＣレートは改善され得る。

Description

本発明の実施形態は、通信テクノロジの分野に、特に、アナログ−デジタル・コンバータに関連する。
従来のアナログ−デジタル・コンバータ（英語でAnalog To Digital Converter，略してＡＤＣ）回路は、一般に２つの部分を含む。１つの部分は、サンプリング・ヘッド、すなわち、サンプル・アンド・ホールド回路（すなわち、サンプル・アンド・ホールド・デバイスとも称されるいわゆるＳｗｉｔｃｈ−Ｃａｐ回路）である。ホールド回路は、一般に、酸化膜半導体（英語でMetal Oxide Semiconductor，略してＭＯＳ）スイッチ及びキャパシタを含み、サンプル・アンド・ホールド機能を実装するために使用される。サンプル・アンド・ホールド回路を使用する理由は、Ａ／Ｄ変換がアナログ信号に対して実施されるときに、特定の変換時間が、変換開始から変換終了時のデジタル信号出力まで必要とされるからである。この変換時間において、アナログ信号は不変なままである必要がある。アナログ信号が変化する場合には、変換精度は確保され得ない。特に、入力されるアナログ信号が高い周波数を有しているときに、大きな変換誤差が引き起こされる。この問題を解決するよう、入力信号のレベルは、Ａ／Ｄ変換が開始するときに保持される必要があり、そして、入力信号の変化は、Ａ／Ｄ変換が終了した後に追跡される必要がある。サンプル・アンド・ホールド回路は、ホールド相における“アナログ信号メモリ”と同等である。入力信号は、サンプリングされ保持され、コンパレータ（Comparator）において異なる閾値と比較され、異なるビット（bit）に関する情報が取得され得る。これが、一般的なＡＤＣの原理である。
具体的に、入力信号をサンプリングし保持した後、サンプリング・ヘッドは、入力信号をコンパレータへ入力する。コンパレータは、単サンプリング・クロックにおいて複数のビットの比較を完了する必要がある。図１に示されるように、図１は、分圧器ネットワーク、コンパレータ、及び符号器を含む既存の高速ＡＤＣのアーキテクチャである。具体的に、既存の高速ＡＤＣがＮビット精度ＡＤＣである場合に、分圧器ネットワークは、一般に、等しい抵抗の２Ｎ個の抵抗を含む必要があり、２Ｎ−１個の基準電圧が分圧器ネットワークで生成され、然るに、２Ｎ−１個のコンパレータ（図中、三角形の符号）が必要とされる。入力信号を２Ｎ−１個の基準電圧と別々に比較するために、ＡＤＣが実施される必要がある入力信号（サンプリングされている。）は、２Ｎ−１個のコンパレータの夫々の入力端へのアクセスを得、分圧器ネットワークで生成された２Ｎ−１個の基準電圧は、２Ｎ−１個のコンパレータの夫々の他の入力端へのアクセスを別々に得る。夫々のコンパレータの２つの入力端は、夫々１つの正及び１つの負である。正入力が負入力よりも大きい場合には、１が出力される。正入力が負入力よりも大きくない場合には、０が出力される。コンパレータによって得られる結果は、符号器へ出力される。符号器は、計算によって、入力信号の値を示すＮビットのバイナリ数を得る。この時点で、アナログ−デジタル変換は完結する。
図１に示される既存のＡＤＣのアーキテクチャは、目下の電気的ＡＤＣソリューションにおいて最も高速であるとはいえ、サンプリング・ヘッドのレートは、先行技術におけるサンプリング・ヘッドが電気信号（例えば、キャパシタ）によって本質的に制限されているので、極めて制限されており、レート要件は、いくつかのシナリオにおいて（例えば、無線周波数信号処理のシナリオにおいて）満足され得ない。従って、サンプリング・レートを改善するよう、複数のサンプリング・ヘッドが、いくつかのシナリオにおいて並列処理のために使用される必要がある。例えば、４つのサンプリング・ヘッドが、時々、ＧＨｚの大きさのＡＤＣ回路において並列処理のためにコンパレータ回路の前に設置される必要がある。加えて、例えば５ＧＨｚシナリオ、１０ＧＨｚシナリオ、又はより一層高い要件を有するシナリオのような、より高いレート要件を伴ったいくつかのシナリオについて、前述の従来の電気的ＡＤＣは要件を満足することができない。従って、如何にしてＡＤＣレートを更に改善すべきかは、適用シナリオにおいてより高いレート要件を満足するために、至急解決される必要がある問題である。
本発明の実施形態は、アナログ−デジタル・コンバータの変換レートを改善することができるアナログ−デジタル・コンバータを提供する。
第１の態様に従って、アナログ−デジタル・コンバータであって、当該アナログ−デジタル・コンバータは、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、及び符号器を含み、前記ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、前記符号器の入力端へ接続され；
前記ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され；
前記光検出器は、前記入力された光信号を電流信号に変換し、該電流信号を対応する増幅器モジュールへ入力するよう構成され；
前記増幅器モジュールは、前記入力された電流信号に従って出力電圧を生成し、該出力電圧を前記符号器の対応する入力端へ出力するよう構成され；且つ
前記符号器は、Ｍ個の判定結果を得るために、入力されたＭ個の出力電圧を判定電圧と比較し、前記Ｍ個の判定結果に従ってデジタル信号を生成するよう構成され；
次の：
前記Ｍ個の光信号の電力が第１プリセット比に従って第１の光信号からＭ番目の光信号へ漸進的に低下すること、前記Ｍ個の光検出器の変換効率が第２プリセット比に従って第１の光検出器からＭ番目の光検出器まで漸進的に低下すること、及び前記Ｍ個の増幅器モジュールの増幅倍数が第３プリセット比に従って第１の増幅器モジュールからＭ番目の増幅器モジュールへ漸進的に低下すること
のうちの少なくとも１つが含まれ、それにより、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下し；
当該アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍは２Ｎ−１に等しく、前記デジタル信号はＮビットを有し、Ｍ及びＮは正の整数である、
アナログ−デジタル・コンバータが提供される。
第１の態様に関連して、第１のとり得る実施様態において、前記Ｍ個の増幅器モジュールの増幅倍数が第３プリセット比に従って第１の増幅器モジュールからＭ番目の増幅器モジュールへ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中のｎ番目の増幅器モジュールの増幅倍数がΔ／（ｎ−ｋ）であることを含み；
前記Ｍ個の光検出器によって出力されるＭ個の電流信号の強さが等しい場合に、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中の前記ｎ番目の増幅器モジュールの出力電圧がΔＩ／（ｎ−ｋ）であることを含み、Ｉは、前記Ｍ個の光検出器によって出力される前記Ｍ個の電流信号の強さであり；
前記判定電圧は、ΔＩ／（１−ｋ）であり；
Δの値は、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である。
第１の態様に関連して、第２のとり得る実施様態において、前記Ｍ個の光検出器の変換効率が第２プリセット比に従って第１の光検出器からＭ番目の光検出器まで漸進的に低下することは、前記Ｍ個の光検出器の中のｎ番目の光検出器の変換効率が１／（ｎ−ｋ）であることを含み；
前記Ｍ個の光信号の電力が等しい場合に、前記Ｍ個の光検出器の中の前記ｎ番目の光検出器によって出力される電流信号の強さはＩ／（ｎ−ｋ）であり；
前記Ｍ個の増幅器モジュールの増幅倍数が等しい場合に、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中のｎ番目の増幅器モジュールの出力電圧がΔＩ／（ｎ−ｋ）であることを含み；
前記判定電圧は、ΔＩ／（１−ｋ）であり；
Δは、前記Ｍ個の増幅器モジュールの増幅倍数であり、Δの値は、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である。
第１の態様に関連して、第３のとり得る実施様態において、前記Ｍ個の光信号の電力が第１プリセット比に従って第１の光信号からＭ番目の光信号へ漸進的に低下することは、前記Ｍ個の光信号の中のｎ番目の光信号の電力がｐ／（ｎ−ｋ）であることを含み；
前記Ｍ個の光検出器の変換効率が等しい場合に、前記Ｍ個の光検出器の中のｎ番目の光検出器によって出力される電流信号はＩ／（ｎ−ｋ）であり；
前記Ｍ個の増幅器モジュールの増幅倍数が等しい場合に、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中のｎ番目の増幅器モジュールの出力電圧がΔＩ／（ｎ−ｋ）であることを含み；
前記判定電圧は、ΔＩ／（１−ｋ）であり；
Δは、前記Ｍ個の増幅器モジュールの増幅倍数であり、Δの値は、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である。
第１の態様又は第１の態様の前述の実施様態のうちのいずれか１つに関連して、第４のとり得る実施様態において、前記符号器は、具体的に：
前記Ｍ個の判定結果を得るように、Ｍ個の入力端から入力された前記Ｍ個の出力電圧を前記判定電圧と比較し、夫々の判定結果の値が第１の値又は第２の値を含み；
前記Ｍ個の判定結果において、値が前記第１の値である判定結果の個数を数え；
前記個数に従って、Ｎビットの前記デジタル信号を生成する
よう構成される。
第１の態様の第４のとり得る実施様態に関連して、第５のとり得る実施様態において、前記符号器は、具体的に：
ｎ番目の入力端から入力される前記ｎ番目の増幅器モジュールの出力電圧が前記判定電圧以上である場合に、前記ｎ番目の入力端の判定結果が前記第１の値であると決定し、あるいは、前記ｎ番目の増幅器モジュールの出力電圧が前記判定電圧に満たない場合に、前記ｎ番目の入力端の判定結果が前記第２の値であると決定し、前記ｎ番目の増幅器モジュールは、前記Ｍ個の増幅器モジュールのうちのいずれか１つであり、前記ｎ番目の入力端は、前記ｎ番目の増幅器モジュールに対応する入力端である
よう構成される。
第１の態様又は第１の態様の前述の実施様態のうちのいずれか１つに関連して、第６のとり得る実施様態において、前記増幅器モジュールは、トランスインピーダンス増幅器を含む。
第１の態様又は第１の態様の前述の実施様態のうちのいずれか１つに関連して、第７のとり得る実施様態において、当該アナログ−デジタル・コンバータは、変調器を更に含み、該変調器の出力端は、前記ビーム・スプリッタの入力端へ接続され、前記変調器は、アナログ電気信号を前記アナログ光信号に変換し、該アナログ光信号を前記ビーム・スプリッタへ入力するよう構成される。
第１の態様の第７のとり得る実施様態に関連して、第８のとり得る実施様態において、前記変調器は、レーザ源を含む変調器、又は内部変調機能を備えたレーザ源を含む。
第２の態様に従って、アナログ−デジタル・コンバータであって、当該アナログ−デジタル・コンバータは、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、該Ｍ個の増幅器モジュールに対応するＭ個の判定器、及び符号器を含み、前記ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、判定器へ接続され、夫々の判定器の出力端は、前記符号器の入力端へ接続され；
前記ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され、前記Ｍ個の光信号の電力は等しく；
前記光検出器は、前記入力された光信号を電流信号に変換し、該電流信号を対応する増幅器モジュールへ入力するよう構成され、前記Ｍ個の光検出器の変換効率は等しく；
前記増幅器モジュールは、前記入力された電流信号に従って出力電圧を生成し、該出力電圧を対応する判定器へ出力するよう構成され、前記Ｍ個の増幅器モジュールの増幅倍数は等しく；
判定電圧が前記Ｍ個の判定器においてセットされ、該Ｍ個の判定器の前記判定電圧は、プリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に低下し、前記判定器は、判定結果を得るように、前記入力された出力電圧を当該判定器の判定電圧と比較し、前記判定結果を前記符号器の対応する入力端へ送るよう構成され；
前記符号器は、Ｍ個の判定結果に従ってデジタル信号を生成するよう構成され；
当該アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、前記デジタル信号はＮビットを有し、Ｍ及びＮは正の整数である、
アナログ−デジタル・コンバータが提供される。
第２の態様に関連して、第１のとり得る実施様態において、前記Ｍ個の判定器の前記判定電圧がプリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に低下することは、前記Ｍ個の判定器の中のｎ番目の判定器の判定電圧が（ｎ−ｋ）ΔＩであることを含み；
Ｉは、Ｍ個の電流の強さであり、Δは、前記Ｍ個の増幅器モジュールの増幅倍数であり、ΔＩは、Ｍ個の出力電圧の大きさであり、Δは、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である。
第２の態様又は第１のとり得る実施様態に関連して、第２のとり得る実施様態において、前記Ｍ個の判定結果において、夫々の判定結果の値は第１の値又は第２の値を含み、前記符号器は、具体的に：
前記Ｍ個の判定結果において、値が前記第１の値である判定結果の個数を数え；
前記個数に従って、Ｎビットの前記デジタル信号を生成する
よう構成される。
第２の態様の第２のとり得る実施様態に関連して、第３のとり得る実施様態において、前記ｎ番目の判定器は、具体的に：
ｎ番目の増幅器モジュールの出力電圧が前記ｎ番目の判定器の判定電圧以上である場合に、前記ｎ番目の判定器の判定結果が前記第１の値であると決定し、あるいは、ｎ番目の増幅器モジュールの出力電圧が前記ｎ番目の判定器の判定電圧に満たない場合に、前記ｎ番目の判定器の判定結果が前記第２の値であると決定し、前記ｎ番目の増幅器モジュールは、前記Ｍ個の増幅器モジュールのうちのいずれか１つであり、前記ｎ番目の判定器は、前記ｎ番目の増幅器モジュールに対応する判定器である。
第２の態様又は第２の態様の前述の実施様態のうちのいずれか１つに関連して、第４のとり得る実施様態において、前記増幅器モジュールは、トランスインピーダンス増幅器を含む。
第２の態様又は第２の態様の前述の実施様態のうちのいずれか１つに関連して、第５のとり得る実施様態において、当該アナログ−デジタル・コンバータは、変調器を更に含み、該変調器の出力端は、前記ビーム・スプリッタの入力端へ接続され、前記変調器は、アナログ電気信号を前記アナログ光信号に変換し、該アナログ光信号を前記ビーム・スプリッタへ入力するよう構成される。
第２の態様の第５のとり得る実施様態に関連して、第６のとり得る実施様態において、前記変調器は、レーザ源を含む変調器、又は内部変調機能を備えたレーザ源を含む。
要するに、本発明の実施形態は、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、及び符号器を含むアナログ−デジタル・コンバータを提供する。ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、符号器の入力端へ接続される。ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され、光検出器は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュールへ入力するよう構成され、増幅器モジュールは、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。コンパレータは、ビーム・スプリッタの出力信号の電力、Ｍ個の光検出器の変換効率、Ｍ個の増幅器モジュールの増幅倍数、又はＭ個の異なる判定電圧のうちの少なくとも１つをセットすることによって実装され得、それにより、符号器が、Ｍ個の出力電圧と判定電圧との間の比較の判定結果に従ってデジタル信号を出力するようにする。アナログ光信号が、電気的ＡＤＣが実施される前に最初にアナログ電気信号に変換される必要がある先行技術と比較して、本発明の実施形態では、アナログ光信号は、直接にデジタル信号に変換され得、アナログ−デジタル変換は、全光ループを使用することによって実装される。これは、従来の電気信号サンプリング・ヘッドから固有の限界を取り除いて、ＡＤＣレートを大いに改善する。
より明らかに本発明の実施形態における技術的解決方法を記載するよう、以下は、実施形態について説明するために必要とされる添付の図面について簡潔に説明する。明らかに、以下の説明における添付の図面は、本発明のいくつかの実施形態を示し、当業者は、創造的な取り組みなしでそれら添付の図面から他の図面を依然として導き出し得る。
先行技術におけるアナログ−デジタル・コンバータの略構造図である。
本発明の実施形態に従うアナログ−デジタル・コンバータの略構造図である。
本発明の実施形態に従うアナログ−デジタル・コンバータにおけるビーム・スプリッタ、光検出器、及び増幅器モジュールの略構造図である。
本発明の実施形態に従うアナログ−デジタル・コンバータにおけるビーム・スプリッタ、光検出器、及び増幅器モジュールの他の略構造図である。
本発明の実施形態に従う別のアナログ−デジタル・コンバータの略構造図である。
本発明の実施形態に従う更に別のアナログ−デジタル・コンバータの略構造図である。
本発明の実施形態に従う更に別のアナログ−デジタル・コンバータの略構造図である。
先行技術における変調器の略構造図である。
本発明の実施形態の目的、技術的解決法、及び利点をより明らかにするよう、以下は、本発明の実施形態における添付の図面に関連して、本発明の実施形態における技術的解決法を明りょうに且つ完全に記載する。明らかに、記載される実施形態は、本発明の実施形態の一部であり、全てではない。創造的な取り組みなしで本発明の実施形態に基づき当業者によって手に入れられる全ての他の実施形態は、本発明の保護範囲内にあるべきである。
本発明の実施形態は、アナログ−デジタル・コンバータを提供する。アナログ−デジタル・コンバータは、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、及び符号器を含み、ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、符号器の入力端へ接続される。
ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成される。
光検出器は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュールへ入力するよう構成される。
増幅器モジュールは、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。
符号器は、Ｍ個の判定結果を得るように、入力されたＭ個の出力電圧を判定電圧と比較し、Ｍ個の判定結果に従ってデジタル信号を生成するよう構成される。
次の：
Ｍ個の光信号の電力が第１プリセット比に従って第１の光信号からＭ番目の光信号へ漸進的に低下すること、Ｍ個の光検出器の変換効率が第２プリセット比に従って第１の光検出器からＭ番目の光検出器まで漸進的に低下すること、及びＭ個の増幅器モジュールの増幅倍数が第３プリセット比に従って第１の増幅器モジュールからＭ番目の増幅器モジュールへ漸進的に低下すること
のうちの少なくとも１つが含まれ、それにより、符号器へ入力されるＭ個の出力電圧は、第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下する。
符号器へ入力されるＭ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下するように、前述の様態のうちの少なくとも１つが選択されてよく、あるいは、いくつかの様態の組み合わせが選択されてよいことが理解され得る。ある様態が実行のために前述の様態の中から選択される場合に、同じタイプに属するコンポーネントの他の係数は等しいべきであり、第１プリセット比、第２プリセット比、又は第３プリセット比はこの場合に第４プリセット比に等しいことが理解されるべきである。例えば、Ｍ個の増幅器モジュールの増幅倍数が第３のプリセット比に従って第１の増幅器モジュールからＭ番目の増幅器モジュールへ漸進的に低下する場合に、Ｍ個の光信号の電力は等しく、Ｍ個の光検出器の変換効率は等しく、第４のプリセット比はこの場合に第３のプリセット比に等しい、など。少なくとも２つの様態が前述の様態から選択される場合には、少なくとも２つの様態を除いて、同じタイプに属するコンポーネントの他の係数は等しいべきである。例えば、Ｍ個の光信号の電力が第１プリセット比に従って第１の光信号からＭ番目の光信号へ漸進的に低下し、Ｍ個の光検出器の変換効率が第２プリセット比に従って第１の光検出器からＭ番目の光検出器へ漸進的に低下することが選択される場合に、Ｍ個の増幅器モジュールの増幅倍数はこの場合に等しく、Ｍ個の光検出器によって出力される電流信号は第４プリセット比に従って漸進的に低下すべきである。Ｍ個の増幅器モジュールの増幅倍数は等しいので、符号器へ入力されるＭ個の出力電圧は、第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下する。
当該アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍは２Ｎ−１に等しく、デジタル信号はＮビットを有し、Ｍ及びＮは正の整数である。
本発明の実施形態は、他のアナログ−デジタル・コンバータを提供する。判定器は、夫々の増幅器と該増幅器に対応する符号器の入力端との間に配置され得る。アナログ−デジタル・コンバータは、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、該Ｍ個の増幅器モジュールに対応するＭ個の判定器、及び符号器を含む。ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、判定器へ接続され、夫々の判定器の出力端は、符号器の入力端へ接続される。
ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され、Ｍ個の光信号の電力は等しい。
光検出器は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュールへ入力するよう構成され、Ｍ個の光検出器の変換効率は等しい。
増幅器モジュールは、入力された電流信号に従って出力電圧を生成し、出力電圧を対応する判定器へ出力するよう構成され、Ｍ個の増幅器モジュールの増幅倍数は等しい。
判定電圧がＭ個の判定器においてセットされ、Ｍ個の判定器の判定電圧は、プリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に低下し、判定器は、判定結果を得るように、入力された出力電圧を判定器の判定電圧と比較し、判定結果を符号器の対応する入力端へ送るよう構成される。
符号器は、Ｍ個の判定結果に従ってデジタル信号を生成するよう構成される。
当該アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、デジタル信号はＮビットを有し、Ｍ及びＮは正の整数である。
当業者に、本発明の実施形態において提供される技術的解決法をより明りょうに理解させるよう、以下は、具体的な実施形態を使用することによって、本発明の実施形態に従うアナログ−デジタル・コンバータについて詳細に説明する。図２に示されるように、アナログ−デジタル・コンバータは：
ビーム・スプリッタ１、Ｍ個の光検出器２、Ｍ個の光検出器２に対応するＭ個の増幅器モジュール３、及び符号器４を含み、ビーム・スプリッタ１の夫々の出力端は、光検出器２の入力端に対応しており、夫々の光検出器２の出力端は、増幅器モジュール３の入力端へ接続され、夫々の増幅器モジュール３の出力端は、符号器４の入力端へ接続され、Ｍは正の整数である。
ビーム・スプリッタ１の夫々の出力端が光検出器２の入力端に対応していることは、ビーム・スプリッタ１の夫々の出力端が光検出器２の入力端へ物理的に接続されているのではなく、ビーム・スプリッタ１の夫々の出力端から出力される光信号が光検出器２に直接照射することとして理解され得る。例えば、ビーム・スプリッタ１、光検出器２、及び増幅器モジュール３を接続する様態は、図３ａ又は図３ｂに示されるようであってよい。図３ａ又は図３ｂにおけるＶは、光検出器２へ供給されるバイアス電圧を示す。
本発明の様々な実施形態において、増幅器モジュール３は、トランスインピーダンス増幅器であってよく、あるいは、電流を電圧に変換すること及び信号増幅の機能を備えた他のコンポーネントであってよい。
第１の実施様態において、コンパレータ機能は、同じ変換効率のＭ個の光検出器２及び異なる増幅倍数のＭ個の増幅器モジュール３を使用することによって、実装され得る。
具体的に、Ａ／Ｄ変換が実施される必要があるアナログ光信号は、ビーム・スプリッタ１の入力端へ直接入力される。ビーム・スプリッタ１は、入力されたアナログ光信号をＭ個の光信号に分け、Ｍ個の光信号を対応する光検出器２へ出力するよう構成される。ビーム・スプリッタ１によって出力されるＭ個の光信号の電力は等しい。
光検出器２は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュール３へ入力するよう構成される。Ｍ個の光検出器２によって出力されるＭ個の電流信号の強さは等しい。
増幅器モジュール３は、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。Ｍ個の増幅器モジュール３の増幅倍数は、プリセット比に従って第１の増幅器モジュール３からＭ番目の増幅器モジュール３へ漸進的に低下する。
符号器４は、入力されたＭ個の出力電圧を判定電圧と比較し、比較結果に従ってデジタル信号を出力するよう構成される。
例えば、アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、Ｎは正の整数である。前述の第１の実施様態で提供されるアナログ−デジタル・コンバータは、以下の例を使用することによって詳細に記載される。
アナログ光信号がビーム・スプリッタ１へ入力された後、ビーム・スプリッタ１は、アナログ光信号を等しい電力の２Ｎ−１個の光信号に分け、２Ｎ−１個の光信号を２Ｎ−１個の光検出器２へ別々に出力する。ビーム・スプリッタ１は、シリコン導波管又は二酸化ケイ素導波管を使用することによって実装されてよく、あるいは、他の様態において実装されてよい。
２Ｎ−１個の光検出器２の変換効率は同じであるから、２Ｎ−１個の光信号に従って２Ｎ−１個の光検出器２による変換によって得られる２Ｎ−１個の電流信号の強さは同じである。２Ｎ−１個の電流信号はＩであると仮定され、この実施形態における光検出器はフォトダイオードであってよい。
増幅器モジュール３の増幅倍数は、入力された光電流信号に対する増幅器モジュール３の出力電圧の比として理解され得る。２Ｎ−１個の増幅器モジュール３の増幅倍数は、前もってセットされた比に従って漸進的に低減されるよう設定され得る。これは、例えば、次を含む：
２Ｎ−１個の増幅器モジュール３の中の（図２に示される２Ｎ−１個の増幅器モジュール３の中の）ｎ番目の増幅器モジュール３（第１の増幅器モジュール３から（２Ｎ−１）番目の増幅器モジュール３は、図２に示される縦方向に沿って上から下に夫々配置されている。）の増幅倍数は、Δ／（ｎ−ｋ）である。なお、Δは、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎは２Ｎ−１以下である。すなわち、２Ｎ−１個の増幅器モジュール３の増幅倍数は、夫々Δ／（１−ｋ）、Δ／（２−ｋ）、Δ／（３−ｋ）、・・・、Δ／（２Ｎ−１−ｋ）である。任意に、増幅器モジュール３がトランスインピーダンス増幅器である場合に、増幅器モジュール３の増幅倍数は、ブリッジ抵抗器の抵抗を変えることによって調整され得る。
２Ｎ−１個の光検出器２が強さＩの２Ｎ−１個の電流信号を前述の２Ｎ−１個の増幅器モジュール３へ入力した後、２Ｎ−１個の増幅器モジュール３によって出力される２Ｎ−１個の出力電圧は、夫々ΔＩ／（１−ｋ）、ΔＩ／（２−ｋ）、ΔＩ／（３−ｋ）、・・・、及びΔＩ／（２Ｎ−１−ｋ）であり、次いで、２Ｎ−１個の増幅器モジュール３は、２Ｎ−１個の出力電圧を別々に符号器４へ入力する。
判定電圧は、符号器４において前もってセットされる。例えば、判定電圧は、ΔＩ／（１−ｋ）であってよい。符号器の判定電圧は、一般的に決定されることが留意されるべきである。従って、実際の解決方法の実施では、増幅器モジュールの増幅倍数は、符号器の判定電圧に従って設定される。すなわち、この実施形態における判定電圧ΔＩ／ｋが知られており、そして、２Ｎ−１個の増幅器モジュール３の増幅倍数は判定電圧ΔＩ／ｋに従って設定される。
符号器は、２Ｎ−１個の出力電圧を別々に（同時に）判定電圧と比較し、比較結果に従って符号器４の２Ｎ−１個の入力端の判定結果を得る。
具体的に、ｎ番目の入力端から入力されるｎ番目の増幅器モジュールの出力電圧が判定電圧以上である場合に、ｎ番目の入力端の判定結果は第１の値であると決定される。ｎ番目の増幅器モジュールの出力電圧が判定電圧に満たない場合に、ｎ番目の入力端の入力は第２の値であると決定される。ｎ番目の増幅器モジュールは、２Ｎ−１個の増幅器モジュールのうちのいずれか１つである。ｎ番目の入力端は、ｎ番目の増幅器モジュールに対応する入力端である。第１の値及び第２の値は、夫々１及び０であってよい。
符号器４は、２Ｎ−１個の入力端の判定結果を使用することによって計算によりＮビットのデジタル信号を求め、Ｎビットのデジタル信号を出力する。
具体的に、符号器は、２Ｎ−１個の判定結果において１の個数を数え、個数に従ってＮビットのデジタル信号を生成し得る。
例えば、この実施形態において、ｋ＝０、判定電圧がΔＩであり、２Ｎ−１個の増幅器モジュールの増幅倍数が夫々Δ、Δ／２、Δ／３、・・・、及びΔ／２Ｎ−１であり、２Ｎ−１個の増幅器モジュールによって出力される２Ｎ−１個の出力電圧が夫々ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ（２Ｎ−１）であると設定される。２Ｎ−１個の出力電圧ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ／（２Ｎ−１）は、別々にΔＩと比較され、第１の増幅器モジュールの出力電圧が判定電圧よりも小さくないと結論づけられ得る。従って、符号器４の２Ｎ−１個の入力端の得られる判定結果は、夫々１、０、０、０、・・・、及び０である。この場合に、２Ｎ−１個の判定結果における１の個数は１であり、２Ｎ−１個の入力値に従って計算により符号器によって求められ、符号器によって出力されるＮビットのデジタル信号は、００・・・００１である。
入力されたアナログ光信号が変化し、夫々の光検出器によって生成される光電流信号が２Ｉに変化するとするならば、第１の増幅器モジュールの出力電圧及び第２の増幅器モジュールの出力電圧は判定レベルよりも小さくない。この場合に、２Ｎ−１個の判定結果における１の個数は２であり、符号器４によって出力されるＮビットのデジタル信号は００・・・０１０である。
加えて、ｋは他の値であってよい。例えば、ｋ＝０．５、判定電圧がΔＩ／０．５であり、２Ｎ−１個の増幅器モジュールの増幅倍数が夫々Δ／０．５、Δ／１．５、Δ／２．５、・・・、及びΔ／（２Ｎ−１．５）であると設定され得る。加えて、ｋは他の値、例えば、０．９、又は０．００１であってよい。ｋの具体的な値は、ＡＤＣが実施される必要があるアナログ光信号のための適切な判定電圧を選択し、それによって、より正確な判定を確かにするために、入力されたアナログ光信号の電力に従って調整される必要がある。ｋが他の値であるときにアナログ光信号をデジタル信号に変換するステップは、ｋ＝０のときと同じであり、詳細は記載されない。
アナログ光信号は、前述の方法を使用することによって、デジタル信号に直接変換され得る。
第２の実施様態において、コンパレータ機能は、異なる変換効率のＭ個の光検出器２及び同じ増幅倍数のＭ個の増幅器モジュール３を使用することによって、実装され得る。なお、Ｍは正の整数である。
具体的に、Ａ／Ｄ変換が実施される必要があるアナログ光信号は、ビーム・スプリッタ１の入力端へ直接入力される。ビーム・スプリッタ１は、入力されたアナログ光信号を、Ｍ個の光検出器２に対応する複数の光信号に分け、複数の光信号をＭ個の光検出器２へ出力するよう構成される。Ｍ個の光信号の電力は等しい。
光検出器２は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュール３へ入力するよう構成される。Ｍ個の光検出器２によって出力されるＭ個の電流信号の強さは、プリセット比に従って第１の電流信号からＭ番目の電流信号へ漸進的に低下する。
増幅器モジュール３は、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。Ｍ個の増幅器モジュール３の増幅倍数は等しい。
符号器４は、Ｍ個の出力電圧を判定電圧と比較し、比較結果に従ってデジタル信号を出力するよう構成される。
例えば、アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、Ｎは正の整数である。前述の第２の実施様態で提供されるアナログ−デジタル・コンバータは、以下の例を使用することによって詳細に記載される。
アナログ光信号がビーム・スプリッタ１へ入力された後、ビーム・スプリッタ１は、アナログ光信号を等しい電力の２Ｎ−１個の光信号に分け、２Ｎ−１個の光信号を２Ｎ−１個の光検出器２へ別々に出力する。ビーム・スプリッタ１は、シリコン導波管又は二酸化ケイ素導波管を使用することによって実装されてよく、あるいは、他の様態において実装されてよい。
２Ｎ−１個の光検出器２は、２Ｎ−１個の光信号を２Ｎ−１個の電流信号に変換し、２Ｎ−１個の電流信号２Ｎ−１個の増幅器モジュール３へ出力する。２Ｎ−１個の光検出器２の変換効率は異なるので、変換された２Ｎ−１個の電流信号の強さも異なる。要件に従って、２Ｎ−１個の電流信号の強さは、前もってセットされた比に従って漸進的に低下すると設定され得る。これは、例えば、２Ｎ−１個の光検出器２の中の（図２に示される２Ｎ−１個の光検出器２の中の）ｎ番目の光検出器２（第１の光検出器２から（２Ｎ−１）番目の光検出器２は、図２に示される縦方向に沿って上から下に夫々配置されている。）による変換によって得られる電流信号は、Ｉ／（ｎ−ｋ）である。なお、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎは２Ｎ−１以下である。すなわち、２Ｎ−１個の電流信号は、夫々Ｉ／（１−ｋ）、Ｉ／（２−ｋ）、Ｉ／（３−ｋ）、・・・、及びＩ／（２Ｎ−１−ｋ）である。この実施形態における光検出器は、フォトダイオードであってよい。
２Ｎ−１個の増幅器モジュール３の増幅倍数は同じであり、Δに設定され得る。なお、Δの値は、基準電圧の（２Ｎ）分の１である。２Ｎ−１個の光検出器２が２Ｎ−１個の電流信号を前述の２Ｎ−１個の増幅器モジュール３へ入力した後、２Ｎ−１個の増幅器モジュール３によって出力される２Ｎ−１個の出力電圧は、夫々ΔＩ／（１−ｋ）、ΔＩ／（２−ｋ）、ΔＩ／（３−ｋ）、・・・、及びΔＩ／（２Ｎ−１−ｋ）であり、次いで、２Ｎ−１個の増幅器モジュール３は、２Ｎ−１個の出力電圧を別々に符号器４へ入力する。
判定電圧は、符号器４において前もってセットされる。例えば、判定電圧は、ΔＩ／（１−ｋ）であってよい。
符号器は、２Ｎ−１個の出力電圧を別々に（同時に）判定電圧と比較し、比較結果に従って符号器４の２Ｎ−１個の入力端の判定結果を得る。具体的なステップは、第１の実施様態において符号器４の２Ｎ−１個の入力端の判定結果を得るステップと同じであり、詳細は記載されない。
符号器４は、２Ｎ−１個の入力端の判定結果を使用することによって計算によりＮビットのデジタル信号を求め、Ｎビットのデジタル信号を出力する。
例えば、この実施形態において、ｋ＝０、判定電圧がΔＩであり、２Ｎ−１個の電流信号が夫々Ｉ、Ｉ／２、Ｉ／３、・・・、及びＩ／（２Ｎ−１）であると設定される。２Ｎ−１個の増幅器モジュールの増幅倍数はΔであるから、２Ｎ−１個の増幅器モジュールによって出力される２Ｎ−１個の出力電圧は、夫々ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ／（２Ｎ−１）である。２Ｎ−１個の出力電圧ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ／（２Ｎ−１）は、別々にΔＩと比較され、第１の増幅器モジュールの出力電圧のみが判定電圧よりも小さくないと結論づけられ得る。従って、符号器４の２Ｎ−１個の入力端の得られる判定結果は、夫々１、０、０、０、・・・、及び０である。この場合に、２Ｎ−１個の判定結果における１の個数は１であり、２Ｎ−１個の判定結果に従って計算により符号器によって求められ、符号器によって出力されるＮビットのデジタル信号は、００・・・００１である。
入力されたアナログ光信号が変化し、夫々の光検出器によって生成される光電流信号が２Ｉに変化するとするならば、第１の増幅器モジュールの出力電圧及び第２の増幅器モジュールの出力電圧は判定レベルよりも小さくない。この場合に、２Ｎ−１個の判定結果における１の個数は２であり、符号器４によって出力されるＮビットのデジタル信号はこの場合に００・・・０１０である。
加えて、ｋは他の値であってよい。例えば、ｋ＝０．５、判定電圧がΔＩ／０．５であり、２Ｎ−１個の電流信号が夫々Ｉ／０．５、Ｉ／１．５、Ｉ／２．５、・・・、及びＩ／（２Ｎ−１．５）であり、２Ｎ−１個の増幅器モジュールの出力電圧がＩΔ／０．５、ＩΔ／１．５、ＩΔ／２．５、・・・、及びＩΔ／（２Ｎ−１．５）であると設定され得る。加えて、ｋは他の値、例えば、０．９、又は０．００１であってよい。ｋの具体的な値は、ＡＤＣが実施される必要があるアナログ光信号のための適切な判定電圧を選択し、それによって、より正確な判定を確かにするために、入力されたアナログ光信号の電力に従って調整される必要がある。ｋが他の値であるときにアナログ光信号をデジタル信号に変換するステップは、ｋ＝０のときと同じであり、詳細は記載されない。
アナログ光信号は、前述の方法を使用することによって、デジタル信号に直接変換され得る。
第３の実施様態において、コンパレータ機能は、同じ変換効率のＭ個の光検出器２及び同じ増幅倍数のＭ個の増幅器モジュール３を使用することによって、並びに、光分配後にビーム・スプリッタ１によって出力されるＭ個の光信号の電力がプリセット比に従って漸進的に低下すると設定することによって、実装され得る。
具体的に、ビーム・スプリッタ１は、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器２へ出力するよう構成される。Ｍ個の光信号の電力は、プリセット比に従って第１の光信号からＭ番目の光信号へ漸進的に低下する。
光検出器２は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュール３へ入力するよう構成される。Ｍ個の光検出器２の変換効率は等しい。
増幅器モジュール３は、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。Ｍ個の増幅器モジュール３の増幅倍数は等しい。
符号器４は、Ｍ個の出力電圧を判定電圧と比較し、比較結果に従ってデジタル信号を出力するよう構成される。
例えば、アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、Ｎは正の整数である。前述の第３の実施様態で提供されるアナログ−デジタル・コンバータは、以下の例を使用することによって詳細に記載される。
アナログ光信号がビーム・スプリッタ１へ入力された後、ビーム・スプリッタ１は、アナログ光信号を２Ｎ−１個の光信号に分け、２Ｎ−１個の光信号を２Ｎ−１個の光検出器２へ別々に出力する。ビーム・スプリッタ１を構成することによって、２Ｎ−１個の光信号の電力は、前もってセットされた比に従って漸進的に低下すると設定され得る。例えば、２Ｎ−１個の光信号の中の（図２に示される２Ｎ−１個の光信号の中の）ｎ番目の光信号（第１の光信号から（２Ｎ−１）番目の光信号は、図２に示される縦方向に沿って上から下に夫々配置されている。）の電力は、ｐ／（ｎ−ｋ）である。なお、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎは２Ｎ−１以下である。すなわち、２Ｎ−１個の光信号の電力は、夫々ｐ／（１−ｋ）、ｐ／（２−ｋ）、ｐ／（３−ｋ）、・・・、及びｐ／（２Ｎ−１−ｋ）である。ビーム・スプリッタ１は、シリコン導波管又は二酸化ケイ素導波管を使用することによって実装されてよく、あるいは、他の様態において実装されてよい。
光検出器２による変換によって得られる電流信号は、光検出器２の変換効率を乗じられた入力された光信号の電力と等しいので、光検出器２による変換によって得られる電流信号の強さは、入力された光信号の電力と直接比例する。従って、２Ｎ−１個の光検出器２による変換によって得られる電流信号は、夫々Ｉ／（１−ｋ）、Ｉ／（２−ｋ）、Ｉ／（３−ｋ）、・・・、及びＩ／（２Ｎ−１−ｋ）である。この実施形態における光検出器は、フォトダイオードであってよい。
２Ｎ−１個の増幅器モジュール３の増幅倍数は同じであり、Δに設定され得る。なお、Δの値は、基準電圧の（２Ｎ）分の１である。２Ｎ−１個の光検出器２が２Ｎ−１個の電流信号を前述の２Ｎ−１個の増幅器モジュール３へ入力した後、２Ｎ−１個の増幅器モジュール３によって出力される２Ｎ−１個の出力電圧は、夫々ΔＩ／（１−ｋ）、ΔＩ／（２−ｋ）、ΔＩ／（３−ｋ）、・・・、及びΔＩ／（２Ｎ−１−ｋ）であり、次いで、２Ｎ−１個の増幅器モジュール３は、２Ｎ−１個の出力電圧を別々に符号器４へ入力する。
判定電圧は、符号器４において前もってセットされる。例えば、判定電圧は、ΔＩ／（１−ｋ）であってよい。
符号器は、２Ｎ−１個の出力電圧を別々に（同時に）判定電圧と比較し、比較結果に従って符号器４の２Ｎ−１個の入力端の判定結果を得る。具体的なステップは、第１の実施様態において符号器４の２Ｎ−１個の入力端の判定結果を得るステップと同じであり、詳細は記載されない。
最後に、符号器４は、２Ｎ−１個の入力端の判定結果を使用することによって計算によりＮビットのデジタル信号を求め、Ｎビットのデジタル信号を出力する。符号器が２Ｎ−１個の出力電圧を別々に判定電圧と比較する詳細なステップは、第２の実施様態におけるステップと同じであり、詳細は記載されない。
第４の実施様態において、光分配後にビーム・スプリッタ１によって出力されるＭ個の光信号の電力は同じであり、Ｍ個の光検出器２の変換効率は同じであり、Ｍ個の増幅器モジュール３の増幅倍数は同じであり、そして、コンパレータ機能は、Ｍ個の増幅器モジュールと符号器との間にＭ個の判定器を加えることによって、実装され得る。図４に示されるように、ビーム・スプリッタ１の夫々の出力端は、光検出器２の入力端に対応しており、夫々の光検出器２の出力端は、増幅器モジュール３の入力端へ接続され、夫々の増幅器モジュール３の出力端は、判定器５へ接続され、夫々の判定器５の出力端は、符号器４の入力端へ接続される。
具体的に、ビーム・スプリッタ１は、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器２へ出力するよう構成される。Ｍ個の光信号の電力は等しい。
光検出器２は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュール３へ入力するよう構成される。Ｍ個の光検出器２の変換効率は等しい。
増幅器モジュール３は、入力された電流信号に従って出力電圧を生成し、出力電圧を対応する判定器５へ出力するよう構成される。Ｍ個の増幅器モジュール３の増幅倍数は等しい。
判定電圧は、Ｍ個の判定器５においてセットされ、Ｍ個の判定器の判定電圧は、プリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に増大する。判定器５は、判定結果を得るように、入力された出力電圧を判定器５の判定電圧と比較し、判定結果を符号器の対応する入力端へ送るよう構成される。
符号器４は、Ｍ個の比較結果に従ってデジタル信号を出力するよう構成される。
例えば、アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、Ｎは正の整数である。前述の第４の実施様態で提供されるアナログ−デジタル・コンバータは、以下の例を使用することによって詳細に記載される。
アナログ光信号がビーム・スプリッタ１へ入力された後、ビーム・スプリッタ１は、アナログ光信号を等しい電力の２Ｎ−１個の光信号に分け、２Ｎ−１個の光信号を２Ｎ−１個の光検出器２へ別々に出力する。ビーム・スプリッタ１は、シリコン導波管又は二酸化ケイ素導波管を使用することによって実装されてよく、あるいは、他の様態において実装されてよい。
２Ｎ−１個の光検出器２の変換効率は同じであるから、２Ｎ−１個の光信号に従って２Ｎ−１個の光検出器２による変換によって得られる２Ｎ−１個の電流信号の強さは同じである。２Ｎ−１個の電流信号はＩであると仮定され、この実施形態における光検出器はフォトダイオードであってよい。
２Ｎ−１個の増幅器モジュール３の増幅倍数は同じであり、Δに設定され得る。なお、Δの値は、基準電圧の（２Ｎ）分の１である。２Ｎ−１個の光検出器２が２Ｎ−１個の電流信号を前述の２Ｎ−１個の増幅器モジュール３へ入力した後、２Ｎ−１個の増幅器モジュール３によって出力される２Ｎ−１個の出力電圧はΔＩであり、次いで、２Ｎ−１個の増幅器モジュール３は、２Ｎ−１個の出力電圧を別々に２Ｎ−１個の判定器５へ入力する。
２Ｎ−１個の判定器５を使用することによって、２Ｎ−１個の判定器５の判定電圧は、前もってセットされた比に従って漸進的に増大すると設定され得る。例えば、２Ｎ−１個の判定器５の中の（図３に示される２Ｎ−１個の判定器の中の）ｎ番目の判定器（第１の判定器から（２Ｎ−１）番目の判定器は、図３に示される縦方向に沿って上から下に夫々配置されている。）の判定電圧は、（ｎ−ｋ）ΔＩである。なお、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎは２Ｎ−１以下である。すなわち、２Ｎ−１個の判定器５の判定電圧は、夫々（１−ｋ）ΔＩ、（２−ｋ）ΔＩ、（３−ｋ）ΔＩ、・・・、及び（２Ｎ−１−ｋ）ΔＩである。
２Ｎ−１個の判定器５は、複数の判定結果を得るように、２Ｎ−１個の出力電圧を２Ｎ−１個の判定器５の判定電圧と別々に比較し、複数の判定結果を符号器４へ送る。
符号器４は、２Ｎ−１個の入力端の判定結果を使用することによって計算によりＮビットのデジタル信号を求め、Ｎビットのデジタル信号を出力する。
例えば、この実施形態において、ｋ＝０、２Ｎ−１個の判定器の判定電圧が夫々ΔＩ、２ΔＩ、３ΔＩ、・・・、及び（２Ｎ−１）ΔＩであると設定される。２Ｎ−１個の電流はＩであり、且つ、２Ｎ−１個の増幅器モジュールの増幅倍数はΔであるから、２Ｎ−１個の増幅器モジュールによって出力される２Ｎ−１個の出力電圧はΔＩである。２Ｎ−１個の出力電圧ΔＩは、判定電圧ΔＩ、２ΔＩ、３ΔＩ、・・・、及び（２Ｎ−１）ΔＩと別々に比較され、第１の増幅器モジュールの出力電圧が判定電圧よりも小さくないと結論づけられ得る。従って、符号器４の２Ｎ−１個の入力端の得られる判定結果は、夫々１、０、０、０、・・・、及び０である。この場合に、２Ｎ−１個の判定結果における１の個数は１であり、２Ｎ−１個の判定結果に従って計算により符号器によって求められ、符号器によって出力されるＮビットのデジタル信号は、００・・・００１である。
入力されたアナログ光信号が変化し、夫々の光検出器によって生成される光電流信号が２Ｉに変化するとするならば、第１の増幅器モジュールの出力電圧及び第２の増幅器モジュールの出力電圧は判定レベルよりも小さくない。この場合に、２Ｎ−１個の判定結果における１の個数は２であり、符号器４によって出力されるＮビットのデジタル信号はこの場合に００・・・０１０である。
加えて、ｋは他の値であってよい。例えば、ｋ＝０．５、判定電圧が夫々０．５ΔＩ、１．５ΔＩ、２．５ΔＩ、・・・、及び（２Ｎ−１．５）ΔＩであると設定され得る。加えて、ｋは他の値、例えば、０．９、又は０．００１であってよい。ｋの具体的な値は、ＡＤＣが実施される必要があるアナログ光信号のための適切な判定電圧を選択し、それによって、より正確な判定を確かにするために、入力されたアナログ光信号の電力に従って調整される必要がある。ｋが他の値であるときにアナログ光信号をデジタル信号に変換するステップは、ｋ＝０のときと同じであり、詳細は記載されない。
確かに、前述のＭ個の判定器５の判定電圧は同じであってよい。この場合に、コンパレータは、次の様態：Ｍ個の増幅器モジュールの増幅倍数がプリセット比に従って漸進的に低下すること、Ｍ個の光検出器２の変換効率がプリセット比に従って漸進的に低下すること、又はビーム・スプリッタのＭ個の出力端から出力されるＭ個の光信号の電力がプリセット比に従って漸進的に低下すること、のうちの少なくとも１つを設定することによって、実装され得る。それらの様態を実装する方法は、第１の実施様態、第２の実施様態、及び第３の実施様態のそれと夫々と同じであり、詳細は記載されない。
アナログ光信号は、前述の方法を使用することによって、デジタル信号に直接変換され得る。
アナログ光信号が、電気的ＡＤＣが実施される前に最初にアナログ電気信号に変換される必要がある先行技術と比較して、本発明の実施形態では、アナログ光信号は、直接にデジタル信号に変換され得、アナログ−デジタル変換は、全光ループを使用することによって実装される。これは、従来の電気信号サンプリング・ヘッドから固有の限界を取り除いて、ＡＤＣレートを大いに改善する。
その上、光信号をデジタル信号に直接変換することに加えて、本発明の実施形態で提供される光−電気及びデジタル−アナログ・コンバータは、アナログ電気信号がデジタル信号に変換されるシナリオに適用され得る。これは、アナログ電気信号シナリオにおける変換レートを改善する。アナログ電気信号をデジタル信号に変換する方法は、具体的に：アナログ電気信号が最初に変調器（例えば、電界吸収型変調器）へ入力され、アナログ光信号に変換され、次いで、アナログ光信号がビーム・スプリッタ１へ出力される、ことを含む。アナログ光信号がビーム・スプリッタ１へ入力された後の処理プロセスについては、前述の実施形態が参照され得る。前述の変調器は、図５に示される、レーザ源（例えば、一般に使用されているマッハ・ツェンダー変調器）を含む変調器であってよく、あるいは、図６に示される、内部変調機能を備えたレーザ源であってよい。
例えば、前述のマッハ・ツェンダー変調器が一例として使用される。マッハ・ツェンダー変調器は、最近業界で提唱された高絶縁送信／受信アイソレータである。図７に示されるように、マッハ・ツェンダー変調器の原理は次の通りである：
光源１２６によって発せられた光は、ビーム・スプリッタ１２４によって等しい電力の２つの光ビームに分配され、２つの光ビームは、マッハ・ツェンダー変調器の左アーム及び右アーム（図６における２つのアームは、縦方向にそって描かれており、従って、左アーム及び右アームと称され、２つのアームはまた、通常、横方向に沿って描かれ、従って、上側アーム及び下側アームと称される。）に入る。２つの光ビームは、ビーム結合器１２８において１つのビームにまとめられる。ビーム結合の間、左アームにおける光と右アームにおける光との間の位相差が０度である場合には、建設的干渉が起こり、この場合に、ビーム結合後の光パワーは最も高い。位相差が１８０度である場合には、出力光パワーは０である。異なる位相差は、異なる出力光パワーを示す。図６における点線ボックス内のスピンドル線は光路を表す。
１６４、１６６、及び１６８は電極である。電極１６４と電極１６６との間の電圧差は、電極１６４と電極１６６との間に電界を発生させる。これは、右アームにおける光の屈折率を変化させ、それによって、右アームにおいて伝えられる光の位相を変化させる。同様に、電極１６８と電極１６６との間の電圧差は、電極１６８と電極１６６との間に電界を発生させる。これは、左アームにおける光の屈折率を変化させ、それによって、左アームにおいて伝えられる光の位相を変化させる。マッハ・ツェンダー変調器の出力パワーは、この原理を使用することによって、並びに、電極１６４での電圧及び電極１６８での電圧を制御することによって、影響を受け得る。
具体的に、送信信号源１０３の送信信号（アナログ電気信号）は、３ｄＢビーム・スプリッタ１０４によって２つのビームに分けられる（図６における３ｄＢは、ビーム・スプリッタ１０４のビーム分配比が１：１であること、すなわち、２つの出力ポートの電力が等しいことを意味する。）。右側の信号は電極１６４を通り、アンテナ１２２へ送られる。左側の信号は電極１６８へ送られる。信号モニタリング・ポート１２０は、送信信号モニタリング装置へ接続するよう構成される。送信信号源１０３の送信信号が正のレベルにあるとき、左側の信号は正のレベルにあるので、電極１６８には負のレベルが存在する。電極１６６は接地へ接続されているので、電極１６８と電極１６６との間の電界方向は右から左である。電極１６４でのレベルは正のレベルであり、従って、電極１６４と電極１６６との間の電界も右から左である。このようにして、マッハ・ツェンダー変調器の２つのアームにおける電圧の方向及び２つのアームにおける電圧の大きさは同じであり、２つのアームにおける位相変化も同じである。送信信号源１０３の送信信号の電圧は、この場合にマッハ・ツェンダー変調器の出力端１３２に何ら影響を及ぼさないことが分かる。同じく、送信信号源１０３の送信信号が負のレベルにあるとき、いずれにしても影響はない。すなわち、送信信号源１０３の送信信号は、理論上、出力ポート１３２へ漏話しない。しかし、受信信号源１２２によって受信される受信信号は、電極１６４へしか送られない。マッハ・ツェンダー変調器の出力は、受信信号源１２２によって受信される受信信号の変化に伴って変動する。受信信号源１２２によって受信される受信信号は、この方法を使用することによって出力端１３２へ送られる。アイソレータ１１０及びアイソレータ１１２は、受信信号又は反射信号が１０３に入って送信機に影響を及ぼすことを防ぐよう構成される。
しかし、図６に示される先行技術では、光検出器１３０が、光信号をアナログ電気信号に変換し、出力端１３２からアナログ電気信号を出力するように、設置される必要がある。電気的高速ＡＤＣは、受信されたアナログ電気信号をデジタル信号に変換するように、出力端１３２の後に設置される必要がある（例えば、図１に示されるＡＤＣ）。しかし、図１に示されるＡＤＣは、回路自体からの制限により、前述のシナリオにおいてＡＤＣ変換レート要件を満足しないことがある。本発明の実施形態で提供される光−電気及びデジタル−アナログ・コンバータは、光信号をデジタル信号に直接変換することができ、前述のシナリオにおいてＡＤＣ変換レート要件を満足することができる。従って、図６に示される光検出器１３０を設置する必要はなく、ビーム結合器１２８によって結合されたビームによって得られる光信号は、本発明の実施形態で提供される光−電気及びデジタル−アナログ・コンバータへ直接入力され得、それによって、サービス・ニーズを満足する。
結論として、本発明の実施形態は、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、及び符号器を含むアナログ−デジタル・コンバータを提供する。ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、符号器の入力端へ接続される。ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成される。光検出器は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュールへ入力するよう構成される。増幅器モジュールは、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。コンパレータは、ビーム・スプリッタの出力信号の電力、Ｍ個の光検出器の変換効率、Ｍ個の増幅器モジュールの増幅倍数、又はＭ個の異なる判定電圧のうちの少なくとも１つをセットすることによって実装され得、それにより、符号器が、Ｍ個の出力電圧と判定電圧との間の比較の判定結果に従ってデジタル信号を出力するようにする。アナログ光信号が、電気的ＡＤＣが実施される前に最初にアナログ電気信号に変換される必要がある先行技術と比較して、本発明の実施形態では、アナログ光信号は、直接にデジタル信号に変換され得、アナログ−デジタル変換は、全光ループを使用することによって実装される。これは、従来の電気信号サンプリング・ヘッドから固有の限界を取り除いて、ＡＤＣレートを大いに改善する。
最後に、前述の実施形態は、本発明を限定することではなく、単に、本発明の技術的解決法を記載することを目的とすることが留意されるべきである。本発明は、前述の実施形態に関連して詳細に記載されるが、当業者は、彼らが依然として、本発明の実施形態の技術的解決法の適用範囲から逸脱することなしに、前述の実施形態で記載される技術的解決法に対して変更を施し、あるいは、それらの一部又は全ての技術的特徴に対する同等の置換を行い得ると理解すべきである。
従来のアナログ−デジタル・コンバータ（英語でAnalog To Digital Converter，ＡＤＣ）回路は、一般に２つの部分を含む。１つの部分は、サンプリング・ヘッド、すなわち、サンプル・アンド・ホールド回路（すなわち、サンプル・アンド・ホールド・デバイスとも称されるいわゆるＳｗｉｔｃｈ−Ｃａｐ回路）である。ホールド回路は、一般に、酸化膜半導体（英語でMetal Oxide Semiconductor，略してＭＯＳ）スイッチ及びキャパシタを含み、サンプル・アンド・ホールド機能を実装するために使用される。サンプル・アンド・ホールド回路を使用する理由は、Ａ／Ｄ変換がアナログ信号に対して実施されるときに、特定の変換時間が、変換開始から変換終了時のデジタル信号出力まで必要とされるからである。この変換時間において、アナログ信号は不変なままである必要がある。アナログ信号が変化する場合には、変換精度は確保され得ない。特に、入力されるアナログ信号が高い周波数を有しているときに、大きな変換誤差が引き起こされる。この問題を解決するよう、入力信号のレベルは、Ａ／Ｄ変換が開始するときに保持される必要があり、そして、入力信号の変化は、Ａ／Ｄ変換が終了した後に追跡される必要がある。サンプル・アンド・ホールド回路は、ホールド相における“アナログ信号メモリ”と同等である。入力信号は、サンプリングされ保持され、コンパレータ（Comparator）において異なる閾値と比較され、異なるビット（bit）に関する情報が取得され得る。これが、一般的なＡＤＣの原理である。
具体的に、入力信号をサンプリングし保持した後、サンプリング・ヘッドは、入力信号をコンパレータへ入力する。コンパレータは、単サンプリング・クロックにおいて複数のビットの比較を完了する必要がある。図１に示されるように、図１は、分圧器ネットワーク、コンパレータ、及び符号器を含む既存の高速ＡＤＣのアーキテクチャである。具体的に、既存の高速ＡＤＣがＮビット精度ＡＤＣである場合に、分圧器ネットワークは、一般に、等しい抵抗の２Ｎ個の抵抗を含む必要があり、２Ｎ−１個の基準電圧が分圧器ネットワークで生成され、然るに、２Ｎ−１個のコンパレータ（図中、三角形の符号）が必要とされる。入力信号を２Ｎ−１個の基準電圧と別々に比較するために、Ａ／Ｄ変換が実施される必要がある入力信号（サンプリングされている。）は、２Ｎ−１個のコンパレータの夫々の入力端へのアクセスを得、分圧器ネットワークで生成された２Ｎ−１個の基準電圧は、２Ｎ−１個のコンパレータの夫々の他の入力端へのアクセスを別々に得る。夫々のコンパレータの２つの入力端は、夫々１つの正及び１つの負である。正入力が負入力よりも大きい場合には、１が出力される。正入力が負入力よりも大きくない場合には、０が出力される。コンパレータによって得られる結果は、符号器へ出力される。符号器は、計算によって、入力信号の値を示すＮビットのバイナリ数を得る。この時点で、アナログ−デジタル変換は完結する。
第２の態様に従って、アナログ−デジタル・コンバータであって、当該アナログ−デジタル・コンバータは、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、該Ｍ個の増幅器モジュールに対応するＭ個の判定器、及び符号器を含み、前記ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、判定器へ接続され、夫々の判定器の出力端は、前記符号器の入力端へ接続され；
前記ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され、前記Ｍ個の光信号の電力は等しく；
前記光検出器は、前記入力された光信号を電流信号に変換し、該電流信号を対応する増幅器モジュールへ入力するよう構成され、前記Ｍ個の光検出器の変換効率は等しく；
前記増幅器モジュールは、前記入力された電流信号に従って出力電圧を生成し、該出力電圧を対応する判定器へ出力するよう構成され、前記Ｍ個の増幅器モジュールの増幅倍数は等しく；
判定電圧が前記Ｍ個の判定器においてセットされ、該Ｍ個の判定器の前記判定電圧は、プリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に増大し、前記判定器は、判定結果を得るように、前記入力された出力電圧を当該判定器の判定電圧と比較し、前記判定結果を前記符号器の対応する入力端へ送るよう構成され；
前記符号器は、Ｍ個の判定結果に従ってデジタル信号を生成するよう構成され；
当該アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、前記デジタル信号はＮビットを有し、Ｍ及びＮは正の整数である、
アナログ−デジタル・コンバータが提供される。
第２の態様に関連して、第１のとり得る実施様態において、前記Ｍ個の判定器の前記判定電圧がプリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に増大することは、前記Ｍ個の判定器の中のｎ番目の判定器の判定電圧が（ｎ−ｋ）ΔＩであることを含み；
Ｉは、Ｍ個の電流の強さであり、Δは、前記Ｍ個の増幅器モジュールの増幅倍数であり、ΔＩは、Ｍ個の出力電圧の大きさであり、Δは、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である。
要するに、本発明の実施形態は、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、及び符号器を含むアナログ−デジタル・コンバータを提供する。ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、符号器の入力端へ接続される。ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され、光検出器は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュールへ入力するよう構成され、増幅器モジュールは、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。コンパレータは、ビーム・スプリッタの出力信号の電力、Ｍ個の光検出器の変換効率、Ｍ個の増幅器モジュールの増幅倍数、又はＭ個の異なる判定電圧のうちの少なくとも１つをセットすることによって実装され得、それにより、符号器が、Ｍ個の出力電圧と判定電圧との間の比較の判定結果に従ってデジタル信号を出力するようにする。アナログ光信号が、電気的Ａ／Ｄ変換が実施される前に最初にアナログ電気信号に変換される必要がある先行技術と比較して、本発明の実施形態では、アナログ光信号は、直接にデジタル信号に変換され得、アナログ−デジタル変換は、全光ループを使用することによって実装される。これは、従来の電気信号サンプリング・ヘッドから固有の限界を取り除いて、ＡＤＣレートを大いに改善する。
判定電圧がＭ個の判定器においてセットされ、Ｍ個の判定器の判定電圧は、プリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に増大し、判定器は、判定結果を得るように、入力された出力電圧を判定器の判定電圧と比較し、判定結果を符号器の対応する入力端へ送るよう構成される。
２Ｎ−１個の光検出器２の変換効率は同じであるから、２Ｎ−１個の光信号に従って２Ｎ−１個の光検出器２による変換によって得られる２Ｎ−１個の電流信号の強さは同じである。２Ｎ−１個の電流信号の強さはＩであると仮定され、この実施形態における光検出器はフォトダイオードであってよい。
具体的に、ｎ番目の入力端から入力されるｎ番目の増幅器モジュールの出力電圧が判定電圧以上である場合に、ｎ番目の入力端の判定結果は第１の値であると決定される。ｎ番目の増幅器モジュールの出力電圧が判定電圧に満たない場合に、ｎ番目の入力端の判定結果は第２の値であると決定される。ｎ番目の増幅器モジュールは、２Ｎ−１個の増幅器モジュールのうちのいずれか１つである。ｎ番目の入力端は、ｎ番目の増幅器モジュールに対応する入力端である。第１の値及び第２の値は、夫々１及び０であってよい。
例えば、この実施形態において、ｋ＝０、判定電圧がΔＩであり、２Ｎ−１個の増幅器モジュールの増幅倍数が夫々Δ、Δ／２、Δ／３、・・・、及びΔ／２Ｎ−１であり、２Ｎ−１個の増幅器モジュールによって出力される２Ｎ−１個の出力電圧が夫々ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ／（２Ｎ−１）であると設定される。２Ｎ−１個の出力電圧ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ／（２Ｎ−１）は、別々にΔＩと比較され、第１の増幅器モジュールの出力電圧が判定電圧よりも小さくないと結論づけられ得る。従って、符号器４の２Ｎ−１個の入力端の得られる判定結果は、夫々１、０、０、０、・・・、及び０である。この場合に、２Ｎ−１個の判定結果における１の個数は１であり、２Ｎ−１個の入力値に従って計算により符号器によって求められ、符号器によって出力されるＮビットのデジタル信号は、００・・・００１である。
入力されたアナログ光信号が変化し、夫々の光検出器によって生成される光電流信号の強さが２Ｉに変化するとするならば、第１の増幅器モジュールの出力電圧及び第２の増幅器モジュールの出力電圧は判定レベルよりも小さくない。この場合に、２Ｎ−１個の判定結果における１の個数は２であり、符号器４によって出力されるＮビットのデジタル信号は００・・・０１０である。
加えて、ｋは他の値であってよい。例えば、ｋ＝０．５、判定電圧がΔＩ／０．５であり、２Ｎ−１個の増幅器モジュールの増幅倍数が夫々Δ／０．５、Δ／１．５、Δ／２．５、・・・、及びΔ／（２Ｎ−１．５）であると設定され得る。加えて、ｋは他の値、例えば、０．９、又は０．００１であってよい。ｋの具体的な値は、Ａ／Ｄ変換が実施される必要があるアナログ光信号のための適切な判定電圧を選択し、それによって、より正確な判定を確かにするために、入力されたアナログ光信号の電力に従って調整される必要がある。ｋが他の値であるときにアナログ光信号をデジタル信号に変換するステップは、ｋ＝０のときと同じであり、詳細は記載されない。
２Ｎ−１個の光検出器２は、２Ｎ−１個の光信号を２Ｎ−１個の電流信号に変換し、２Ｎ−１個の電流信号２Ｎ−１個の増幅器モジュール３へ出力する。２Ｎ−１個の光検出器２の変換効率は異なるので、変換された２Ｎ−１個の電流信号の強さも異なる。要件に従って、２Ｎ−１個の電流信号の強さは、前もってセットされた比に従って漸進的に低下すると設定され得る。これは、例えば、２Ｎ−１個の光検出器２の中の（図２に示される２Ｎ−１個の光検出器２の中の）ｎ番目の光検出器２（第１の光検出器２から（２Ｎ−１）番目の光検出器２は、図２に示される縦方向に沿って上から下に夫々配置されている。）による変換によって得られる電流信号の強さは、Ｉ／（ｎ−ｋ）である。なお、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎは２Ｎ−１以下である。すなわち、２Ｎ−１個の電流信号の強さは、夫々Ｉ／（１−ｋ）、Ｉ／（２−ｋ）、Ｉ／（３−ｋ）、・・・、及びＩ／（２Ｎ−１−ｋ）である。この実施形態における光検出器は、フォトダイオードであってよい。
例えば、この実施形態において、ｋ＝０、判定電圧がΔＩであり、２Ｎ−１個の電流信号の強さが夫々Ｉ、Ｉ／２、Ｉ／３、・・・、及びＩ／（２Ｎ−１）であると設定される。２Ｎ−１個の増幅器モジュールの増幅倍数はΔであるから、２Ｎ−１個の増幅器モジュールによって出力される２Ｎ−１個の出力電圧は、夫々ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ／（２Ｎ−１）である。２Ｎ−１個の出力電圧ΔＩ、ΔＩ／２、ΔＩ／３、・・・、及びΔＩ／（２Ｎ−１）は、別々にΔＩと比較され、第１の増幅器モジュールの出力電圧のみが判定電圧よりも小さくないと結論づけられ得る。従って、符号器４の２Ｎ−１個の入力端の得られる判定結果は、夫々１、０、０、０、・・・、及び０である。この場合に、２Ｎ−１個の判定結果における１の個数は１であり、２Ｎ−１個の判定結果に従って計算により符号器によって求められ、符号器によって出力されるＮビットのデジタル信号は、００・・・００１である。
入力されたアナログ光信号が変化し、夫々の光検出器によって生成される光電流信号の強さが２Ｉに変化するとするならば、第１の増幅器モジュールの出力電圧及び第２の増幅器モジュールの出力電圧は判定レベルよりも小さくない。この場合に、２Ｎ−１個の判定結果における１の個数は２であり、符号器４によって出力されるＮビットのデジタル信号はこの場合に００・・・０１０である。
加えて、ｋは他の値であってよい。例えば、ｋ＝０．５、判定電圧がΔＩ／０．５であり、２Ｎ−１個の電流信号の強さが夫々Ｉ／０．５、Ｉ／１．５、Ｉ／２．５、・・・、及びＩ／（２Ｎ−１．５）であり、２Ｎ−１個の増幅器モジュールの出力電圧がＩΔ／０．５、ＩΔ／１．５、ＩΔ／２．５、・・・、及びＩΔ／（２Ｎ−１．５）であると設定され得る。加えて、ｋは他の値、例えば、０．９、又は０．００１であってよい。ｋの具体的な値は、Ａ／Ｄ変換が実施される必要があるアナログ光信号のための適切な判定電圧を選択し、それによって、より正確な判定を確かにするために、入力されたアナログ光信号の電力に従って調整される必要がある。ｋが他の値であるときにアナログ光信号をデジタル信号に変換するステップは、ｋ＝０のときと同じであり、詳細は記載されない。
２Ｎ−１個の光検出器２の変換効率は同じであるから、２Ｎ−１個の光信号に従って２Ｎ−１個の光検出器２による変換によって得られる２Ｎ−１個の電流信号の強さは同じである。２Ｎ−１個の電流信号の強さはＩであると仮定され、この実施形態における光検出器はフォトダイオードであってよい。
２Ｎ−１個の判定器５を使用することによって、２Ｎ−１個の判定器５の判定電圧は、前もってセットされた比に従って漸進的に増大すると設定され得る。例えば、２Ｎ−１個の判定器５の中の（図４に示される２Ｎ−１個の判定器の中の）ｎ番目の判定器（第１の判定器から（２Ｎ−１）番目の判定器は、図４に示される縦方向に沿って上から下に夫々配置されている。）の判定電圧は、（ｎ−ｋ）ΔＩである。なお、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎは２Ｎ−１以下である。すなわち、２Ｎ−１個の判定器５の判定電圧は、夫々（１−ｋ）ΔＩ、（２−ｋ）ΔＩ、（３−ｋ）ΔＩ、・・・、及び（２Ｎ−１−ｋ）ΔＩである。
例えば、この実施形態において、ｋ＝０、２Ｎ−１個の判定器の判定電圧が夫々ΔＩ、２ΔＩ、３ΔＩ、・・・、及び（２Ｎ−１）ΔＩであると設定される。２Ｎ−１個の電流の強さはＩであり、且つ、２Ｎ−１個の増幅器モジュールの増幅倍数はΔであるから、２Ｎ−１個の増幅器モジュールによって出力される２Ｎ−１個の出力電圧はΔＩである。２Ｎ−１個の出力電圧ΔＩは、判定電圧ΔＩ、２ΔＩ、３ΔＩ、・・・、及び（２Ｎ−１）ΔＩと別々に比較され、第１の増幅器モジュールの出力電圧が判定電圧よりも小さくないと結論づけられ得る。従って、符号器４の２Ｎ−１個の入力端の得られる判定結果は、夫々１、０、０、０、・・・、及び０である。この場合に、２Ｎ−１個の判定結果における１の個数は１であり、２Ｎ−１個の判定結果に従って計算により符号器によって求められ、符号器によって出力されるＮビットのデジタル信号は、００・・・００１である。
入力されたアナログ光信号が変化し、夫々の光検出器によって生成される光電流信号の強さが２Ｉに変化するとするならば、第１の増幅器モジュールの出力電圧及び第２の増幅器モジュールの出力電圧は判定レベルよりも小さくない。この場合に、２Ｎ−１個の判定結果における１の個数は２であり、符号器４によって出力されるＮビットのデジタル信号はこの場合に００・・・０１０である。
加えて、ｋは他の値であってよい。例えば、ｋ＝０．５、判定電圧が夫々０．５ΔＩ、１．５ΔＩ、２．５ΔＩ、・・・、及び（２Ｎ−１．５）ΔＩであると設定され得る。加えて、ｋは他の値、例えば、０．９、又は０．００１であってよい。ｋの具体的な値は、Ａ／Ｄ変換が実施される必要があるアナログ光信号のための適切な判定電圧を選択し、それによって、より正確な判定を確かにするために、入力されたアナログ光信号の電力に従って調整される必要がある。ｋが他の値であるときにアナログ光信号をデジタル信号に変換するステップは、ｋ＝０のときと同じであり、詳細は記載されない。
アナログ光信号が、電気的Ａ／Ｄ変換が実施される前に最初にアナログ電気信号に変換される必要がある先行技術と比較して、本発明の実施形態では、アナログ光信号は、直接にデジタル信号に変換され得、アナログ−デジタル変換は、全光ループを使用することによって実装される。これは、従来の電気信号サンプリング・ヘッドから固有の限界を取り除いて、ＡＤＣレートを大いに改善する。
その上、光信号をデジタル信号に直接変換することに加えて、本発明の実施形態で提供される光−電気及びアナログ−デジタル・コンバータは、アナログ電気信号がデジタル信号に変換されるシナリオに適用され得る。これは、アナログ電気信号シナリオにおける変換レートを改善する。アナログ電気信号をデジタル信号に変換する方法は、具体的に：アナログ電気信号が最初に変調器（例えば、電界吸収型変調器）へ入力され、アナログ光信号に変換され、次いで、アナログ光信号がビーム・スプリッタ１へ出力される、ことを含む。アナログ光信号がビーム・スプリッタ１へ入力された後の処理プロセスについては、前述の実施形態が参照され得る。前述の変調器は、図５に示される、レーザ源（例えば、一般に使用されているマッハ・ツェンダー変調器）を含む変調器であってよく、あるいは、図６に示される、内部変調機能を備えたレーザ源であってよい。
光源１２６によって発せられた光は、ビーム・スプリッタ１２４によって等しい電力の２つの光ビームに分配され、２つの光ビームは、マッハ・ツェンダー変調器の左アーム及び右アーム（図７における２つのアームは、縦方向にそって描かれており、従って、左アーム及び右アームと称され、２つのアームはまた、通常、横方向に沿って描かれ、従って、上側アーム及び下側アームと称される。）に入る。２つの光ビームは、ビーム結合器１２８において１つのビームにまとめられる。ビーム結合の間、左アームにおける光と右アームにおける光との間の位相差が０度である場合には、建設的干渉が起こり、この場合に、ビーム結合後の光パワーは最も高い。位相差が１８０度である場合には、出力光パワーは０である。異なる位相差は、異なる出力光パワーを示す。図７における点線ボックス内のスピンドル線は光路を表す。
具体的に、送信信号源１０３の送信信号（アナログ電気信号）は、３ｄＢビーム・スプリッタ１０４によって２つのビームに分けられる（図７における３ｄＢは、ビーム・スプリッタ１０４のビーム分配比が１：１であること、すなわち、２つの出力ポートの電力が等しいことを意味する。）。右側の信号は電極１６４を通り、アンテナ１２２へ送られる。左側の信号は電極１６８へ送られる。信号モニタリング・ポート１２０は、送信信号モニタリング装置へ接続するよう構成される。送信信号源１０３の送信信号が正のレベルにあるとき、左側の信号は正のレベルにあるので、電極１６８には負のレベルが存在する。電極１６６は接地へ接続されているので、電極１６８と電極１６６との間の電界方向は右から左である。電極１６４でのレベルは正のレベルであり、従って、電極１６４と電極１６６との間の電界も右から左である。このようにして、マッハ・ツェンダー変調器の２つのアームにおける電圧の方向及び２つのアームにおける電圧の大きさは同じであり、２つのアームにおける位相変化も同じである。送信信号源１０３の送信信号の電圧は、この場合にマッハ・ツェンダー変調器の出力端１３２に何ら影響を及ぼさないことが分かる。同じく、送信信号源１０３の送信信号が負のレベルにあるとき、いずれにしても影響はない。すなわち、送信信号源１０３の送信信号は、理論上、出力ポート１３２へ漏話しない。しかし、受信信号源１２２によって受信される受信信号は、電極１６４へしか送られない。マッハ・ツェンダー変調器の出力は、受信信号源１２２によって受信される受信信号の変化に伴って変動する。受信信号源１２２によって受信される受信信号は、この方法を使用することによって出力端１３２へ送られる。アイソレータ１１０及びアイソレータ１１２は、受信信号又は反射信号が１０３に入って送信機に影響を及ぼすことを防ぐよう構成される。
しかし、図７に示される先行技術では、光検出器１３０が、光信号をアナログ電気信号に変換し、出力端１３２からアナログ電気信号を出力するように、設置される必要がある。電気的高速ＡＤＣは、受信されたアナログ電気信号をデジタル信号に変換するように、出力端１３２の後に設置される必要がある（例えば、図１に示されるＡＤＣ）。しかし、図１に示されるＡＤＣは、回路自体からの制限により、前述のシナリオにおいてＡＤＣ変換レート要件を満足しないことがある。本発明の実施形態で提供される光−電気及びアナログ−デジタル・コンバータは、光信号をデジタル信号に直接変換することができ、前述のシナリオにおいてＡＤＣ変換レート要件を満足することができる。従って、図７に示される光検出器１３０を設置する必要はなく、ビーム結合器１２８によって結合されたビームによって得られる光信号は、本発明の実施形態で提供される光−電気及びアナログ−デジタル・コンバータへ直接入力され得、それによって、サービス・ニーズを満足する。
結論として、本発明の実施形態は、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、及び符号器を含むアナログ−デジタル・コンバータを提供する。ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、符号器の入力端へ接続される。ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成される。光検出器は、入力された光信号を電流信号に変換し、電流信号を対応する増幅器モジュールへ入力するよう構成される。増幅器モジュールは、入力された電流信号に従って出力電圧を生成し、出力電圧を符号器の対応する入力端へ出力するよう構成される。コンパレータは、ビーム・スプリッタの出力信号の電力、Ｍ個の光検出器の変換効率、Ｍ個の増幅器モジュールの増幅倍数、又はＭ個の異なる判定電圧のうちの少なくとも１つをセットすることによって実装され得、それにより、符号器が、Ｍ個の出力電圧と判定電圧との間の比較の判定結果に従ってデジタル信号を出力するようにする。アナログ光信号が、電気的Ａ／Ｄ変換が実施される前に最初にアナログ電気信号に変換される必要がある先行技術と比較して、本発明の実施形態では、アナログ光信号は、直接にデジタル信号に変換され得、アナログ−デジタル変換は、全光ループを使用することによって実装される。これは、従来の電気信号サンプリング・ヘッドから固有の限界を取り除いて、ＡＤＣレートを大いに改善する。

Claims (16)

  1. アナログ−デジタル・コンバータであって、
    当該アナログ−デジタル・コンバータは、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、及び符号器を有し、前記ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、前記符号器の入力端へ接続され；
    前記ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され；
    前記光検出器は、前記入力された光信号を電流信号に変換し、該電流信号を対応する増幅器モジュールへ入力するよう構成され；
    前記増幅器モジュールは、前記入力された電流信号に従って出力電圧を生成し、該出力電圧を前記符号器の対応する入力端へ出力するよう構成され；且つ
    前記符号器は、Ｍ個の判定結果を得るために、入力されたＭ個の出力電圧を判定電圧と比較し、前記Ｍ個の判定結果に従ってデジタル信号を生成するよう構成され；
    次の：
    前記Ｍ個の光信号の電力が第１プリセット比に従って第１の光信号からＭ番目の光信号へ漸進的に低下すること、前記Ｍ個の光検出器の変換効率が第２プリセット比に従って第１の光検出器からＭ番目の光検出器まで漸進的に低下すること、及び前記Ｍ個の増幅器モジュールの増幅倍数が第３プリセット比に従って第１の増幅器モジュールからＭ番目の増幅器モジュールへ漸進的に低下すること
    のうちの少なくとも１つが含まれ、それにより、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下し；
    当該アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍは２Ｎ−１に等しく、前記デジタル信号はＮビットを有し、Ｍ及びＮは正の整数である、
    アナログ−デジタル・コンバータ。
  2. 前記Ｍ個の増幅器モジュールの増幅倍数が第３プリセット比に従って第１の増幅器モジュールからＭ番目の増幅器モジュールへ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中のｎ番目の増幅器モジュールの増幅倍数がΔ／（ｎ−ｋ）であることを含み；
    前記Ｍ個の光検出器によって出力されるＭ個の電流信号の強さが等しい場合に、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中の前記ｎ番目の増幅器モジュールの出力電圧がΔＩ／（ｎ−ｋ）であることを含み、Ｉは、前記Ｍ個の光検出器によって出力される前記Ｍ個の電流信号の強さであり；
    前記判定電圧は、ΔＩ／（１−ｋ）であり；
    Δの値は、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である、
    請求項１に記載のアナログ−デジタル・コンバータ。
  3. 前記Ｍ個の光検出器の変換効率が第２プリセット比に従って第１の光検出器からＭ番目の光検出器まで漸進的に低下することは、前記Ｍ個の光検出器の中のｎ番目の光検出器の変換効率が１／（ｎ−ｋ）であることを含み；
    前記Ｍ個の光信号の電力が等しい場合に、前記Ｍ個の光検出器の中の前記ｎ番目の光検出器によって出力される電流信号の強さはＩ／（ｎ−ｋ）であり；
    前記Ｍ個の増幅器モジュールの増幅倍数が等しい場合に、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中のｎ番目の増幅器モジュールの出力電圧がΔＩ／（ｎ−ｋ）であることを含み；
    前記判定電圧は、ΔＩ／（１−ｋ）であり；
    Δは、前記Ｍ個の増幅器モジュールの増幅倍数であり、Δの値は、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である、
    請求項１に記載のアナログ−デジタル・コンバータ。
  4. 前記Ｍ個の光信号の電力が第１プリセット比に従って第１の光信号からＭ番目の光信号へ漸進的に低下することは、前記Ｍ個の光信号の中のｎ番目の光信号の電力がｐ／（ｎ−ｋ）であることを含み；
    前記Ｍ個の光検出器の変換効率が等しい場合に、前記Ｍ個の光検出器の中のｎ番目の光検出器によって出力される電流信号はＩ／（ｎ−ｋ）であり；
    前記Ｍ個の増幅器モジュールの増幅倍数が等しい場合に、前記符号器へ入力される前記Ｍ個の出力電圧が第４プリセット比に従って第１の出力電圧からＭ番目の出力電圧へ漸進的に低下することは、前記Ｍ個の増幅器モジュールの中のｎ番目の増幅器モジュールの出力電圧がΔＩ／（ｎ−ｋ）であることを含み；
    前記判定電圧は、ΔＩ／（１−ｋ）であり；
    Δは、前記Ｍ個の増幅器モジュールの増幅倍数であり、Δの値は、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である、
    請求項１に記載のアナログ−デジタル・コンバータ。
  5. 前記符号器は、具体的に：
    前記Ｍ個の判定結果を得るように、Ｍ個の入力端から入力された前記Ｍ個の出力電圧を前記判定電圧と比較し、夫々の判定結果の値が第１の値又は第２の値を有し；
    前記Ｍ個の判定結果において、値が前記第１の値である判定結果の個数を数え；
    前記個数に従って、Ｎビットの前記デジタル信号を生成する
    よう構成される、
    請求項１乃至４のうちいずれか一項に記載のアナログ−デジタル・コンバータ。
  6. 前記符号器は、具体的に：
    ｎ番目の入力端から入力される前記ｎ番目の増幅器モジュールの出力電圧が前記判定電圧以上である場合に、前記ｎ番目の入力端の判定結果が前記第１の値であると決定し、あるいは、前記ｎ番目の増幅器モジュールの出力電圧が前記判定電圧に満たない場合に、前記ｎ番目の入力端の判定結果が前記第２の値であると決定し、前記ｎ番目の増幅器モジュールは、前記Ｍ個の増幅器モジュールのうちのいずれか１つであり、前記ｎ番目の入力端は、前記ｎ番目の増幅器モジュールに対応する入力端である
    よう構成される、
    請求項５に記載のアナログ−デジタル・コンバータ。
  7. 前記増幅器モジュールは、トランスインピーダンス増幅器を有する、
    請求項１乃至６のうちいずれか一項に記載のアナログ−デジタル・コンバータ。
  8. 当該アナログ−デジタル・コンバータは、変調器を更に有し、該変調器の出力端は、前記ビーム・スプリッタの入力端へ接続され、前記変調器は、アナログ電気信号を前記アナログ光信号に変換し、該アナログ光信号を前記ビーム・スプリッタへ入力するよう構成される、
    請求項１乃至７のうちいずれか一項に記載のアナログ−デジタル・コンバータ。
  9. 前記変調器は、レーザ源を有する変調器、又は内部変調機能を備えたレーザ源を有する、
    請求項８に記載のアナログ−デジタル・コンバータ。
  10. アナログ−デジタル・コンバータであって、
    当該アナログ−デジタル・コンバータは、ビーム・スプリッタ、Ｍ個の光検出器、該Ｍ個の光検出器に対応するＭ個の増幅器モジュール、該Ｍ個の増幅器モジュールに対応するＭ個の判定器、及び符号器を有し、前記ビーム・スプリッタの夫々の出力端は、光検出器の入力端に対応しており、夫々の光検出器の出力端は、増幅器モジュールの入力端へ接続され、夫々の増幅器モジュールの出力端は、判定器へ接続され、夫々の判定器の出力端は、前記符号器の入力端へ接続され；
    前記ビーム・スプリッタは、入力されたアナログ光信号をＭ個の光信号に分け、夫々の光信号を対応する光検出器へ出力するよう構成され、前記Ｍ個の光信号の電力は等しく；
    前記光検出器は、前記入力された光信号を電流信号に変換し、該電流信号を対応する増幅器モジュールへ入力するよう構成され、前記Ｍ個の光検出器の変換効率は等しく；
    前記増幅器モジュールは、前記入力された電流信号に従って出力電圧を生成し、該出力電圧を対応する判定器へ出力するよう構成され、前記Ｍ個の増幅器モジュールの増幅倍数は等しく；
    判定電圧が前記Ｍ個の判定器においてセットされ、該Ｍ個の判定器の前記判定電圧は、プリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に低下し、前記判定器は、判定結果を得るように、前記入力された出力電圧を当該判定器の判定電圧と比較し、前記判定結果を前記符号器の対応する入力端へ送るよう構成され；
    前記符号器は、Ｍ個の判定結果に従ってデジタル信号を生成するよう構成され；
    当該アナログ−デジタル・コンバータは、Ｎビット精度アナログ−デジタル・コンバータであり、Ｍ＝２Ｎ−１であり、前記デジタル信号はＮビットを有し、Ｍ及びＮは正の整数である、
    アナログ−デジタル・コンバータ。
  11. 前記Ｍ個の判定器の前記判定電圧がプリセット比に従って第１の判定器からＭ番目の判定器へ漸進的に低下することは、前記Ｍ個の判定器の中のｎ番目の判定器の判定電圧が（ｎ−ｋ）ΔＩであることを含み；
    Ｉは、Ｍ個の電流の強さであり、Δは、前記Ｍ個の増幅器モジュールの増幅倍数であり、ΔＩは、Ｍ個の出力電圧の大きさであり、Δは、基準電圧の（２Ｎ）分の１であり、ｋは係数であり、ｋは正の数であり、ｎは正の整数であり、ｎの初期値は１であり、ｎはＭ以下である、
    請求項１０に記載のアナログ−デジタル・コンバータ。
  12. 前記Ｍ個の判定結果において、夫々の判定結果の値は、第１の値又は第２の値を有し、前記符号器は、具体的に：
    前記Ｍ個の判定結果において、値が前記第１の値である判定結果の個数を数え；
    前記個数に従って、Ｎビットの前記デジタル信号を生成する
    よう構成される、
    請求項１０又は１１に記載のアナログ−デジタル・コンバータ。
  13. 前記ｎ番目の判定器は、具体的に：
    ｎ番目の増幅器モジュールの出力電圧が前記ｎ番目の判定器の判定電圧以上である場合に、前記ｎ番目の判定器の判定結果が前記第１の値であると決定し、あるいは、ｎ番目の増幅器モジュールの出力電圧が前記ｎ番目の判定器の判定電圧に満たない場合に、前記ｎ番目の判定器の判定結果が前記第２の値であると決定し、前記ｎ番目の増幅器モジュールは、前記Ｍ個の増幅器モジュールのうちのいずれか１つであり、前記ｎ番目の判定器は、前記ｎ番目の増幅器モジュールに対応する判定器である
    よう構成される、
    請求項１２に記載のアナログ−デジタル・コンバータ。
  14. 前記増幅器モジュールは、トランスインピーダンス増幅器を有する、
    請求項１０乃至１３のうちいずれか一項に記載のアナログ−デジタル・コンバータ。
  15. 当該アナログ−デジタル・コンバータは、変調器を更に有し、該変調器の出力端は、前記ビーム・スプリッタの入力端へ接続され、前記変調器は、アナログ電気信号を前記アナログ光信号に変換し、該アナログ光信号を前記ビーム・スプリッタへ入力するよう構成される、
    請求項１０乃至１４のうちいずれか一項に記載のアナログ−デジタル・コンバータ。
  16. 前記変調器は、レーザ源を有する変調器、又は内部変調機能を備えたレーザ源を有する、
    請求項１５に記載のアナログ−デジタル・コンバータ。
JP2017535410A 2014-12-30 2014-12-30 アナログ−デジタル・コンバータ Active JP6548732B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/095625 WO2016106578A1 (zh) 2014-12-30 2014-12-30 模数转换器

Publications (2)

Publication Number Publication Date
JP2018506734A true JP2018506734A (ja) 2018-03-08
JP6548732B2 JP6548732B2 (ja) 2019-07-24

Family

ID=56283854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017535410A Active JP6548732B2 (ja) 2014-12-30 2014-12-30 アナログ−デジタル・コンバータ

Country Status (6)

Country Link
US (1) US10326466B2 (ja)
EP (1) EP3232263B8 (ja)
JP (1) JP6548732B2 (ja)
KR (1) KR102038879B1 (ja)
CN (1) CN106575069B (ja)
WO (1) WO2016106578A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347551B (zh) * 2018-10-19 2020-01-14 北京邮电大学 全光二维量化和编码的方法、系统和电子设备
US11874582B2 (en) 2020-02-19 2024-01-16 Shanghai Jiao Tong University Monolithically integrated optical analog-to-digital conversion system based on lithium niobate-silicon wafer and method for manufacturing the same
CN111176053B (zh) * 2020-02-19 2021-07-27 上海交通大学 基于铌酸锂-硅晶圆的单片集成光模数转换系统及制备方法
CN112201212B (zh) * 2020-10-13 2022-04-01 深圳市华星光电半导体显示技术有限公司 一种显示装置及其驱动方法
CN112994693B (zh) * 2021-02-07 2021-11-12 深圳市电明科技股份有限公司 模数转换器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744130A (en) * 1980-07-02 1982-03-12 Siemens Ag High speed electro-optical analog-to-digital or digital-to-analog converter
JPS61282826A (ja) * 1985-06-10 1986-12-13 Omron Tateisi Electronics Co 光ａ／ｄ変換装置
US6326910B1 (en) * 2000-11-06 2001-12-04 The United States Of America As Represented By The Secretary Of The Air Force Photonic analog-to-digital conversion using light absorbers
JP2007024924A (ja) * 2005-07-12 2007-02-01 Sony Corp 光アナログ／デジタル変換装置
JP2012231461A (ja) * 2011-04-25 2012-11-22 Fujitsu Ltd コヒーレント検出を用いるローカル光通信システム及び方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712089A (en) * 1985-10-11 1987-12-08 Battelle Memorial Institute All-optical A/D conversion using integrated nonlinear guided wave optical circuitry
US5010346A (en) * 1989-10-27 1991-04-23 The Boeing Company Electro-optical analog-to-digital converter and method for digitizing an analog signal
US5381148A (en) * 1993-07-12 1995-01-10 Analog Devices, Inc. Method and apparatus for calibrating a gain control circuit
US6118396A (en) * 1997-12-24 2000-09-12 Massachusetts Institute Of Technology Optically sampling, demultiplexing, and A/D converting system with improved speed
CN1297850C (zh) * 2003-12-25 2007-01-31 电子科技大学 一种集成光学m－z结构模数转换器
CN1862355A (zh) * 2006-05-08 2006-11-15 文琴 光谱编码模数转换器
US7809216B2 (en) 2007-03-16 2010-10-05 Photonic Systems, Inc. Bi-directional signal interface and apparatus using same
CN101290456A (zh) * 2008-06-03 2008-10-22 电子科技大学 全光模数转换器2amzsx并行量化编码方法
US8263928B1 (en) * 2008-06-06 2012-09-11 Hrl Laboratories, Llc High speed photonic analog to digital quantizer
WO2010049001A1 (en) * 2008-10-31 2010-05-06 Telefonaktiebolaget Lm Ericsson (Publ) Optical analogue to digital converter
US8269658B1 (en) * 2010-01-21 2012-09-18 The United States Of America As Represented By The Secretary Of The Navy Photonic analog-to-digital conversion using the robust symmetrical number system
CN102799045A (zh) * 2012-08-31 2012-11-28 北京交通大学 基于双驱m-z型调制器的全光模数转换结构及实现方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744130A (en) * 1980-07-02 1982-03-12 Siemens Ag High speed electro-optical analog-to-digital or digital-to-analog converter
JPS61282826A (ja) * 1985-06-10 1986-12-13 Omron Tateisi Electronics Co 光ａ／ｄ変換装置
US6326910B1 (en) * 2000-11-06 2001-12-04 The United States Of America As Represented By The Secretary Of The Air Force Photonic analog-to-digital conversion using light absorbers
JP2007024924A (ja) * 2005-07-12 2007-02-01 Sony Corp 光アナログ／デジタル変換装置
JP2012231461A (ja) * 2011-04-25 2012-11-22 Fujitsu Ltd コヒーレント検出を用いるローカル光通信システム及び方法

Also Published As

Publication number Publication date
WO2016106578A1 (zh) 2016-07-07
KR102038879B1 (ko) 2019-10-31
CN106575069A (zh) 2017-04-19
US10326466B2 (en) 2019-06-18
EP3232263A1 (en) 2017-10-18
EP3232263B1 (en) 2021-08-04
CN106575069B (zh) 2019-12-24
EP3232263A4 (en) 2017-12-27
US20170302290A1 (en) 2017-10-19
JP6548732B2 (ja) 2019-07-24
KR20170101975A (ko) 2017-09-06
EP3232263B8 (en) 2022-03-09

Similar Documents

Publication Publication Date Title
US10326466B2 (en) Analog to digital converter
US11870407B2 (en) Method and apparatus for bias control with a large dynamic range for Mach-Zehnder modulators
US9559783B2 (en) Optical receiver and method for controlling optical receiver, optical receiver, method for controlling optical receiver, and method for receiving light
CN109828421B (zh) 一种基于强度调节和差分编码技术的光子模数转换方法及系统
CN109254471B (zh) 一种比特精度改善的光子模数转换方法及系统
US6188342B1 (en) Photonic A/D converter using parallel synchronous quantization of optical signals
JP2008165253A (ja) 通信システムにおける電圧制御可能な光学的要素の校正
US9118423B1 (en) Optical conversion system and method with multiple amplitude processing
US8525094B2 (en) Photoelectric conversion circuit
US20140332670A1 (en) Photodetecting circuit, optical receiver, and photocurrent measurement method for photo detector
CN112684650B (zh) 一种基于加权调制曲线的光子模数转换方法及系统
JP2007024924A (ja) 光アナログ／デジタル変換装置
Kita et al. High Bit Resolution, Wavelength-Insensitive Coherent Electro-Optic Digital-to-Analog Converters Based on Circuit Topology
CN112327035B (zh) 一种射频半波电压的测量方法、装置及系统
Chen et al. Differentially encoded photonic analog-to-digital conversion based on phase modulation and interferometric demodulation
US9753354B2 (en) Analogue-digital converter and method for generating a digital data stream
CN111045275A (zh) 一种基于分级量化原理的光子模数转换系统及方法
CN111385028B (zh) 双极正交马赫曾德尔调制器自动偏置控制方法
JP4221716B2 (ja) 光論理素子
JP4283477B2 (ja) 光分岐方式による光信号の自己相関ビットエラー検出装置及び方法
CN116260521B (zh) 光域信号均衡设备及其方法
CN114265261B (zh) 一种基于脉冲处理的高速光子模数转换方法及系统
CN109884839B (zh) 一种基于非对称数字编码方案的光子模数转换系统及方法
Huang et al. The effect of amplitude and delay errors on the S21 of a multi-channel broadband microwave photonic link
JP2007150957A (ja) アドレス認識装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190625

R150 Certificate of patent or registration of utility model

Ref document number: 6548732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250