KR20170101975A - 아날로그-디지털 컨버터 - Google Patents

아날로그-디지털 컨버터 Download PDF

Info

Publication number
KR20170101975A
KR20170101975A KR1020177021372A KR20177021372A KR20170101975A KR 20170101975 A KR20170101975 A KR 20170101975A KR 1020177021372 A KR1020177021372 A KR 1020177021372A KR 20177021372 A KR20177021372 A KR 20177021372A KR 20170101975 A KR20170101975 A KR 20170101975A
Authority
KR
South Korea
Prior art keywords
output
input
analog
voltage
signal
Prior art date
Application number
KR1020177021372A
Other languages
English (en)
Other versions
KR102038879B1 (ko
Inventor
유 카이
춘후이 장
지팡 헤
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20170101975A publication Critical patent/KR20170101975A/ko
Application granted granted Critical
Publication of KR102038879B1 publication Critical patent/KR102038879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00—Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/10—Investigating individual particles
    • G01N15/14—Optical investigation techniques, e.g. flow cytometry
    • G01N15/1434—Optical arrangements
    • G01N15/1436—Optical arrangements the optical arrangement forming an integrated apparatus with the sample container, e.g. a flow cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N15/00—Investigating characteristics of particles; Investigating permeability, pore-volume or surface-area of porous materials
    • G01N15/10—Investigating individual particles
    • G01N15/14—Optical investigation techniques, e.g. flow cytometry
    • G01N15/1456—Optical investigation techniques, e.g. flow cytometry without spatial resolution of the texture or inner structure of the particle, e.g. processing of pulse signals
    • G01N15/1459—Optical investigation techniques, e.g. flow cytometry without spatial resolution of the texture or inner structure of the particle, e.g. processing of pulse signals the analysis being performed on a sample stream
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/10—Beam splitting or combining systems
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F7/00—Optical analogue/digital converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Amplifiers (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명은, 빔 스플리터(1), M개의 광검출기(2), M개의 증폭기 모듈(3), 및 인코더(4)를 포함하는 아날로그-디지털 컨버터를 제공한다. 빔 스플리터(1)의 각 출력단은 광검출기(2)의 입력단에 대응하고, 각 광검출기(2)의 출력단은 증폭기 모듈(3)의 입력단에 연결되며, 각 증폭기 모듈(3)의 출력단은 인코더(4)의 입력단에 연결된다. 빔 스플리터(1)는 입력되는 아날로그 광 신호를 M개의 광 신호로 분할하고, 각각의 광 신호를 전류 신호로 변환하기 위해서 각각의 광 신호를 대응하는 광검출기(2)로 출력하고, 출력 전압을 생성하기 위해서 각각의 전류 신호를 대응하는 증폭기 모듈(3)로 입력하고, 출력 전압을 인코더(4)의 대응하는 입력단으로 출력한다. 빔 스플리터(1)의 출력 신호의 전력, 또는 M개의 광검출기(2)의 변환 효율, 또는 M개의 증폭기 모듈(3)의 증폭 배수, 또는 M개의 서로 다른 판정 전압이 설정될 수 있어서, 인코더(4)(는 M개의 출력 전압과 판정 전압 사이의 비교의 판정 결과에 따라 디지털 신호를 출력할 수 있다. 이러한 방식으로, ADC 속도가 향상될 수 있다.

Description

아날로그-디지털 컨버터
본 발명의 실시예는 통신 기술 분야에 관한 것이고, 특히 아날로그-디지털 컨버터에 관한 것이다.
종래의 아날로그-디지털 컨버터(Analog to Digital Converter, ADC) 회로는 일반적으로 두 부분, 샘플링 헤드(sampling head), 즉 샘플-앤-홀드(sample-and-hold) 회로(주로, 소위 스위치-캡(switch-cap) 회로라고 하고, 샘플-앤-홀드 장치라고도 함)을 포함한다. 홀드 회로는 일반적으로 금속 산화 반도체(Metal Oxide Semiconductor, MOS) 스위치 및 커패시터를 포함하고, 샘플 및 홀드 기능을 구현하기 위해 사용된다. 샘플-앤-홀드 회로를 사용하는 이유는 아날로그 신호에 대해 A/D 변환이 수행될 때, 변환단에서 변환 시작부터 디지털 신호 출력까지 특정 변환 시간이 필요하기 때문이다. 이 변환 시간 동안, 아날로그 신호가 변경되지 않고 유지될 필요가 있다. 아날로그 신호가 변경되면, 변환 정밀도가 보장될 수 없다. 특히, 입력되는 아날로그 신호가 높은 주파수를 가질 때, 큰 변환 오차가 유발된다. 이 문제를 해결하기 위해, A/D 변환이 시작될 때 입력 신호의 레벨이 유지될 필요가 있고, A/D 변환이 끝난 후에 입력 신호의 변화가 추적될 필요가 있다. 샘플-앤-홀드 회로는 홀드 페이즈에서 "아날로그 신호 메모리"와 동등하다. 입력된 신호는 샘플링되어 홀드되고, 비교기 (Comparator)에서 서로 다른 임계치와 비교되어 서로 다른 비트에 대한 정보가 획득될 수 있다. 이것은 일반적인 ADC의 원리이다.
구체적으로, 입력된 신호를 샘플링 및 홀딩한 이후, 샘플링 헤드는 입력된 신호를 비교기에 입력한다. 비교기는 단일 샘플링 클록 내에서 복수의 비트의 비교를 완료해야 할 필요가 있다. 도 1에 도시된 대로, 도 1은 전압 분배기 네트워크(voltage divider network), 비교기, 및 인코더를 포함하는 기존의 고속 ADC의 아키텍처이다. 구체적으로, 기존의 고속 ADC가 N-비트 정밀 ADC이면, 전압 분배기 네트워크는 일반적으로 동일한 저항의 2N개의 저항을 포함해야 할 필요가 있고, 2N-1개의 기준 전압이 전압 분배기 네트워크 상에서 생성되므로, 따라서 2N-1개의 비교기(도면의 삼각형 기호)가 요구된다. ADC가 수행될 필요가 있는 입력 신호(샘플링 된)는 2N-1개의 비교기 각각의 입력단에 대한 액세스를 얻고, 전압 분배기 네트워크에서 생성된 2N-1개의 기준 전압은, 개별적으로 2N-1개의 기준 전압과 입력된 신호를 비교하기 위해서, 2N-1개의 비교기 각각의 다른 입력단에 대한 액세스를 개별적으로 얻는다. 각 비교기의 두 개의 입력단은 각각 하나의 양극 및 하나의 음극이다. 양극 입력이 음극 입력보다 크면, 1이 출력된다. 양극 입력이 음의 입력보다 크지 않으면 0이 출력된다. 비교기에 의해 얻어진 결과는 인코더로 출력된다. 인코더는 입력된 신호의 값을 나타내는 계산에 의해 N-비트의 2진수를 얻는다. 이 시점에서, 아날로그-디지털 변환이 완료된다.
도 1에 도시된 기존 ADC의 구조는, 현재의 전기적 ADC 해결방안 중에서 가장 빠르고, 샘플링 헤드의 속도는 선행 기술의 샘플링 헤드가 본질적으로 전기 신호 (예를 들어, 커패시터)에 의해 제한되기 때문에 매우 제한되며, 일부 시나리오에서는 속도 요구사항이 충족될 수 없다(예를 들어, 무선 주파수 신호 처리 시나리오에서). 따라서 샘플링 속도를 향상시키기 위해, 일부 시나리오에서 병렬 처리를 위한 복수의 샘플링 헤드가 사용되어야 한다. 예를 들어, 4개의 샘플링 헤드가 GHz 크기의 ADC 회로에서 병렬 처리를 위해 비교기 회로 앞에 설치될 필요가 있다. 게다가, 5GHz 시나리오, 10GHz 시나리오 또는 훨씬 더 높은 요구 사항을 갖는 시나리오와 같은, 더 높은 속도 요건을 갖는 일부 시나리오에 대해, 앞서 설명한 종래의 전기적 ADC는 요구 사항을 충족시킬 수 없다. 그러므로, ADC 속도를 어떻게 향상시키는 지는, 애플리케이션 시나리오에서 높은 속도 요구 사항을 충족시키기 위해, 긴급히 해결되어야 할 필요가 있는 문제이다.
본 발명의 실시예는 아날로그-디지털 컨버터의 변환 속도를 향상시킬 수 있는 아날로그-디지털 컨버터를 제공한다.
제1 측면에 따르면, 아날로그-디지털 컨버터가 제공되고, 빔 스플리터(beam splitter), M개의 광검출기, M개의 광검출기에 대응하는 M개의 증폭기 모듈, 및 인코더(encoder)를 포함하고, 여기서 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 연결되고, 각 증폭기 모듈의 출력단은 인코더의 입력단에 연결되며,
빔 스플리터는 입력된 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기로 출력하도록 구성되고,
광검출기는 입력된 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈로 입력하도록 구성되고,
증폭기 모듈은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 인코더의 대응하는 입력단으로 출력하도록 구성되고,
인코더는, M개의 판정 결과를 획득하기 위해서 입력된 M 개의 출력 전압을 판정 전압과 비교하고, M개의 판정 결과에 따라 디지털 신호를 생성하도록 구성되며, 여기서,
인코더로 입력되는 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소할 수 있도록, M개의 광신호의 전력이 제1 미리 설정된 비율에 따라 첫 번째 광 신호에서 M번째 광 신호로 점차적으로 감소하는 것, M개의 광검출기의 변환 효율이 제2 미리 설정된 비율에 따라 첫 번째 광검출기에서 M번째 광검출기로 점차적으로 감소하는 것, 및 M개의 증폭기 모듈의 증폭 배수(amplification multiples)가 제3 미리 설정된 비율에 따라 첫 번째 증폭기 모듈에서 M번째 증폭기 모듈로 점차적으로 감소하는 것 중 적어도 하나가 포함되고,
아날로그-디지털 컨버터는 N-비트 정밀(N-bit precision) 아날로그-디지털 컨버터이고, M은 2N-1과 동일하고, 디지털 신호는 N비트이며, M 및 N은 양의 정수이다.
제1 측면을 참조하여, 제1 가능한 구현 방식에서, M개의 증폭기 모듈의 증폭 배수가 제3 미리 설정된 비율에 따라 첫 번째 증폭기 모듈에서 M번째 증폭기 모듈로 점차적으로 감소하는 것은, M개의 증폭기 모듈의 n번째 증폭기 모듈의 증폭 배수가 Δ/(n-k)인 것을 포함하고,
M개의 광검출기에 의해 출력되는 M개의 전류 신호의 세기가 동일하면, 인코더로 입력되는 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소하는 것은, M개의 증폭기 모듈의 n번째 증폭기 모듈의 출력 전압이 ΔI/(n-k)인 것을 포함하고, 여기서 I는 M개의 광검출기에 의해 출력되는 M개의 전류 신호의 세기이고,
판정 전압은 ΔI/(1-k)이며,
Δ의 값은 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같다.
제1 측면을 참조하여, 제2 가능한 구현 방식에서, M개의 광검출기의 변환 효율이 제2 미리 설정된 비율에 따라 제2 광검출기에서 M번째 광검출기로 점차적으로 감소하는 것은, M개의 광검출기의 n번째 광검출기의 변환 효율이 1/(n-k)인 것을 포함하고,
M개의 광 신호의 전력이 동일하면, M개의 광검출기의 n번째 광검출기에 의해 출력되는 전류 신호의 세기는 I/(n-k)이며,
M개의 증폭기 모듈의 증폭 배수가 동일하면, 인코더로 입력되는 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소하는 것은, M개의 증폭기 모듈의 n번째 증폭기 모듈의 출력 전압이 ΔI/(n-k)인 것을 포함하고, 여기서,
판정 전압은 ΔI/(1-k)이며,
Δ는 M개의 증폭기 모듈의 증폭 배수이고, Δ의 값은 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같다.
제1 측면을 참조하여, 제3 가능한 구현 방식에서, M개의 광신호의 전력이 제1 미리 설정된 비율에 따라 첫 번째 광신호에서 M번째 광신호로 점차적으로 감소하는 것은, M개의 광 신호 내의 n번째 광 신호의 전력이 p/(n-k)인 것을 포함하고,
M개의 광검출기의 변환 효율이 동일하면, M개의 광검출기의 n번째 광검출기에 의해 출력되는 전류 신호는 I/(n-k)이며,
M개의 증폭기 모듈의 증폭 배수가 동일하면, 인코더로 입력되는 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소하는 것은, M개의 증폭기 모듈의 n번째 증폭기 모듈의 출력 전압이 ΔI/(n-k)인 것을 포함하고, 여기서,
판정 전압은 ΔI/(1-k)이며,
Δ는 M개의 증폭기 모듈의 증폭 배수이고, Δ의 값은 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같다.
제1 측면 또는 제1 측면의 앞서 설명한 구현 방식 중 어느 하나를 참조하여, 제4 가능한 구현 방식에서, 인코더는 구체적으로,
M개의 판정 결과를 획득하기 위해서, M개의 입력단으로부터 입력되는 M개의 출력 전압을 판정 전압과 비교하고, 여기서 각 판정 결과의 값은 제1 값 또는 제2 값을 포함하고,
M개의 판정 결과 내에서 값이 제1 값인 판정 결과의 개수를 카운트하며,
개수에 따라 디지털 신호를 생성하도록 구성되고, 여기서 디지털 신호는 N비트이다.
제1 측면의 제4 가능한 구현 방식을 참조하여, 제5 가능한 구현 방식에서, 인코더는 구체적으로,
n번째 입력단으로부터 입력되는 n번째 증폭기 모듈의 출력 전압이 판정 전압보다 크거나 같으면, n번째 입력단의 판정 결과가 제1 값인 것으로 판정하거나, 또는 n번째 증폭기 모듈의 출력 전압이 판정 전압보다 작으면, n번째 입력단의 판정 결과가 제2 값인 것으로 판정하도록 구성되고, 여기서 n번째 증폭기 모듈은 M개의 증폭기 모듈 중 어느 하나이고, n번째 입력단은 n번째 증폭기 모듈에 대응하는 입력단이다.
제1 측면 또는 제1 측면의 앞서 설명한 구현 방식 중 어느 하나를 참조하여, 제6 가능한 구현 방식에서, 증폭기 모듈은 트랜스임피던스(transimpedance) 증폭기를 포함한다.
제1 측면 또는 제1 측면의 앞서 설명한 구현 방식 중 어느 하나를 참조하여, 제7 가능한 구현 방식에서, 아날로그-디지털 컨버터는 변조기를 더 포함하고, 변조기의 출력단은 빔 스플리터의 입력단에 연결되고, 변조기는 아날로그 전기 신호를 아날로그 광 신호로 변환하고, 아날로그 광 신호를 빔 스플리터에 입력하도록 구성된다.
제1 측면의 제7 가능한 구현 방식을 참조하여, 제8 가능한 구현 방식에서, 변조기는 레이저 소스(laser source), 또는 내부 변조 기능(internal modulation function)을 갖는 레이저 소스를 포함하는 변조기를 포함한다.
제2 측면에 따르면, 아날로그-디지털 컨버터가 제공되고, 상기 아날로그-디지털 컨버터는, 빔 스플리터(beam splitter), M개의 광검출기, M개의 광검출기에 대응하는 M개의 증폭기 모듈, M개의 증폭기 모듈에 대응하는 M개의 판정기(decider), 및 인코더(encoder)를 포함하고, 여기서 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 연결되고, 각 증폭기 모듈의 출력단은 판정기에 연결되고, 각 판정기의 출력단은 인코더의 입력단에 연결되며,
빔 스플리터는 입력된 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기로 출력하도록 구성되며, 여기서 M개의 광 신호의 전력은 동일하고,
광검출기는 입력된 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈로 입력하도록 구성되며, 여기서 M개의 광검출기의 변환 효율은 동일하고,
증폭기 모듈은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 대응하는 판정기로 출력하도록 구성되며, 여기서 M개의 증폭기 모듈의 증폭 배수는 동일하고,
판정 전압이 M개의 판정기 내에 설정되고, M개의 판정기의 판정 전압은 미리 설정된 비율에 따라 첫 번째 판정기에서 M번째 판정기로 점차적으로 감소하고, 판정기는, 판정 결과를 획득하기 위해서, 입력된 출력 전압을 판정기의 판정 전압과 비교하고, 판정 결과를 인코더의 대응하는 입력단으로 전송하도록 구성되며,
인코더는 M개의 판정 결과에 따라 디지털 신호를 생성하도록 구성되고, 여기서
아날로그-디지털 컨버터는 N-비트 정밀(N-bit precision) 아날로그-디지털 컨버터이고, M=2N-1이고, 디지털 신호는 N비트이며, M 및 N은 양의 정수이다.
제2 측면을 참조하여, 제1 가능한 구현 방식에서, M개의 판정기의 판정 전압이 미리 설정된 비율에 따라 첫 번째 판정기에서 M번째 판정기로 점차적으로 감소하는 것은, M개의 판정기의 n번째 판정기의 판정 전압이 (n-k)ΔI인 것을 포함하고, 여기서
I는 M개의 전류의 세기이고, Δ는 M개의 증폭기 모듈의 증폭 배수이고, ΔI는 M개의 출력 전압의 크기이고, Δ는 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같다.
제2 측면 또는 제1 가능한 구현 방식을 참조하여, 제2 가능한 구현 방식에서, M개의 판정 결과에서, 각 판정 결과의 값은 제1 값 또는 제2 값을 포함하고, 인코더는 구체적으로,
M개의 판정 결과 내에서 값이 제1 값인 판정 결과의 개수를 카운트하고,
개수에 따라 디지털 신호를 생성하도록 구성되고, 여기서 디지털 신호는 N비트이다.
제2 측면의 제2 가능한 구현 방식을 참조하여, 제3 가능한 구현 방식에서, n번째 판정기는 구체적으로,
n번째 증폭기 모듈의 출력 전압이 n번째 판정기의 판정 전압보다 크거나 같으면, n번째 판정기의 판정 결과가 제1 값인 것으로 판정하거나, 또는 n번째 증폭기 모듈의 출력 전압이 n번째 판정기의 판정 전압보다 작으면, n번째 판정기의 판정 결과가 제2 값인 것으로 판정하도록 구성되고, 여기서 n번째 증폭기 모듈은 M개의 증폭기 모듈 중 어느 하나이고, n번째 판정기는 n번째 증폭기 모듈에 대응하는 판정기이다.
제2 측면 또는 제2 측면의 앞서 설명한 구현 방식 중 어느 하나를 참조하여, 제4 가능한 구현 방식에서, 증폭기 모듈은 트랜스임피던스(transimpedance) 증폭기를 포함한다.
제2 측면 또는 제2 측면의 앞서 설명한 구현 방식 중 어느 하나를 참조하여, 제5 가능한 구현 방식에서, 아날로그-디지털 컨버터는 변조기를 더 포함하고, 변조기의 출력단은 빔 스플리터의 입력단에 연결되고, 변조기는 아날로그 전기 신호를 아날로그 광 신호로 변환하고, 아날로그 광 신호를 빔 스플리터에 입력하도록 구성된다.
제2 측면의 제5 가능한 구현 방식을 참조하여, 제6 가능한 구현 방식에서, 변조기는 레이저 소스(laser source), 또는 내부 변조 기능(internal modulation function)을 갖는 레이저 소스를 포함하는 변조기를 포함한다.
결론적으로, 본 발명의 실시예는 빔 스플리터, M개의 광검출기, M개의 광검출기에 대응하는 M개의 증폭기 모듈, 및 인코더를 포함하는 아날로그-디지털 컨버터를 제공한다. 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 연결되고, 각 증폭기 모듈의 출력단은 인코더의 입력단에 연결된다. 빔 스플리터는 입력되는 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기로 출력하도록 구성되고, 광검출기는 입력되는 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈에 입력하도록 구성되고, 증폭기 모듈은 입력되는 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 인코더의 대응하는 입력단에 출력하도록 구성된다. 비교기는, 인코더가 M개의 출력 전압 및 판정 전압 간의 비교의 판정 결과에 따라 디지털 신호를 출력할 수 있도록, 빔 스플리터의 출력 신호의 전력, 또는 M개의 광검출기의 변환 효율, 또는 M개의 증폭기 모듈의 증폭 배수, 또는 M개의 서로 다른 판정 전압 중 적어도 하나를 설정함으로써 구현될 수 있다. 전기적인 ADC가 수행되기 전에 아날로그 광 신호를 먼저 아날로그 전기 신호로 변환할 필요가 있는 종래 기술과 비교할 때, 본 발명의 실시예에서, 아날로그 광 신호는 디지털 신호로 바로 변환될 수 있고, 아날로그-디지털 변환은 순-광학 루프를 사용하여 구현된다. 이것은 종래의 전기 신호 샘플링 헤드의 고유한 한계를 제거하고, 이로써 ADC 속도를 크게 향상시킨다.
본 발명의 실시예에서의 기술적 해결방안을 보다 명확하게 설명하기 위해, 실시예를 설명하기 위해 요구되는 첨부 도면을 간단히 설명한다. 명백하게, 다음의 설명에서 첨부된 도면은 본 발명의 일부 실시예를 나타내고, 당업자는 창조적인 노력 없이 이들 첨부 도면으로부터 여전히 다른 도면을 도출 할 수 있다.
도 1은 종래 기술의 아날로그-디지털 컨버터의 개략적인 구조도이다;
도 2는 본 발명의 일 실시예에 따른 아날로그-디지털 컨버터의 개략적인 구조도이다;
도 3a는 본 발명의 일 실시예에 따른 아날로그-디지털 컨버터 내의 빔 스플리터, 광검출기, 및 증폭기 모듈의 개략적인 연결도이다;
도 3b는 본 발명의 일 실시예에 따른 아날로그-디지털 컨버터 내의 빔 스플리터, 광검출기, 및 증폭기 모듈의 또 다른 개략적인 연결도이다;
도 4는 본 발명의 일 실시예에 따른 다른 아날로그-디지털 컨버터의 개략적인 구조도이다;
도 5는 본 발명의 일 실시예에 따른 또 다른 아날로그-디지털 컨버터의 개략적인 구조도이다;
도 6은 본 발명의 일 실시예에 따른 또 다른 아날로그-디지털 컨버터의 개략적인 구조도이다;
도 7은 종래 기술의 변조기의 개략적인 구조도이다.
본 발명의 실시예의 목적, 기술적 해결방안 및 장점을 보다 명확하게 하기 위해, 본 발명의 실시예에서 첨부된 도면들을 참조하여 본 발명의 실시예의 기술적 해결방안을 다음과 같이 명확하고 완전하게 설명한다. 명백하게, 설명된 실시예는 본 발명의 일부 실시예에 불과하고 전부가 아니다. 창의적인 노력 없이 본 발명의 실시예에 기초하여 당업자에 의해 획득된 다른 모든 실시예는 본 발명의 보호 범위 내에 있다.
본 발명의 일실시예는 아날로그-디지털 컨버터를 제공한다. 아날로그-디지털 컨버터는 빔 스플리터, M개의 광검출기, M개의 광검출기에 대응하는 M개의 증폭기 모듈 및 인코더를 포함한다. 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 접속되고, 각 증폭기 모듈의 출력단은 인코더의 입력단에 연결된다.
빔 스플리터는 입력된 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기로 출력하도록 구성된다.
광 검출기는 입력된 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈로 입력하도록 구성된다.
증폭기 모듈은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 인코더의 대응하는 입력단으로 출력하도록 구성된다.
인코더는, M개의 판정 결과를 획득하기 위해서 입력된 M개의 출력 전압을 판정 전압과 비교하고, M개의 판정 결과에 따라 디지털 신호를 생성하도록 구성된다.
인코더로 입력되는 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소할 수 있도록, M개의 광신호의 전력이 제1 미리 설정된 비율에 따라 첫 번째 광 신호에서 M번째 광 신호로 점차적으로 감소하는 것, M개의 광검출기의 변환 효율이 제2 미리 설정된 비율에 따라 첫 번째 광검출기에서 M번째 광검출기로 점차적으로 감소하는 것, 및 M개의 증폭기 모듈의 증폭 배수(amplification multiples)가 제3 미리 설정된 비율에 따라 첫 번째 증폭기 모듈에서 M번째 증폭기 모듈로 점차적으로 감소하는 것 중 적어도 하나가 포함된다.
앞서 설명한 방식 중 적어도 하나가 선택되거나 또는 여러 방식의 조합이 선택될 수 있어서, 인코더로 입력되는 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소될 수 있다는 것이 이해될 수 있다. 한 가지 방식이 실행에 있어 앞서 설명한 방식으로부터 선택되면, 동일한 유형에 속하는 구성요소의 다른 계수가 동일해야 하고, 이 경우, 제1 미리 설정된 비율, 또는 제2 미리 설정된 비율, 또는 제3 미리 설정된 비율이 제4 미리 설정된 비율과 동일해야 한다는 것이 이해되어야 한다.
예를 들어, M개의 증폭기 모듈의 증폭 배수가 제3 미리 설정된 비율에 따라 첫 번째 증폭기 모듈에서 M번째 증폭기 모듈로 점차적으로 감소하면, 이 경우, M개의 광 신호의 전력은 동일하고, M개의 광검출기의 변환 효율도 동일하며, 제4 미리 설정된 비율도 제3 미리 설정된 비율과 동일한 등등이다. 적어도 두 개의 방식이 앞서 설명한 방식으로부터 선택되면, 적어도 두 개의 방식을 제외하고 동일한 유형에 속하는 구성요소의 다른 계수는 동일해야 한다.
예를 들어, M개의 광 신호의 전력이 제1 미리 설정된 비율에 따라 첫 번째 광 신호에서 M번째 광 신호로 점차적으로 감소하고, M개의 광검출기의 변환 효율이 제2 미리 설정된 비율에 따라 첫 번째 광검출기에서 M번째 광검출기로 점차적으로 감소한다는 것이 선택되고, 이 경우 M개의 증폭기 모듈의 증폭 배수는 동일하고, M개의 광검출기에 의해 출력되는 전류 신호는 제4 미리 설정된 비율에 따라 점차적으로 감소해야 한다. M개의 증폭기 모듈의 증폭 배수가 동일하기 때문에, 인코더로 입력되는 M개의 출력 전압은 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소한다.
아날로그-디지털 컨버터는 N-비트 정밀(N-bit precision) 아날로그-디지털 컨버터이고, M은 2N-1과 동일하고, 디지털 신호는 N비트이며, M 및 N은 양의 정수이다.
본 발명의 일실시예는 다른 아날로그-디지털 컨버터를 제공한다. 판정기(decider)는 각 증폭기와 증폭기에 대응하는 인코더의 입력단 사이에 배치될 수 있다. 아날로그-디지털 컨버터는 빔 스플리터, M개의 광검출기, M개의 광검출기에 대응하는 M개의 증폭기 모듈, M개의 증폭기 모듈에 대응하는 M개의 판정기, 및 인코더를 포함한다. 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 연결되고, 각 증폭기 모듈의 출력단은 판정기에 연결되고, 각 판정기의 출력단은 인코더의 입력단에 연결된다.
빔 스플리터는 입력된 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광 검출기로 출력하도록 구성되며, 여기서 M개의 광 신호의 전력은 동일하다.
광검출기는 입력된 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈로 입력하도록 구성되며, 여기서 M개의 광검출기의 변환 효율은 동일하다.
증폭기 모듈은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 대응하는 판정기로 출력하도록 구성되며, 여기서 M개의 증폭기 모듈의 증폭 배수는 동일하다.
판정 전압이 M개의 판정기 내에 설정되고, M개의 판정기의 판정 전압은 미리 설정된 비율에 따라 첫 번째 판정기에서 M번째 판정기로 점차적으로 감소하고, 판정기는, 판정 결과를 획득하기 위해서, 입력된 출력 전압을 판정기의 판정 전압과 비교하고, 판정 결과를 인코더의 대응하는 입력단으로 전송하도록 구성된다.
인코더는 M개의 판정 결과에 따라 디지털 신호를 생성하도록 구성된다.
아날로그-디지털 컨버터는 N-비트 정밀 아날로그-디지털 컨버터이고, M=2N-1이고, 디지털 신호는 N비트이며, M 및 N은 양의 정수이다.
당해 기술분야에서 통상의 지식을 가진 자가 본 발명의 실시예에서 제공되는 기술적 해결방안을 더 명확하게 이해하도록 하기 위해, 아래에서는 본 발명의 실시 예에 따른 아날로그-디지털 컨버터를, 특정 실시예를 사용하여 상세히 설명한다. 도 2에 도시된 대로, 아날로그-디지털 컨버터는,
빔 스플리터(1), M개의 광검출기(2), M개의 광검출기(2)에 대응하는 M개의 증폭기 모듈(3), 및 인코더(4)를 포함하고, 여기서 빔 스플리터(1)의 각 출력단은 광검출기(2)의 입력단에 대응하고, 각 광검출기(2)의 출력단은 증폭기 모듈(3)의 입력단에 연결되며, 각 증폭기 모듈(3)의 출력단은 인코더(4)의 입력단에 연결되고, M은 양의 정수이다.
빔 스플리터(1)의 각 출력단이 광검출기(2)의 입력단에 대응한다는 것은, 빔 스플리터(1)의 각 출력단이 광 검출기(2)의 입력단에 물리적으로 연결되지 않고, 빔 스플리터(1)의 각 출력단으로부터 출력되는 광 신호가 광검출기(2)를 직접 조사(irradiate)하는 것으로 이해될 수 있다. 예를 들어, 빔 스플리터(1), 광검출기(2), 및 증폭기 모듈(3)을 연결하는 방식은, 도 3a 또는 도 3b 내에 보여진 대로 일 수 있고, 도 3a 또는 도 3b 내의 V는 광검출기(2)에게 제공되는 바이어스 전압을 가리킨다.
본 발명의 다양한 실시예에서, 증폭기 모듈(3)은 트랜스임피던스(transimpedance) 증폭기일 수 있거나, 또는 전류를 전압으로 변환하고 신호 증폭의 기능을 갖춘 다른 구성요소일 수 있다.
제1 구현 방식에서, 비교기 기능은 동일한 변환 효율의 M개의 광검출기(2) 및 다른 증폭 배수의 M개의 증폭기 모듈(3)을 사용하여 구현될 수 있다.
구체적으로, A/D 변환이 수행될 필요가 있는 아날로그 광 신호가 빔 스플리터(1)의 입력단에 직접 입력된다. 빔 스플리터(1)는 입력된 아날로그 광 신호를 M개의 광신호로 분할하고, M개의 광 신호를 대응하는 광검출기(2)로 출력하도록 구성된다. 빔 스플리터(1)에 의해 출력된 M개의 광 신호의 전력은 동일하다.
광 검출기(2)는 입력된 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈(3)로 입력하도록 구성된다. M개의 광검출기(2)에 의해 출력되는 M개의 전류 신호의 세기는 동일하다.
증폭기 모듈(3)은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 인코더의 대응하는 입력단으로 출력하도록 구성된다. M개의 증폭기 모듈(3)의 증폭 배수는 미리 설정된 비율에 따라 첫 번째 증폭기 모듈(3)에서 M번째 증폭기 모듈(3)로 점차적으로 감소한다.
인코더(4)는 입력된 M개의 출력 전압을 판정 전압과 비교하고, 판정 결과에 따라 디지털 신호를 출력하도록 구성된다.
예를 들어, 아날로그-디지털 컨버터는 N-비트 정밀 아날로그-디지털 컨버터이고, M=2N-1이고, 디지털 신호는 N비트이며, N은 양의 정수이다. 앞서 설명한 제1 구현 방식 내에서 제공되는 아날로그-디지털 컨버터는 다음 예시를 사용하여 상세하게 설명된다.
아날로그 광 신호가 빔 스플리터(1)로 입력된 이후, 빔 스플리터(1)는 아날로그 광 신호를 동일한 전력의 2N-1개의 광 신호로 분할하고, 2N-1개의 광 신호를 2N-1개의 광검출기(2)로 개별적으로 출력한다. 빔 스플리터(1)는 실리콘 도파관(silicon waveguide) 또는 실리콘 이산화물 도파관(silicon dioxide waveguide)을 사용하여 구현될 수 있거나, 또는 다른 방식으로 구현될 수 있다.
2N-1개의 광검출기(2)의 변환 효율이 동일하기 때문에, 2N-1개의 광 신호에 따른 2N-1개의 광검출기(2)에 의한 변환에 의해 얻어지는 2N-1개의 전류 신호의 세기도 같다. 2N-1개의 전류 신호는 I인 것으로 가정되고, 본 실시예의 광검출기는 포토 다이오드(photodiode)일 수 있다.
증폭기 모듈(3)의 증폭 배수는 입력된 광전류 신호에 대한 증폭기 모듈(3)의 출력 전압의 비율로 이해될 수 있다. 2N-1개의 증폭기 모듈(3)의 증폭 배수는 미리 설정된 비율에 따라 점차적으로 감소되도록 설정될 수 있다. 이것은, 예를 들어, 다음을 포함한다.
2N-1개의 증폭기 모듈(3) 중 n번째 증폭기 모듈(3)(도 2에 도시된 2N-1개의 증폭기 모듈(3) 중에서, 첫 번째 증폭기 모듈(3) 내지 2N-1 번째 증폭기 모듈(3)은 도 2의 수직 방향을 따라서 위에서 아래로 각각 배열된다)의 증폭 배수는 Δ/(n-k)이고, Δ은 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 2N-1보다 작거나 같다. 즉, 2N-1개의 증폭기 모듈(3)의 증폭 배수는 각각, Δ/(1-k), Δ/(2-k), Δ/(3-k),..., Δ/(2N-1-k)이다. 선택적으로, 증폭기 모듈(3)이 트랜스임피던스 증폭기이면, 증폭기 모듈(3)의 증폭 배수는 브리지 저항(bridging resistor)의 저항값을 변경하여 조정될 수 있다.
2N-1개의 광검출기(2)가 세기 I의 2N-1개의 전류 신호를 앞서 설명한 2N-1개의 증폭기 모듈(3)에 입력한 이후, 2N-1개의 증폭기 모듈(3)에 의해 출력되는 2N-1개의 출력 전압은 각각, ΔI/(1-k), ΔI/(2-k), ΔI/(3-k), ?, 및 ΔI/(2N-1-k)이고, 이때, 2N-1개의 증폭기 모듈(3)은 2N-1개의 출력 전압을 인코더(4)로 개별적으로 입력한다.
판정 전압은 인코더(4) 내에 미리 설정된다. 예를 들어, 판정 전압은 ΔI/(1-k)일 수 있다. 인코더의 판정 전압은 일반적으로 결정된다는 것을 명심해야 한다. 따라서, 실제 해결 방안 구현에서, 증폭기 모듈의 증폭 배수는 인코더의 판정 전압에 따라 설정된다. 즉, 본 실시예 내의 판정 전압 ΔI/k는 알려져 있고, 2N-1개의 증폭기 모듈(3)의 증폭 배수는 판정 전압 ΔI/k에 따라 설정된다.
인코더는 2N-1개의 출력 전압을 판정 전압과 개별적으로(병행적으로) 비교하고, 비교 결과에 따라 인코더(4)의 2N-1개의 입력단의 판정 결과를 얻는다.
구체적으로, n번째 입력단으로부터 입력된 n번째 증폭기 모듈의 출력 전압이 판정 전압보다 크거나 같으면, n번째 입력단의 판정 결과는 제1 값으로 결정된다. n번째 증폭기 모듈의 출력 전압이 판정 전압보다 작으면, n번째 입력단의 입력은 제2 값으로 결정된다. n번째 증폭기 모듈은 2N-1개의 증폭기 모듈 중 하나이다. n번째 입력단은 n번째 증폭기 모듈에 대응하는 입력단이다. 제1 값 및 제2 값은 각각 1 및 0 일 수 있다.
인코더(4)는 2N-1개의 입력단의 판정 결과를 사용한 연산에 의해 N-비트의 디지털 신호를 얻고, N-비트의 디지털 신호를 출력한다.
구체적으로, 인코더는 2N-1개의 판정 결과 내에서 1의 개수를 카운트하고, 개수에 따라 N-비트의 디지털 신호를 생성할 수 있다.
예를 들어, 본 실시예에서, k=0이고, 판정 전압은 ΔI이고, 2N-1개의 증폭기 모듈의 증폭 배수는 각각 Δ / 2, Δ / 3, ... 및 Δ/2N-1이며, 2N-1개의 증폭기 모듈에 의해 출력된 2N-1개의 출력 전압은 각각 ΔI, ΔI / 2, ΔI / 3, ... 및 ΔI(2N-1)로 설정된다. 2N-1개의 출력 전압 ΔI, ΔI / 2, ΔI / 3, ... 및 ΔI /(2N-1)은 ΔI와 개별적으로 비교되고, 첫 번째 증폭기 모듈의 출력 전압이 판정 전압보다 작지 않은 것으로 결론지어질 수 있다. 따라서, 인코더(4)의 2N-1개의 입력단의 획득된 판정 결과는 각각 1,0,0, 0, ..., 0이 된다. 이 경우, 2N-1개의 판정 결과 내의 1의 개수는 1개이고, 2N-1개의 입력 값에 따라 연산에 의해 인코더에 의해 얻어지고 인코더에 의해 출력되는 N-비트의 디지털 신호는 00...001이다.
입력되는 아날로그 광 신호가 변화되어, 각 광검출기에서 생성된 광전류 신호가 2I로 변하는 것을 가정하면, 첫 번째 증폭기 모듈의 출력 전압과 두 번째 증폭기 모듈의 출력 전압은 판정 레벨보다 작지 않게 된다. 이 경우, 2N-1개의 판정 결과 내의 1의 개수는 2개이고, 인코더(4)에 의해 출력되는 N-비트의 디지털 신호는 00...010이다.
게다가, k는 다른 값일 수 있다. 예를 들어, k=0.5이고, 판정 전압이 ΔI/0.5이고, 2N-1개의 증폭기 모듈의 증폭 배수가 각각 Δ/0.5, Δ/1.5, Δ/2.5,..., Δ/(2N-1.5)인 것으로 설정될 수 있다. 게다가, k는 다른 값, 예를 들어 0.9 또는 0.001일 수 있다. ADC가 필요한 아날로그 광 신호에 대한 적절한 판정 전압을 선택하기 위해서, k의 특정 값이 입력되는 아날로그 광 신호의 전력에 따라 조정될 필요가 있고, 그에 따라 더욱 정확한 판정을 보장할 수 있다. k가 다른 값일 때 아날로그 광 신호를 디지털 신호로 변환하는 단계는 k=0 일 때와 같고, 세부사항은 설명되지 않는다.
아날로그 광 신호는 앞서 설명한 방법을 사용하여 디지털 신호로 직접 변환될 수 있다.
제2 구현 방식에서, 비교기 기능은 서로 다른 변환 효율의 M개의 광검출기(2) 및 같은 증폭 배수의 M개의 증폭기 모듈(3)을 사용하여 구현될 수 있고, 여기서 M은 양의 정수이다.
구체적으로, A/D 변환이 수행될 필요가 있는 아날로그 광 신호가 빔 스플리터(1)의 입력단으로 직접 입력된다. 빔 스플리터(1)는 입력된 아날로그 광 신호를 M개의 광검출기(2)에 대응하는 복수의 광 신호로 분할하고 복수의 광 신호를 M개의 광검출기(2)로 출력하도록 구성된다. M개의 광 신호의 전력은 동일하다.
광검출기(2)는 입력된 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈(3)로 입력하도록 구성된다. M개의 광검출기(2)에서 출력되는 M개의 전류 신호의 세기는 미리 설정된 비율에 따라 첫 번째 전류 신호에서 M번째 전류 신호로 점차적으로 감소한다.
증폭기 모듈(3)은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 인코더의 대응하는 입력단에 출력하도록 구성된다. M개의 증폭기 모듈(3)의 증폭 배수는 동일하다.
인코더(4)는 M개의 출력 전압을 판정 전압과 비교하고, 비교 결과에 따라 디지털 신호를 출력하도록 구성된다.
예를 들어, 아날로그-디지털 컨버터는 N-비트 정밀 아날로그-디지털 컨버터이고, M=2N-1이고, N은 양의 정수이다. 앞서 설명한 제2 구현 방식에서 제공되는 아날로그-디지털 컨버터는 아래 예시를 사용하여 상세히 설명된다.
아날로그 광 신호가 빔 스플리터(1)로 입력된 이후, 빔 스플리터(1)는 아날로그 광 신호를 동일한 전력의 2N-1개의 광 신호로 분할하고, 2N-1개의 광 신호를 2N-1개의 광검출기(2)로 개별적으로 출력한다. 빔 스플리터(1)는 실리콘 도파관 또는 실리콘 이산화물 도파관을 사용하여 구현될 수 있거나 또는 다른 방식으로 구현될 수 있다.
2N-1개의 광검출기(2)는 2N-1개의 광 신호를 2N-1개의 전류 신호로 변환하고, 2N-1개의 전류 신호를 2N-1개의 증폭기 모듈(3)로 출력한다. 2N-1개의 광검출기(2)의 변환 효율이 서로 다르기 때문에, 변환된 2N-1개의 전류 신호의 세기도 서로 다르다. 2N-1개의 전류 신호의 세기가 미리 설정된 비율에 따라 점차적으로 감소하는 것이 요구 사항에 따라 설정될 수 있다. 이것은 예를 들어, 2N-1개의 광검출기(2) 중 n번째 광검출기(2)(도 2에 도시된 2N-1개의 광검출기(2) 중에서, 첫 번째 광검출기(2) 내지 2N-1 번째 광검출기(2)는 도 2에서 도시된 수직 방향을 따라서 위에서 아래로 각각 배열된다)에 의한 변환에 의해 획득된 전류 신호는 I/(n-k)이고, k는 계수이고, k는 양의 정수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 2N-1보다 작거나 같다. 즉, 2N-1개의 전류 신호는 각각 I/(1-k), I/(2-k), I/(3-k), ... 및 I/(2N-1-k)이다. 이 실시예의 광검출기는 포토 다이오드일 수 있다.
2N-1개의 증폭기 모듈(3)의 증폭 배수는 같고, Δ으로 설정될 수 있고, 여기서 Δ의 값은 기준 전압의 2N분의 1이다. 2N-1개의 광검출기(2)가 앞서 설명한 2N-1개의 증폭기 모듈(3)로 2N-1개의 전류 신호를 입력한 이후, 2N-1개의 증폭기 모듈(3)에 의해 출력되는 2N-1개의 출력 전압은 각각 ΔI/(1-k), ΔI/(2-k), ΔI/(3-k), ..., ΔI/(2N-1-k)이고, 이후, 2N-1개의 증폭기 모듈(3)은 2N-1개의 출력 전압을 인코더(4)로 개별적으로 입력한다.
판정 전압은 인코더(4) 내에 미리 설정된다. 예를 들어, 판정 전압은 ΔI/(1-k)일 수 있다.
인코더는 2N-1개의 출력 전압을 판정 전압과 개별적으로(병행하여) 비교하고, 비교 결과에 따라 인코더(4)의 2N-1개의 입력단의 판정 결과를 얻는다. 구체적인 단계는 제1 구현 방식에서 인코더(4)의 2N-1개의 입력단의 판정 결과를 얻는 단계와 동일하며, 세부 사항은 설명되지 않는다.
인코더(4)는 2N-1개의 입력단의 판정 결과를 이용하여 연산에 의해 N-비트의 디지털 신호를 얻고, N-비트의 디지털 신호를 출력한다.
예를 들어, 본 실시예에서, k = 0, 판정 전압은 ΔI, 2N-1개의 전류 신호는 각각 I, I/2, I/3, ..., 및 I/(2N-1)로 설정된다. 2N-1 증폭기 모듈의 증폭 배수는 Δ이기 때문에, 2N-1개의 증폭기 모듈에 의해 출력되는 2N-1개의 출력 전압은 각각 ΔI, ΔI/2, ΔI/3, ... 및 ΔI/(2N-1)이다. 2N-1개의 출력 전압 ΔI, ΔI/2, ΔI/3, ..., ΔI/(2N-1)은 ΔI와 개별적으로 비교되고, 첫 번째 증폭기 모듈의 출력 전압만이 판정 전압보다 작지 않은 것으로 결론지어질 수 있다. 그러므로, 인코더(4)의 2N-1개의 입력단의 획득된 판정 결과는 각각 1,0,0,0, ..., 0이 된다. 이 경우, 2N-1개의 판정 결과 내의 1의 개수는 1개이며, 2N-1개의 판정 결과에 따른 연산에 의해 인코더에 의해 얻어지고 인코더에 의해 출력되는 N-비트의 디지털 신호는 00...001이다.
입력되는 아날로그 광 신호가 변화되어, 각 광검출기에서 생성된 광전류 신호가 2I로 변하는 것을 가정하면, 첫 번째 증폭기 모듈의 출력 전압과 두 번째 증폭기 모듈의 출력 전압은 판정 레벨보다 작지 않게 된다. 이 경우, 2N-1개의 판정 결과 내의 1의 개수는 2개이고, 이 경우 인코더(4)에 의해 출력되는 N-비트 디지털 신호는 00...010이다.
게다가, k는 다른 값일 수 있다. 예를 들어, k = 0.5, 판정 전압은 ΔI/0.5, 2N-1개의 전류 신호는 각각 I/0.5, I/1.5, I/2.5,... 및 I/(2N-1.5), 그리고 2N-1개의 증폭기 모듈의 출력 전압은 IΔ/0.5, IΔ/1.5, IΔ/2.5,... 및 IΔ/(2N-1.5)로 설정될 수 있다. 게다가, k는 다른 값, 예를 들어 0.9 또는 0.001일 수 있다. k의 특정 값은 ADC가 수행될 필요가 있는 아날로그 광 신호에 대한 적절한 판정 전압을 선택하기 위해서, 입력되는 아날로그 광 신호의 전력에 따라 조절될 필요가 있고, 이로써 더욱 정확한 판정이 보장될 수 있다. k가 다른 값일 때 아날로그 광 신호를 디지털 신호로 변환하는 단계는, k=0 일 때와 동일하고, 세부사항은 설명되지 않는다.
아날로그 광 신호는 앞서 설명한 방법을 사용하여 디지털 신호로 직접 변환될 수 있다.
제 3 구현 방식에서, 비교기 기능이, 동일한 변환 효율의 M개의 광검출기(2) 및 동일한 증폭 배수의 M개의 증폭기 모듈(3)을 사용하고, 광 분할이 미리 설정된 비율에 따라 점차적으로 감소한 이후 빔 스플리터(1)에 의해 출력되는 M개의 광 신호의 전력을 설정함으로써 구현될 수 있다.
구체적으로, 빔 스플리터(1)는 입력된 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기(2)로 출력하도록 구성된다. M개의 광 신호의 전력은 미리 설정된 비율에 따라 첫 번째 광 신호에서 M번째 광 신호로 점차적으로 감소한다.
광 검출기(2)는 입력된 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈(3)로 입력하도록 구성된다. M개의 광검출기(2)의 변환 효율은 동일하다.
증폭기 모듈(3)은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 인코더의 대응하는 입력단에 출력하도록 구성된다. M개의 증폭기 모듈(3)의 증폭 배수는 동일하다.
인코더(4)는 M개의 출력 전압을 판정 전압과 비교하고, 비교 결과에 따라 디지털 신호를 출력하도록 구성된다.
예를 들어, 아날로그-디지털 컨버터는 N 비트 정밀 아날로그-디지털 컨버터이고, M=2N-1이고 N은 양의 정수이다. 앞서 설명한 제3 구현 방식에서 제공되는 아날로그-디지털 컨버터는 아래 예시를 사용하여 상세히 설명된다.
아날로그 광 신호가 빔 스플리터(1)에 입력된 이후, 빔 스플리터(1)는 아날로그 광 신호를 2N-1개의 광 신호로 분할하고, 2N-1개의 광 신호를 2N-1개의 광 검출기(2)로 개별적으로 출력한다. 빔 스플리터(1)를 구성함으로써, 2N-1개의 광 신호의 전력이 미리 설정된 비율에 따라 점차적으로 감소하도록 설정될 수 있다. 예를 들어, 2N-1 개의 광 신호 n번째 광 신호(도 2에 도시된 2N-1 개의 광 신호 중에서, 첫 번째 광 신호 내지 중 2N-1번째 광 신호는 도 2에 도시된 수직 방향을 따라서 위에서 아래로 각각 배열된다)의 전력은 p/n-k로 설정될 수 있고, 여기서 k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 2N-1보다 작거나 같다. 즉, 2N-1개의 광 신호의 전력은 각각 p/(1-k), p/(2-k), p/(3-k),..., p/(2N-1-k)이다. 빔 스플리터(1)는 실리콘 도파관 또는 실리콘 이산화물 도파관을 사용하여 구현될 수 있거나 또는 다른 방식으로 구현될 수 있다.
광 검출기(2)에 의한 변환에 의해 얻어진 전류 신호가, 입력되는 광 신호에 광 검출기(2)의 변환 효율을 곱한 전력과 같기 때문에, 광 검출기(2)에 의한 변환에 의해 얻어진 전류 신호의 세기는 입력되는 광 신호의 전력에 정비례한다. 따라서, 2N-1개의 광 검출기(2)에 의한 변환에 의해 얻어진 전류 신호는 각각 I/(1-k), I/(2-k), I/(3-k),..., 및 I/(2N-1-k)이다. 본 실시예의 광 검출기는 포토 다이오드일 수 있다.
2N-1개의 증폭기 모듈(3)의 증폭 배수는 같고, Δ로 설정될 수 있으며, 여기서 Δ의 값은 기준 전압의 2N분의 이다. 2N-1개의 광검출기(2)가 앞서 설명한 2N-1개의 증폭기 모듈(3)로 2N-1개의 전류 신호를 입력한 이후, 2N-1개의 증폭기 모듈(3)에 의해 출력되는 2N-1개의 출력 전압은 각각 ΔI/(1-k), ΔI/(2-k), ΔI/(3-k),..., ΔI/(2N-1-k)이고, 이후 2N-1개의 증폭기 모듈(3)은 2N-1개의 출력 전압을 인코더(4)로 개별적으로 입력한다.
판정 전압은 인코더(4) 내에 미리 설정되고, 예를 들어, 판정 전압은 ΔI/(1-k)일 수 있다.
인코더는 이후 2N-1개의 출력 전압을 판정 전압과 개별적으로(병행하여) 비교하고, 비교 결과에 따라 인코더(4)의 2N-1개의 입력단의 판정 결과를 얻는다. 구체적인 단계는 제1 구현 방식 내의 인코더(4)의 2N-1개의 입력 단의 판정 결과를 획득하는 단계와 동일하며, 세부사항은 설명되지 않는다.
최종적으로, 인코더(4)는 2N-1개의 입력단의 판정 결과를 이용하여 연산에 의해 N-비트의 디지털 신호를 획득하고, N-비트의 디지털 신호를 출력한다. 인코더가 2N-1개의 출력 전압을 판정 전압과 개별적으로 비교하는 세부적인 단계는 제2 구현 방식의 단계와 동일하며, 세부사항은 설명되지 않는다.
제4 구현 방식에서, 광 분할 이후의 빔 스플리터(1)에 의해 출력되는 M개의 광 신호의 전력을 같고, M개의 광 검출기(2)의 변환 효율은 동일하고, M개의 증폭기 모듈(3)의 증폭 배수는 동일하고, 비교기 기능은 M개의 증폭기 모듈 및 인코더 사이에 M개의 판정기를 추가함으로써 구현된다. 도 4에 도시된 대로, 빔 스플리터(1)의 각 출력단은 광검출기(2)의 입력단에 대응하고, 각 광검출기(2)의 출력단은 증폭기 모듈(3)의 입력단에 연결되고, 각 증폭기 모듈(3)의 출력단은 판정기(5)에 연결되고, 각 판정기(5)의 출력단은 인코더(4)의 입력단에 연결된다.
구체적으로, 빔 스플리터(1)는 입력되는 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기(2)로 출력하도록 구성된다. M개의 광 신호의 전력은 동일하다.
광검출기(2)는 입력되는 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈(3)로 입력하도록 구성된다. M개의 광검출기(2)의 변환 효율은 동일하다.
증폭기 모듈(3)은 입력된 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 대응하는 판정기(5)로 출력하도록 구성된다. M개의 증폭기 모듈(3)의 증폭 배수는 동일하다.
판정 전압은 M개의 판정기(5) 내에 설정되고, M개의 판정기의 판정 전압은 미리 결정된 비율에 따라 첫 번째 판정기에서 M번째 판정기로 점차적으로 증가한다. 판정기(5)는 판정 결과를 얻기 위해서, 입력되는 출력 전압을 판정기(5)의 판정 전압과 비교하고, 판정 결과를 인코더의 대응하는 입력단으로 전송하도록 구성된다.
인코더(4)는 M개의 판정 결과에 따라 디지털 신호를 생성하도록 구성된다.
예를 들어, 아날로그-디지털 컨버터는 N-비트 정밀 아날로그-디지털 컨버터이고, M=2N-1이고 N은 양의 정수이다. 앞서 설명한 제4 구현 방식에서 제공되는 아날로그-디지털 컨버터는 다음의 예시를 사용하여 상세히 설명된다.
아날로그 광 신호가 빔 스플리터(1)에 입력된 이후, 빔 스플리터(1)는 아날로그 광 신호를 동등한 전력의 2N-1개의 광 신호로 분할하고, 2N-1개의 광 신호를 2N-1개의 광검출기(2)로 개별적으로 출력한다. 빔 스플리터(1)는 실리콘 도파관 또는 실리콘 이산화물 도파관을 사용하여 구현될 수 있거나 또는 다른 방식으로 구현될 수 있다.
2N-1개의 광검출기(2)의 변환 효율이 동일하기 때문에, 2N-1개의 광 신호에 따라 2N-1개의 광검출기(2)에 의한 변환에 의해 얻어지는 2N-1개의 전류 신호의 세기도 동일하다. 2N-1개의 전류 신호는 I인 것으로 가정되고, 이 실시예의 광검출기는 포토 다이오드일 수 있다.
2N-1개의 증폭기 모듈(3)의 증폭 배수는 같고, Δ로 설정될 수 있으며, 여기서 Δ의 값은 기준 전압의 2N분의 1이다. 2N-1개의 광검출기(2)가 앞서 설명한 2N-1개의 증폭기 모듈(3)로 2N-1개의 전류 신호를 입력한 이후, 2N-1개의 증폭기 모듈(3)에 의해 출력되는 2N-1개의 출력 전압은 ΔI이고, 이후 2N-1개의 증폭기 모듈(3)은 2N-1개의 출력 전압을 2N-1개의 판정기(5)로 개별적으로 입력한다.
2N-1개의 판정기(5)를 사용하여, 2N-1개의 판정기(5)의 판정 전압이 미리 설정된 비율에 따라 점차적으로 증가하는 것으로 설정될 수 있다. 예를 들어, 2N-1개의 판정기(5) 중 n번째 판정기(도 3에 도시된 2N-1개의 판정기 중에서, 첫 번째 판정기 내지 2N-1번째 판정기는 도 3에 도시된 수직 방향을 따라서 위에서 아래로 각각 배치된다)의 판정 전압은 (n-k)ΔI인 것으로 설정될 수 있고, 여기서 k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이고, n은 2N-1보다 작거나 같다. 즉, 2N-1개의 판정기(5)의 판정 전압은 각각, (1-k)ΔI, (2-k)ΔI, (3-k)ΔI,..., 및 (2N-1-k)ΔI 이다.
2N-1개의 판정기(5)는 복수의 판정 결과를 얻기 위해서, 2N-1개의 출력 전압을 2N-1개의 판정기(5)의 판정 전압과 개별적으로 비교하고, 복수의 판정 결과를 인코더(4)로 전송한다.
인코더(4)는 2N-1개의 입력단의 판정 결과를 사용하여 연산에 의해 N-비트의 디지털 신호를 얻고, N-비트의 디지털 신호를 출력한다.
예를 들어, 본 실시예에서, k = 0, 그리고 2N-1개의 판정기의 판정 전압은 각각 ΔI, 2ΔI, 3ΔI,..., 및 (2N-1)ΔI로 설정된다. 2N-1개의 전류가 I이고, 2N-1개의 증폭기 모듈의 증폭 배수가 Δ이므로, 2N-1개의 증폭기 모듈에 의해 출력되는 2N-1개의 출력 전압은 ΔI이다. 2N-1개의 출력 전압 ΔI는 판정 전압 ΔI, 2ΔI, 3ΔI,..., 및 (2N-1)ΔI와 개별적으로 비교되고, 첫 번째 증폭기 모듈의 출력 전압이 판정 전압보다 작지 않은 것으로 결론지어질 수 있다. 따라서, 인코더(4)의 2N-1개의 입력단의 획득된 판정 결과는 각각 1,0,0,0,..., 0이 된다. 이 경우, 2N-1개의 판정 결과 내에서 1의 개수는 1개이며, 2N-1개의 판정 결과에 따른 연산에 의해 인코더에 의해 얻어지고 인코더에 의해 출력되는 N-비트 디지털 신호는 00...001이다.
입력되는 아날로그 광 신호가 변화되어, 각 광 검출기에서 생성 된 광전류 신호가 2I로 변하는 것으로 가정하면, 첫 번째 증폭기 모듈의 출력 전압과 두 번째 증폭기 모듈의 출력 전압은 판정 레벨보다 작지 않게 된다. 이 경우, 2N-1개의 판정 결과에서 1의 개수는 2개이고, 이 경우 인코더(4)에 의해 출력되는 N-비트 디지털 신호는 00...010이다.
게다가, k는 다른 값일 수 있다. 예를 들어, k=0.5 이고, 판정 전압은 각각 0.5ΔI, 1.5ΔI, 2.5ΔI,..., 및 (2N-1.5)ΔI로 설정될 수 있다. 게다가, k는 다른 값, 예를 들어 0.9 또는 0.001일 수 있다. k의 구체적인 값은, ADC가 수행될 필요가 있는 아날로그 광 신호에 대한 적절한 판정 전압을 선택하기 위해서, 입력되는 아날로그 광 신호의 전력에 따라 조정될 필요가 있고, 이로써 더욱 정확한 판정을 보장할 수 있다. k가 다른 값일 때 아날로그 광 신호를 디지털 신호로 변환하는 단계는 k=0 일 때와 동일하고, 세부적인 것은 설명되지 않는다.
분명히, 앞서 설명한 M개의 판정기(5)의 판정 전압이 동일할 수 있다. 이 경우, 비교기는, M개의 증폭기 모듈의 증폭 배수가 미리 설정된 비율로 점차적으로 감소하거나, 또는 M개의 광검출기(2)의 변환 효율이 미리 설정된 비율에 따라 점차적으로 감소하거나, 또는 빔 스플리터의 M개의 출력단으로부터 출력되는 M개의 광 신호의 전력이 미리 설정된 비율에 따라 점차적으로 감소하는 방식 중 적어도 하나를 설정하여 구현될 수 있다. 이들 방식을 구현하는 방법은 앞서 설명한 제1 구현 방식, 제2 구현 방식. 및 제3 구현 방식과 각각 같고, 세부사항은 설명되지 않는다.
아날로그 광 신호는 앞서 설명한 방법을 사용하여 디지털 신호로 직접 변환될 수 있다.
전기적 ADC가 수행되기 전에 아날로그 광 신호가 먼저 아날로그 전기 신호로 변환될 필요가 있는 종래 기술과 비교할 때, 본 발명의 실시예에서, 아날로그 광 신호는 디지털 신호로 직접 변환될 수 있고, 아날로그-디지털 변환이 순-광학 루프(all-optical loop)를 사용하여 구현된다. 이것은 종래의 전기 신호 샘플링 헤드의 고유한 한계를 제거하고, ADC 속도를 크게 향상시킨다.
게다가, 광 신호를 디지털 신호로 직접 변환하는 것에 더하여, 본 발명의 실시예에서 제공되는 광학-전기 및 디지털-아날로그 컨버터는 아날로그 전기 신호가 디지털 신호로 변환되는 시나리오에도 적용될 수 있다. 이것은 아날로그 전기 신호 시나리오에서 변환 속도를 향상시킨다. 아날로그 전기 신호를 디지털 신호로 변환하는 방법은 구체적으로 다음을 포함한다. 아날로그 전기 신호가, 먼저 변조기(modulator)(예를 들어, 전계 흡수 변조기(electro-absorption modulator))로 입력되고, 아날로그 광 신호로 변환되고, 이후 아날로그 광 신호가 빔 스플리터(1)로 출력된다. 아날로그 광 신호가 빔 스플리터(1)에 입력된 후의 처리 과정에 대해서는, 앞서 설명한 실시예를 참조될 수 있다. 앞서 설명한 변조기는 도 5에 도시된 레이저 소스(예를 들어, 일반적으로 사용되는 마하-젠더 변조기(Mach-Zehnder modulator))를 포함하는 변조기이거나, 또는 도 6에 도시된 내부 변조 기능을 갖는 레이저 소스일 수 있다.
예를 들어, 앞서 설명한 마하-젠더 변조기가 예시로서 사용된다. 마하-젠더 변조기는 최근 업계에서 출시되는 높은 고립도의 송/수신 아이솔레이터(isolator)이다. 도 7에 도시된 대로, 마하-젠더 변조기의 원리는 다음과 같다.
광원(126)에 의해 방출된 빛은 빔 스플리터(124)에 의해 동등한 전력의 두 개의 빔으로 분할되고, 빛의 2개의 빔은 마하-젠더 변조기의 왼쪽 팔(left arm) 및 오른쪽 팔(right arm)로 진입한다(도 6에서 2개의 가지는 수직 방향을 따라서 도시되어 있고, 그러므로, 왼쪽 팔 및 오른쪽 팔로 언급되며, 두 개의 가지는 또한 일반적으로 수평 방향을 따라서 도시되고, 그러므로 상부 팔(upper arm) 및 하부 팔(lower arm)로 언급될 수 있음). 빛의 두 개의 빔은 빔 결합기(beam combiner)(128)에서 하나의 빔으로 결합된다. 빔 결합 동안, 왼쪽 팔 내의 빛과 오른쪽 팔 내의 빛 사이의 위상 차이가 0도이면, 보강 간섭(constructive interference)이 발생해서, 이 경우 빔 결합 이후의 광 전력(light power)은 최대가 된다. 위상 차이가 180도라면, 출력 광 전력은 0이다. 서로 다른 위상 차이는 서로 다른 출력 광 전력을 가리킨다. 도 6의 점선 박스 내의 스핀들 라인(spindle line)은 광 경로를 나타낸다.
164, 166, 및 168은 전극이다. 전극(164)과 전극(166) 사이의 전압 차이는 전극(164)과 전극(166) 사이에 전기장을 생성한다. 이것은 오른쪽 팔 내의 빛의 굴절률을 변화시키고, 이로써 오른쪽 팔 내에서 전송되는 빛의 위상을 변화시킨다. 마찬가지로, 전극(168)과 전극(166)의 전압 차이에 의해, 전극(168)과 전극(166) 사이에 전기장이 발생한다. 이것은 왼쪽 팔 내의 빛의 굴절률을 변화시키고, 이로써 왼쪽 팔 내에서 전송되는 빛의 위상을 변화시킨다. 마하 젠더 변조기의 출력 전력은 이 원리를 사용하여 그리고 전극(164) 상의 전압 및 전극(168) 상의 전압을 제어함으로써 영향을 받을 수 있다.
구체적으로, 송신 신호 소스(103)의 송신 신호(아날로그 전기 신호)는 3dB 빔 스플리터(104)에 의해 2개의 빔으로 분할된다(도 6의 3dB는 빔 스플리터(104)의 빔 분할 비가 1:1, 즉 2개의 출력 포트의 신호 전력이 동일함을 의미함). 오른쪽 경로 상의 신호는 전극(164)을 통과하여 안테나(122)로 전송된다. 왼쪽 상의 신호는 전극(168)으로 전송된다. 신호 모니터링 포트(120)는 송신 신호 모니터링 장치에 연결되도록 구성된다. 송신 신호 소스(103)의 송신 신호가 양의 레벨일 때, 왼쪽의 신호가 반대 레벨이기 때문에, 전극(168) 상에 음의 레벨이 있다. 전극(166)이 접지에 연결되어 있기 때문에, 전극(168)과 전극(166) 사이의 전기장은 오른쪽에서 왼쪽이다. 전극(164) 상의 레벨은 양의 레벨이고, 따라서 전극(164)과 전극(166) 사이의 전기장도 또한 오른쪽에서 왼쪽이다. 이러한 방식으로, 두 개의 팔 내의 전압의 방향 및 마하 젠더 변조기의 두 개의 팔 내의 전압의 크기는 동일하고, 두 개의 팔 상의 위상 변화도 동일하다.
이 경우, 송신 신호 소스(103)의 송신 신호의 전압은 마하 젠더 변조기의 출력단(132)에 영향을 미치지 않는다는 것을 알 수 있다. 마찬가지로, 송신 신호 소스(103)의 송신 신호가 음의 레벨에 있을 때, 영향이 없는데, 즉, 송신 신호 소스(103)의 송신 신호는 이론상 출력 포트(132)에 대한 크로스 토크가 되지 않는다. 하지만, 수신 신호 소스(122)에 의해 수신되는 수신 신호는 전극 (164)에만 전송된다. 마하-젠더 변조기의 출력은 수신 신호 소스(122)에 의해 수신되는 수신 신호의 변화에 따라 변한다. 수신 신호 소스(122)에 의해 수신되는 수신 신호는 이 방법을 사용하여 출력단(132)으로 전송된다. 아이솔레이터(110) 및 아이솔레이터(112)는 수신 신호 또는 반사된 신호가 103으로 입력되어 송신기에 영향을 미치지 않도록 구성된다.
하지만, 도 6에 도시된 종래 기술에서, 광검출기(130)는 광 신호를 아날로그 전기 신호로 변환하고, 출력단(132)으로부터 아날로그 전기 신호를 출력하기 위해서 설정될 필요가 있다. 전기 고속 ADC는, 수신된 아날로그 전기 신호를 디지털 신호로 변환하기 위해서, 예를 들어 도 1에 도시된 ADC처럼 출력단(132)에 이어서 설정될 필요가 있다. 그러나, 도 1에 도시된 ADC는, 회로 자체의 제한으로 인해, 앞서 설명한 시나리오 내의 ADC 변환 속도 요구사항을 충족하지 못할 수 있다. 본 발명의 실시예에서 제공된 광-전기 및 디지털-아날로그 컨버터는 광 신호를 디지털 신호로 바로 변환할 수 있고, 앞서 설명한 시나리오 내의 ADC 변환 속도 요구사항을 충족시킬 수 있다. 따라서, 도 6에 도시된 광검출기(130)를 설정할 필요가 없고, 빔 결합기(128)에 의한 빔 결합에 의하여 획득되는 광 신호는 본 발명의 실시예에서 제공되는 광-전기 및 디지털-아날로그 컨버터로 바로 입력될 수 있고, 이로써 서비스 요구를 충족시킬 수 있다.
결론적으로, 본 발명의 실시예는 빔 스플리터, M개의 광검출기, M개의 광검출기에 대응하는 M개의 증폭기 모듈, 및 인코더를 포함하는 아날로그-디지털 컨버터를 제공한다. 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 연결되고, 각 증폭기 모듈의 출력단은 인코더의 입력단에 연결된다. 빔 스플리터는 입력되는 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기로 출력하도록 구성된다. 광검출기는 입력되는 광 신호를 전류 신호로 변환하고, 전류 신호를 대응하는 증폭기 모듈에 입력하도록 구성된다. 증폭기 모듈은 입력되는 전류 신호에 따라 출력 전압을 생성하고, 출력 전압을 인코더의 대응하는 입력단에 출력하도록 구성된다. 비교기는, 인코더가 M개의 출력 전압 및 판정 전압 간의 비교의 판정 결과에 따라 디지털 신호를 출력할 수 있도록, 빔 스플리터의 출력 신호의 전력, 또는 M개의 광검출기의 변환 효율, 또는 M개의 증폭기 모듈의 증폭 배수, 또는 M개의 서로 다른 판정 전압 중 적어도 하나를 설정함으로써 구현될 수 있다. 전기적인 ADC가 수행되기 전에 아날로그 광 신호를 먼저 아날로그 전기 신호로 변환할 필요가 있는 종래 기술과 비교할 때, 본 발명의 실시예에서, 아날로그 광 신호는 디지털 신호로 바로 변환될 수 있고, 아날로그-디지털 변환은 순-광학 루프를 사용하여 구현된다. 이것은 종래의 전기 신호 샘플링 헤드의 고유한 한계를 제거하고, 이로써 ADC 속도를 크게 향상시킨다.
마지막으로, 앞서 설명한 실시예는 단지 본 발명의 기술적 해결책을 설명하기 위한 것이고, 본 발명을 제한하는 것이 아님을 명심해야 한다. 본 발명은 앞서 설명한 실시예를 참조하여 상세히 설명되었지만, 당업자는, 본 발명의 실시예의 기술적 해결 방안의 범위를 벗어나지 않고, 앞서 설명한 실시예에서 기술된 기술적 해결 방안에 여전히 수정을 가할 수 있거나 일부 또는 모든 기술적 특징에 대한 동등한 대체물을 만들 수 있음을 이해해야 한다.

Claims (16)

  1. 아날로그-디지털 컨버터로서,
    빔 스플리터(beam splitter), M개의 광검출기, 상기 M개의 광검출기에 대응하는 M개의 증폭기 모듈, 및 인코더(encoder)를 포함하고,
    상기 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 연결되고, 각 증폭기 모듈의 출력단은 상기 인코더의 입력단에 연결되며,
    상기 빔 스플리터는 입력된 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기로 출력하도록 구성되고,
    상기 광검출기는 상기 입력된 광 신호를 전류 신호로 변환하고, 상기 전류 신호를 대응하는 증폭기 모듈로 입력하도록 구성되고,
    상기 증폭기 모듈은 상기 입력된 전류 신호에 따라 출력 전압을 생성하고, 상기 출력 전압을 상기 인코더의 대응하는 입력단으로 출력하도록 구성되고,
    상기 인코더는, M개의 판정 결과를 획득하기 위해서 입력된 M 개의 출력 전압을 판정 전압과 비교하고, 상기 M개의 판정 결과에 따라 디지털 신호를 생성하도록 구성되며, 여기서,
    상기 인코더로 입력되는 상기 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소할 수 있도록, 상기 M개의 광신호의 전력이 제1 미리 설정된 비율에 따라 첫 번째 광 신호에서 M번째 광 신호로 점차적으로 감소하는 것, 상기 M개의 광검출기의 변환 효율이 제2 미리 설정된 비율에 따라 첫 번째 광검출기에서 M번째 광검출기로 점차적으로 감소하는 것, 및 상기 M개의 증폭기 모듈의 증폭 배수(amplification multiples)가 제3 미리 설정된 비율에 따라 첫 번째 증폭기 모듈에서 M번째 증폭기 모듈로 점차적으로 감소하는 것 중 적어도 하나가 포함되고,
    상기 아날로그-디지털 컨버터는 N-비트 정밀(N-bit precision) 아날로그-디지털 컨버터이고, M은 2N-1과 동일하고, 상기 디지털 신호는 N비트이며, M 및 N은 양의 정수인, 아날로그-디지털 컨버터.
  2. 제1항에 있어서,
    상기 M개의 증폭기 모듈의 증폭 배수가 제3 미리 설정된 비율에 따라 첫 번째 증폭기 모듈에서 M번째 증폭기 모듈로 점차적으로 감소하는 것은, 상기 M개의 증폭기 모듈의 n번째 증폭기 모듈의 증폭 배수가 Δ/(n-k)인 것을 포함하고,
    상기 M개의 광검출기에 의해 출력되는 M개의 전류 신호의 세기가 동일하면, 상기 인코더로 입력되는 상기 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소하는 것은, 상기 M개의 증폭기 모듈의 상기 n번째 증폭기 모듈의 출력 전압이 ΔI/(n-k)인 것을 포함하고, 여기서 I는 상기 M개의 광검출기에 의해 출력되는 상기 M개의 전류 신호의 상기 세기이고,
    상기 판정 전압은 ΔI/(1-k)이며,
    Δ의 값은 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같은, 아날로그-디지털 컨버터.
  3. 제1항에 있어서,
    상기 M개의 광검출기의 변환 효율이 제2 미리 설정된 비율에 따라 제2 광검출기에서 M번째 광검출기로 점차적으로 감소하는 것은, 상기 M개의 광검출기의 n번째 광검출기의 변환 효율이 1/(n-k)인 것을 포함하고,
    상기 M개의 광 신호의 상기 전력이 동일하면, 상기 M개의 광검출기의 상기 n번째 광검출기에 의해 출력되는 전류 신호의 세기는 I/(n-k)이며,
    상기 M개의 증폭기 모듈의 상기 증폭 배수가 동일하면, 상기 인코더로 입력되는 상기 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소하는 것은, 상기 M개의 증폭기 모듈의 n번째 증폭기 모듈의 출력 전압이 ΔI/(n-k)인 것을 포함하고, 여기서,
    상기 판정 전압은 ΔI/(1-k)이며,
    Δ는 상기 M개의 증폭기 모듈의 상기 증폭 배수이고, Δ의 값은 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같은, 아날로그-디지털 컨버터.
  4. 제1항에 있어서,
    상기 M개의 광신호의 전력이 제1 미리 설정된 비율에 따라 첫 번째 광신호에서 M번째 광신호로 점차적으로 감소하는 것은, 상기 M개의 광 신호 내의 n번째 광 신호의 전력이 p/(n-k)인 것을 포함하고,
    상기 M개의 광검출기의 상기 변환 효율이 동일하면, 상기 M개의 광검출기의 n번째 광검출기에 의해 출력되는 전류 신호는 I/(n-k)이며,
    상기 M개의 증폭기 모듈의 상기 증폭 배수가 동일하면, 상기 인코더로 입력되는 상기 M개의 출력 전압이 제4 미리 설정된 비율에 따라 첫 번째 출력 전압에서 M번째 출력 전압으로 점차적으로 감소하는 것은, 상기 M개의 증폭기 모듈의 n번째 증폭기 모듈의 출력 전압이 ΔI/(n-k)인 것을 포함하고, 여기서,
    상기 판정 전압은 ΔI/(1-k)이며,
    Δ는 상기 M개의 증폭기 모듈의 상기 증폭 배수이고, Δ의 값은 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같은, 아날로그-디지털 컨버터.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 인코더는 구체적으로,
    상기 M개의 판정 결과를 획득하기 위해서, M개의 입력단으로부터 입력되는 상기 M개의 출력 전압을 상기 판정 전압과 비교하고, 여기서 각 판정 결과의 값은 제1 값 또는 제2 값을 포함하고,
    상기 M개의 판정 결과 내에서 값이 상기 제1 값인 판정 결과의 개수를 카운트하며,
    상기 개수에 따라 상기 디지털 신호를 생성하도록 구성되고, 여기서 상기 디지털 신호는 N비트인, 아날로그-디지털 컨버터.
  6. 제5항에 있어서,
    상기 인코더는 구체적으로,
    n번째 입력단으로부터 입력되는 상기 n번째 증폭기 모듈의 상기 출력 전압이 상기 판정 전압보다 크거나 같으면, 상기 n번째 입력단의 판정 결과가 상기 제1 값인 것으로 판정하거나, 또는 상기 n번째 증폭기 모듈의 상기 출력 전압이 상기 판정 전압보다 작으면, 상기 n번째 입력단의 판정 결과가 상기 제2 값인 것으로 판정하도록 구성되고, 여기서 상기 n번째 증폭기 모듈은 상기 M개의 증폭기 모듈 중 어느 하나이고, 상기 n번째 입력단은 상기 n번째 증폭기 모듈에 대응하는 입력단인, 아날로그-디지털 컨버터.
  7. 제1항 내지 제6항에 있어서,
    상기 증폭기 모듈은 트랜스임피던스(transimpedance) 증폭기를 포함하는, 아날로그-디지털 컨버터.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 아날로그-디지털 컨버터는 변조기를 더 포함하고, 상기 변조기의 출력단은 상기 빔 스플리터의 입력단에 연결되고, 상기 변조기는 아날로그 전기 신호를 아날로그 광 신호로 변환하고, 상기 아날로그 광 신호를 상기 빔 스플리터에 입력하도록 구성된, 아날로그-디지털 컨버터.
  9. 제8항에 있어서,
    상기 변조기는 레이저 소스(laser source), 또는 내부 변조 기능(internal modulation function)을 갖는 레이저 소스를 포함하는 변조기를 포함하는, 아날로그-디지털 컨버터.
  10. 아날로그-디지털 컨버터로서,
    빔 스플리터(beam splitter), M개의 광검출기, 상기 M개의 광검출기에 대응하는 M개의 증폭기 모듈, 상기 M개의 증폭기 모듈에 대응하는 M개의 판정기(decider), 및 인코더(encoder)를 포함하고, 여기서 상기 빔 스플리터의 각 출력단은 광검출기의 입력단에 대응하고, 각 광검출기의 출력단은 증폭기 모듈의 입력단에 연결되고, 각 증폭기 모듈의 출력단은 판정기에 연결되고, 각 판정기의 출력단은 상기 인코더의 입력단에 연결되며,
    상기 빔 스플리터는 입력된 아날로그 광 신호를 M개의 광 신호로 분할하고, 각 광 신호를 대응하는 광검출기로 출력하도록 구성되며, 여기서 상기 M개의 광 신호의 전력은 동일하고,
    상기 광검출기는 입력된 광 신호를 전류 신호로 변환하고, 상기 전류 신호를 대응하는 증폭기 모듈로 입력하도록 구성되며, 여기서 상기 M개의 광검출기의 변환 효율은 동일하고,
    상기 증폭기 모듈은 상기 입력된 전류 신호에 따라 출력 전압을 생성하고, 상기 출력 전압을 대응하는 판정기로 출력하도록 구성되며, 여기서 상기 M개의 증폭기 모듈의 증폭 배수는 동일하고,
    판정 전압이 상기 M개의 판정기 내에 설정되고, 상기 M개의 판정기의 상기 판정 전압은 미리 설정된 비율에 따라 첫 번째 판정기에서 M번째 판정기로 점차적으로 감소하고, 상기 판정기는, 판정 결과를 획득하기 위해서, 상기 입력된 출력 전압을 상기 판정기의 판정 전압과 비교하고, 상기 판정 결과를 상기 인코더의 대응하는 입력단으로 전송하도록 구성되며,
    상기 인코더는 M개의 판정 결과에 따라 디지털 신호를 생성하도록 구성되고, 여기서
    상기 아날로그-디지털 컨버터는 N-비트 정밀(N-bit precision) 아날로그-디지털 컨버터이고, M=2N-1이고, 상기 디지털 신호는 N비트이며, M 및 N은 양의 정수인, 아날로그-디지털 컨버터.
  11. 제10항에 있어서,
    상기 M개의 판정기의 상기 판정 전압이 미리 설정된 비율에 따라 첫 번째 판정기에서 M번째 판정기로 점차적으로 감소하는 것은, 상기 M개의 판정기의 n번째 판정기의 판정 전압이 (n-k)ΔI인 것을 포함하고, 여기서
    I는 M개의 전류의 세기이고, Δ는 상기 M개의 증폭기 모듈의 상기 증폭 배수이고, ΔI는 M개의 출력 전압의 크기이고, Δ는 기준 전압(reference voltage)의 2N분의 1이고, k는 계수이고, k는 양수이고, n은 양의 정수이고, n의 초기값은 1이며, n은 M보다 작거나 같은, 아날로그-디지털 컨버터.
  12. 제10항 또는 제11항에 있어서,
    상기 M개의 판정 결과에서, 각 판정 결과의 값은 제1 값 또는 제2 값을 포함하고, 상기 인코더는 구체적으로,
    상기 M개의 판정 결과 내에서 값이 상기 제1 값인 판정 결과의 개수를 카운트하고,
    상기 개수에 따라 상기 디지털 신호를 생성하도록 구성되고, 여기서 상기 디지털 신호는 N비트인, 아날로그-디지털 컨버터.
  13. 제12항에 있어서,
    상기 n번째 판정기는 구체적으로,
    n번째 증폭기 모듈의 출력 전압이 상기 n번째 판정기의 상기 판정 전압보다 크거나 같으면, 상기 n번째 판정기의 판정 결과가 상기 제1 값인 것으로 판정하거나, 또는 n번째 증폭기 모듈의 출력 전압이 상기 n번째 판정기의 상기 판정 전압보다 작으면, 상기 n번째 판정기의 판정 결과가 상기 제2 값인 것으로 판정하도록 구성되고, 여기서 상기 n번째 증폭기 모듈은 상기 M개의 증폭기 모듈 중 어느 하나이고, 상기 n번째 판정기는 상기 n번째 증폭기 모듈에 대응하는 판정기인, 아날로그-디지털 컨버터.
  14. 제10항 내지 제13항 중 어느 한 항에 있어서,
    상기 증폭기 모듈은 트랜스임피던스(transimpedance) 증폭기를 포함하는, 아날로그-디지털 컨버터.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 아날로그-디지털 컨버터는 변조기를 더 포함하고, 상기 변조기의 출력단은 상기 빔 스플리터의 입력단에 연결되고, 상기 변조기는 아날로그 전기 신호를 아날로그 광 신호로 변환하고, 상기 아날로그 광 신호를 상기 빔 스플리터에 입력하도록 구성된, 아날로그-디지털 컨버터.
  16. 제15항에 있어서,
    상기 변조기는 레이저 소스(laser source), 또는 내부 변조 기능(internal modulation function)을 갖는 레이저 소스를 포함하는 변조기를 포함하는, 아날로그-디지털 컨버터.
KR1020177021372A 2014-12-30 2014-12-30 아날로그-디지털 컨버터 KR102038879B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/095625 WO2016106578A1 (zh) 2014-12-30 2014-12-30 模数转换器

Publications (2)

Publication Number Publication Date
KR20170101975A true KR20170101975A (ko) 2017-09-06
KR102038879B1 KR102038879B1 (ko) 2019-10-31

Family

ID=56283854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021372A KR102038879B1 (ko) 2014-12-30 2014-12-30 아날로그-디지털 컨버터

Country Status (6)

Country Link
US (1) US10326466B2 (ko)
EP (1) EP3232263B8 (ko)
JP (1) JP6548732B2 (ko)
KR (1) KR102038879B1 (ko)
CN (1) CN106575069B (ko)
WO (1) WO2016106578A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347551B (zh) * 2018-10-19 2020-01-14 北京邮电大学 全光二维量化和编码的方法、系统和电子设备
CN111176053B (zh) * 2020-02-19 2021-07-27 上海交通大学 基于铌酸锂-硅晶圆的单片集成光模数转换系统及制备方法
US11874582B2 (en) 2020-02-19 2024-01-16 Shanghai Jiao Tong University Monolithically integrated optical analog-to-digital conversion system based on lithium niobate-silicon wafer and method for manufacturing the same
CN112201212B (zh) * 2020-10-13 2022-04-01 深圳市华星光电半导体显示技术有限公司 一种显示装置及其驱动方法
CN112994693B (zh) * 2021-02-07 2021-11-12 深圳市电明科技股份有限公司 模数转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712089A (en) * 1985-10-11 1987-12-08 Battelle Memorial Institute All-optical A/D conversion using integrated nonlinear guided wave optical circuitry
US6326910B1 (en) * 2000-11-06 2001-12-04 The United States Of America As Represented By The Secretary Of The Air Force Photonic analog-to-digital conversion using light absorbers
JP2007024924A (ja) * 2005-07-12 2007-02-01 Sony Corp 光アナログ／デジタル変換装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3025073A1 (de) * 1980-07-02 1982-01-21 Siemens AG, 1000 Berlin und 8000 München Schneller elektrooptischer analog/digital- bzw. digital/analog-wandler
JPS61282826A (ja) * 1985-06-10 1986-12-13 Omron Tateisi Electronics Co 光ａ／ｄ変換装置
US5010346A (en) * 1989-10-27 1991-04-23 The Boeing Company Electro-optical analog-to-digital converter and method for digitizing an analog signal
US5381148A (en) * 1993-07-12 1995-01-10 Analog Devices, Inc. Method and apparatus for calibrating a gain control circuit
US6118396A (en) * 1997-12-24 2000-09-12 Massachusetts Institute Of Technology Optically sampling, demultiplexing, and A/D converting system with improved speed
CN1297850C (zh) * 2003-12-25 2007-01-31 电子科技大学 一种集成光学m－z结构模数转换器
CN1862355A (zh) * 2006-05-08 2006-11-15 文琴 光谱编码模数转换器
US7809216B2 (en) 2007-03-16 2010-10-05 Photonic Systems, Inc. Bi-directional signal interface and apparatus using same
CN101290456A (zh) * 2008-06-03 2008-10-22 电子科技大学 全光模数转换器2amzsx并行量化编码方法
US8263928B1 (en) * 2008-06-06 2012-09-11 Hrl Laboratories, Llc High speed photonic analog to digital quantizer
EP2356512B1 (en) * 2008-10-31 2012-12-05 Telefonaktiebolaget L M Ericsson Optical analogue to digital converter
US8269658B1 (en) * 2010-01-21 2012-09-18 The United States Of America As Represented By The Secretary Of The Navy Photonic analog-to-digital conversion using the robust symmetrical number system
US20120269514A1 (en) 2011-04-25 2012-10-25 Fujitsu Limited High Speed IO with Coherent Detection
CN102799045A (zh) * 2012-08-31 2012-11-28 北京交通大学 基于双驱m-z型调制器的全光模数转换结构及实现方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712089A (en) * 1985-10-11 1987-12-08 Battelle Memorial Institute All-optical A/D conversion using integrated nonlinear guided wave optical circuitry
US6326910B1 (en) * 2000-11-06 2001-12-04 The United States Of America As Represented By The Secretary Of The Air Force Photonic analog-to-digital conversion using light absorbers
JP2007024924A (ja) * 2005-07-12 2007-02-01 Sony Corp 光アナログ／デジタル変換装置

Also Published As

Publication number Publication date
EP3232263A4 (en) 2017-12-27
EP3232263B1 (en) 2021-08-04
JP6548732B2 (ja) 2019-07-24
EP3232263B8 (en) 2022-03-09
CN106575069B (zh) 2019-12-24
CN106575069A (zh) 2017-04-19
KR102038879B1 (ko) 2019-10-31
WO2016106578A1 (zh) 2016-07-07
EP3232263A1 (en) 2017-10-18
US10326466B2 (en) 2019-06-18
US20170302290A1 (en) 2017-10-19
JP2018506734A (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
US10326466B2 (en) Analog to digital converter
US11870407B2 (en) Method and apparatus for bias control with a large dynamic range for Mach-Zehnder modulators
US9686017B2 (en) Bias control circuit for optical modulator, and optical transmitter comprising the same
US9559783B2 (en) Optical receiver and method for controlling optical receiver, optical receiver, method for controlling optical receiver, and method for receiving light
CN109828421B (zh) 一种基于强度调节和差分编码技术的光子模数转换方法及系统
CN109254471B (zh) 一种比特精度改善的光子模数转换方法及系统
US20140348515A1 (en) Optical receiver and method for controlling optical receiver
US8326145B2 (en) Optical receiver and light receiving method
CN105606890A (zh) 一种光波元件频率响应特性参数测量装置
US8941519B2 (en) Light intensity subtractor, optical A-D converter, and method for subtracting light intensity
CN112684650B (zh) 一种基于加权调制曲线的光子模数转换方法及系统
Kita et al. High Bit Resolution, Wavelength-Insensitive Coherent Electro-Optic Digital-to-Analog Converters Based on Circuit Topology
CN111385028B (zh) 双极正交马赫曾德尔调制器自动偏置控制方法
CN111045275A (zh) 一种基于分级量化原理的光子模数转换系统及方法
US9753354B2 (en) Analogue-digital converter and method for generating a digital data stream
CN116260521B (zh) 光域信号均衡设备及其方法
CN115459853B (zh) 光iq调制器自动偏压控制方法、装置、设备及存储介质
CN109884839B (zh) 一种基于非对称数字编码方案的光子模数转换系统及方法
JP4283477B2 (ja) 光分岐方式による光信号の自己相関ビットエラー検出装置及び方法
CN112865794B (zh) 一种移相非均匀光量化模数转换器及其转换方法
CN110875772B (zh) 光纤色散监控装置
JP2005159938A (ja) 光クロック再生装置及び光クロック再生方法
CN115225090A (zh) 非均匀移相光量化模数转换器
CN117527083A (zh) 一种光学调制器补偿方法及补偿装置
CARD Optical and High Speed Networking

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right