JP2018161008A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2018161008A JP2018161008A JP2017057925A JP2017057925A JP2018161008A JP 2018161008 A JP2018161008 A JP 2018161008A JP 2017057925 A JP2017057925 A JP 2017057925A JP 2017057925 A JP2017057925 A JP 2017057925A JP 2018161008 A JP2018161008 A JP 2018161008A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- switch
- control device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 16
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000001360 synchronised effect Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 14
- 230000007704 transition Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
図1は、スイッチングレギュレータの全体構成を示す図である。本構成例のスイッチングレギュレータXは、半導体装置1と、これに外付けされるディスクリート部品(コイルL1及びL2とキャパシタC1)と、を有し、非線形制御方式(本図ではボトム検出型オン時間制御方式)の出力帰還制御によってn相(ただしnは2以上の整数であり、本図ではn=2)のスイッチ出力段を所定の位相差(望ましくは360°/n)で駆動することにより、入力電圧Vinから所望の出力電圧Voutを生成するマルチフェイズ型(インターリーブ型)のDC/DCコンバータである。
引き続き、図1を参照しながら、半導体装置1の内部構成について詳細な説明を行う。半導体装置1は、パルス生成部10と、オン時間設定部21及び22と、RSフリップフロップ31及び32と、ドライバ41及び42と、スイッチ出力段51及び52と、を集積化して成る。
図2はパルス生成部10の一構成例を示す図である。本構成例のパルス生成部10は、第1フィルタ110と、第2フィルタ120と、差動アンプ130と、コンパレータ140と、ワンショット生成部150と、分配信号生成部160と、論理積演算部170及び180と、を含む。
次に、スイッチングレギュレータXで新規に導入された電流バランス機能の説明に先立ち、当該機能が設けられていない場合の出力挙動について、図4及び図5を参照しながら簡単に説明しておく。
図6は、オン時間設定部21の第1実施形態を示す図である。本実施形態のオン時間設定部21は、基準電圧生成部210と、スロープ電圧生成部220と、コンパレータ230と、を含む。
図11は、オン時間設定部21の第2実施形態を示す図である。本実施形態のオン時間設定部21は、先の第1実施形態(図6)をベースとしつつ、3相のスイッチ出力段を備えたスイッチングレギュレータXへの適用が考慮されている点に特徴を有する。そこで、第1実施形態と同様の構成要素については、図6と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的な説明を行う。
図12は、オン時間設定部21の第3実施形態を示す図である。本実施形態のオン時間設定部21は、先の第1実施形態(図6)をベースとしつつ、軽負荷時の出力スキップ機能を備えたスイッチングレギュレータXへの適用が考慮されている点に特徴を有する。そこで、第1実施形態と同様の構成要素については、図6と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的な説明を行う。
なお、上記の実施形態では、ボトム検出型オン時間制御方式のスイッチングレギュレータを例示したが、スイッチングレギュレータの出力帰還制御方式は、これに限定されるものではなく、その他の非線形制御方式(ピーク検出型オフ時間制御方式など)を採用することも可能である。
10 パルス生成部
21、22 オン時間設定部(パルス幅設定部)
31、32 RSフリップフロップ
41、42 ドライバ
51、52 スイッチ出力段
110 第1フィルタ
111a、111b 抵抗
112 キャパシタ
120 第2フィルタ
121a〜121f 抵抗
122a〜122e キャパシタ
130 差動アンプ
140 コンパレータ
150 ワンショット生成部
160 分配信号生成部
170、180 論理積演算部
210 基準電圧生成部
211a〜211c 抵抗
212a〜212c キャパシタ
220 スロープ電圧生成部
221a〜221d 抵抗
222 キャパシタ
223a、223b スイッチ
224 論理積演算器
225 ワンショット生成部
226 論理和演算器
230 コンパレータ
X スイッチングレギュレータ
L1、L2 コイル
C1 キャパシタ
P1、P2 出力トランジスタ(PMOSFET)
N1、N2 同期整流トランジスタ(NMOSFET)
T1〜T5 外部端子
Claims (12)
- 非線形制御方式の出力帰還制御によってn相(ただしnは2以上の整数)のスイッチ出力段を所定の位相差で駆動することにより入力電圧から所望の出力電圧を生成するスイッチングレギュレータの制御装置であって、
各相のスイッチ出力段それぞれのオン/オフ制御に用いられる各相の制御信号のパルス幅をそれぞれ設定するn相のパルス幅設定部を有し、
各相のパルス幅設定部は、それぞれ、自相以外のスイッチ出力段に流れる電流の大きさを反映して自相のパルス幅を設定することを特徴とする制御装置。 - 各相のパルス幅設定部は、それぞれ、自相以外のスイッチ出力段に現れるスイッチ電圧を反映して自相のパルス幅を設定することを特徴とする請求項1に記載の制御装置。
- 各相のパルス幅設定部は、それぞれ、
所定の基準電圧を生成する基準電圧生成部と、
自相以外のスイッチ電圧に応じて始点値が変動するスロープ電圧を生成するスロープ電圧生成部と、
前記基準電圧と前記スロープ電圧とを比較するコンパレータと、
を含むことを特徴とする請求項2に記載の制御装置。 - 前記スロープ電圧生成部は、
その充放電により前記スロープ電圧を生成するキャパシタと、
充電電流を用いて前記キャパシタを充電する充電部と、
自相以外のスイッチ電圧を用いて前記キャパシタを放電する第1放電部と、
を含むことを特徴とする請求項3に記載の制御装置。 - 前記第1放電部は、軽負荷時に自相以外のスイッチ電圧をマスクすることを特徴と請求項4に記載の制御装置。
- 前記スロープ電圧生成部は、前記第1放電部による前記キャパシタの放電動作に先立って前記キャパシタの両端間を瞬時的に短絡する第2放電部をさらに含むことを特徴とする請求項4または請求項5に記載の制御装置。
- 前記第2放電部は、軽負荷時に前記キャパシタの両端間を短絡し続けることを特徴とする請求項6に記載の制御装置。
- 前記第2放電部は、各相のスイッチ出力段がいずれも出力ハイインピーダンス状態とされている間、前記キャパシタの両端間を短絡し続けることを特徴とする請求項6または請求項7に記載の制御装置。
- 各相のパルス幅設定部は、それぞれ、自相のスイッチング周期を一定に保つように、自相のパルス幅を設定することを特徴とする請求項1〜請求項8のいずれか一項に記載の制御装置。
- 前記出力電圧の帰還入力を受け付けてn相のセット信号を生成するパルス生成部と、
前記パルス生成部から入力される各相のセット信号と各相のパルス幅設定部から入力される各相のリセット信号に応じて各相の制御信号をそれぞれ生成するn相のRSフリップフロップと、
各相の制御信号に応じて各相のスイッチ出力段をそれぞれ駆動するn相のドライバと、
を更に有することを特徴とする請求項1〜請求項9のいずれか一項に記載の制御装置。 - 半導体装置に集積化されていることを特徴とする請求項1〜請求項10のいずれか一項に記載の制御装置。
- その制御主体として、請求項1〜請求項11のいずれか一項に記載の制御装置を有することを特徴とするスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017057925A JP6863789B2 (ja) | 2017-03-23 | 2017-03-23 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017057925A JP6863789B2 (ja) | 2017-03-23 | 2017-03-23 | スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018161008A true JP2018161008A (ja) | 2018-10-11 |
JP6863789B2 JP6863789B2 (ja) | 2021-04-21 |
Family
ID=63795181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017057925A Active JP6863789B2 (ja) | 2017-03-23 | 2017-03-23 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6863789B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024084911A1 (ja) * | 2022-10-17 | 2024-04-25 | ローム株式会社 | 電圧監視回路、半導体集積回路装置、車両、制御装置、スイッチングレギュレータ、及び電源装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130293203A1 (en) * | 2012-05-07 | 2013-11-07 | Anpec Electronics Corporation | Current Balance Circuit and Multiphase DC-DC Converter and Current Balance Method Thereof |
JP2014075932A (ja) * | 2012-10-05 | 2014-04-24 | Rohm Co Ltd | 電源装置及びこれを用いた電子機器 |
-
2017
- 2017-03-23 JP JP2017057925A patent/JP6863789B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130293203A1 (en) * | 2012-05-07 | 2013-11-07 | Anpec Electronics Corporation | Current Balance Circuit and Multiphase DC-DC Converter and Current Balance Method Thereof |
JP2014075932A (ja) * | 2012-10-05 | 2014-04-24 | Rohm Co Ltd | 電源装置及びこれを用いた電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024084911A1 (ja) * | 2022-10-17 | 2024-04-25 | ローム株式会社 | 電圧監視回路、半導体集積回路装置、車両、制御装置、スイッチングレギュレータ、及び電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6863789B2 (ja) | 2021-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7091431B2 (ja) | Dc/dcコンバータ、スイッチング電源装置 | |
KR100702932B1 (ko) | Dc-dc 변환 방법 및 dc-dc 변환 장치 | |
KR100713797B1 (ko) | 승강압형 dc-dc 컨버터 | |
CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
JP2015047017A (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
US8760138B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
US8760137B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
KR20170120605A (ko) | 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들 | |
EP2973971B1 (en) | Systems and methods for 100 percent duty cycle in switching regulators | |
JP2005045993A (ja) | Pwmスイッチングレギュレータ制御回路 | |
JP2007174744A (ja) | チャージポンプ回路及び電源装置 | |
JP2011239522A (ja) | 電源装置、制御回路及び電源装置の制御方法 | |
JP2009153289A (ja) | Dc−dcコンバータ | |
JP2009201247A (ja) | 昇圧形dc−dcコンバータ | |
JP5366032B2 (ja) | ランプ信号生成回路及びランプ信号調整回路 | |
JP2006136134A (ja) | チャージポンプ回路 | |
JP2007089278A (ja) | Dc−dcコンバータ | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2004153965A (ja) | Dc−dcコンバータ及びdc−dcコンバータの駆動回路 | |
JP5966503B2 (ja) | 昇降圧型dc−dcコンバータおよび携帯機器 | |
JP6863789B2 (ja) | スイッチングレギュレータ | |
JP5398422B2 (ja) | スイッチング電源装置 | |
JP2010104140A (ja) | 電源回路 | |
JP2004318339A (ja) | ドロッパ型レギュレータ及びそれを用いた電源装置 | |
JP2005020922A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6863789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |