JP2018129869A

JP2018129869A - 電力変換装置

Info

Publication number: JP2018129869A
Application number: JP2017019201A
Authority: JP
Inventors: 賢一藤江; Kenichi Fujie
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-02-06
Filing date: 2017-02-06
Publication date: 2018-08-16
Anticipated expiration: 2037-02-06
Also published as: JP6462738B2

Abstract

【課題】短絡故障を誤検出することなく短時間で検出が可能な機能を備え、且つ小型、低コストの電力変換装置を提供する。【解決手段】ブリッジ回路を構成するパワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率が、所定の電圧変化率以上で且つ所定の時間継続しているとき、ブリッジ回路に短絡故障が発生していると判定するブリッジ回路短絡判定手段を備えた。【選択図】図７

Description

この発明は、直流を交流に変換し若しくは交流を直流に変換する電力変換装置に関し、特に、電力変換装置を構成するパワー半導体スイッチング素子の短絡故障を検出する機能を備えた電力変換装置に関するものである。

周知のように、電力変換装置は、例えば、直流電源からの直流電力を交流電力に変換して交流回転電機に供給するいわゆるインバータとして動作し、或いは交流回転電機が発生した交流電力を直流電力に変換して直流電源に供給するいわゆるコンバータとして動作するように構成される。このような電力変換装置は、通常、複数の半導体パワースイッチング素子により構成されたブリッジ回路を備えている。

従来、前述の電力変換装置に於けるパワー半導体スイッチング素子の短絡故障を検出する装置として、パワー半導体スイッチング素子のエミッタ端子の電位を基準としてコレクタ端子の電圧を検出することで、パワー半導体スイッチング素子の短絡故障を検出する短絡保護回路が提案されている（例えば、特許文献１参照）。又、パワー半導体スイッチング素子の短絡故障を検出する装置として、パワー半導体スイッチング素子のドレイン端子からソース端子へ流れる電流を、コアに設置したホール素子を用いて検出することで、パワー半導体スイッチング素子の短絡故障を検出する異常電流検出装置が提案されている（例えば、特許文献２参照）。

特許第３５４８４９７号公報特開平９−２７４０５８号公報

特許文献１に開示された従来の装置によれば、短絡保護回路の耐圧は使用する電源電圧に依存するため、電源電圧が高いほど、短絡保護回路に使われる耐圧保護素子(たとえば
、ダイオード)の耐圧を高くする必要があり、コストが高くなると共にサイズも大きくな
る。又、短絡保護回路を搭載する基板の配線に於いても、パワー半導体スイッチング素子のドレイン端子の電圧を得るための信号配線と、パワー半導体スイッチング素子のソース端子の電圧を得るための信号配線との絶縁距離を確保する必要があるので基板のサイズが大きくなる。

又、特許文献１に開示された従来の装置によれば、パワー半導体スイッチング素子のスイッチング動作時である過渡期（以下、スイッチング過渡期、と称する）にサージ電圧が発生するが、過渡期に発生するサージ電圧に基づいて短絡故障が発生したと誤検出することがあるので、その誤検出を回避することを目的として、パワー半導体スイッチング素子の定常時であるオン状態に於いて短絡故障の検出を実施するようにしている。しかしながら、短絡故障の検出までに時間がかかり、その間に、より多くの短絡電流が流れてしまう恐れがある。

一方、特許文献２に開示されたホール素子を用いて短絡故障を検出するようにした従来の装置に於いては、パワー半導体スイッチング素子により構成されるブリッジ回路にホール素子やコアを組み込む場合は、ブリッジ回路のサイズが大きくなると共にコストも高く
なる。又、一般的にホール素子の応答周波数は数十[ｋＨｚ]までであるため、高速スイッチングを行うパワー半導体スイッチング素子のスイッチング動作時である過渡期に短絡故障を検出できるほどの応答性が得られず、短絡故障の検出に遅れが生じ、その遅れの間に短絡電流が増加してしまうことが懸念される。

この発明は、従来の装置に於ける前述のような課題を解決するためになされたものであり、短絡故障を誤検出することなく短時間で検出が可能な機能を備え、且つ小型、低コストの電力変換装置を提供することを目的としている。

この発明による電力変換装置は、
充放電可能な直流電源と、
複数のパワー半導体スイッチング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、
前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、
前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、
前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段と、
を備え、
前記ブリッジ回路短絡判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、所定の電圧変化率以上で且つ所定の時間継続しているとき、前記ブリッジ回路に短絡故障が発生していると判定するように構成されている、
ことを特徴とする。

又、この発明による電力変換装置は、
充放電可能な直流電源と、
複数のパワー半導体スイッチング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、
前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、
前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、
前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段と、
前記電圧変化率検出手段の出力信号に基づいて前記パワー半導体スイッチング素子のゲート短絡故障を判定するゲート短絡故障判定手段と、
を備え、
前記ブリッジ回路短絡判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、第１の所定の電圧変化率以上で且つ所定の時間継続している場合に、前記ブリッジ回路に短絡故障が発生していると判定するように構成され、
前記ゲート短絡故障判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、第２の所定の電圧変化率未満である場合に、前記パワー半導体スイッチング素子にゲート短絡故障が発生していると判定するように構成されている、
ことを特徴とする。

この発明による電力変換装置は、充放電可能な直流電源と、複数のパワー半導体スイッ
チング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段とを備え、前記ブリッジ回路短絡判定手段は、前記電圧変化率検出手段が検出した前記電圧変化率が、所定の電圧変化率以上で且つ所定の時間継続しているとき、前記ブリッジ回路に短絡故障が発生していると判定するように構成されているので、短絡故障を誤検出することなく短時間で検出が可能な機能を備え、且つ小型、低コストの電力変換装置を得ることができる。

又、この発明による電力変換装置によれば、充放電可能な直流電源と、複数のパワー半導体スイッチング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段と、前記電圧変化率検出手段の出力信号に基づいて前記パワー半導体スイッチング素子のゲート短絡故障を判定するゲート短絡故障判定手段とを備え、前記ブリッジ回路短絡判定手段は、前記電圧変化率検出手段が検出した前記電圧変化率が、第１の所定の電圧変化率以上で且つ所定の時間継続している場合に、前記ブリッジ回路に短絡故障が発生していると判定するように構成され、前記ゲート短絡故障判定手段は、前記電圧変化率検出手段が検出した前記電圧変化率が、第２の所定の電圧変化率未満である場合に、前記パワー半導体スイッチング素子にゲート短絡故障が発生していると判定するように構成されているので、短絡故障を誤検出することなく短時間で検出が可能な機能を備え、且つ小型、低コストで、しかも複数の故障を速やかに検出し、短絡電流による他の回路の２次故障を防止することができる電力変換装置を得ることができる。

この発明の実施の形態１に係る電力変換装置の構成を示すブロック図である。この発明の実施の形態１に係る電力変換装置に於ける、ゲート駆動回路、電圧変化率検出手段、及びブリッジ回路短絡判定手段の一例を示す回路図である。この発明の実施の形態１に係る電力変換装置の動作を説明するフローチャートである。パワー半導体スイッチング素子のスイッチング過渡期に於ける、ゲート端子電圧及びゲート端子に充電される電荷量の特性を示す説明図である。この発明の実施の形態１に係る電力変換装置に於ける、電圧変化率検出手段の出力電圧波形の一例を示す説明図である。この発明の実施の形態１に係る電力変換装置に於ける、電圧変化率検出手段の出力電圧波形の別の一例を示す説明図である。この発明の実施の形態２に係る電力変換装置に於ける、電圧変化率検出手段及び、ブリッジ回路短絡判定手段の一例を示す回路図である。この発明の実施の形態２に係る電力変換装置に於ける、電圧変化率検出手段及び、ブリッジ回路短絡判定手段の動作波形を示す説明図である。この発明の実施の形態３に係る電力変換装置の構成を示すブロック図である。この発明の実施の形態３に係る電力変換装置に於ける、ゲート短絡故障判定の動作を説明するフローチャートである。この発明の実施の形態３に係る電力変換装置に於ける、電圧変化率検出手段の出力電圧波形の一例を示す説明図である。

以下、この発明の実施の形態を図面とともに詳述する。尚、各図における同一の番号は、同一又は相当部分を示すものとする。
実施の形態１．
図１は、この発明の実施の形態１に係る電力変換装置の構成を示すブロック図である。尚、図１に於ける矢印は、信号の流れを表している。以下、図１と図２を用いて、この発明の実施の形態１に係る電力変換装置の構成要素及び機能について説明する。

図１に於いて、この発明の実施の形態１に係る電力変換装置１は、ブリッジ回路２と、同一構成の第１のゲート駆動回路３１及び第２のゲート駆動回路３２と、同一構成の第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２と、同一構成の第１のブリッジ回路短絡判定手段６１及び第２のブリッジ回路短絡判定手段６２とを備えている。

ブリッジ回路２は、直列に接続された同一構成の第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２により構成され、ブリッジ回路２の両側の一対の直流端が充放電可能な直流電源８の両端に接続されている。直流電源８としては、例えばリチウムイオンバッテリや、キャパシタなどを用いることができる。第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２としては、例えばＮチャネル型のＭＯＳＦＥＴを用いることができる。

第１のパワー半導体スイッチング素子７１のゲート端子及びソース端子は、それぞれ第１のゲート駆動回路３１及び第１の電圧変化率検出手段４１に接続されている。第１のゲート駆動回路３１は、制御部（図示していない）からのゲートオン信号又はゲートオフ信号に応じて、第１のパワー半導体スイッチング素子７１を駆動する。第１のブリッジ回路短絡判定手段６１は、第１の電圧変化率検出手段４１の出力信号が接続されている。

第２のパワー半導体スイッチング素子７２のゲート端子及びソース端子は、それぞれ第２のゲート駆動回路３２及び第２の電圧変化率検出手段４２に接続されている。第２のゲート駆動回路３２は、制御部（図示していない）からのゲートオン信号又はゲートオフ信号に応じて、第２のパワー半導体スイッチング素子７２を駆動する。第２のブリッジ回路短絡判定手段６２は、第２の電圧変化率検出手段４２の出力信号が接続されている。

図２は、この発明の実施の形態１に係る電力変換装置に於ける、ゲート駆動回路、電圧変化率検出手段、及びブリッジ回路短絡判定手段の一例を示す回路図であって、図１に於ける第１のゲート駆動回路３１、第１の電圧変化率検出手段４１、及び第１のブリッジ回路短絡判定手段６１の具体回路を示している。尚、図１に於ける第２のゲート駆動回路３２、第２の電圧変化率検出手段４２、及び第２のブリッジ回路短絡判定手段６２の具体回路は、それぞれ図２に於ける第１のゲート駆動回路３１、第１の電圧変化率検出手段４１、及び第１のブリッジ回路短絡判定手段６１の具体回路と同様であるので、ここでは説明を省略する。

図２に於いて、第１のゲート駆動回路３１は、直列接続された一対の半導体スイッチング素子３１１、３１２と、これらの半導体スイッチング素子３１１、３１２の直列接続部に一端が接続され、他端が第１のパワー半導体スイッチング素子７１のゲート端子に接続された抵抗３１３により構成されている。尚、半導体スイッチング素子３１１、３１２は、例えばＮチャネル型のＭＯＳＦＥＴを用いることができる。

第１の電圧変化率検出手段４１は、第１のパワー半導体スイッチング素子７１のゲート
端子に接続されたコンデンサ４１１と、このコンデンサ４１１に一端が接続され他端が第１のパワー半導体スイッチング素子７１のソース端子に接続された抵抗４１２とにより構成されている。

第１のブリッジ回路短絡判定手段６１は、オペアンプを備えたコンパレータ６１１により構成されている。コンパレータ６１１を構成するオペアンプの反転入力端子は、第１の電圧変化率検出手段４１に於けるコンデンサ４１１と抵抗４１２との直列接続部に接続され、オペアンプの非反転入力端子は、直流電源６１２を介して第１の電圧変化率検出手段４１に於ける抵抗４１２の他端子に接続されている。第１のブリッジ回路短絡判定手段６１の基準電圧源６１３としては、例えば、シリーズレギュレータ、シャントアンプ、ＤＣＤＣコンバータなどを用いることができる。

ここで、第１の電圧変化率検出手段４１としては、前述のように抵抗４１２とコンデンサ４１１による構成の他に、例えばオペアンプにより構成されたハイパスフィルタを用いることができる。又、第１のブリッジ回路短絡判定手段６１は、図２に示す構成の他に例えば、ＮＡＮＤ回路やラッチ回路のような論理回路を用いてもよい。

図３は、この発明の実施の形態１に係る電力変換装置の動作を説明するフローチャートであって、電力変換装置１に於ける第１のブリッジ回路短絡判定手段６１の動作を示すフローチャートである。以下、図３に示すフローチャートを用いて、第１のブリッジ回路短絡判定手段６１によるブリッジ回路短絡判定動作について具体的に説明する。第２のブリッジ回路短絡判定手段６２によるブリッジ回路短絡判定動作は、第１のブリッジ回路短絡判定手段６１によるブリッジ回路短絡判定動作と同様であるのでその説明を省略する。

図３に於いて、先ず、ステップＳ１００では、第１の電圧変化率検出手段４１は、第１のパワー半導体スイッチング素子７１のゲートオン時に、パワー半導体スイッチング素子７１のゲート端子とソース端子間の電圧変化率を検出し、ステップＳ１０１へ進む。

ステップＳ１０１では、第１の電圧変化率検出手段４１に於いて検出した電圧変化率が、第１の所定の電圧変化率△Ｖｇｓ１以上で所定の時間継続しているか否かを、第１のブリッジ回路短絡判定手段６１が判定し、検出した電圧変化率が第１の所定の電圧変化率△Ｖｇｓ１以上で所定の時間継続していると判定した場合（ＹＥＳ）はステップＳ１０２へ進む。ステップＳ１０２では、第１のブリッジ回路短絡判定手段６１は、ブリッジ回路２が短絡故障している旨の論理信号を出力し、処理を終了する。

一方、ステップＳ１０１に於いて、検出した電圧変化率が第１の所定の電圧変化率△Ｖｇｓ１以上で所定の時間継続していないと判定した場合（ＮＯ）はステップＳ１０３へ進み、ステップＳ１０３に於いて、第１のブリッジ回路短絡判定手段６１は、ブリッジ回路２が短絡故障していない旨の論理信号を出力し、処理を終了する。

第２のブリッジ回路短絡判定手段６２によるブリッジ回路短絡判定動作は、前述の第１の電圧変化率検出手段４１の動作と同様であり、第２のパワー半導体スイッチング素子７２のゲートオン時に、パワー半導体スイッチング素子７２のゲート端子とソース端子間の電圧変化率を検出し、ブリッジ回路２が短絡故障の有無を判定し、ブリッジ回路２が短絡故障している旨の論理信号又は故障していない旨の論理信号を出力し、処理を終了する。

図４は、パワー半導体スイッチング素子のスイッチング過渡期に於ける、ゲート端子電圧及びゲート端子に充電される電荷量の特性を示す説明図であって、縦軸はゲート電圧、横軸は時間を示す。図４に於いて、実線はブリッジ回路２が短絡故障をしているときのゲート端子電圧波形Ａを示し、破線はブリッジ回路２が短絡故障をしていないときのゲート端子電圧波形Ｂを示している。

前述のステップＳ１０１の第１の所定の電圧変化率△Ｖｇｓ１を設定する方法として、例えば、図４に示すように、第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２のスイッチング過渡期に於けるゲート端子電圧、及びゲート端子に充電される電荷量の特性を利用する方法を用いることができる。即ち、図４に示すように、スイッチング過渡期のゲート端子電圧は、ブリッジ回路２が短絡故障している場合と、短絡故障していない場合を比較すると、短絡故障していない場合は、ゲート端子電圧波形Ｂで示すようにミラー電圧のため、電圧変化率が小さくなる期間Ｔａが発生する。

従って、第１の所定の電圧変化率△Ｖｇｓ１は、ゲート端子に流れる電流をｉｇ、第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２のゲート端子とソース端子間の寄生容量をＣｇｓとしたとき、下記の式（１）により設定することができる。

△Ｖｇｓ１＝ｉｇ／Ｃｇｓ・・・式（１）

又、第１の電圧変化率検出手段４１、及び第２の電圧変化率検出手段４２では、例えば図２に示すように、コンデンサと抵抗によるハイパスフィルタで構成される場合の時定数τの設定方法として、前述の方法に基づき、第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２の、ゲート端子とソース端子間の電荷量をＱｇｓとして、下記の式（２）により設定することができる。

τ＝Ｑｇｓ／ｉｇ・・・式（２）

図５は、この発明の実施の形態１に係る電力変換装置に於ける、電圧変化率検出手段の出力電圧波形の一例を示す説明図であって、縦軸は出力電圧、横軸は時間を示す。図５に於いて、実線は、図４に於けるゲート端子電圧波形Ａに対する第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧波形Ｃの一例を示し、破線は、図４に於けるゲート端子電圧波形Ｂに対する第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧波形Ｄの一例を示す。

図５の出力電圧波形Ｃに示すように、ブリッジ回路２の短絡故障時には、第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧は、時間の経過と共に上昇を続けるのに対し、ブリッジ回路２に短絡故障がない場合は、出力電圧波形Ｄに示すように、ミラー電圧の期間Ｔａに於いて第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧が低下する。従って、第１のブリッジ回路短絡判定手段６１及び第２のブリッジ回路短絡判定手段６２は、第１の所定の電圧変化率△Ｖｇｓ１が所定の時間継続しているか否かの判定方法として、図５に示す基準電圧Ｖｔｈを基準電圧とするコンパレータを設け、第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧が、基準電圧Ｖｔｈ以上となった場合はブリッジ回路２が短絡故障していると判定することができる。

ここで、基準電圧Ｖｔｈは、ブリッジ回路２に短絡故障が発生していない場合に於ける第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧波形Ｄが取り得る値より大きく設定される。例えば、基準電圧Ｖｔｈを設定する方法として、ブリッジ回路２の短絡故障時に於ける第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧Ｖｏ（ｔ）が、下記の式（３）により表わせることを用いて設定する
ことができる。

Ｖｏ（ｔ）＝τ×△Ｖｇｓ１×｛１−ｅｘｐ（−ｔ／τ）｝・・・式（３）

但し、ｅｘｐは指数関数を示す。

ここで、時間ｔは、例えば、第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２のゲート端子とソース端子間の電荷量Ｑｇｓ、ゲート端子とドレイン端子間の電荷量Ｑｇｄ、及びゲート端子に流れる電流ｉｇを用いて、下記の式（４）により求めることができる。

ｔ＝（Ｑｇｓ＋Ｑｇｄ）／ｉｇ・・・式（４）

一方、同期整流のように、第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２のドレイン端子とソース端子間に電圧がほとんどなく、ミラー電圧が見られないようなソフトスイッチング動作（以下、ソフトスイッチング動作、と称する）に於いても、ブリッジ回路２の短絡故障を誤検出しないように設定することが求められる。そこで、前述の基準電圧Ｖｔｈを設定する別の方法として、以下に述べる方法を用いることができる。

即ち、図６は、この発明の実施の形態１に係る電力変換装置に於ける、電圧変化率検出手段の出力電圧波形の別の一例を示す説明図である。より詳しくは、図６の（ａ）は、パワー半導体スイッチング素子のソフトスイッチング動作時に於ける、ゲート端子電圧及びゲート端子に充電される電荷量の特性を示す説明図であって、縦軸はゲート電圧、横軸は時間を示し、実線はブリッジ回路２が短絡故障をしているときのゲート端子電圧波形Ｅを示し、破線はブリッジ回路２が短絡故障をしていないときのゲート端子電圧波形Ｆを示している。図６の（ｂ）は、パワー半導体スイッチング素子のソフトスイッチング動作時に於ける、電圧変化率検出手段の出力電圧波形の一例を示す説明図であって、縦軸は出力電圧、横軸は時間を示し、実線は、図６の（ａ）に於けるゲート端子電圧波形Ｅに対する第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧波形Ｇの一例を示し、破線は、図６の（ａ）に於けるゲート端子電圧波形Ｆに対する第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧波形Ｈの一例を示す。

例えば、図６の（ａ）に示すように、第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２のソフトスイッチング動作時に於けるゲート端子電圧の電圧変化率△Ｖｇｓ_ｚｖｓは、第１のパワー半導体スイッチング素子７１及び第
２のパワー半導体スイッチング素子７２のゲート端子とドレイン端子間の寄生容量をＣｇｄとして、下記の以下の式（５）で表すことができる。

△Ｖｇｓ_ｚｖｓ＝ｉｇ／（Ｃｇｓ＋Ｃｇｄ）・・・式（５）

従って、前述の式（３）の電圧変化率△Ｖｇｓ１を式（５）に於ける電圧変化率△Ｖｇｓ_ｚｖｓに置き換えると共に、時間［ｔ＝∞］に於ける電圧［Ｖｏ（∞）］を求める。
そして前述の基準電圧Ｖｔｈを、下記の式（６）を満たす値に設定することができる。

Ｖｔｈ＞Ｖｏ（∞）＝τ×△Ｖｇｓ_ｚｖｓ・・・式（６）

第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７
２のソフトスイッチング動作時の電圧変化率△Ｖｇｓ_ｚｖｓは、ブリッジ回路２の短絡
故障時の電圧変化率△Ｖｇｓ１よりも小さいため、第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２の出力電圧は、図６の（ｂ）に於ける出力電圧波形Ｈに示される波形となり、第１のブリッジ回路短絡判定手段６１及び第２のブリッジ回路短絡判定手段６２の基準電圧Ｖｔｈを式（６）に基づいて適切に設定することで、ブリッジ回路２の短絡故障の誤検出を回避することができる。

加えて、ゲート端子に流れる電流ｉｇが定電流となるように第１のゲート駆動回路３１及び第２のゲート駆動回路３２を構成すれば、前述の式（１）や、式（５）に示す電圧変化率を一定にすることができるので、ブリッジ回路２の短絡故障を判定する基準電圧Ｖｔｈを決定し易くなる。又、電圧変化率のばらつき要素が第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２の個体差や温度特性のみに絞ることができるので、より正確にブリッジ回路２の短絡故障を検出することができる。尚、定電流回路の具体的な構成については、種々提案されており、それらの技術が適用できるため、ここでは説明を省略する。

一方、スイッチング過渡期の第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２の損失をより低減する目的で、定電流値を大小２段階に切り替えられる第１のゲート駆動回路３１及び第２のゲート駆動回路３２を備え、ブリッジ回路２の短絡故障が無いことを判定した後に、ゲート端子に流れる電流を小から大に切り替えるようにしてもよい。

即ち、スイッチング過渡期のゲート端子電圧立ち上がりに於いてブリッジ回路２の短絡故障の検出を実施するので、短絡故障の検出にかかる時間を短くすることができ、定電流切り替えによる大電流を、第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２のゲート端子に流す前にブリッジ回路２の故障有無を判定することができ、無駄な電流を流さなくて済むと同時に、大電流が流れ続けることによる第１のゲート駆動回路３１及び第２のゲート駆動回路３２の２次故障を防止することができる。

以上のように、この発明の実施の形態１による電力変換装置によれば、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率を検出して、ブリッジ回路の短絡故障を判定するので、高耐圧部品、及び絶縁距離を不要とすることができ、ブリッジ回路の短絡故障に関わる回路を小型かつ、低コストに構成することができる。

又、スイッチング過渡期のゲート電圧立ち上がりに於いて短絡故障の検出を実施するので、短絡故障の検出にかかる時間を短くすることができ、短絡故障検出の時間遅れに伴う短絡電流の増加を抑えることができる。

加えて、短絡故障検出の時間が短いので、シリコンに比べてスイッチング速度の速い炭化ケイ素、窒化ガリウム系材料等を用いたワイドバンドギャップ半導体スイッチング素子によって構成されるブリッジ回路に於いても前述の短絡故障検出方法が適用でき、電力変換装置の低損失及び小型化を図ることができる。

更に、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率をもとにブリッジ回路の故障を検出するので、同期整流のようにパワー半導体スイッチング素子のドレイン端子とソース端子間の電圧が低く、ミラー電圧が見えないソフトスイッチング動作においても、誤検出なく正確にブリッジ回路２の故障を判定することができる。

実施の形態２．
前述の実施の形態１による電力変換装置では、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率が大きく、その継続期間が長いほど、電圧変化率検出手段の出力電圧が大きくなる特性を利用して、ブリッジ回路の短絡故障を判定する基準電圧Ｖｔｈを設定することで、第１の所定の電圧変化率が所定の時間継続していると判定するようにしていた。これに対して、この発明の実施の形態２による電力変換装置では、ブリッジ回路短絡判定手段に於けるパワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率が所定の時間継続していることを、別の方法を用いて判定するようにしたものである。

図７は、この発明の実施の形態２に係る電力変換装置に於ける、電圧変化率検出手段及び、ブリッジ回路短絡判定手段の一例を示す回路図である。尚、図７では、図１に於けるブリッジ回路２を構成する第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２、第１の電圧変化率検出手段４１及び第２の電圧変化率検出手段４２、第１のブリッジ回路短絡判定手段６１及び第２のブリッジ回路短絡判定手段６２のうち、それぞれ一方のみを図示し、パワー半導体スイッチング素子７、電圧変化率検出手段４、ブリッジ回路短絡判定手段６として表示している。

図７に於いて、電圧変化率検出手段４は、前述の実施の形態１の場合と同様に、パワー半導体スイッチング素子７のゲート端子とソース端子間の電圧を入力とするハイパスフィルタ７１１を備えると共に、ハイパスフィルタ７１１の出力が反転入力端子と非反転入力端子にそれぞれ入力されるオペアンプにより構成されたコンパレータ７２１を備えている。オペアンプで構成されたコンパレータ７２１は、ハイパスフィルタ７１１の出力電圧と、前述の第１の所定の電圧変化率をもとに設定される基準電圧Ｖｔｈ７とを比較する構成となっている。又、コンパレータ７２１の出力はブリッジ回路短絡判定手段６に入力される。

又、電圧変化率検出手段４には、パワー半導体スイッチング素子７のゲート端子とソース端子間の電圧を入力とするバンドパスフィルタ７４が備えられている。バンドパスフィルタ７４は、第１の所定の電圧変化率である場合のみ信号を通過させる特性を持ち、その出力信号はブリッジ回路短絡判定手段６に入力される。バンドパスフィルタ７４は、例えば、図７に示すようにコンデンサやコイルによって構成されている。或いは、オペアンプを用いて構成してもよい。

ブリッジ回路短絡判定手段６は、エッジカウント回路７３、インバータ７５、タイマ回路７６、ラッチ回路７７を有している。エッジカウント回路７３は、コンパレータ７２１の出力する矩形波信号の立ち上がりエッジ及び立ち下がりエッジを検出すると共に、エッジ検出回数をカウントし、所定回数カウントした後、論理信号レベル「Ｌｏ」を出力するものである。尚、図７に示すエッジカウント回路７３の例では、前述のエッジを２回検出した後、論理信号レベル「Ｌｏ」を出力するように、フリップフロップやラッチ回路によって構成されている。

インバータ７５は、バンドパスフィルタ７４の出力電圧を「Ｈｉ」又は「Ｌｏ」の論理信号レベルに変換するものであり、図７の例では、第１の所定の電圧変化率である場合にのみ論理信号レベル「Ｌｏ」を出力し、それ以外は論理信号レベル「Ｈｉ」を出力するように構成されている。また、インバータ７５の出力は、ラッチ回路７７に入力される。

タイマ回路７６は、制御部（図示していない）が出力するゲートオン信号をもとに、所定時間を計測するものであり、その出力信号は前述のインバータ７５の出力と共にラッチ回路７７に入力される。ラッチ回路７７では、所定時間経過後にタイマ回路７６から出力される信号をもとに、インバータ７５が出力する信号の論理レベルをラッチするように構
成されている。尚、図７に示すラッチ回路７７の例では、所定時間後の電圧変化率が第１の所定の電圧変化率であれば論理信号レベル「Ｈｉ」を出力し、それ以外であれば孫理信号レベル「Ｌｏ」を出力するように構成されている。タイマ回路７６としては、例えば、発振器やフリップフロップを用いた回路とすることができる。

図７に於いて、ラッチ回路７７の出力は、前述のエッジカウント回路７３に入力され、ラッチ回路７７の出力信号の論理レベルが「Ｌｏ」の場合は、エッジカウント回路７３のエッジ検出動作を無効とし、エッジカウント回路７３は、論理レベルが「Ｌｏ」を出力するように構成されている。又、ラッチ回路７７の出力信号の論理レベルが「Ｈｉ」の場合は、エッジカウント回路７３のエッジ検出動作を有効である。

図８は、この発明の実施の形態２に係る電力変換装置に於ける、電圧変化率検出手段及び、ブリッジ回路短絡判定手段の動作波形を示す説明図であって、（ａ）はパワー半導体スイッチング素子７のゲート電圧、（ｂ）はハイパスフィルタ７１１の出力電圧、（ｃ）はコンパレータ７２１の出力電圧、（ｄ）はラッチ回路７７の出力信号、（ｅ）はエッジカウント回路７３の出力信号を示し、それぞれ横軸は時間を示している。

図８の（ａ）に於いて、実線はブリッジ回路２が短絡故障している場合のゲート電圧波形Ｊを示し、破線はブリッジ回路２に短絡故障が無い場合のゲート電圧波形Ｌを示し、一点鎖線はブリッジ回路２に短絡故障がなく且つパワー半導体スイッチング素子７のソフトスイッチング時のゲート電圧波形Ｋを示している。図８の（ｂ）に於いて、実線はブリッジ回路２が短絡故障している場合のハイパスフィルタ７１１の出力電圧波形Ｍを示し、破線はブリッジ回路２に短絡故障が無い場合のハイパスフィルタ７１１の出力電圧波形Ｎを示し、一点鎖線はブリッジ回路２に短絡故障がなく且つパワー半導体スイッチング素子７のソフトスイッチング時のハイパスフィルタ７１１の出力電圧波形Ｒを示している。

次に、図８に示す説明図を用いてブリッジ回路２の短絡判定動作について、具体的に説明する。図８に於いて、時刻０からゲート電圧が立ち上がり始め、ブリッジ回路短絡判定手段６は、制御部（図示していない）からのゲートオン信号をもとにタイマ回路７６が時間計測を開始する。

次に、図８の時刻ｔ１に於いて、（ｂ）に示す電圧変化率検出手段４のハイパスフィルタ７１１の出力電圧は、パワー半導体スイッチング素子７がソフトスイッチング動作でない場合は、ブリッジ回路２に短絡故障があっても無くても、出力電圧波形Ｍ、Ｎに示すように基準電圧Ｖｔｈ７以上となるため、（ｃ）に示すコンパレータ７２１の出力信号は論理信号レベル「Ｈｉ」から「Ｌｏ」に変化する。

一方、パワー半導体スイッチング素子７のソフトスイッチング動作時では、（ｂ）の出力電圧波形Ｒに示すように時刻ｔ１から少し遅れて基準電圧Ｖｔｈ７以上となるため、その時点で（ｃ）に示すコンパレータ７２１の出力信号は論理信号レベル「Ｈｉ」から「Ｌｏ」に変化する。エッジカウント回路７３は、前述の時刻ｔ１又は時刻ｔ１から少し遅れた時点でコンパレータ７２１の出力信号の立ち下がりエッジを検出してカウントし、カウンタ値が「１」になる。

又、図８の時刻ｔｐｋに於いて、ブリッジ回路短絡判定手段６のタイマ回路７６が所定時間の計測を完了し、タイマ回路７６の出力信号は論理信号レベルが「Ｌｏ」から「Ｈｉ」に変化する。そして、ラッチ回路７７では、タイマ回路７６の出力信号の論理レベルの変化をきっかけとして、インバータ７５の論理レベルをラッチする。

ここで、ブリッジ回路２に短絡故障が無く、パワー半導体スイッチング素子７がソフト
スイッチング動作している場合は、パワー半導体スイッチング素子７のゲート端子とソース端子間の電圧変化率が第１の所定の電圧変化率未満であるため、インバータ７５の出力論理レベルは「Ｈｉ」となり、ラッチ回路７７の出力論理レベルは、（ｄ）に示すように反転されて「Ｌｏ」となり、エッジカウント回路７３のエッジカウント動作が無効になるため、（ｅ）に示すようにエッジカウント回路７３の出力論理信号レベルが「Ｌｏ」となり、ブリッジ回路２の故障は無いと判定される。

更に、図８の時刻ｔ２では、ブリッジ回路２に短絡故障がなく、パワー半導体スイッチング素子７がソフトスイッチング動作をしていない場合に於いて、（ｂ）の出力電圧波形Ｎに示すように、ハイパスフィルタ７１１の出力電圧は基準電圧Ｖｔｈ７未満となるため、（ｃ）に示すコンパレータ７２１の出力信号は、論理信号レベル「Ｌｏ」から「Ｈｉ」に変化する。

このとき、エッジカウント回路７３が、コンパレータ７２１の出力信号の立ち上がりエッジを検出してカウントし、カウンタ値が「２」になると共に、（ｅ）に示すようにエッジカウント回路７３の出力論理信号レベルが「Ｈｉ」から「Ｌｏ」に変化する。このように、ブリッジ回路２に短絡故障がなく、ソフトスイッチング動作をしていない場合は、エッジカウント回路７３の出力論理信号レベルが「Ｈｉ」から「Ｌｏ」になるので、ブリッジ回路２の故障は無いと判定される。

一方、ブリッジ回路２が短絡故障している場合は、図８の時刻ｔ２に於いてもハイパスフィルタ７１１の出力電圧は、（ｂ）の出力電圧波形Ｍに示すように基準電圧Ｖｔｈ７以上であるため、コンパレータ７２１の出力信号は論理信号レベル「Ｌｏ」のままであり、エッジカウント回路７３の出力論理信号レベルも（ｄ）に破線で示すように「Ｈｉ」のままであり、ブリッジ回路２が短絡故障していると判定される。

図８の基準電圧Ｖｔｈ７を設定する方法としては、例えば、図８に於ける時刻ｔ２と時刻ｔ１との時刻の差、つまり時刻ｔ１と時刻ｔ２との間の時間が、パワー半導体スイッチング素子７の寄生ダイオードの逆回復時間ｔｒｃ以上となるように設定されることを利用することができる。即ち、図８の時刻ｔ１に於ける基準電圧Ｖｔｈ７は、ハイパスフィルタ７１１の出力電圧特性を用いて、下記の式（７）で表すことができる。

Ｖｔｈ７＝τ×△Ｖｇｓ１×｛１−ｅｘｐ（−ｔ１／τ）｝・・・式（７）

ここで、ｔ１は、図８に示す時刻「０」から時刻ｔ１までの時間に相当する。
いま、式（７）をｔ１について解くと、下記の式（８）となる。

ｔ１＝−τ×ｌｎ（１−Ｖｔｈ７／τ／△Ｖｇｓ１）・・・式（８）

一方、図８に示す時刻ｔ１に於ける基準電圧Ｖｔｈ７は、ブリッジ回路短絡判定手段６のタイマ回路７６が所定時間の計測を完了する時刻ｔｐｋに於いて電圧変化率△Ｖｇｓ１が「０」になるものとして、時刻ｔｐｋに於ける電圧値Ｖｐｋからのステップ応答として、以下の式９で表すことができる。

Ｖｔｈ７＝Ｖｐｋ−τ×△Ｖｇｓ１×｛１−ｅｘｐ（−ｔ２／τ＋ｔｐｋ／τ）｝

ここで、Ｖｐｋ＝τ×△Ｖｇｓ１×｛１−ｅｘｐ（−ｔｐｋ／τ）｝，
ｔｐｋ＝Ｑｇｓ／ｉｇ
・・・式（９）
従って、式（９）をｔ２について解くと、下記の式（１０）となる。

ｔ２＝−τ×ｌｎ（１−（Ｖｐｋ−Ｖｔｈ７）／τ／△Ｖｇｓ１）
−Ｑｇｓ／τ／ｉｇ
・・・式（１０）

式（８）及び式（１０）を[ｔ２−ｔ１≧ｔｒｃ]に代入して、基準電圧Ｖｔｈ７について解くと、下記の式（１１）で表すことができる。

又、図８に示す基準電圧Ｖｔｈ７は、電圧変化率△Ｖｇｓ１が再び上昇に転ずる時刻ｔ３での変曲点の電圧以上でなければならないため、下記の式（１２）のように設定することができる。

Ｖｔｈ７≧Ｖｐｋ−τ×△Ｖｇｓ１
×｛１−ｅｘｐ（−ｔ３／τ＋ｔｐｋ／τ）｝
・・・式（１２）

ここで、ｔ３＝（Ｑｇｓ＋Ｑｇｄ）／ｉｇ

更に、図８の所定の時刻ｔｐｋを設定する方法としては、例えば、ゲート端子に流れる電流ｉｇ、及びパワー半導体スイッチング素子７のゲート端子とソース端子間の電荷量Ｑｇｓを用いて、下記の式（１３）により設定することができる。

ｔｐｋ＝Ｑｇｓ／ｉｇ・・・式（１３）

或いは、ブリッジ回路２を構成するパワー半導体スイッチング素子７の相補動作に伴ってゲート駆動回路３が設定するデッドタイムｔｄを式（１３）に加えた下記の式（１３）により、所定の時刻ｔｐｋを設定するとこができる。

ｔｐｋ＝Ｑｇｓ／ｉｇ＋ｔｄ・・・式（１４）

以上のように、この発明の実施の形態２による電力変換装置によれば、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率を検出して、ブリッジ回路の短絡故障を判定するようにしたので、高耐圧部品、及び絶縁距離を不要とすることができ、ブリッジ回路の短絡故障に関わる回路を小型かつ、低コストに構成することができる。

又、パワー半導体スイッチング素子のスイッチング過渡期のゲート電圧立ち上がりに於いてブリッジ回路の短絡故障の検出を実施するので、短絡故障検出に要する時間を短くすることができ、短絡故障検出の時間遅れに伴う短絡電流の増加を抑えることができる。

更に、短絡検出時間が短いので、シリコンに比べてスイッチング速度の速い炭化ケイ素、窒化ガリウム系材料等を用いたワイドバンドギャップ半導体スイッチング素子によって構成されるブリッジ回路に於いても前述の短絡故障の検出を適用することができ、電力変換装置の低損失および小型化を図ることができる。

又、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率をもとにブリッジ回路の短絡故障を検出するようにしているので、同期整流のようにパワー半導体スイッチング素子のドレイン端子とソース端子間の電圧が低く、ミラー電圧が見えないソフトスイッチング動作に於いても、誤検出することなく正確にブリッジ回路の短絡故障を判定することができる。

加えて、ブリッジ回路２の短絡故障時に於けるハイパスフィルタ７１１の出力電圧が基準電圧Ｖｔｈ７に一致する時刻ｔ１からパワー半導体スイッチング素子７の寄生ダイオードの逆回復時間ｔｒｃ以上経過する時刻ｔ２に於いて、ブリッジ回路２の短絡故障無し時に於けるハイパスフィルタ７１１の出力電圧が基準電圧Ｖｔｈ７に一致するように、コンパレータの基準電圧Ｖｔｈ７を設定するようにしているので、スイッチング過渡期において、当該寄生ダイオードの逆回復時間ｔｒｃに於ける貫通電流でゲート端子電圧が一時的に跳ね上がっても、ブリッジ回路２の短絡故障の誤検出を回避することができる。

実施の形態３．
前述の実施の形態１、及び実施の形態２では、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率を利用して、ブリッジ回路の短絡故障を判定する基準電圧Ｖｔｈを設定することで、第１の所定の電圧変化率が所定の時間継続していると判定する方法について説明した。これに対して、本実施の形態３では、電圧変化率を比較する基準電圧を複数設け、より詳細にブリッジ回路２の故障を検出する方法について説明する。

図９は、この発明の実施の形態３に係る電力変換装置の構成を示すブロック図である。前述の実施の形態１に於ける図１と比較して、新たに第１のゲート短絡故障判定手段６３１及び第２のゲート短絡故障判定手段６３２が設けられている点が異なっている。その他の構成については、図１と同じであるので説明は省略する。

図９において、第１のゲート短絡故障判定手段６３１は、第１の電圧変化率検出手段４１の出力信号が接続されている。第２のゲート短絡故障判定手段６３２は、第２の電圧変化率検出手段４２の出力信号が接続されている。第１のゲート短絡故障判定手段６３１及び第２のゲート短絡故障判定手段６３２の具体的な構成としては、たとえば、図２に示すように構成された前述のコンパレータにより構成することができる。又、コンパレータの基準電圧源としては、例えば、シリーズレギュレータや、シャントアンプ、ＤＣＤＣコンバータを用いることができる。

図１０は、この発明の実施の形態３に係る電力変換装置に於ける、ゲート短絡故障判定の動作を説明するフローチャートである。以下、図１０に示すフローチャートを用いて、第１のゲート短絡故障判定手段６３１及び第２のゲート短絡故障判定手段６３２のゲート短絡故障判定動作について、具体的に説明する。

図１０に基づく以下の説明は、第１のゲート短絡故障判定手段６３１と第２のゲート短絡故障判定手段６３２のうち、第１のゲート短絡故障判定手段６３１について説明する。
第２のゲート短絡故障判定手段６３２の動作は、第１のゲート短絡故障判定手段６３１の動作と同様であるのでその説明を省略する。

図１０のステップＳ３００に於いて、第１の電圧変化率検出手段４１は、ゲートオン時、第１のパワー半導体スイッチング素子７１のゲート端子とソース端子間の電圧変化率を検出し、ステップＳ３０１へ進む。

ステップＳ３０１では、第１の電圧変化率検出手段４１により検出した電圧変化率が、第２の所定の電圧変化率△Ｖｇｓ２以上か否かを第１のゲート短絡故障判定手段６３１が判定し、検出した電圧変化率が第２の所定の電圧変化率△Ｖｇｓ２以上である場合（ＹＥＳ）には、ステップＳ３０２へ進む。ステップＳ３０２に於いて、第１のゲート短絡故障判定手段６３１は、ブリッジ回路２のパワー半導体スイッチング素子７１のゲートが短絡故障していない旨の論理信号を出力し、処理を終了する。

一方、前述の第１の電圧変化率検出手段４１が検出した電圧変化率が第２の所定の電圧変化率△Ｖｇｓ２来満である場合（ＮＯ）には、ステップＳ３０３へ進み、ステップＳ３０３に於いて、第１のゲート短絡故障判定手段６３１は、ブリッジ回路２の第１のパワー半導体スイッチング素子７１のゲートが短絡故障している旨の論理信号を出力し、処理を終了する。

前述のステップＳ３０１での第２の所定の電圧変化率△Ｖｇｓ２を設定する方法として、例えば、前述の式（５）にて示す電圧変化率△Ｖｇｓ_ｚｖｓを用いることができる。
即ち、第２の所定の電圧変化率△Ｖｇｓ２は、以下の式（１５）により設定することができる。

△Ｖｇｓ２＜△Ｖｇｓ_ｚｖｓ・・・式（１５）

そして、第１のゲート短絡故障判定手段６３１に於ける基準電圧Ｖｔｈ６３を設定する方法としては、例えば、前述の式（３）に示したように、ブリッジ回路短絡故障時の第１の電圧変化率検出手段４１の出力電圧Ｖｏ（ｔ）を利用して、下記の式（１６）に基づいて設定することができる。

Ｖｔｈ６＝τ×△Ｖｇｓ２×｛１−ｅｘｐ（−ｔ／τ）｝・・・式（１６）

ここで、式（１６）に於ける時間ｔとしては、例えば、第１のパワー半導体スイッチング素子７１のゲート端子とソース端子間の電荷量Ｑｇｓ、ゲート端子とドレイン端子間の電荷量Ｑｇｄ、及びゲート端子に流れる電流ｉｇを用いて、前述の式（４）により求めることができる。或いは、図１１の（ｂ）に示すハイパスフィルタ７１１の出力電圧のグラフにおける時刻ｔ３の出力電圧Ｖｏ（ｔ３）よりも小さな値に設定することができる。

即ち、図１１は、この発明の実施の形態３に係る電力変換装置に於ける、電圧変化率検出手段の出力電圧波形の一例を示す説明図であって、（ａ）は第１のパワー半導体スイッチング素子７１のゲート電圧、（ｂ）は第１の電圧変化率検出手段４１に於けるハイパスフィルタ７１１（図７参照）の出力電圧を示し、それぞれ横軸は時間を示している。

図１１の（ａ）に於いて、実線はブリッジ回路２が短絡故障している場合のゲート電圧波形Ｓを示し、破線はブリッジ回路２に短絡故障が無い場合のゲート電圧波形Ｕを示し、一点鎖線はブリッジ回路２に短絡故障がなく且つ第１のパワー半導体スイッチング素子７
１のソフトスイッチング時のゲート電圧波形Ｔを示している。図１１の（ｂ）に於いて、実線はブリッジ回路２が短絡故障している場合のハイパスフィルタの出力電圧波形Ｖを示し、破線はブリッジ回路２に短絡故障が無い場合のハイパスフィルタの出力電圧波形Ｘを示し、一点鎖線はブリッジ回路２に短絡故障がなく且つ第１のパワー半導体スイッチング素子７１のソフトスイッチング時のハイパスフィルタの出力電圧波形Ｗ示している。

図１１に於いて、ここで、ハイパスフィルタの出力電圧Ｖｏ（ｔ３）は、下記の式（１７）により算出することができる。

Ｖｏ（ｔ３）＝Ｖｐｋ−τ×△Ｖｇｓ１
×｛１−ｅｘｐ（−ｔ３／τ＋ｔｐｋ／τ）｝・・・式１７

ここで、ｔ３＝（Ｑｇｓ＋Ｑｇｄ）／ｉｇ

但し、Ｑｇｓは、ゲート端子とソース端子間の電荷量、Ｑｇｄはゲート端子とドレイン端子間の電荷量、及びｉｇは、ゲート端子に流れる電流である。

尚、スイッチング過渡期の第１のパワー半導体スイッチング素子７１の損失を、より低減する目的で、定電流値を大小２段階に切り替えられる第１のゲート駆動回路３１を備え、ブリッジ回路２の短絡故障、及び第１のパワー半導体スイッチング素子７１のゲート短絡故障が無いことを判定した後に、第１のパワー半導体スイッチング素子７１のゲート端子に流れる電流を小から大に切り替えるようにしてもよい。この場合、第１のパワー半導体スイッチング素子７１のスイッチング過渡期のゲート端子電圧立ち上がりに於いて短絡検出を実施するので、短絡検出に要する時間を短くすることができ、定電流切り替えによる大電流を、第１のパワー半導体スイッチング素子７１のゲート端子に流す前にブリッジ回路２の故障の有無を判定することができ、無駄な電流を流さなくて済むと同時に、大電流が流れ続けることによる第１のゲート駆動回路３１の２次故障を防止することができる。

尚、第１のブリッジ回路短絡判定手段６１及び第２のブリッジ回路短絡判定手段６２その他の動作は、前述の実施の形態１及び実施の形態２の場合と同様である。

以上のように、実施の形態３では、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率を検出して、ブリッジ回路の短絡故障を判定するので、高耐圧部品および、絶縁距離を不要とすることができ、ブリッジ回路の短絡故障に関わる回路を小型かつ、低コストに構成することができる。

又、パワー半導体スイッチング素子のスイッチング過渡期のゲート電圧立ち上がりにおいて短絡検出を実施するので、短絡検出にかかる時間を短くすることができ、短絡検出の時間遅れに伴う短絡電流の増加を抑えることができる。

更に、短絡検出時間が短いので、シリコンに比べてスイッチング速度の速い炭化ケイ素、窒化ガリウム系材料等を用いたワイドバンドギャップ半導体スイッチング素子によって構成されるブリッジ回路においても前述の短絡故障検出方法が適用でき、電力変換装置の低損失および小型化を図ることができる。

又、パワー半導体スイッチング素子のゲート端子とソース端子間の電圧変化率をもとにブリッジ回路の故障を検出するので、同期整流のようにパワー半導体スイッチング素子のドレイン端子とソース端子間の電圧が低く、ミラー電圧が見えないソフトスイッチング動作においても、誤検出なく正確にブリッジ回路の故障を判定することができる。

加えて、ゲート短絡故障判定手段を設け、第２の電圧変化率△Ｖｇｓ２をもとに、パワー半導体スイッチング素子のゲートの短絡故障を判定するので、複数の故障を速やかに検出し、短絡電流による他の回路の２次故障を防止することができる。この場合、実施の形態１及び実施の形態２の構成に対して、ゲート短絡故障判定手段を追加するだけなので、少ない回路素子で構成することができ、より安価にブリッジ回路２の故障検出機能を実現することができる。

尚、この発明は前述の実施の形態１、２、及び３による電力変換装置に限定されるものではなく、この発明の趣旨を逸脱しない範囲において、実施の形態１、２、及び２３構成を適宜組み合わせたり、その構成に一部変形を加えたり、構成を一部省略することが可能である。

１電力変換装置、２ブリッジ回路、３ゲート駆動回路、３１第１のゲート駆動回路、３１１，３１２半導体スイッチング素子、３２第２のゲート駆動回路、４電圧変化率検出手段、４１第１の電圧変化率検出手段、４１１コンデンサ、３１、４１２
抵抗、８、６１２直流電源、４２第２１の電圧変化率検出手段、６ブリッジ回路短絡判定手段、６１第１のブリッジ回路短絡判定手段、６２第２のブリッジ回路短絡判定手段、７パワー半導体スイッチング素子、７１第１のパワー半導体スイッチング素子、７２第２のパワー半導体スイッチング素子、７１１ハイパスフィルタ、６３ゲート短絡故障判定手段、７３エッジカウント回路、７４バンドパスフィルタ、７５
インバータ、７６タイマ回路、７７ラッチ回路、６１１、７２１コンパレータ、６３１第１のゲート短絡故障判定手段、６３２第２のゲート短絡故障判定手段

この発明による電力変換装置は、
充放電可能な直流電源と、
複数のパワー半導体スイッチング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、
前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、
前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、
前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段と、
を備え、
前記ブリッジ回路短絡判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、第１の所定の電圧変化率以上で且つ所定の時間継続しているとき、前記ブリッジ回路に短絡故障が発生していると判定するよう
に構成され、
前記ゲート駆動回路は、前記パワー半導体スイッチング素子を定電流値で駆動すると共に、前記定電流値を第１の定電流値と前記第１の定電流値より大きい第２の定電流値との２段階に切り替えることができる定電流切り替え手段を有し、
前記定電流切り替え手段は、前記ブリッジ回路短絡判定手段により前記ブリッジ回路の短絡故障が無いと判定された場合に、前記定電流値を前記第１の定電流値から前記第2の定電流値に切り替えるように構成されている、
ことを特徴とする。

又、この発明による電力変換装置は、
充放電可能な直流電源と、
複数のパワー半導体スイッチング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、
前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、
前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、
前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段と、
前記電圧変化率検出手段の出力信号に基づいて前記パワー半導体スイッチング素子のゲート短絡故障を判定するゲート短絡故障判定手段と、
を備え、
前記ブリッジ回路短絡判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、第１の所定の電圧変化率以上が所定の時間継続している場合に、前記ブリッジ回路に短絡故障が発生していると判定するように構成され、
前記ゲート短絡故障判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、第２の所定の電圧変化率未満である場合に、前記パワー半導体スイッチング素子にゲート短絡故障が発生していると判定するように構成され、
前記ゲート駆動回路は、前記パワー半導体スイッチング素子を定電流値で駆動すると共に、前記定電流値を第１の定電流値と前記第１の定電流値より大きい第２の定電流値との２段階に切り替えることができる定電流切り替え手段を有し、
前記定電流切り替え手段は、前記ブリッジ回路短絡判定手段により前記ブリッジ回路の短絡故障が無く、且つ前記ゲート短絡故障判定手段により前記パワー半導体スイッチング素子のゲート短絡故障が無いと判定された場合に、前記定電流値を前記第１の定電流値から前記第２の定電流値に切り替えるように構成されている、
ことを特徴とする。

一方、スイッチング過渡期の第１のパワー半導体スイッチング素子７１及び第２のパワー半導体スイッチング素子７２の損失をより低減する目的で、定電流値を、第１の定電流値と第1の定電流値よりも大きい値を有する第２の定電流値との、大小２段階に切り替えられる第１のゲート駆動回路３１及び第２のゲート駆動回路３２を備え、ブリッジ回路２の短絡故障が無いことを判定した後に、ゲート端子に流れる電流を第２の定電流値より小さい値の第１の定電流値から、第１の定電流値より大きな値の第２の定電流値に切り替えるようにしてもよい。

１電力変換装置、２ブリッジ回路、３ゲート駆動回路、３１第１のゲート駆動回路、３１１，３１２半導体スイッチング素子、３２第２のゲート駆動回路、４電圧変化率検出手段、４１第１の電圧変化率検出手段、４１１コンデンサ、４１２抵抗、８、６１２直流電源、４２第２の電圧変化率検出手段、６ブリッジ回路短絡判定手段、６１第１のブリッジ回路短絡判定手段、６２第２のブリッジ回路短絡判定手段、７パワー半導体スイッチング素子、７１第１のパワー半導体スイッチング素子、７２第２のパワー半導体スイッチング素子、７１１ハイパスフィルタ、６３ゲート短絡故障判定手段、７３エッジカウント回路、７４バンドパスフィルタ、７５インバータ、７６タイマ回路、７７ラッチ回路、６１１、７２１コンパレータ、６３１第１のゲート短絡故障判定手段、６３２第２のゲート短絡故障判定手段。

Claims

充放電可能な直流電源と、
複数のパワー半導体スイッチング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、
前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、
前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、
前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段と、
を備え、
前記ブリッジ回路短絡判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、所定の電圧変化率以上で且つ所定の時間継続しているとき、前記ブリッジ回路に短絡故障が発生していると判定するように構成されている、
ことを特徴とする電力変換装置。
充放電可能な直流電源と、
複数のパワー半導体スイッチング素子により構成され、前記直流電源の正極に接続された正極側端子と前記直流電源の負極に接続された負極側端子とを備えたブリッジ回路と、
前記パワー半導体スイッチング素子を駆動するゲート駆動回路と、
前記パワー半導体スイッチング素子のスイッチング過渡期に於けるゲート端子の電圧変化率を検出する電圧変化率検出手段と、
前記電圧変化率検出手段の出力信号に基づいて前記ブリッジ回路の短絡故障を判定するブリッジ回路短絡判定手段と、
前記電圧変化率検出手段の出力信号に基づいて前記パワー半導体スイッチング素子のゲート短絡故障を判定するゲート短絡故障判定手段と、
を備え、
前記ブリッジ回路短絡判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、第１の所定の電圧変化率以上が所定の時間継続している場合に、前記ブリッジ回路に短絡故障が発生していると判定するように構成され、
前記ゲート短絡故障判定手段は、
前記電圧変化率検出手段が検出した前記電圧変化率が、第２の所定の電圧変化率未満である場合に、前記パワー半導体スイッチング素子にゲート短絡故障が発生していると判定するように構成されている、
ことを特徴とする電力変換装置。
前記電圧変化率検出手段は、ハイパスフィルタによって構成され、
前記ブリッジ回路短絡判定手段は、前記ハイパスフィルタの時定数と前記第１の所定の電圧変化率に基づいて前記ブリッジ回路の短絡を判定するように構成されている、
ことを特徴とする請求項１または請求項２に記載の電力変換装置。
前記第１の所定の電圧変化率は、前記ゲート駆動回路から前記パワー半導体スイッチング素子のゲート端子に流れる電流と、前記パワー半導体スイッチング素子のゲート端子とソース端子間の寄生容量に基づいて設定される、
ことを特徴とする請求項１から請求項３のうちのいずれか一項に記載の電力変換装置。
前記第１の所定の電圧変化率は、前記パワー半導体スイッチング素子の寄生ダイオードの逆回復時間に基づいて設定される、
ことを特徴とする請求項１から請求項３のうちのいずれか一項に記載の電力変換装置。
前記第２の所定の電圧変化率は、前記ゲート駆動回路から前記パワー半導体スイッチング素子のゲート端子に流れる電流と、前記パワー半導体スイッチング素子のゲート端子とソース端子間の寄生容量と、ゲート端子とドレイン端子間の寄生容量と、に基づいて設定される、
ことを特徴とする請求項２に記載の電力変換装置。
前記所定の時間は、前記ゲート駆動回路から前記パワー半導体スイッチング素子のゲート端子に流れる電流と、前記パワー半導体スイッチング素子のゲート端子とソース端子間に充電される電荷量と、ゲート端子とドレイン端子間に充電される電荷量と、に基づいて設定される、
することを特徴とする請求項１から請求項６のうちのいずれか一項に記載の電力変換装置。
前記所定の時間は、前記ゲート駆動回路から前記パワー半導体スイッチング素子のゲート端子に流れる電流と、前記パワー半導体スイッチング素子のゲート端子とソース端子間に充電される電荷量と、に基づいて設定される、
ことを特徴とする請求項１から請求項６のうちのいずれか一項に記載の電力変換装置。
前記所定の時間は、前記ブリッジ回路の相補動作に伴って設けられるデッドタイムに基づいて設定される、
ことを特徴とする請求項１から請求項６のうちのいずれか一項に記載の電力変換装置。
前記ゲート駆動回路は、前記パワー半導体スイッチング素子を定電流で駆動するように構成されている、
ことを特徴とする請求項１から請求項９のうちのいずれか一項に記載の電力変換装置。
前記ゲート駆動回路は、前記パワー半導体スイッチング素子を定電流で駆動すると共に、定電流値を２段階に切り替えられる定電流切り替え手段を有し、
前記定電流切り替え手段は、前記ブリッジ回路短絡判定手段により前記ブリッジ回路の短絡故障が無いと判定された場合に、前記定電流値を小さい値から大きな値に切り替えるように構成されている、
ことを特徴とする請求項１に記載の電力変換装置。
前記ゲート駆動回路は、前記パワー半導体スイッチング素子を定電流で駆動すると共に、定電流値を２段階に切り替えられる定電流切り替え手段を有し、
前記定電流切り替え手段は、前記ブリッジ回路短絡判定手段により前記ブリッジ回路の短絡故障が無く、且つ前記ゲート短絡故障判定手段により前記パワー半導体スイッチング素子のゲート短絡故障が無いと判定された場合に、前記定電流値を小さい値から大きな値に切り替えるように構成されている、
ことを特徴とする請求項２に記載の電力変換装置。
前記パワー半導体スイッチング素子は、ワイドバンドギャップ半導体により構成されている、
ことを特徴とする請求項１から請求項１２のうちのいずれか一項に記載の電力変換装置。