JP2014236533A - 電力変換装置および制御方法 - Google Patents

Abstract

【課題】ワイドバンドギャップ半導体素子を用いた電力変換装置はオン電圧を低くでき、アーム短絡や負荷短絡事故などの極めて大きな短絡電流から信頼性高く保護する制御方法を提供する。【解決手段】交流電圧を整流する順変換器1と平滑コンデンサ2を有する直流中間回路と直流電圧を交流電圧に変換する逆変換器において、上アーム側と下アーム側UN、VN、WTにワイドバンドギャップ半導体スイッチング素子UP、VP、WP、UN、VN、WTと電流を検出する電流検出器CTを備え、前記検出された電流が予め定めた値を超えたときに、前記いずれか一方のアーム側である第一のアーム側のワイドバンドギャップ半導体スイッチング素子のうちオンしている素子はオンを継続し、該第一のアーム側ではないもう一方のアーム側である第二のアーム側のすべての素子をオフにする制御装置と、を備える電力変換装置である。【選択図】図８

Description

本発明は、電力変換装置および制御方法に関する。

近年、シリコン（Ｓｉ）の物性値限界を乗り越える性能を有したワイドバンドギャップ半導体素子として炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などが注目を浴び、次世代のパワー半導体素子として期待されている。

これらの材料は、Ｓｉに比べ、絶縁破壊電圧は約１０倍、熱伝導率は約３倍、融点は約２倍、飽和電子速度は約２倍という特徴を兼ね備えた半導体素子であり、特に、高い絶縁破壊電圧を持つため、耐圧を確保するためのドリフト層を１／１０程度まで薄くできパワー半導体のオン電圧を低くすることが可能である。

このことは、これらの材料でパワー半導体を構成すれば、従来の代表的パワー半導体素子であるＩＧＢＴ（シリコン）と比較して、発生損失を大幅に低減することができ、しいては、電力変換装置の大幅な小型化が達成できることが期待される。

特許文献１は、「静電誘導形自己消弧素子のコレクタ電圧を検出し該検出値が予め定められた値を超えたとき前記静電誘導形自己消弧素子のゲート電圧を低下させるゲート電圧制御回路とを具備した静電誘導形自己消弧素子の保護回路において、ゲート電圧制御回路がゲート電圧を低下させるように制御している時には前記過電流保護回路による出力遮断を所定時間禁止する出力遮断禁止回路を設ける」ことが開示されている。

また、特許文献２には、「インバータの各アームに短絡電流保護素子を設け、該インバータを構成するスイッチング素子が短絡故障したことを検出して前記切換回路のオフ動作を行わせるとともに、前記インバータの全アームのスイッチング素子をオフにし、しかる後に負荷に対して短絡故障したスイッチング素子が接続されたアームとは反対側の全アームのスイッチング素子をオフにし、その後に、短絡した側の残りのアームのスイッチング素子をオンにする」ことが開示されている。

特許第３０９５２８９号 特開平６−１２１４６１号

従来技術は、パワー半導体スイッチング素子の温度を検出し、その検出値に基づいて、ゲート駆動電圧或いはゲート駆動抵抗を可変したり、パワー半導体スイッチング素子のゲート及びコレクタ或いはドレイン電圧の値を検出し、その検出値に基づいて、ゲート駆動抵抗或いは駆動電流を可変させる方式である。
特許文献１には、［発明が解決しようとする課題］として、段落［００１３］に、「このように従来技術は、ゲート電圧制御保護回路が動作し次に出力過電流保護回路が動作する場合があり、この場合上記のように静電誘導形自己消弧素子のコレクタ電圧には高い跳ね上がり電圧が加わり、素子が破壊したり劣化したりする。」点が記載されている。

また、特許文献２には、「インバータの各アームに短絡電流保護素子を設け、インバータを構成するスイッチング素子が短絡故障したことを検出して、インバータの全アームのスイッチング素子をオフにし、しかる後に負荷に対して短絡故障したスイッチング素子が接続されたアームとは反対側の全アームのスイッチング素子をオフにし、その後に、短絡した側の残りのアームのスイッチング素子をオンにする」ことが記載されているが、短絡故障したことを検出して、インバータの全アームのスイッチング素子を一旦オフにすれば、短絡電流を即時遮断するため、跳ね上り電圧を抑制することができない。

いずれの特許文献も温度或いは電圧の検出値に基づいて、ゲート駆動電圧或いはゲート駆動抵抗或いはゲート駆動電流を可変させる方式であったり、短絡電流保護素子を設けたものである。

ワイドバンドギャップ半導体素子を用いて電力変換装置を構成した場合、ワイドバンドギャップ半導体素子が高い絶縁破壊電圧を持つため、耐圧を確保するためのドリフト層を１／１０程度まで薄くできパワー半導体のオン電圧を低くできることによる大幅な低損失化が見込める一方、オン電圧が低いことに起因して、例えば、負荷短絡事故などが発生した場合、極めて大きな短絡電流が流れ、当該半導体素子を保護できないという課題が発生する。
本発明は、ワイドバンドギャップ半導体スイッチング素子を用いて構成した電力変換装置において、このようなアーム短絡や負荷短絡事故などが発生した場合においても、複雑なドライブ回路を構成してスイッチング素子のゲート駆動電圧或いはゲート駆動抵抗或いはゲート駆動電流を可変させる必要がなく、さらに特別な回路を付加することもなく適切な制御を実行することにより、当該半導体スイッチング素子を極めて大きな短絡電流から信頼性高く保護する電力変換装置および制御方法を提供することを目的の一つとする。

交流電源の交流電圧を整流して直流電圧に変換する順変換器と、前記順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、前記直流中間回路にて平滑された直流電圧を交流電圧に変換する、前記直流中間回路の（＋）電位側に接続された上アーム側のワイドバンドギャップ半導体スイッチング素子と前記直流中間回路の（−）電位側に接続された下アーム側のワイドバンドギャップ半導体スイッチング素子とを備えて構成される逆変換器と、電流を検出する電流検出器と、前記電流検出器にて検出された電流が予め定めた値を超えたときに、前記上アーム側および前記下アーム側のいずれか一方のアーム側である第一のアーム側のワイドバンドギャップ半導体スイッチング素子のうちオンしているワイドバンドギャップ半導体スイッチング素子はオンを継続し、該第一のアーム側ではないもう一方のアーム側である第二のアーム側のワイドバンドギャップ半導体スイッチング素子のすべてをオフにする制御装置と、を備える電力変換装置である。

本発明によれば、ワイドバンドギャップ半導体素子を用いて電力変換装置を構成した場合、ワイドバンドギャップ半導体素子が持つ高い絶縁破壊電圧特性により、耐圧を確保するためのドリフト層を１／１０程度まで薄くできパワー半導体のオン電圧を低くできることによる大幅な低損失化が見込める一方、オン電圧が低いことに起因して、例えばアーム短絡や負荷短絡事故などが発生した場合においても、複雑なドライブ回路を構成してスイッチング素子のゲート駆動電圧或いはゲート駆動抵抗或いはゲート駆動電流を可変させる必要がなく、特別な回路を付加することもなく適切な制御を実行することにより、ワイドバンドギャップ半導体素子を極めて大きな短絡電流と大きな跳ね上がり電圧から保護することができ、当該半導体素子の信頼性を大幅に向上できるという効果がある。

本発明に係る電力変換装置の概略構成図である。 パワー半導体における安全動作領域の一例である。 電力変換装置における過電流検出レベルの一例である。 電力変換装置における配線インダクタンスの一例である。 電力変換装置の任意の時点におけるスイッチング素子の動作モードである。 電力変換装置の任意の時点における負荷短絡電流図である。 従来の負荷短絡発生遮断時における電圧、電流の軌跡図である。 本発明の実施例１の形態における負荷短絡発生遮断時の電圧、電流の軌跡図である。 本発明の実施例１の形態における短絡保護動作モード図である。 本発明の実施例２の形態における短絡保護動作モード図である。 本発明の実施例３の形態における電力変換装置の主回路構成図である。 本発明の実施例４の形態におけるドライバ回路図である。 本発明の実施例４の形態におけるオン電圧検出回路構成図である。 負荷短絡発生時におけるゲート・ソース間電圧の変化図の例である。 本発明の実施例５の形態におけるゲート電圧検出回路構成図である。

以下図面を用いて本発明について説明する。なお、各図における共通の構成については同一の参照番号を付してある。また、本発明は図示例に限定されるものではない。

本発明による電力変換装置の実施例１における形態を以下に図を用いて説明する。

図１は、本実施例における電力変換装置１０の概要構成図である。

任意の入力電源として交流電源を用いる場合を想定しており、１は交流電力を直流電力に変換する順変換器、２は直流中間回路にある平滑用コンデンサ、３は直流電力を任意の周波数の交流電力に変換する逆変換器、４は誘導電動機である。

６は前記順変換器及び逆変換器内のパワーモジュールを冷却するための冷却ファン、７は電力変換装置の各種制御データを設定、変更、異常状態及びモニタ表示が行えるデジタル操作パネルである。

５は逆変換器のスイッチング素子を制御すると共に、電力変換装置全体の制御を司る働きをするもので、マイコン（制御演算装置）が搭載された制御回路であり、デジタル操作パネル７から入力される各種の制御データに応じて必要な制御処理が行なえるように構成されている。

ＣＴは電流検出器であり、誘導電動機のＵ相、Ｗ相の線電流を検出する。Ｖ相の線電流は、交流条件（ｉｕ＋ｉｖ＋ｉｗ＝０）から、ｉｖ＝−（ｉｕ＋ｉｗ）として求められる。

もちろん、ＣＴを３個使用し、各Ｕ相、Ｖ相、Ｗ相の線電流を検出してもよい。

制御回路５は、デジタル操作パネル7によって入力される各種の制御データに基づいて逆変換器３のスイッチング素子を制御する他、装置全体に必要な制御処理を行う。

内部構成は省略するが、各種の制御データが格納された記憶部の記憶データからの情報に基づいて演算を行うマイコン（制御演算装置）が搭載されている。

８は逆変換器のスイッチング素子を駆動するドライバ回路である。

９は、直流中間回路の直流電圧ＶＰＮを検出する電圧検出回路である。

ドライバ回路８は、制御回路５からの指令に基づいて逆変換器３のスイッチング素子を駆動し、スイッチング素子に異常があれば、デジタル操作パネル７にその異常を表示する。

また、ドライバ回路８内にはスイッチングレギュレータ回路（ＤＣ／ＤＣコンバータ）が搭載されており、電力変換装置の運転に必要な各直流電圧を生成し、これらを各構成に対して供給する。

１０は順変換器及び逆変換器などから構成された電力変換装置である。

逆変換器３内には、代表的なワイドバンドギャップ半導体素子としてのＳｉＣ−ＭＯＳＦＥＴが搭載されている。

電力変換装置の各種制御データは、操作パネル７から設定及び変更が可能である。操作パネル７には異常表示が可能な表示部が設けられており、電力変換装置における異常が検出されると当該表示部に表示される。

本実施例の操作パネル７としては、特に種類が限られるものではないが、デジタル操作パネルとして装置使用者の操作性を考慮して表示部の表示を見ながら操作が行えるように構成している。

なお、表示部は必ずしも操作パネル７と一体に構成する必要はないが、操作パネル７の操作者が、表示を見ながら操作できるように一体構成とすることが望ましい。

操作パネル７から入力された電力変換装置の各種制御データは図示しない記憶部に格納される。

また、入力電源として、交流電源ではなく直流電源を供給する場合には、直流端子Ｐ（＋）側に直流電源の（＋）側を接続し、直流端子Ｎ（−）側に直流電源の−側を接続すればよい。さらには、交流端子ＲとＳとＴを接続し、この接続点に直流電源の（＋）側を接続し、直流端子Ｎ（−）側に直流電源の（−）側を接続してもよいし、逆に、直流端子Ｐ（＋）側に直流電源の（＋）側を接続し、交流端子ＲとＳとＴを接続し、この接続点に直流電源の（−）側を接続してもよい。

図２は、パワー半導体における安全動作領域の一例を示す図である。

パワー半導体には、図２に示す安全動作領域が決められており、逆バイアス安全動作領域（ＲＢＳＯＡ）と短絡安全動作領域（ＳＣＳＯＡ）とがある。

逆バイアス安全動作領域は、パワー半導をオフする際の電流と電圧の軌跡の領域であり、繰返しが保証されている通常の動作領域である。

一方、短絡安全動作領域は、短絡耐量とも呼ばれ、アーム短絡や負荷短絡などの異常な過大電流状態時における電流と電圧の軌跡の領域であり、非繰返し領域すなわち単発領域である。

従来の代表的なパワー半導体素子であるＩＧＢＴ（シリコン）は、非繰返し領域である短絡安全動作領域の短絡最大電流が、６００Ｖ耐圧クラスでＩＧＢＴ定格電流の５〜６倍で、１２００Ｖ耐圧クラスでＩＧＢＴ定格電流の８〜１０倍である。

つまり、６００Ｖ耐圧クラスのＩＧＢＴでは、アーム短絡や負荷短絡事故などが発生した場合、定格電流の５〜６倍、１２００Ｖ耐圧クラスで８〜１０倍の電流程度でおさまることを意味する。

例えば、ＩＧＢＴ定格が６００Ｖ耐圧１００Ａ品では、約５００Ａ〜６００Ａの短絡電流が流れ、１２００Ｖ耐圧１００Ａ品では、約８００Ａ〜１０００Ａの短絡電流が流れるということである。

しかし、例えば、ワイドバンドギャップ半導体素子の一種であるＳｉＣ−ＭＯＳＦＥＴの場合、半導体素子が高い絶縁破壊電圧を持つため、耐圧を確保するためのドリフト層を１／１０程度まで薄くできパワー半導体のオン電圧が低いことに起因して、例えばアーム短絡や負荷短絡事故などが発生した場合、上記短絡電流がＳｉＣ−ＭＯＳＦＥＴの定格電流の２０〜３０倍もの電流が流れる。

このため、このような異常な短絡電流を遮断した場合、大きな跳上がり電圧（Ｌ＊ｄＩ／ｄｔ）が発生し、電流と電圧の軌跡が短絡安全動作領域（ＳＣＳＯＡ）を超えて（図２の太線の右側領域）、素子を破壊させてしまうという問題が発生する。

このことは、例えば、Ｓｉ−ＩＧＢＴとＳｉＣ−ＭＯＳＦＥＴを比較した場合、同じ条件で負荷短絡を発生させると、短絡電流がＩＧＢＴに比べ３倍（３０倍／１０倍）大きいＭＯＳＦＥＴでは、その跳ね上がり電圧も２〜３倍大きくなることを意味しており、従来の手法により用いると、素子を破壊から保護できないことになる。

図３は、電力変換装置における過電流検出レベルの一例である。

交流機に流れる電流を検出し、当該電流値がＯＣ１検出レベル以上になると過負荷制限機能や過電流抑制機能を行い、過電流トリップを回避するための制御を実行する。

また、交流機に流れる比較的時定数の長い電流（電流の立上り立下りが緩慢）を検出し、当該電流値がＯＣ２検出レベルに達すると、パワー半導体素子を保護するため瞬時に過電流トリップとして電力変換装置の動作を停止する。

さらに、ＯＣ３検出レベルは、例えば負荷短絡やアーム短絡などの時定数が短い異常電流（電流の立上りが急峻）を検出し、適切な制御を実行するための電流レベルである。

図４は、電力変換装置における配線インダクタンスの一例である。

Ｌｐは直流母線Ｐ側の配線インダクタンス、Ｌｎは直流母線Ｎ側の配線インダクタンス、Ｌｕは交流出力側Ｕ相の配線ケーブルのインダクタンス、Ｌｖは交流出力側Ｖ相の配線ケーブルのインダクタンス、Ｌｗは交流出力側Ｗ相の配線ケーブルのインダクタンスである。

図５は、電力変換装置の任意の時点におけるスイッチング素子の動作モードである。Ｕ相上アームのスイッチング素子ＵＰとＶ相下アームのスイッチング素子ＶＮ
とＷ相下アームのスイッチング素子ＷＮがオンし（図中の○で囲んだスイッチング素子がオン状態）、交流機４に各相電流ＩＵ、ＩＶ、ＩＷを供給している。

図６は、電力変換装置の任意の時点における負荷短絡電流図である。

図６は図５と同様の動作モード時において、Ｕ相とＶ相が短絡した場合、平滑コンデンサ２の（＋）極からＵ相上アームのスイッチング素子ＵＰと短絡点を通してＶ相下アームのスイッチング素子ＶＮを経て、平滑コンデンサ２の（−）極に向かってスイッチング素子の定格電流の２０〜３０倍もの極めて大きな短絡電流Ｉｓが流れる。

図７（ａ）は、従来の負荷短絡発生遮断時における電圧、電流の軌跡図である。

図６に示す短絡電流Ｉｓが、ＯＣ３検出レベルに達するとドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断する。

しかし、この場合短絡電流Ｉｓの遮断特性ｄＩｓ／ｄｔは、スイッチング素子のオフスピードｔ１で決まるため、図７（ａ）に示す通り、大きな電流Ｉｓと極めて大きな跳ね上り電圧ΔＶ_ＤＳ１がスイッチング素子のドレインとソース間に印加されることになり、スイッチング素子を破壊させてしまうことになる。

ここで、跳ね上り電圧ΔＶ_ＤＳ１が最大となるＡ点の電流と電圧を図２にプロットした点が同じＡ点である。図２におけるＡ点は、スイッチング素子のＳＣＳＯＡ領域の外側となるため、スイッチング素子を保護できず破壊することを示している。この原因は、短絡電流Ｉｓが、ＯＣ３検出レベルに達するとドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断するため、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することになる。

ΔＶ_ＤＳ１＝（Ｌｐ＋Ｌｎ＋Ｌｕ＋Ｌｖ）＊ｄＩｓ／ｄｔ----- 式（１）

結果的に、電流を遮断したスイッチング素子には、（ＶＰＮ＋ΔＶ_ＤＳ１）が印加され、スイッチング素子のＳＣＳＯＡ領域外となり、スイッチング素子が破壊することになる。

図８（ａ）は、本発明の実施例１の形態における短絡保護動作モード図である。

図５に開示した任意の時点におけるスイッチング素子の動作モード、すなわち、Ｕ相上アームのスイッチング素子ＵＰとＶ相下アームのスイッチング素子ＶＮとＷ相下アームのスイッチング素子ＷＮのみがオンしている状態において、Ｕ相とＶ相の間で負荷短絡が発生し、電流検出器の検出レベルが予め定められた過電流レベルであるＯＣ３検出レベルに到達した際に、上アーム側のオンしているスイッチング素子ＵＰはオンを継続し、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフにした実施例である。

本実施例の特徴は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため上アーム側のオンしているスイッチング素子ＵＰはオンを継続し、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフにする点にある。

すなわち、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフにすれば、電圧源とみなされる平滑コンデンサの（−）端子への帰還ルートがなくなり、これ以上の電流を供給されることがなくなる点に着目したものである。

この場合、図８から判るように、短絡電流Ｉｓは、スイッチング素子ＵＰ→スイッチング素子ＶＰに並列に接続されているダイオードＤＰＮ→スイッチング素子ＵＰに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数で自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになる。

このため、本実施例の制御を行えば、下記式（２）の跳ね上り電圧ΔＶ_ＤＳ２が発生することになる。

ΔＶ_ＤＳ２≒（Ｌｐ＋Ｌｎ）＊ｄＩｓ／ｄｔ----- 式（２）

結果的に、電流を遮断したスイッチング素子には、（ＶＰＮ＋ΔＶ_ＤＳ２）が印加され、スイッチング素子のＳＣＳＯＡ領域内となり、スイッチング素子を破壊から保護することができる。

ここで、直流母線Ｐ側の配線インダクタンスＬｐと直流母線Ｎ側の配線インダクタンスＬｎは、電力変換装置内部のインダクタンスであるため、電力変換装置の設計段階でこれらのインダクタンスＬｐとＬｎに対し、例えば、直流母線Ｐ側の銅バーと直流母線Ｎ側の銅バーを平行して配置し、各銅バー間に絶縁シートなどを挟むことにより、空間距離を短くしインダクタンス値を小さく設計することは可能である。

しかし、電力変換装置出力側と交流機との間のＵ相、Ｖ相、Ｗ相の配線ケーブルは、ユーザサイドで布設されその配線距離も規定できないため、配線ケーブルのインダクタンス値Ｌｕ、Ｌｖ、Ｌｗを小さく指定することは現実的に対応困難である。

すなわち、跳ね上り電圧ΔＶ_ＤＳ値に対し、最も支配的なインダクタンスは配線インダクタンス値Ｌｕ、Ｌｖ、Ｌｗであることは自明であり、この支配的なインダクタンスの影響を排除することが本発明の特徴である。

図７（ｂ）は、本発明の実施例１の形態における負荷短絡発生遮断時の電圧、電流の軌跡図である。

ここで、跳ね上り電圧ΔＶ_ＤＳ２が最大となるＢ点の電流と電圧を図２にプロットした点が同じＢ点である。図２におけるＢ点は、スイッチング素子のＳＣＳＯＡ領域の内側となるため、スイッチング素子が破壊することはない。

これは、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため上アーム側のオンしているスイッチング素子ＵＰはオンを継続し、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフにしたためである。

このことは、図７（ａ）における短絡電流Ｉｓの収束時間ｔ１と図７（ｂ）における短絡電流Ｉｓの収束時間ｔ２を比較すれば、ΔＶ_ＤＳ１＞ΔＶ_ＤＳ２となることは一目瞭然である。

また、図８（ｂ）は、短絡電流の還流モードを生成するため、上アーム側の全素子をオンにした場合であるが、図からもわかるようにＶ相のスイッチング素子ＶＰとＷ相のスイッチング素子ＷＰをオンしてもＶ相とＷ相のスイッチング素子には電流は流れず、Ｕ相のスイッチング素子ＵＰとＶ相のスイッチング素子ＶＰに並列に接続されたダイオードＤＶＰに流れるため、図８（ａ）と同様の効果が得られる。

また、本実施例では、ＯＣ３検出レベルに達した場合について述べたが、ＯＣ２検出レベルに達した場合においても、上アーム側のオンしているスイッチング素子ＵＰはオンを継続し、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフに制御してもよい。

図９（ａ）は、本発明の実施例２の形態における短絡保護動作モード図である。

図６に示した短絡電流Ｉｓが、ＯＣ３検出レベルに達するとドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断した場合、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することの問題点については、前述した通りである。

本実施例の特徴は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため下アーム側のオンしているスイッチング素子ＶＮとスイッチング素子ＷＮはオンを継続し、対向の上アーム側の全素子ＵＰ、ＶＰ、ＷＰをオフにする点にある。

すなわち、対向の上アーム側の全素子ＵＰ、ＶＰ、ＷＰをオフにすれば、電圧源とみなされる平滑コンデンサの（＋）端子からの供給ルートがなくなり、これ以上の電流を供給されることがなくなる点に着目したものである。

この場合、図９から判るように、短絡電流Ｉｓは、スイッチング素子ＶＮ→スイッチング素子ＵＮに並列に接続されているダイオードＤＵＮ→スイッチング素子ＶＮに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数でやはり自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになり、実施例１と同様の効果が達成できる。

また、図９（ｂ）は、短絡電流の還流モードを生成するため、下アーム側の全素子をオンにした場合であるが、図からもわかるようにＵ相のスイッチング素子ＵＮをオンにしてもＵ相のスイッチング素子には電流は流れず、Ｖ相のスイッチング素子ＶＮとスイッチング素子ＵＮに並列に接続されたダイオードＤＵＮに流れるため、図９（ａ）と同様の効果が得られる。

また、本実施例では、ＯＣ３検出レベルに達した場合について述べたが、ＯＣ２検出レベルに達した場合においても、下アーム側のオンしているスイッチング素子ＶＮとスイッチング素子ＷＮはオンを継続し、対向の上アーム側の全素子ＵＰ、ＶＰ、ＷＰをオフに制御してもよい。

図１０は、本発明の実施例３の形態における電力変換装置の主回路構成図である。

図１と共通の構成および同一の機能については、やはり同一の参照番号を付してある。

図１と異なるのは、電流検出器の検出位置である。

ＳＨ１、ＳＨｉ、ＳＨｄは電流検出用のシャント抵抗器であり、ＳＨ１は直流中間回路のＮ側の電流を検出し、ＳＨｉは、逆変換器３を構成する下アームの各スイッチング素子であるＵ相とＶ相とＷ相のＩＧＢＴに接続され、ＳＨｄは、各スイッチング素子であるＩＧＢＴに並列に接続されたダイオードに接続されている。

すなわち、電力変換装置の直流母線側に設けられたシャント抵抗器ＳＨｉは、各ＩＧＢＴに流れる合成電流を検出する電流検出器であり、シャント抵抗器ＳＨｄは、各ＩＧＢＴに並列に接続されたダイオードに流れる合成電流を検出する電流検出器である。

また、シャント抵抗ＳＨｉ、ＳＨｄは、Ｕ相を構成する下アームのＩＧＢＴとダイオードに接続されているが、Ｕ相を構成する上アームのＩＧＢＴとダイオードに接続して電流を検出してもよい。ＳＨ１かＳＨｉ、ＳＨｄのシャント抵抗器の電圧を検出することにより、電動機の各線電流を間接的に検出することができる。

図６に示した短絡電流Ｉｓが、ＯＣ３検出レベルに達するとドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断した場合、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することの問題点については、前述した通りである。

本実施例の特徴は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため上アーム側のオンしているスイッチング素子ＵＰはオンを継続し、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフにする点にある。

この場合、図８から判るように、短絡電流Ｉｓは、スイッチング素子ＵＰ→スイッチング素子ＶＰに並列に接続されているダイオードＤＰＮ→スイッチング素子ＵＰに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数で自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになり、実施例１と同様の効果が達成できる。

図６に示した短絡電流Ｉｓが、ＯＣ３検出レベルに達するとドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断した場合、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することの問題点については、やはり前述した通りである。

本実施例の特徴は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため下アーム側のオンしているスイッチング素子ＶＮとスイッチング素子ＷＮはオンを継続し、対向の上アーム側の全素子ＵＰ、ＶＰ、ＷＰをオフにする点にある。

この場合、図９から判るように、短絡電流Ｉｓは、スイッチング素子ＶＮ→スイッチング素子ＵＮに並列に接続されているダイオードＤＵＮ→スイッチング素子ＶＮに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数でやはり自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになり、実施例２と同様の効果が達成できる。

また、本実施例では、ＯＣ３検出レベルに達した場合について述べたが、ＯＣ２検出レベルに達した場合においても、下アーム側のオンしているスイッチング素子ＶＮとスイッチング素子ＷＮはオンを継続し、対向の上アーム側の全素子ＵＰ、ＶＰ、ＷＰをオフに制御してもよい。

図１１は、本発明の実施例４の形態におけるドライバ回路図であり、図１２は、実施例４の形態におけるオン電圧検出回路構成図である。

図１２におけるドライバ回路のオン電圧検出回路は、代表的にＵ相の上下アームドライバ回路８ＵＰと８ＵＮについて記載したものであるが、当然他のＶ相、Ｗ相のドライバ回路にも同様のオン電圧検出回路が搭載されている。

スイッチング素子である代表的なワイドバンドギャップ半導体素子ＳｉＣ−ＭＯＳＦＥＴは、ドレイン電流Ｉ_Ｄの増加と共にドレイン（Ｄ）・ソース（Ｓ）間のオン電圧Ｖ_ＤＳも増加する。

このため、ドレイン（Ｄ）・ソース（Ｓ）間のオン電圧Ｖ_ＤＳを検出すれば、負荷短絡あるいはアーム短絡などの発生を検知することができる。

負荷短絡あるいはアーム短絡が発生した際に流れる短絡電流Ｉｓとドレイン（Ｄ）・ソース（Ｓ）間のオン電圧Ｖ_ＤＳの相関を調査しておけば、予め設定されたオン電圧Ｖ_ＤＳＤ以上になった場合には、負荷短絡あるいはアーム短絡などが発生したと判断可能である。

図１２において、Ｕ相上アームのスイッチング素子のオン電圧検出ダイオードＤＵＰの順方向電圧降下をＶ_ＤＵＰ、オン電圧検出ツェナーダイオードＺＤＵＰのツェナー降伏電圧をＶ_ＺＤＵＰ、制御電圧をＶ_ＵＰ、抵抗をＲ、スイッチング素子ＵＰのオン電圧をＶ_ＤＳとすると、異常電流がスイッチング素子に流れていない通常の動作モードでは、式（３）が成立している。

Ｖ_ＤＳ≒（Ｖ_ＵＰ−Ｖ_ＤＵＰ−Ｖ_ＺＤＵＰ−Ｒ＊Ｉ_ＵＰ）----- 式（３）

すなわち、通常の動作モードでは、オン電圧検出回路には、スイッチング素子ＵＰがオンの時に常にＩ_ＵＰが流れている。

しかし、負荷短絡あるいはアーム短絡などが発生し異常な電流が流れるとスイッチング素子ＵＰのドレイン（Ｄ）・ソース（Ｓ）間のオン電圧Ｖ_ＤＳが増加するため、式（３）の平衡式がこわれ式（４）の条件が成立する。

Ｖ_ＤＳ＞（Ｖ_ＵＰ−Ｖ_ＤＵＰ−Ｖ_ＺＤＵＰ−Ｒ＊Ｉ_ＵＰ）----- 式（４）

すなわち、オン電圧検出回路には、スイッチング素子ＵＰがオンにも関わらず電流Ｉ_ＵＰが流れなくなる。

つまり、オン電圧検出回路に電流Ｉ_ＵＰが流れなくなることにより、負荷短絡あるいはアーム短絡などの異常が発生したと判断できる。

もちろん、スイッチング素子ＵＰがオフの時には、オン電圧検出回路に図示していないマスク回路が動作し、電流Ｉ_ＵＰが流れないようにしてある。

図６に示した短絡電流Ｉｓが流れ、ドレイン（Ｄ）・ソース（Ｓ）間のオン電圧Ｖ_ＤＳが予め設定されたオン電圧Ｖ_ＤＳＤに達しドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断した場合、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することの問題点については、前述した通りである。

本実施例の特徴は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため上アーム側のオンしているスイッチング素子ＵＰはオンを継続し、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフにする点にある。

この場合も、図８から判るように、短絡電流Ｉｓは、スイッチング素子ＵＰ→スイッチング素子ＶＰに並列に接続されているダイオードＤＰＮ→スイッチング素子ＵＰに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数で自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになり、実施例１と同様の効果が達成できる。

図６に示した短絡電流Ｉｓが流れ、ドレイン（Ｄ）・ソース（Ｓ）間のオン電圧Ｖ_ＤＳが予め設定されたオン電圧Ｖ_ＤＳＤに達しドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断した場合、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することの問題点については、前述した通りである。

本実施例の特徴は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため下アーム側のオンしているスイッチング素子ＶＮとスイッチング素子ＷＮはオンを継続し、対向の上アーム側の全素子ＵＰ、ＶＰ、ＷＰをオフにする点にある。

この場合、図９から判るように、短絡電流Ｉｓは、スイッチング素子ＶＮ→スイッチング素子ＵＮに並列に接続されているダイオードＤＵＮ→スイッチング素子ＶＮに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数でやはり自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになり、実施例２と同様の効果が達成できる。

図１３は、例えば、アーム短絡あるいは負荷短絡などが発生した相（図６のＵ相）におけるゲート（Ｇ）・ソース（Ｓ）間電圧の変化図の例である。

スイッチング素子である代表的なワイドバンドギャップ半導体素子ＳｉＣ−ＭＯＳＦＥＴは、アーム短絡や負荷短絡などの急激な過大ドレイン電流Ｉ_Ｄの増加と共にゲート電圧Ｖ_ＧＳも増加する。

アーム短絡あるいは負荷短絡が発生した際に流れる短絡電流Ｉｓとゲート（Ｇ）・ソース（Ｓ）間の電圧Ｖ_ＧＳの相関を調査しておけば、予め設定されたゲート電圧Ｖ_ＧＳＤ以上になった場合には、アーム短絡あるいは負荷短絡などが発生したと判断可能である。

ＭＯＳＦＥＴスイッチング素子は、ドレイン（Ｄ）・ゲート（Ｇ）間に帰還容量Ｃ１とゲート（Ｇ）・ソース（Ｓ）間に入力容量Ｃ２が存在する。

このため、例えば、アーム短絡あるいは負荷短絡などが発生し、急激な過大ドレイン電流Ｉ_Ｄが流れると、ドレイン（Ｄ）・ソース（Ｓ）間のオン電圧Ｖ_ＤＳが急激に増加（図７（ａ））
する。この場合、ドレイン（Ｄ）・ソース（Ｓ）間のオン電圧の変化ΔＶ_ＤＳにより、ドレイン（Ｄ）・ゲート（Ｇ）間の帰還容量Ｃ１とゲート（Ｇ）・ソース（Ｓ）間の入力容量Ｃ２を通してチャージ電流が流れ、ゲート（Ｇ）・ソース（Ｓ）間の電圧を増大させ、下記が成立する。

Ｖ_ＧＳ＝Ｖ_ＧＳ０＋ΔＶ_ＧＳ＝Ｖ_ＧＳ０＋Ｃ１／（Ｃ１＋Ｃ２）＊ΔＶ_ＤＳ --- 式（５）

ここで、一般的にＣ２＞Ｃ１の関係が成立しているため、式（５）は
Ｖ_ＧＳ≒Ｖ_ＧＳ０＋Ｃ１／Ｃ２＊ΔＶ_ＤＳ ----- 式（６）
となる。

通常の動作モードでは、ＭＯＳＦＥＴスイッチング素子は飽和領域で動作しているため、ドレイン（Ｄ）・ソース（Ｓ）間のオン電圧の変化ΔＶ_ＤＳは小さいため、式（６）はＶ_ＧＳ≒Ｖ_ＧＳ０となる。

しかし、アーム短絡あるいは負荷短絡などが発生し、急激な過大ドレイン電流Ｉ_Ｄが流れると、ドレイン（Ｄ）・ソース（Ｓ）間のオン電圧が急激に変化（ΔＶ_ＤＳ）増大するため、ゲート・ソース間の電圧Ｖ_ＧＳを監視検出すれば、アーム短絡あるいは負荷短絡などの発生を間接的に検知することができる。

ツェナーダイオードＺＤとダイオードＤの直列回路は、ゲート電圧クランプ回路である。

図１４は、本発明の実施例５の形態におけるゲート電圧検出回路ＵＧＤＰの構成図である。

図１４におけるゲート電圧検出回路ＵＧＤＰとＵＧＤＮは、代表的にＵ相の上下アームドライバ回路８ＵＰと８ＵＮについて記載したものであるが、当然他のＶ相、Ｗ相のドライバ回路にも同様のゲート電圧検出回路が搭載されている。

すなわち、Ｕ相上アームＵＰのゲート（Ｇ）・ソース（Ｓ）間にゲート電圧検出回路ＵＧＤＰを設け、ゲート（Ｇ）・ソース（Ｓ）間の電圧変化Ｃ１／Ｃ２＊ΔＶ_ＤＳを検出すればよい。当然、各スイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮに設けられた各相のゲート電圧検出回路のいずれかが予め定められた電圧レベルＶ_ＧＳＤに到達した場合にアーム短絡あるいは負荷短絡などの異常が発生したと判断できる。

しかし、図６に示した短絡電流Ｉｓが流れ、ゲート電圧Ｖ_ＧＳ（ゲート（Ｇ）・ソース（Ｓ）間電圧）が予め設定された電圧Ｖ_ＧＳＤに達し、ドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断した場合、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することの問題点については、前述した通りである。

このため、ゲート電圧検出回路の検出レベルが予め定められた電圧レベルＶ_ＧＳＤに到達した際、上アーム側のオンしているワイドバンドギャップ半導体素子はオンを継続し、対向の下アーム側のワイドバンドギャップ半導体全素子をオフにする。

本実施例の特徴は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため上アーム側のオンしているスイッチング素子ＵＰはオンを継続し、対向の下アーム側の全素子ＵＮ、ＶＮ、ＷＮをオフにする点にある。

この場合も、図８から判るように、短絡電流Ｉｓは、スイッチング素子ＵＰ→スイッチング素子ＶＰに並列に接続されているダイオードＤＰＮ→スイッチング素子ＵＰに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数で自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになり、実施例１と同様の効果が達成できる。

本発明の特徴は、ゲート電圧Ｖ_ＧＳが予め設定された電圧Ｖ_ＧＳＤに達し、ドライバ回路により全相のスイッチング素子ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを即時遮断した場合、配線のインダクタンスにより、式（１）の跳ね上り電圧ΔＶ_ＤＳ１が発生することを回避するため、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため下アーム側のオンしているスイッチング素子ＶＮとスイッチング素子ＷＮはオンを継続し、対向の上アーム側の全素子ＵＰ、ＶＰ、ＷＰをオフにする点にある。

この場合、図９から判るように、短絡電流Ｉｓは、スイッチング素子ＶＮ→スイッチング素子ＵＮに並列に接続されているダイオードＤＵＮ→スイッチング素子ＶＮに流れるため、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数でやはり自然減衰することになる。

すなわち、電力変換装置出力側以降の短絡電流Ｉｓは、急激な遮断をされることなく還流モードを生成できるため、交流出力側Ｕ相の配線インダクタンスＬｕと交流出力側Ｖ相の配線インダクタンスＬｖの影響を排除できることになり、実施例２と同様の効果が達成できる。

以上の実施例で示したように、本発明は、大きな短絡電流Ｉｓを即時遮断することを避け、短絡電流の還流モードを生成するため上アーム側のオンしているスイッチング素子はオンを継続し、対向の下アーム側の全素子をオフにするか、あるいは、下アーム側のオンしているスイッチング素子はオンを継続し、対向の上アーム側の全素子をオフにするかの制御を施すことに特徴がある。

この場合、短絡電流Ｉｓは、オンを継続したスイッチング素子からオフしているスイッチング素子に並列に接続されているダイオードに流れ、電力変換装置の出力から負荷短絡箇所までの配線インダクタンスと配線抵抗に起因した時定数で自然減衰させることにより、電力変換装置出力側以降の短絡電流Ｉｓを急激に遮断されることなく還流モードを生成させるため、電力変換装置における交流出力相の外部配線インダクタンスの影響を排除でき、跳ね上り電圧値を抑制できるため、負荷短絡あるいはアーム短絡などの異常発生時においても複雑なドライバ回路を構成してスイッチング素子のゲート駆動電圧或いはゲート駆動抵抗或いはゲート駆動電流を可変させる必要がなく、特別な回路を付加することもなく適切な制御を実行することにより、ワイドバンドギャップ半導体スイッチング素子を保護することができ、信頼性の高い電力変換装置を提供できるという効果がある。

１…順変換器、２…平滑用コンデンサ、３…逆変換器、４…誘導電動機、５…制御回路、６…冷却ファン、７…デジタル操作パネル、８…ドライバ回路、９…直流電圧検出回路、１０…電力変換装置、ＶＰＮ…直流電圧、ＣＴ…電流検出器、Ｌｐ…直流母線Ｐ側の配線インダクタンス、Ｌｎ…直流母線Ｎ側の配線インダクタンス、Ｌｕ…交流出力側Ｕ相の配線インダクタンス、Ｌｖ…交流出力側Ｖ相の配線インダクタンス、Ｌｗ…交流出力側Ｗ相の配線インダクタンス、ＳＨ１，ＳＨｉ，ＳＨｄ…直流母線側の電流検出用シャント抵抗、８ＵＰ…Ｕ相上アームのドライバ回路、ＶＵＰｄ…Ｕ相上アームのオン電圧検出回路、ＤＵＰ…Ｕ相上アームのオン電圧検出ダイオード、ＺＤＵＰ…Ｕ相上アームのオン電圧検出ツェナーダイオード、８ＵＮ…Ｕ相下アームのドライバ回路、ＶＵＮｄ…Ｕ相下アームのオン電圧検出回路、ＤＵＮ…Ｕ相下アームのオン電圧検出ダイオード、ＺＤＵＮ…Ｕ相上アームのオン電圧検出ツェナーダイオード、ＵＤＰ…Ｕ相上アームのゲート駆動回路、ＵＧＤＰ…Ｕ相上アームのゲート電圧検出回路、ＵＤＮ…Ｕ相下アームのゲート駆動回路、ＵＧＤＮ…Ｕ相下アームのゲート電圧検出回路、Ｃ１…Ｕ相上アームスイッチング素子の帰還容量、Ｃ２…Ｕ相上アームスイッチング素子の入力容量、ｔ…時間、ＲＢＳＯＡ…逆バイアス安全動作領域（Ｒｅｖｅrｓｅ Ｂｉａｓ Ｓａｆｅ Ｏｐｅｒａｔｉｏｎ Ａｒｅａ）、ＳＣＳＯＡ…ショートサーキット安全動作領域（Ｓｈｏｒｔ Ｃｉｒｃｕｉｔ Ｓａｆｅ Ｏｐｅｒａｔｉｏｎ Ａｒｅａ）、＊…乗算演算子

Claims (12)

1. 交流電源の交流電圧を整流して直流電圧に変換する順変換器と、
   前記順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、
   前記直流中間回路にて平滑された直流電圧を交流電圧に変換する、前記直流中間回路の（＋）電位側に接続された上アーム側のワイドバンドギャップ半導体スイッチング素子と前記直流中間回路の（−）電位側に接続された下アーム側のワイドバンドギャップ半導体スイッチング素子とを備えて構成される逆変換器と、
   電流を検出する電流検出器と、前記電流検出器にて検出された電流が予め定めた値を超えたときに、前記上アーム側および前記下アーム側のいずれか一方のアーム側である第一のアーム側のワイドバンドギャップ半導体スイッチング素子のうちオンしているワイドバンドギャップ半導体スイッチング素子はオンを継続し、該第一のアーム側ではないもう一方のアーム側である第二のアーム側のワイドバンドギャップ半導体スイッチング素子のすべてをオフにする制御装置と、を備える電力変換装置。
2. 請求項１記載の電力変換装置であって、
   前記一方のアーム側は、該上アーム側または該下アーム側の何れかであることを特徴とする電力変換装置。
3. 請求項１または２に記載の電力変換装置であって、
   前記電流検出器は、該電力変換装置に出力される電流または該電力変換装置の直流母線側の電流を検出することを特徴とする電力変換装置。
4. 交流電源の交流電圧を整流して直流電圧に変換する順変換器と、
   前記順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、
   前記直流中間回路にて平滑された直流電圧を交流電圧に変換する、前記直流中間回路の（＋）電位側に接続された上アーム側のワイドバンドギャップ半導体スイッチング素子と前記直流中間回路の（−）電位側に接続された下アーム側のワイドバンドギャップ半導体スイッチング素子とを備えて構成される逆変換器と、
   電圧を検出する電圧検出器と、
   前記電圧検出器にて検出された電圧が予め定めた値を超えたときに、前記上アーム側および前記下アーム側のいずれか一方のアーム側である第一のアーム側のワイドバンドギャップ半導体スイッチング素子のうちオンしているワイドバンドギャップ半導体スイッチング素子はオンを継続し、該第一のアーム側ではないもう一方のアーム側である第二のアーム側のワイドバンドギャップ半導体スイッチング素子のすべてをオフにする制御装置と、を備える電力変換装置。
5. 請求項４記載の電力変換装置であって、
   前記一方のアーム側は、該上アーム側または該下アーム側の何れかであることを特徴とする電力変換装置。
6. 請求項４または５に記載の電力変換装置であって、
   前記電圧検出器は、該ワイドバンドギャップ半導体スイッチング素子のオン電圧またはゲート電圧を検出することを特徴とする電力変換装置。
7. 交流電源の交流電圧を整流して直流電圧に変換する順変換工程と、
   前記順変換工程にて変換された直流電圧を直流中間回路により平滑する平滑工程と、
   前記直流中間回路の（＋）電位側に接続された上アーム側のワイドバンドギャップ半導体スイッチング素子と前記直流中間回路の（−）電位側に接続された下アーム側のワイドバンドギャップ半導体スイッチング素子とにより前記平滑工程にて平滑された直流電圧を交流電圧に変換する逆変換工程と、
   電流を検出する電流検出工程と、
   前記電流検出工程にて検出された電流が予め定めた値を超えたときに、前記上アーム側および前記下アーム側のいずれか一方のアーム側である第一のアーム側のワイドバンドギャップ半導体スイッチング素子のうちオンしているワイドバンドギャップ半導体スイッチング素子はオンを継続し、該第一のアーム側ではないもう一方のアーム側である第二のアーム側のワイドバンドギャップ半導体スイッチング素子のすべてをオフにする制御工程と、
   を備える制御方法。
8. 請求項７記載の制御方法であって、
   前記一方のアーム側は、該上アーム側または該下アーム側の何れかであることを特徴とする制御方法。
9. 請求項６または７に記載の制御方法であって、
   前記電流検出工程では、該電力変換装置に出力される電流または該電力変換装置の直流母線側の電流を検出することを特徴とする制御方法。
10. 交流電源の交流電圧を整流して直流電圧に変換する順変換工程と、
    前記順変換工程にて変換された直流電圧を直流中間回路により平滑する平滑工程と、
    前記直流中間回路の（＋）電位側に接続された上アーム側のワイドバンドギャップ半導体スイッチング素子と前記直流中間回路の（−）電位側に接続された下アーム側のワイドバンドギャップ半導体スイッチング素子とにより前記平滑工程にて平滑された直流電圧を交流電圧に変換する逆変換工程と、
    電圧を検出する電圧検出工程と、
    前記電圧検出工程にて検出された電圧が予め定めた値を超えたときに、前記上アーム側および前記下アーム側のいずれか一方のアーム側である第一のアーム側のワイドバンドギャップ半導体スイッチング素子のうちオンしているワイドバンドギャップ半導体スイッチング素子はオンを継続し、該第一のアーム側ではないもう一方のアーム側である第二のアーム側のワイドバンドギャップ半導体スイッチング素子のすべてをオフにする制御工程と、
    を備える制御方法。
11. 請求項１０記載の制御方法であって、
    前記一方のアーム側は、該上アーム側または該下アーム側の何れかであることを特徴とする制御方法。
12. 請求項１０また１１に記載の制御方法であって、
    前記電圧検出工程では、該ワイドバンドギャップ半導体スイッチング素子のオン電圧またはゲート電圧を検出することを特徴とする制御方法。

Images