JP6353142B2 - 沿面放電素子駆動用電源回路 - Google Patents

沿面放電素子駆動用電源回路 Download PDF

Info

Publication number
JP6353142B2
JP6353142B2 JP2017169461A JP2017169461A JP6353142B2 JP 6353142 B2 JP6353142 B2 JP 6353142B2 JP 2017169461 A JP2017169461 A JP 2017169461A JP 2017169461 A JP2017169461 A JP 2017169461A JP 6353142 B2 JP6353142 B2 JP 6353142B2
Authority
JP
Japan
Prior art keywords
circuit
switching
creeping discharge
current
discharge element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017169461A
Other languages
English (en)
Other versions
JP2017209015A (ja
Inventor
尚人 篠原
尚人 篠原
田中 元史
元史 田中
重男 前沢
重男 前沢
昌也 川上
昌也 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017169461A priority Critical patent/JP6353142B2/ja
Publication of JP2017209015A publication Critical patent/JP2017209015A/ja
Application granted granted Critical
Publication of JP6353142B2 publication Critical patent/JP6353142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明の実施形態は、沿面放電素子駆動用電源回路に関する。
沿面放電素子駆動用電源回路は、例えば直流電圧源を開閉するスイッチング回路と、共振用リアクトルと、電圧昇圧用高電圧変圧器と、沿面放電素子とで構成される。そして、共振リアクトル及び沿面放電素子の容量成分によって生じる共振現象を利用して、高周波高電圧を発生させる。このような構成において、沿面放電素子の容量成分は、設置環境だけでなく、放電時におけるストリーマの成長状態等により大きく変動するため、特許文献1に開示されているように電圧と電流とで決まる電力を制限し、共振周波数を一定の範囲で動作させる必要があった。また、別途降雨検出装置などを用いて電源回路の環境状態を検出し、必要に応じて電源供給動作を停止させていた。
特許第4029422号公報
そこで、放電素子の劣化や外部環境の変化により負荷容量が増大しても、回路を過負荷状態にすることを回避できる沿面放電素子駆動用電源回路を提供する。
実施形態の沿面放電素子駆動用電源回路によれば、放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するものにおいて、スイッチング回路は、正側及び負側スイッチング素子からなる直列回路を2組並列に接続してなり、直流電源が供給される。平滑コンデンサはスイッチング回路に並列接続され、スイッチング回路の出力端子間に変圧器の1次側が接続される。電流検出手段は、変圧器の1次側巻線に流れる電流を検出し、保護動作手段は、ゼロクロス検出手段が検出した前記電流のゼロクロス点より前記電流の共振周波数を検出し、その共振周波数の変化に基づいて過負荷保護動作を行う。
第1実施形態であり、電源回路の電気的構成を示す図 電源回路の動作を示すタイミングチャート 負荷容量が小さい時の動作を示すタイミングチャート 負荷容量が大きい時の動作を示すタイミングチャート 駆動信号生成回路の電気的構成を示す図 駆動信号生成回路の動作を示すタイミングチャート MCUによる制御内容を中心に示すフローチャート 電源回路が間欠的に動作する状態を示すタイミングチャート 電力検出回路の電気的構成を示す図 電源回路における電力制御を示すタイミングチャート MCUによる過負荷保護動作の制御内容を中心に示すフローチャート 第2実施形態であり、電源回路の電気的構成を示す図 電源回路の動作を示すタイミングチャート 駆動信号生成回路の電気的構成を示す図 駆動信号生成回路の動作を示すタイミングチャート
(第1実施形態)
以下、第1実施形態について図1から図11を参照して説明する。図1は、本実施形態における電源回路の電気的構成を示している。整流回路1は、例えば商用三相交流電源2に接続される例えば三相整流器3と、限流リアクトル4及び平滑コンデンサ5とで構成され、三相交流の200V(Vac)を直流の280V(Vdc)に変換する。
整流回路1に接続される降圧回路6は、スイッチング素子7及び8の直列回路と、スイッチング素子8に並列に接続されるリアクトル9及び平滑コンデンサ10の直列回路とで構成され、整流回路1の出力電圧を20V〜200Vに降圧する。スイッチング素子7及び8には、例えばフリーホイールダイオードを備えたIGBT(Insulate Gate Bipolar Transistor)を用いるが、MOSFET(Field Effect Transistor)などのパワーデバイスを用いても良い。また、スイッチング素子8については、自己消弧素子ではない整流器のような半導体デバイスを用いても良い。
降圧回路6に接続される直列共振回路11は、スイッチング素子12a,12b,12c,12dで構成されるスイッチング回路(Hブリッジ回路)12を備えている。スイッチング回路12の出力端子間には、共振リアクトル13を介して高周波高圧変圧器14の1次側巻線15が接続されている。高周波高圧変圧器14の2次側巻線16には、コンデンサのシンボルで示す沿面放電素子17(放電素子容量)が接続されている。沿面放電素子17は、放電電極17aと誘導電極17bとの間に誘電体17cを配置して構成されている。
スイッチング回路12の負側アームであるスイッチング素子12d,12cと負側電源線との間には、電流検出素子18a,18b(電流検出手段)がそれぞれ挿入されている。スイッチング素子7及び8,並びにスイッチング素子12a〜12dの駆動信号は、MCU19(図5参照,電流検出手段,制御手段,保護動作手段)により与えられる。スイッチング回路12のスイッチング動作によって沿面放電素子17と共振リアクトル10との共振現象が生じる。MCU(マイクロコンピュータ)19は、電流検出素子18a,18bにより共振電流を検出し、その共振電流に基づいてスイッチング素子12a〜12dの駆動信号を出力する。以上が電源回路20を構成している。
次に、本実施例の作用について図2から図10を参照して説明する。図2に示すようにスイッチング素子12a及び12bの駆動信号は、沿面放電周期に設定されるスイッチング周波数の50%デューティでオンするように出力される。MCU19は、スイッチング素子12a及び12cを同時にオンすると、共振リアクトル13及び高周波高圧変圧器14を介して流れる共振電流のゼロクロス点を、電流検出素子18bを介して検出したタイミングでオフ(ターンオフ)する。また、MCU19は同様に、スイッチング素子12a及び12dを同時にオンすると、共振電流のゼロクロス点を検出したタイミングでオフする。前記共振電流の共振周波数は、スイッチング素子12a,12bのスイッチング周波数よりも高速であるため、MCU19の制御周期よりも速い。
ここで、共振周波数は、沿面放電素子17自身の浮遊容量と、放電時に発生するストリーマの成長状態等に応じた容量成分とによって変化する。特に沿面放電素子17が屋外に設置される場合は、例えば雨などの環境要因や、塵や埃が沿面放電素子17に衝突することで浮遊容量が変化する。図3及び図4は、負荷変動が発生した時の高周波高圧変圧器14の2次側電圧及び電流波形を示しており、負荷の大小によって電流の共振周波数とゼロクロス点とが異なる。このような負荷変動が生じる沿面放電素子17においては、共振電流のゼロクロス点を検出してスイッチング素子12c,12dのオフ指令を生成しなければ、正常な共振動作が維持できなくなる。
また、図4に示す負荷容量が大きい時は、共振周波数がスイッチング周波数の2倍になっているが、このような負荷状態ではスイッチング回路12のスイッチング素子12a−12d間,12b−12c間の短絡状態を引き起こす可能性がある。そこで、共振電流のゼロクロス点を検出して共振周波数がスイッチング周波数の2倍に近づいている場合は、スイッチング周波数を低下させ、負荷容量が小さい時と同様に電流ゼロ期間を生成することで安全に動作できるようになる。
このように、負荷変動が大きい沿面放電素子17を駆動するための電源回路20では、電流のゼロクロス点に基づいて直列共振回路11を制御しなければ動作可能な範囲が限られるだけでなく、回路素子の信頼性を低下させる原因となる。負荷環境に応じて安定して駆動信号を生成するには、図5に示すように共振電流のゼロクロス点を検出してスイッチング素子12c(及び12d)をオフするための割り込み信号を生成する回路を用いる。
この例では、電流検出素子18としてシャント抵抗を用いた場合の回路を示す。シャント抵抗18を介して検出される電流は微弱な信号であるため、その信号を差動増幅回路21で増幅してSN比を向上させる。差動増幅回路21は、オペアンプ22を備え、オペアンプ22の非反転入力端子は、抵抗素子23を介してシャント抵抗18の一端(スイッチング素子12cのエミッタ)に接続されていると共に、抵抗素子24を介してプルアップされている。オペアンプ22の反転入力端子は、抵抗素子25を介してシャント抵抗18の他端(グランド)に接続されていると共に、抵抗素子26を介してオペアンプ22の出力端子に接続されている。
差動増幅回路21により増幅された信号は、次段のデジタル変換回路27により電流のゼロクロス点を基準としたデジタル信号に変換される。デジタル変換回路27は、コンパレータ28を備え、コンパレータ28の非反転入力端子は、抵抗素子29を介して差動増幅回路21の出力端子に接続されていると共に、コンデンサ30を介してグランドに接続されている。コンパレータ28の反転入力端子は、直流電源電圧を分圧する抵抗素子31及び32の直列回路の共通接続点に接続されていると共に、コンデンサ33を介してグランドに接続されている。コンパレータ28の出力端子は、抵抗素子34を介してプルアップされていると共に、コンデンサ35を介してグランドに接続されている。
デジタル変換回路27には、通常電流が流れていない時にハイレベルの信号を出力できるようヒステリシス特性を付与しておき、コンパレータ28の比較信号は、電流値が負極性になるまで変化させる。このように構成すれば、デジタル変換回路27の出力信号は、共振電流のゼロクロス点でハイレベルからがローレベルに変化する。
デジタル変換回路27の出力信号は、主回路と制御回路を絶縁するための絶縁器(Digital Isolator)36,並びに抵抗素子37及びコンデンサ38からなるローパスフィルタ39を介してMCU19に入力される。以上において、差動増幅回路21〜ローパスフィルタ39が、駆動信号生成回路40(ゼロクロス検出手段)を構成している。そして、駆動信号生成回路40の出力信号の立下りエッジが、MCU19に対する割り込み信号(ゼロクロス信号)となる。
MCU19に入力されるゼロクロス信号は、例えば数10kHz〜100kHzの信号であるため、絶縁器36には高速変換可能なデジタルアイソレータを用いる。MCU19は、入力される割り込み信号の立下りエッジ(オフ割り込み)でスイッチング素子12c及び12dにオフ指令(駆動信号)を出力する。するとそのオフ指令により、MCU19におけるソフトウェア処理と、図示しないスイッチング駆動回路とを介した遅延の後にスイッチング素子12c及び12dがオフする(図6参照)。この時、共振電流が負極性となる期間にオフする必要があるため、前記駆動回路のゲート負荷は、最小負荷でオフできる定数に設定する。
図7は、MCU19による処理を中心に示す、直列共振回路11の制御フローチャートである。まず、スイッチング素子12a及び12cを同時にオンすると(S1)、スイッチング素子12cのオフ割り込みが入力されるまで同時オン状態を維持する(S2:NO)。スイッチング素子12cのオフ割り込みが入力されると(S2:YES)スイッチング素子12cをオフする(S3)。スイッチング素子12aがオンしてから、スイッチング周期の1/2より短絡防止のため設定するデッドタイムを差し引いた期間だけ、そのオン状態を継続する(S4,S5)。
デッドタイムが経過した後(S6)、スイッチング素子12b及び12dを同時にオンし(S7)、スイッチング素子12a及び12cの場合と同様に、スイッチング素子12dオフ割り込み信号の入力で(S8:YES)スイッチング素子12dをオフし(S9)、スイッチング周期の1/2よりデッドタイムを差し引いた期間だけスイッチング素子12bのオン状態を継続する(S10,S11)。デッドタイムが経過した後(S12)、運転停止指令が入力されなければ(S13:NO)ステップS1に戻り、運転停止指令が入力されれば(S13:YES)動作を終了する。
次に、電源回路20における電力制御方法について図8から図11を参照して説明する。沿面放電素子17に入力する電力は、降圧回路6の出力電圧を制御して行う。電力は、高周波高圧変圧器14の2次側で検出する構成が望ましいが、屋外で使用する場合は落雷対策等の絶縁機構が大型化するため、高周波高圧変圧器14の1次側にある降圧回路6の出力電力を検出する。しかし、降圧回路6の出力電力は、放電電力,スイッチング素子12a〜12dの損失,高周波高圧変圧器14の損失,及び高周波高圧変圧器14から沿面放電素子17までの配線抵抗による損失を含んでいる。また、シャント抵抗などの電流検出素子18で電流検出を行う場合は電流検出素子18の損失も含んでいる。このため、放電電力を制御するには温度特性や、負荷変動によって変化する1次側損失による精度悪化が問題になる。
また、沿面放電素子17は放電によって寿命が劣化するため、寿命劣化を軽減するため図8に示すように間欠的に運転(デューティ運転)される場合があり、電力を検出するのは困難である。さらに、沿面放電素子によっては印加電圧の正負で放電電力が異なる場合も考えられ、放電電極の容量成分に通電される無効電力を含んでいる。
そこで、図9に示すように、高周波高電圧変圧器14の1次側電力の平均電力を検出する回路により放電電力を制御する。1次側巻線15には並列に、抵抗素子41及び42の直列回路が接続されており、抵抗素子42の両端は、絶縁器43の入力端子に接続されている。すなわち、1次側巻線15の端子電圧を分圧し、その電圧を、絶縁器43,差動増幅回路44及びローパスフィルタ45を介して乗算器46に入力する。
差動増幅回路44はオペアンプ47を備え、オペアンプ47の非反転入力端子は、抵抗素子48を介して絶縁器43の出力端子の一方に接続されていると共に、抵抗素子49を介してグランドに接続されている。オペアンプ47の反転入力端子は、抵抗素子50を介して絶縁器43の出力端子の他方に接続されていると共に、抵抗素子51を介してオペアンプ47の出力端子に接続されている。ローパスフィルタ45は、抵抗素子52及びコンデンサ53で構成されている。
また、1次側巻線15の一端側には電流検出素子54が挿入されており、電流検出素子54の検出出力端子は乗算器46の入力端子に接続されている。乗算器46は、1次側巻線15の端子電圧と、電流検出素子54により検出される1次側電流とを乗算して1次側電力を求める。乗算器46による乗算結果は、反転増幅回路55及び56並びにローパスフィルタ57を介してMCU19に入力される。
反転増幅回路55は、オペアンプ58を備えている。オペアンプ58の反転入力端子は、抵抗素子59を介して乗算器46の出力端子に接続されていると共に、抵抗素子60及びコンデンサ61の並列回路を介してオペアンプ58の出力端子に接続されている。オペアンプ58の非反転入力端子は、抵抗素子62を介してグランドに接続されている。
次段の反転増幅回路56は、オペアンプ63を備えている。オペアンプ63の反転入力端子は、抵抗素子64を介して反転増幅回路55の出力端子に接続されていると共に、抵抗素子65を介してオペアンプ63の出力端子に接続されている。オペアンプ63の非反転入力端子は、抵抗素子66を介してグランドに接続されている。ローパスフィルタ57は、抵抗素子67及びコンデンサ68で構成されている。以上が電力検出回路69を構成している。
図10は、放電開始から放電停止までのデューティ運転の間に高周波高電圧変圧器14の1次側電力を検出し、次回のデューティ運転時に降圧回路6の出力電圧を制御する状態を示す波形図である。降圧回路6の出力電圧は、前回のデューティ運転における放電停止時の放電電力平均値に基づいて電圧制御される。降圧回路6は、MCU19によって、放電停止中にPI(Proportional Integral)制御で決まる目標電圧に制御される。このようにデューティ運転される放電電力の平均値に基づいて電圧制御することで、正負の電力変化や制御周期よりも速い放電動作の電力制御を、高周波高電圧変圧器14の1次側で行うことが可能になる。
また、沿面放電素子17により放電を行っている期間は、放電ストリーマによって容量成分が増加するため、放電点呼時と非放電時とでは共振周波数が異なる。このため、共振電流の周波数は過渡的に変化している。そこで、共振周波数の変化を監視することで、電源回路20の過負荷保護動作を行う。
図11は、MCU19による過負荷保護動作の制御内容を中心に示すフローチャートである。MCU19は、外部より放電開始指令が入力されると(S21)沿面放電素子17による放電を開始させる(S22)。すなわち、図7に示すフローチャートの実行を開始する。続いて、MCU19は、共振電流のゼロクロス点からその共振周波数を求め、異常検出を行う(S23)。例えば、スイッチング素子12a及び12cをターンオンさせた時点から、スイッチング素子12cオフ割り込み信号(ゼロ電流復帰信号)の入力があるまでの時間をタイマやカウンタ等により計測することで共振周波数を求める。
ここで、沿面放電素子17に異常がなく、且つ雨天などの環境要因で浮遊容量が増加していない状態では、共振周波数は異常検出値(所定の周波数)以上のため、電源回路20は正常に動作する。この場合(S23;NO)、後述する異常検出カウンタ(cnt)をリセットして(S28)ステップ22に戻る。
一方、電源回路20の運転時に何かしらの要因で浮遊容量が増加し、共振周波数が異常検出値未満になると(S23;YES)、スイッチング回路12による発振動作を停止させて(S24)異常検出カウンタをインクリメントする(S25)。そして、カウンタ値が「432」未満であれば、例えば降雨状態のような環境要因による一時的な異常と判断し、所定の時間(例えば10分間)だけ放電停止モードに移行する(S29,S30)。
上記所定の時間が経過すると、ステップS22に移行して再度放電動作を開始する。ステップS23において、やはり共振周波数が異常検出値未満であれば、再度ステップS24〜S25,S29及びS30を実行する。この動作を所定回数(例えば432カウント,3日間(所定の期間)相当)以上継続した場合は環境要因による異常ではなく、放電素子異常と判定して(S26)電源回路20の動作を停止させる(S27)。
以上のように本実施形態によれば、沿面放電素子17を駆動する電源回路20において、スイッチング回路12は、正側スイッチング素子12a及び12b,負側スイッチング素子12c及び12dからなる直列回路を並列に接続してなり直流電源が供給され、平滑コンデンサ10はスイッチング回路12に並列接続され、スイッチング回路12の出力端子間に高周波高電圧変圧器14の1次側が接続される。電流検出素子18a,18bを、それぞれ負側スイッチング素子12d,12cのエミッタと負側電源線との間に配置して、MCU19は、これらに流れる共振電流を検出すると、その電流のゼロクロス点に基づいて負側スイッチング素子12d,12cをターンオフさせるようにした。これにより、温度特性や負荷変動等により1次側損失が変化しても、共振状態を確実に維持して放電電力の制御を高い精度で行うことができる。
また、MCU19は、前記ゼロクロス点より電流の共振周波数を検出し、その共振周波数の変化に基づいて過負荷保護動作を行う。具体的には、共振周波数を、スイッチング素子12a及び12c,又は12b及び12dのオンタイミングから、駆動信号生成回路40により出力されるスイッチング素子12c又は12dオフ割り込み信号の入力があるまでの期間から検出する。これにより、降雨等の環境要因の変化や、沿面放電素子17の故障等により、電源回路20が過負荷状態に至ることを回避して保護することができる。したがって、降雨検出装置等を別途用意する必要がなくなる。
そして、MCU19は、前記共振周波数が異常検出値未満になると過負荷状態と判断して、スイッチング回路12によるスイッチング動作を一時的に停止させてから再開させる。したがって、降雨等の環境要因の変化による一時的な過負荷状態が発生した場合には、放電動作を一時的に停止させて環境の回復に備えることができる。また、MCU19は、過負荷状態が所定の期間継続すると沿面放電素子17の異常と判断して、スイッチング回路12によるスイッチング動作を停止させる。したがって、沿面放電素子17の修理や交換が必要な場合に、電源供給を停止させることができる。
(第2実施形態)
図12から図15は第2実施形態であり、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図12に示すように、第2実施形態の電源回路71は、1つの電流検出素子18を、スイッチング素子12c及び12dの共通接続点である両者のエミッタと、平滑コンデンサ10の負側端子との間に接続配置した構成である。
次に、第2実施形態の作用について図13から図15を参照して説明する。尚、MCU19による制御内容は図7に示したものと同様である。図13に示すように、第1実施形態と同様に、スイッチング素子12c,12dは、直列共振回路11に流れる共振電流のゼロクロス点に基づいてスイッチング制御される。但し第2実施形態の場合、1つの電流検出素子18により、スイッチング素子12a,12cがオンしている時に生じる共振電流のゼロクロス点と、スイッチング素子12b,12dがオンしている時に生じる共振電流のゼロクロス点が混在して検出される。
図14は、スイッチング素子12c,12dのそれぞれに対応した駆動信号生成回路40c,40dの構成を示す。基本的に第1実施形態の駆動信号生成回路40と同じ構成であるが、第2実施形態では、電流検出素子18と駆動信号生成回路40c側の差動増幅回路21cとの接続は第1実施形態と同様であるのに対し、電流検出素子18と駆動信号生成回路40d側の差動増幅回路21dとの接続は、反転入力端子,非反転入力端子が逆になる。このように、それぞれの増幅回路21c,21dの入力信号を入れ替えることで、スイッチング素子12c,12d夫々に流れている共振電流のゼロクロス点でオフ割り込み信号を生成できる。
図15は、駆動信号生成回路40c,40dの動作を示すタイミングチャートである。駆動信号生成回路40cの出力信号は、電流検出素子18に負極性の電流が流れた時にハイレベルからローレベルに変化し、電流値がゼロになるとローレベルからハイレベルに復帰する。一方で、駆動信号生成回路40dの出力信号は、電流検出素子18に正極性の電流が流れた時にハイレベルからローレベルに変化し、電流値がゼロになるとローレベルからハイレベルに復帰する。
駆動信号生成回路40cの出力信号によるオフ割り込みは、スイッチング素子12d側のゼロクロス検出によるオフ割り込み時においても、デッドタイム分の遅延後に発生する。しかしこの時、スイッチング素子12a及び12cは共にオフしているので、駆動信号生成回路40cによるオフ割り込みが発生しても問題はない。駆動信号生成回路40d側についても同様である。
ここで、沿面放電素子17により放電を行う期間では、沿面放電素子17に印加する電圧の極性が異なることで容量が変化している場合もある。このため、共振周波数の検出は、図15に示すように、スイッチング素子12a〜12dのオンタイミングから駆動信号生成回路40c,40dの出力信号(スイッチング素子12c,12dのオフ割り込み信号)の立ち上がりエッジまでの期間にタイマを動作させ、時間t1,t2を検出して共振周波数を検出する。環境要因による過負荷保護は、時間t1,t2の内より長い方を検出して保護動作を行うのが望ましい。
以上のように第2実施形態によれば、1つの電流検出素子18を、スイッチング素子12c及び12dの共通接続点と平滑コンデンサ14の負側端子との間に接続配置した。このように、スイッチング素子12a〜12dに流れる共振電流が混在する状態で検出を行う構成でも、共振電流のゼロクロス点を検出し、負荷変動が生じる沿面放電素子17について、共振周波数を維持した状態で放電電力を高精度に制御することができる。また、過負荷保護動作についても、第1実施形態と同様に行うことができる。
(その他の実施形態)
ステップS10のおける待ち時間は10分に限ることなく、個別の設計に応じて適宜変更すれば良い。また、ステップS25におけるカウント数についても、3日間相当値の「432」カウントに限ることなく適宜変更して良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、10は平滑コンデンサ、12はスイッチング回路、12a〜12dはスイッチング素子、14は高周波高圧変圧器、17は沿面放電素子、17aは放電電極、17bは誘導電極、17cは誘電体、18,18a,18bは電流検出素子(電流検出手段),19はMCU(電流検出手段,制御手段,過負荷保護手段)、20は電源回路、40は駆動信号生成回路(ゼロクロス検出手段)、71は電源回路を示す。

Claims (4)

  1. 放電電極と誘導電極とがそれらの間に誘電体を介して配置される沿面放電素子を駆動するもので、
    正側及び負側スイッチング素子からなる直列回路を2組並列に接続してなり、直流電源が供給されるスイッチング回路と、
    前記スイッチング回路に並列接続される平滑コンデンサと、
    前記スイッチング回路の出力端子間に1次側が接続される変圧器と、
    この変圧器の1次側巻線に流れる電流を検出する電流検出手段と、
    前記電流のゼロクロス点を検出するゼロクロス検出手段と、
    前記ゼロクロス点より前記電流の共振周波数を検出し、前記共振周波数の変化に基づいて過負荷保護動作を行う保護動作手段とを備える沿面放電素子駆動用電源回路。
  2. 前記保護動作手段は、前記共振周波数を、前記負側スイッチング素子のオンタイミングから、前記ゼロクロス検出手段が前記ゼロクロス点を検出したタイミングまでの期間より検出する請求項1記載の沿面放電素子駆動用電源回路。
  3. 前記保護動作手段は、前記共振周波数が所定の周波数未満になると過負荷状態と判断して、前記スイッチング回路によるスイッチング動作を一時的に停止させてから再開させる請求項1又は2記載の沿面放電素子駆動用電源回路。
  4. 前記保護動作手段は、前記過負荷状態が所定の期間継続すると、前記沿面放電素子の異常と判断して、前記スイッチング動作を停止させる請求項3記載の沿面放電素子駆動用電源回路。
JP2017169461A 2017-09-04 2017-09-04 沿面放電素子駆動用電源回路 Active JP6353142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017169461A JP6353142B2 (ja) 2017-09-04 2017-09-04 沿面放電素子駆動用電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017169461A JP6353142B2 (ja) 2017-09-04 2017-09-04 沿面放電素子駆動用電源回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015068863A Division JP6230561B2 (ja) 2015-03-30 2015-03-30 沿面放電素子駆動用電源回路

Publications (2)

Publication Number Publication Date
JP2017209015A JP2017209015A (ja) 2017-11-24
JP6353142B2 true JP6353142B2 (ja) 2018-07-04

Family

ID=60417355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017169461A Active JP6353142B2 (ja) 2017-09-04 2017-09-04 沿面放電素子駆動用電源回路

Country Status (1)

Country Link
JP (1) JP6353142B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111600488A (zh) * 2020-03-14 2020-08-28 青岛鼎信通讯股份有限公司 一种利用过零检测技术提高电力电子变压器效率的方法
CN111600487B (zh) * 2020-03-14 2022-09-13 青岛鼎信通讯股份有限公司 一种提高充电站能量路由器系统dcdc效率的控制方法
CN111596130A (zh) * 2020-03-14 2020-08-28 青岛鼎信通讯股份有限公司 一种利用谐振频率检测技术提高能量路由器效率的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423589A (en) * 1987-07-20 1989-01-26 Mitsubishi Electric Corp Method and apparatus for controlling power supply for laser
JP4314715B2 (ja) * 2000-02-29 2009-08-19 パナソニック電工株式会社 放電灯点灯装置
JP4029422B2 (ja) * 2001-12-19 2008-01-09 俊介 細川 沿面放電素子駆動用電源
JP4625881B2 (ja) * 2004-04-23 2011-02-02 有限会社金沢大学ティ・エル・オー 共振周波数検出方法及び磁界発生装置

Also Published As

Publication number Publication date
JP2017209015A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
US10367348B2 (en) Switch-mode power supply and control having protection from a short-circuited current sensing resistor
JP6230561B2 (ja) 沿面放電素子駆動用電源回路
US20190006949A1 (en) Isolated synchronous rectification-type dc/dc converter
US8963515B2 (en) Current sensing circuit and control circuit thereof and power converter circuit
JP6353142B2 (ja) 沿面放電素子駆動用電源回路
JPH08222386A (ja) 零電圧スイッチング回路
JP6942269B2 (ja) 電力変換装置
JP6184436B2 (ja) 沿面放電素子駆動用電源回路
US9515576B2 (en) Short circuit detection in a capacitor of a DC-bridge and DC-bridge protection
JP5778463B2 (ja) 電源装置
US20200144917A1 (en) Voltage conversion device having improved inductor current cutoff speed
JP6373460B2 (ja) 沿面放電素子駆動用電源回路
US10602601B2 (en) Creeping discharge element drive device and creeping discharge element drive method
WO2019015257A1 (zh) 变频器的控制电路、变频器和微波炉
CN109818328B (zh) 一种开关电源过压保护电路
TWI473402B (zh) 電源轉換裝置
JP6615702B2 (ja) 沿面放電素子駆動用電源回路
CN113424423A (zh) 双降压斩波器电路
US11784558B2 (en) LLC stage for LED drivers
JP2010068585A (ja) 電力変換装置
JP2008243462A (ja) 放電灯点灯装置及び照明器具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170904

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180607

R151 Written notification of patent or utility model registration

Ref document number: 6353142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151