JP2018125848A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2018125848A
JP2018125848A JP2018007237A JP2018007237A JP2018125848A JP 2018125848 A JP2018125848 A JP 2018125848A JP 2018007237 A JP2018007237 A JP 2018007237A JP 2018007237 A JP2018007237 A JP 2018007237A JP 2018125848 A JP2018125848 A JP 2018125848A
Authority
JP
Japan
Prior art keywords
voltage
photoelectric conversion
signal
pixel electrode
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018007237A
Other languages
English (en)
Other versions
JP2018125848A5 (ja
JP7113219B2 (ja
Inventor
町田　真一
Shinichi Machida
真一 町田
雅史 村上
Masafumi Murakami
雅史 村上
健富 徳原
Taketomi Tokuhara
健富 徳原
真明 柳田
Masaaki Yanagida
真明 柳田
三四郎 宍戸
Sanshiro Shishido
三四郎 宍戸
学 中田
Manabu Nakada
学 中田
眞澄 井土
Masumi Ido
眞澄 井土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2018125848A publication Critical patent/JP2018125848A/ja
Publication of JP2018125848A5 publication Critical patent/JP2018125848A5/ja
Application granted granted Critical
Publication of JP7113219B2 publication Critical patent/JP7113219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/11—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths for generating image signals from visible and infrared light wavelengths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】可動式のフィルタを設けることなく、可視光による画像と、可視光及び赤外光による画像と、赤外光による画像とを生成する。
【解決手段】本開示の撮像装置は、画素電極を含む単位画素セルと、画素電極に対向する対向電極と、画素電極及び対向電極の間に配置された光電変換層と、画素電極及び対向電極の間に第１電圧が印加されることにより、可視光及び赤外光を用いて撮像された画像に相当する第１信号を取得し、画素電極及び対向電極の間に第２電圧が印加されることにより、可視光を用いて撮像された画像に相当する第２信号を取得し、第１信号と第２信号とを用いて所定の演算を行うことにより、赤外光を用いて撮像された画像に相当する第３信号を生成する演算回路と、を備える。
【選択図】図４

Description

本開示は撮像装置に関する。
従来、可視光によるカラー画像と赤外光によるモノクロ画像とを一つのイメージセンサで取得する際、赤外光が多い環境下で撮影が行われる場合、赤外光の影響により色再現が損なわれる。そのため、カラー画像の撮像時にはセンサ前面に赤外光を遮断する赤外カットフィルタを設けて良好な色再現を実現することが考案されている（例えば、特許文献１参照）。また、夜間などは赤外カットフィルタを除去することで、モノクロ画像を撮像することができる。環境光に赤外光と可視光の両方が含まれる場合には、可視光を遮断する可視光カットフィルタを設けることで、赤外光のみによる画像を取得することも考えられる。
特許第５１００６１５号公報
本開示は、可動式のフィルタを設けることなく、可視光による画像と、可視光及び赤外光による画像と、赤外光による画像とを生成できる撮像装置を提供する。
本開示の一態様に係る撮像装置は、画素電極、前記画素電極に電気的に接続された電荷蓄積領域、及び前記電荷蓄積領域に電気的に接続された信号検出回路を含む単位画素セルと、前記画素電極に対向する対向電極と、前記画素電極及び前記対向電極の間に配置された光電変換層と、演算回路と、を備える。前記光電変換層は、前記画素電極及び前記対向電極の間に第１電圧が印加されると、可視光及び赤外光を第１電気信号に変換し、前記画素電極及び前記対向電極の間に、前記第１電圧と異なる第２電圧が印加されると、前記可視光を第２電気信号に変換する。前記演算回路は、前記画素電極及び前記対向電極の間に前記第１電圧が印加されることにより、前記第１電気信号に基づき、前記可視光及び前記赤外光を用いて撮像された画像に相当する第１信号を取得し、前記画素電極及び前記対向電極の間に前記第２電圧が印加されることにより、前記第２電気信号に基づき、前記可視光を用いて撮像された画像に相当する第２信号を取得し、前記第１信号と前記第２信号とを用いて所定の演算を行うことにより、前記赤外光を用いて撮像された画像に相当する第３信号を生成する。
本開示によると、可視光による画像と、可視光及び赤外光による画像と、赤外光による画像とを生成できる撮像装置を提供できる。
図１は、実施形態に係る撮像装置の例示的な回路構成を示す模式図である。 図２は、実施形態に係る単位画素セルの例示的なデバイス構造を示す模式的な断面図である。 図３は、実施形態に係る光電変換層の構成の一例を示す模式的な断面図である。 図４は、実施形態に係る撮像装置における動作の一例を説明するためのタイミングチャートである。 図５は、実施形態に係る撮像装置において、光電変換層が有する分光感度特性の電圧依存性を示す一例である。 図６Ａは、実施形態に係る可視光及び赤外光の分光感度特性の一例を示す図である。 図６Ｂは、実施形態に係る可視光の分光感度特性の一例を示す図である。 図６Ｃは、実施形態に係る赤外光の分光感度特性の一例を示す図である。 図６Ｄは、実施形態に係る画素構成、及び可視光及び赤外光のモードにおいて得られる信号を模式的に示す図である。 図６Ｅは、実施形態に係る画素構成、及び可視光のモードにおいて得られる信号を模式的に示す図である。 図６Ｆは、実施形態に係る画素構成、及び赤外光のモードにおいて得られる信号を模式的に示す図である。 図７は、実施形態に係る撮像装置のモード切替動作の一例を示す図である。 図８は、実施形態に係る撮像装置のモード切替動作の別の例を示す図である。
上記の背景技術の項目で記述した、可動式のフィルタを機械的に挿抜することでカラー撮像と赤外撮像を切替える方式は、挿抜にかかる期間は良好な撮像結果が得られないため、デイナイトカメラのようにカラー撮像と赤外モノクロ撮像との切り換え頻度が少ない用途には有用である。しかしながら、カラー画像と赤外画像とを同時に取得したい場合、挿抜期間内に被写体が動いてしまうと動体ブレを起こすことになる。また、可動部を繰り返し高速に動かすことは、装置の耐久性及び消費電力の観点からも好ましくない。
本開示の一態様に係る撮像装置は、画素電極、前記画素電極に電気的に接続された電荷蓄積領域、及び前記電荷蓄積領域に電気的に接続された信号検出回路を含む単位画素セルと、前記画素電極に対向する対向電極と、前記画素電極及び前記対向電極の間に配置された光電変換層と、演算回路と、を備える。前記光電変換層は、前記画素電極及び前記対向電極の間に第１電圧が印加されると、可視光及び赤外光を第１電気信号に変換し、前記画素電極及び前記対向電極の間に、前記第１電圧と異なる第２電圧が印加されると、前記可視光を第２電気信号に変換する。前記演算回路は、前記画素電極及び前記対向電極の間に前記第１電圧が印加されることにより、前記第１電気信号に基づき、前記可視光及び前記赤外光を用いて撮像された画像に相当する第１信号を取得し、前記画素電極及び前記対向電極の間に前記第２電圧が印加されることにより、前記第２電気信号に基づき、前記可視光を用いて撮像された画像に相当する第２信号を取得し、前記第１信号と前記第２信号とを用いて所定の演算を行うことにより、前記赤外光を用いて撮像された画像に相当する第３信号を生成する。
この構成によれば、当該撮像装置は、光電変換層への印加電圧を変更することで、可視光による撮像と、可視光及び赤外光による撮像を全画素同時に切り換えることが可能である。さらに、当該撮像装置は、可視光が撮影された画像と、可視光及び赤外光が撮影された画像とを用いて、赤外光が撮影された画像を生成できる。このように、当該撮像装置は、可動式のフィルタを設けることなく、可視光による画像と、可視光及び赤外光による画像と、赤外光による画像とを生成できる。
本開示の一態様に係る撮像装置は、前記画素電極及び前記対向電極の間に、前記第１電圧または前記第２電圧を選択的に供給可能な電圧供給回路をさらに備えていてもよい。
本開示の一態様に係る撮像装置において、前記演算回路は、前記第１信号から、前記第２信号にゲインを乗算することにより得られた信号を減算することにより、前記第３信号を生成してもよい。
本開示の一態様に係る撮像装置において、前記ゲインは、前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率の比に相当してもよい。
本開示の一態様に係る撮像装置において、前記ゲインは、前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率の比と、前記画素電極及び前記対向電極の間に前記第２電圧が印加されている時間である第２露光時間に対する、前記画素電極及び前記対向電極の間に前記第１電圧が印加されている時間である第１露光時間の比と、の積に相当してもよい。
本開示の一態様に係る撮像装置において、前記演算回路は、前記第１信号に第１ゲインを乗算することにより得られた第４信号から、前記第２信号に前記第１ゲインと異なる第２ゲインを乗算することにより得られた第５信号を減算することにより、前記第３信号を生成してもよい。
本開示の一態様に係る撮像装置において、前記第２ゲインに対する前記第１ゲインの比は、前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率の比に相当してもよい。
本開示の一態様に係る撮像装置において、前記第２ゲインに対する前記第１ゲインの比は、前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率の比と、前記画素電極及び前記対向電極の間に前記第１電圧が印加されている時間である第１露光時間に対する、前記画素電極及び前記対向電極の間に前記第２電圧が印加されている時間である第２露光時間の比と、の積に相当してもよい。
本開示の一態様に係る撮像装置において、前記第１露光時間は、前記第２露光時間より短くてもよい。
本開示の一態様に係る撮像装置において、前記光電変換層は、複数の光電変換膜を含んでいてもよい。
本開示の一態様に係る撮像装置において、前記複数の光電変換膜のうち少なくとも１つは、有機材料を含んでいてもよい。
本開示において、回路、ユニット、装置、部材又は部の全部又は一部、又はブロック図の機能ブロックの全部又は一部は、半導体装置、半導体集積回路（ＩＣ）、又はＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）を含む一つ又は複数の電子回路によって実行されてもよい。ＬＳＩ又はＩＣは、一つのチップに集積されてもよいし、複数のチップを組み合わせて構成されてもよい。例えば、記憶素子以外の機能ブロックは、一つのチップに集積されてもよい。ここでは、ＬＳＩまたはＩＣと呼んでいるが、集積の度合いによって呼び方が変わり、システムＬＳＩ、ＶＬＳＩ（ｖｅｒｙ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）、若しくはＵＬＳＩ（ｕｌｔｒａ ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）と呼ばれるものであってもよい。 ＬＳＩの製造後にプログラムされる、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）、又はＬＳＩ内部の接合関係の再構成又はＬＳＩ内部の回路区画のセットアップができるｒｅｃｏｎｆｉｇｕｒａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅも同じ目的で使うことができる。
さらに、回路、ユニット、装置、部材又は部の全部又は一部の機能又は操作は、ソフトウエア処理によって実行することが可能である。この場合、ソフトウエアは一つ又は複数のＲＯＭ、光学ディスク、ハードディスクドライブなどの非一時的記録媒体に記録され、ソフトウエアが処理装置（ｐｒｏｃｅｓｓｏｒ）によって実行されたときに、そのソフトウエアで特定された機能が処理装置（ｐｒｏｃｅｓｓｏｒ）および周辺装置によって実行される。システム又は装置は、ソフトウエアが記録されている一つ又は複数の非一時的記録媒体、処理装置（ｐｒｏｃｅｓｓｏｒ）、及び必要とされるハードウエアデバイス、例えばインターフェース、を備えていても良い。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置、および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
（撮像装置の実施形態）
図１は、本開示の実施形態に係る撮像装置の例示的な回路構成を示す。図１に示す撮像装置１００は、２次元に配列された複数の単位画素セル１０を含む画素アレイ２００を有する。図１は、単位画素セル１０が２行２列のマトリクス状に配置された例を模式的に示している。撮像装置１００における単位画素セル１０の数および配置は、図１に示す例に限定されない。
各単位画素セル１０は、光電変換部１３および信号検出回路１４を有する。後に図面を参照して説明するように、光電変換部１３は、互いに対向する２つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号電荷を生成する。光電変換部１３は、その全体が、単位画素セル１０毎に独立した素子である必要はなく、光電変換部１３の例えば一部分または全部が複数の単位画素セル１０にまたがっていてもよい。本実施の形態の場合は、光の入射側の電極についても、光の入射側の電極の一部分または全部が複数の単位画素セル１０にまたがっている。
信号検出回路１４は、光電変換部１３によって生成された信号を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には電界効果トランジスタ（ＦＥＴ）であり、ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６としてＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示する。
図１において模式的に示すように、信号検出トランジスタ２４の制御端子（ここではゲート）は、光電変換部１３との電気的な接続を有する。光電変換部１３によって生成される信号電荷（正孔または電子）は、信号検出トランジスタ２４のゲートと光電変換部１３との間の電荷蓄積ノード（「フローティングディフュージョンノード」とも呼ばれる。）４１に蓄積される。電荷蓄積ノード４１は、電荷蓄積領域に相当する。光電変換部１３の構造の詳細は、後述する。
各単位画素セル１０の光電変換部１３は、さらに、感度制御線４２との接続を有している。図１に例示する構成において、感度制御線４２は、電圧供給回路３２に接続されている。この電圧供給回路３２は、少なくとも第一電圧、第二電圧、および、第三電圧の３種類の電圧のいずれかを光電変換部１３に選択的に供給可能に構成された回路である。電圧供給回路３２は、撮像装置１００の動作時、感度制御線４２を介して光電変換部１３に所定の電圧を供給する。電圧供給回路３２は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、電圧供給回路３２から光電変換部１３に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、光電変換部１３からの電荷蓄積ノード４１への信号電荷の蓄積の開始および終了が制御される。換言すれば、本開示の実施形態では、電圧供給回路３２から光電変換部１３に供給される電圧を第三電圧と他の電圧との間で切り替えることによって、電子シャッタ動作が実行される。撮像装置１００の動作の例は、後述する。
各単位画素セル１０は、電源電圧ＶＤＤを供給する電源線４０との接続を有する。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子（典型的にはドレイン）が接続されている。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号電荷を、その信号電荷に応じた電圧に増幅して信号電圧として出力する。
信号検出トランジスタ２４の出力端子（ここではソース）には、アドレストランジスタ２６の入力端子（ここではドレイン）が接続されている。アドレストランジスタ２６の出力端子（ここではソース）は、画素アレイ２００の列ごとに配置された複数の垂直信号線４７のうちの１つに接続されている。アドレストランジスタ２６の制御端子（ここではゲート）は、アドレス制御線４６に接続されており、アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。
図示する例では、アドレス制御線４６は、垂直走査回路（「行走査回路」とも呼ばれる）３６に接続されている。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位で選択する。これにより、選択された単位画素セル１０の信号の読み出しが実行される。
垂直信号線４７は、画素アレイ２００からの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路（「行信号蓄積回路」とも呼ばれる）３７が接続される。カラム信号処理回路３７は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（ＡＤ変換）などを行う。図示するように、カラム信号処理回路３７は、画素アレイ２００における単位画素セル１０の各列に対応して設けられる。これらのカラム信号処理回路３７には、水平信号読み出し回路（「列走査回路」とも呼ばれる）３８が接続される。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。
図１に例示する構成において、単位画素セル１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタである。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャンネルＭＯＳＦＥＴを適用した例を説明する。図示するように、このリセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積ノード４１との間に接続される。リセットトランジスタ２８の制御端子（ここではゲート）は、リセット制御線４８に接続されており、リセット制御線４８の電位を制御することによって、電荷蓄積ノード４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位でリセットすることが可能である。
この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧源３４に接続されている。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２およびリセット電圧源３４の一方または両方が、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの感度制御電圧および／またはリセット電圧源３４からのリセット電圧Ｖｒが、垂直走査回路３６を介して各単位画素セル１０に供給されてもよい。
リセット電圧Ｖｒとして、信号検出回路１４の電源電圧ＶＤＤを用いることも可能である。この場合、各単位画素セル１０に電源電圧を供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化し得る。また、電源線４０と、リセット電圧線４４を共通化できるので、画素アレイ２００における配線を単純化し得る。ただし、リセット電圧Ｖｒと、信号検出回路１４の電源電圧ＶＤＤとに互いに異なる電圧を用いることは、撮像装置１００のより柔軟な制御を可能にする。
（単位画素セルのデバイス構造）
図２は、単位画素セル１０の例示的なデバイス構造を模式的に示す。図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。
半導体基板２０は、不純物領域（ここではＮ型領域）２６ｓ、２４ｓ、２４ｄ、２８ｄ、２８ｓと、単位画素セル１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとで、半導体基板２０にアクセプターのイオン注入を行うことによって形成される。
不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄ、２８ｓは、典型的には、半導体基板２０内に形成された拡散層である。図２に模式的に示すように、信号検出トランジスタ２４は、不純物領域２４ｓ、２４ｄと、ゲート電極２４ｇ（典型的にはポリシリコン電極）と、を含む。不純物領域２４ｓ、２４ｄは、それぞれ、信号検出トランジスタ２４の例えばソース領域およびドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。
同様に、アドレストランジスタ２６は、不純物領域２６ｓ、２４ｓと、アドレス制御線４６（図１参照）に接続されたゲート電極２６ｇ（典型的にはポリシリコン電極）と、を含む。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図２において不図示の垂直信号線４７（図１参照）との接続を有する。
リセットトランジスタ２８は、不純物領域２８ｄ、２８ｓと、リセット制御線４８（図１参照）に接続されたゲート電極２８ｇ（典型的にはポリシリコン電極）と、を含む。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図２において不図示のリセット電圧線４４（図１参照）との接続を有する。
半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５１（典型的には二酸化シリコン層）が配置されている。図示するように、層間絶縁層５１中には、配線層５６が配置され得る。配線層５６は、典型的には、銅などの金属から形成され、例えば、上述の垂直信号線４７などの配線をその一部に含み得る。層間絶縁層５１に含まれる絶縁層の数、および、層間絶縁層５１中に配置される配線層５６に含まれる配線層の数は、任意に設定可能であり、図２に示す例に限定されない。
層間絶縁層５１上には、上述の光電変換部１３が配置される。別の言い方をすれば、本開示の実施形態では、画素アレイ２００（図１参照）を構成する複数の単位画素セル１０が、半導体基板２０上に形成されている。半導体基板２０上に２次元に配列された複数の単位画素セル１０は、感光領域を形成する。隣接する２つの単位画素セル１０間の距離である画素ピッチは、例えば２μｍ程度である。
光電変換部１３は、画素電極１１と、対向電極１２と、これらの間に配置された光電変換層１５とを含む。この例では、対向電極１２および光電変換層１５は、複数の単位画素セル１０にまたがって形成されている。
他方、画素電極１１は、単位画素セル１０ごとに設けられており、隣接する他の単位画素セル１０の画素電極１１と空間的に分離されることによって、他の単位画素セル１０の画素電極１１から電気的に分離されている。
対向電極１２は、典型的には、透明な導電性材料から形成される透明電極である。対向電極１２は、光電変換層１５において光が入射される側に配置される。したがって、光電変換層１５には、対向電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味する。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極１２には、例えば、ＩＴＯ（Ｉｎｄｉｕｍ ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｉｕｍ ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２などの透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ（ＴＣＯ））を用いることができる。
光電変換層１５は、入射する光を受けて正孔−電子対を発生させる。光電変換層１５は、本実施の形態の場合、有機材料から形成される。光電変換層１５を構成する材料の具体例は、後述する。
図１を参照して説明したように、対向電極１２は、電圧供給回路３２に接続された感度制御線４２との接続を有する。また、ここでは、対向電極１２は、複数の単位画素セル１０にまたがって形成されている。したがって、感度制御線４２を介して、電圧供給回路３２から所望の大きさの感度制御電圧を複数の単位画素セル１０の間に一括して印加することが可能である。なお、電圧供給回路３２から所望の大きさの感度制御電圧を印加することができれば、対向電極１２は、単位画素セル１０ごとに分離して設けられていてもよい。同様に、光電変換層１５が単位画素セル１０ごとに分離して設けられていてもよい。
後に詳しく説明するように、電圧供給回路３２は、露光期間と非露光期間との間で互いに異なる電圧を対向電極１２に供給する。本明細書において、「露光期間」は、光電変換により生成される正および負の電荷の一方を電荷蓄積領域に蓄積するための期間を意味し、「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。なお、「非露光期間」は、光電変換部１３への光の入射が遮断されている期間に限定されず、光電変換部１３に光が照射されている期間を含んでいてもよい。
画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔−電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。
対向電極１２に対向する画素電極１１は、対向電極１２と画素電極１１との間に適切なバイアス電圧が与えられることにより、光電変換層１５において光電変換によって発生した正および負の電荷のうちの一方を収集する。画素電極１１は、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。
画素電極１１を遮光性の電極としてもよい。例えば、画素電極１１として、厚さが１００ｎｍのＴａＮ電極を形成することにより、十分な遮光性を実現し得る。画素電極１１を遮光性の電極とすることにより、半導体基板２０に形成されたトランジスタ（この例では信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８の少なくともいずれか）のチャネル領域または不純物領域への、光電変換層１５を通過した光の入射を抑制し得る。上述の配線層５６を利用して層間絶縁層５１内に遮光膜を形成してもよい。半導体基板２０に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト（例えば閾値電圧の変動）などを抑制し得る。また、半導体基板２０に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板２０への光の入射の抑制は、撮像装置１００の信頼性の向上に貢献する。
図２に模式的に示すように、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、画素電極１１との電気的な接続を有する。プラグ５２、配線５３は、例えば銅などの金属から形成される。プラグ５２、配線５３およびコンタクトプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積ノード４１（図１参照）の少なくとも一部を構成する。配線５３は、配線層５６の一部であり得る。また、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５５を介して、不純物領域２８ｄにも接続されている。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、コンタクトプラグ５４、５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、画素電極１１によって収集された信号電荷を蓄積する電荷蓄積領域として機能する。
画素電極１１によって信号電荷が収集されることにより、電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して選択的に読み出される。
（光電変換層の構成の例）
上述したように、光電変換層１５に光を照射し、画素電極１１と対向電極１２との間にバイアス電圧を印加することにより、光電変換によって生じる正および負の電荷のうちの一方を画素電極１１によって収集し、収集された電荷を電荷蓄積領域に蓄積することができる。本実施の形態では、以下に説明するような互いに吸収スペクトルの異なる光電変換膜を一定の条件のもとで積層した感光層１５Ａを光電変換部１３に用いている。これによると、画素電極１１と対向電極１２との間の電位差によって、光電変換層１５の波長感度特性、つまり、撮像波長範囲を切り替えることが可能となる。また、電荷蓄積領域に既に蓄積された信号電荷は、画素電極１１と対向電極１２との間の電位差を所定の電位差以下にすることで、光電変換層１５を介して対向電極１２へ移動することを抑制できる。また、画素電極１１と対向電極１２との間の電位差を所定の電位差以下にすれば、その後、電荷蓄積領域へ信号電荷がさらに蓄積されることを抑制できる。このことは、本発明者らが新しく見出した知見の１つである。つまり、光電変換層１５に印加するバイアス電圧の大きさの制御により、複数の画素のそれぞれに転送トランジスタなどの素子を別途設けることなく、グローバルシャッタ機能を有し、また、撮像波長の電気的な切り換えが可能である。撮像装置１００における動作の典型例は、後述する。
以下、光電変換層１５の構成の例および光電変換層１５における波長感度特性を説明する。
図３は、光電変換層１５の構成の一例を示す模式的な断面図である。図３に例示される構成において、光電変換層１５は、正孔ブロッキング層１５ｈと、感光層１５Ａと、電子ブロッキング層１５ｅとを有している。正孔ブロッキング層１５ｈは、感光層１５Ａと対向電極１２との間に配置されている。電子ブロッキング層１５ｅは感光層１５Ａと画素電極１１との間に配置されている。光電変換層１５は、典型的には、半導体材料を含む。ここでは、半導体材料として、有機半導体材料を用いる。有機半導体材料は、撮像で必要とする撮像波長において吸収ピークをもつ材料であればよいが、通常は電子供与性の有機半導体材料と、電子受容性の有機半導体材料を混合して光電変換膜を得る。これにより、光電変換層１５内で発生した励起子を電子と正孔に分離するのに必要な電界強度を半導体素子として十分使用可能な程度にまで小さくすることができる。言い換えると、同じ電圧における量子効率が増大し、光電変換特性が向上する。
本実施の形態の場合、対向電極１２側に配置される第一光電変換膜１５０ａは、可視波長域のみに感度を有する波長感度特性を有し、画素電極１１側に配置される第二光電変換膜１５０ｂは、可視波長域に感度を有し、かつ赤外波長域に可視波長域よりも強い感度を有する波長感度特性を有している。なおここでは、ピーク波長の十分の一未満の感度は、感度がないものとして記載している。
有機半導体材料で構成した光電変換層１５は、対向電極１２と画素電極１１との間に印加する電圧の大きさを変えることで、画素電極１１まで到達する信号電荷の量を制御することができる。この理由は、有機半導体材料のキャリア輸送性能が非常に低く、光電変換層１５内で発生した電荷を画素電極１１に引っ張る電界強度が強くなければ、光電変換層１５の中を移動中に再結合等で電荷が消失してしまうためである。
本実施の形態では、互いに吸収スペクトルの異なる第一光電変換膜１５０ａと第二光電変換膜１５０ｂを対向電極１２と画素電極１１で挟む構成とした場合、第一光電変換膜１５０ａと第二光電変換膜１５０ｂが所定の条件を満たす場合にのみ、対向電極１２と画素電極１１との間に印加する電圧に応じて信号電荷の画素電極１１への輸送を制御できる。このことも本発明者らが新しく見出した知見の１つである。
上述した所定の条件としては、例えば、第一光電変換膜１５０ａと第二光電変換膜１５０ｂのもつ膜抵抗の値に一定以上の差を設けることである。対向電極１２と画素電極１１間に印加された電圧は、第一光電変換膜１５０ａと第二光電変換膜１５０ｂのそれぞれの光電変換膜がもつ膜抵抗の比で分配される。第一光電変換膜１５０ａと第二光電変換膜１５０ｂのもつ膜抵抗に例えば４４倍以上の差を設けることで、膜抵抗の高い光電変換膜に印加電圧の多くが分配され、他方へ分配される電圧を光電変換閾値以下とすることができる。したがって、対向電極１２と画素電極１１間の印加電圧が低い場合は、膜抵抗の高い光電変換膜にのみ光電変換閾値以上の電界がかかり、膜抵抗の高い光電変換膜で発生した信号のみが画素電極１１へ輸送される。一方、対向電極１２と画素電極１１間の印加電圧を高くすると、膜抵抗の低い光電変換膜にも光電変換閾値以上の電界がかかるようになり、膜抵抗の低い光電変換膜も信号電荷を画素電極１１へ輸送可能な状態へと遷移する。膜抵抗は光電変換膜を構成する電子供与性材料と電子受容性材料のエネルギー準位、混合比、膜厚などによって調整可能である。
また、光電変換層１５に印加される電圧（すなわち、対向電極１２と画素電極１１間の印加電圧）が、積層された第一光電変換膜１５０ａと第二光電変換膜１５０ｂのそれぞれの光電変換閾値を下回ると、いずれの光電変換層も信号電荷を画素電極へ輸送できなくなる。この結果、第一光電変換膜１５０ａと第二光電変換膜１５０ｂの波長感度を実質的にゼロとなり、第一光電変換膜１５０ａ及び第二光電変換膜１５０ｂが感度を有しなくなる。したがって、対向電極１２と画素電極１１との間の印加電圧を選択することによって、全ての波長に対して光電変換感度がない状態と、感光層１５Ａの第一光電変換膜１５０ａと第二光電変換膜１５０ｂのいずれか一方のみが光電変換感度をもつ状態と、感光層１５Ａの第一光電変換膜１５０ａと第二光電変換膜１５０ｂの双方が光電変換感度をもつ状態と、を切り替えることができる。以上により、画素電極１１と対向電極１２との間の電位差によって、光電変換層１５の波長感度特性、つまり、撮像波長範囲を切り替え、かつ、電気的なシャッタ動作を実現することが可能となる。
上述した第一光電変換膜１５０ａと第二光電変換膜１５０ｂとしては、例えば、ＤＴＤＣＴＢ（２−｛［７−（５−Ｎ，Ｎ−Ｄｉｔｏｌｙｌａｍｉｎｏｔｈｉｏｐｈｅｎ−２−ｙｌ）−２，１，３−ｂｅｎｚｏｔｈｉａｄｉａｚｏｌ−４−ｙｌ］ｍｅｔｈｙｌｅｎｅ｝ｍａｌｏｎｏｎｉｔｒｉｌｅ）とＣ７０フラーレンとの共蒸着膜、スズナフタロシアニンとＣ７０フラーレンとの共蒸着膜を用いることができる。さらに詳細には以下の材料を用いることができる。典型的には、第一光電変換膜１５０ａおよび第二光電変換膜１５０ｂは、それぞれ、電子供与性（ドナー性、ｐ型）の分子と、電子受容性（アクセプター性、ｎ型）の分子とを含む。
電子供与性の分子の典型例は、有機ｐ型半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質を有する。有機ｐ型半導体の例は、ＤＴＤＣＴＢ等のトリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、α−セキシチオフェン（以下、「α−６Ｔ」と呼ぶ）、Ｐ３ＨＴ（ポリ３−ヘキシルチオフェン）等のチオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ルブレン等のテトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体等である。フタロシアニン化合物の例は、銅フタロシアニン（ＣｕＰｃ）、サブフタロシアニン（ＳｕｂＰｃ）、塩化アルミニウムフタロシアニン（ＣｌＡｌＰｃ）、Ｓｉ（ＯＳｉＲ３）２Ｎｃ（Ｒは、炭素数が１から１８のアルキル基を表し、Ｎｃはナフタロシアニンを表す。）、スズナフタロシアニン（ＳｎＮｃ）および鉛フタロシアニン（ＰｂＰｃ）等である。ドナー性有機半導体は、これらに限られず、ｎ型（アクセプター性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。イオン化ポテンシャルは、真空準位と最高被占分子軌道（ＨＯＭＯ）のエネルギー準位との差である。
電子受容性の分子の典型例は、有機ｎ型半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質を有する。有機ｎ型半導体の例は、Ｃ６０およびＣ７０等のフラーレン、フェニルＣ６１酪酸メチルエステル（ＰＣＢＭ）等のフラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等）、サブフタロシアニン（ＳｕｂＰｃ）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、ペリレンテトラカルボキシルジイミド化合物（ＰＴＣＤＩ）、含窒素ヘテロ環化合物を配位子として有する金属錯体等である。アクセプター性有機半導体は、これらに限らず、ｐ型（ドナー性）有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用い得る。電子親和力は、真空準位と最低空分子軌道（ＬＵＭＯ）のエネルギー準位との差である。
第一光電変換膜１５０ａとして例えば可視波長域に光電変換感度を有する有機半導体材料を用い、第二光電変換膜１５０ｂとして例えば赤外波長域に感度を有する有機半導体材料を用いることができる。
上記と同様の効果は、感光層１５Ａの第一光電変換膜１５０ａと第二光電変換膜１５０ｂの界面にエネルギー障壁を設けることでも実現可能である。例えば、信号電荷として正孔を蓄積する場合は、感光層１５Ａの第一光電変換膜１５０ａと第二光電変換膜１５０ｂの界面に、正孔に対して例えば０．２ｅＶ以上のエネルギー障壁が形成されるように、第一光電変換膜１５０ａと第二光電変換膜１５０ｂのイオン化ポテンシャルを選択すれば良い。
第一光電変換膜１５０ａと第二光電変換膜１５０ｂの界面にエネルギー障壁を設けない場合には、波長感度特性の電圧依存性はそれぞれの第一光電変換膜１５０ａと第二光電変換膜１５０ｂの膜抵抗に支配され、波長感度特性の切り換え動作は積層順に依存しない。しかしながら、光電変換効率に着目した場合、より好ましい積層条件が存在する。上述したように、一般に、光電変換膜は電子供与性の有機半導体材料と電子受容性の有機半導体材料を混合することで得る。ここで、電子受容性材料としてはＣ６０フラーレン、Ｃ７０フラーレンおよびその類縁体を用いてもよい。これは、フラーレンのＬＵＭＯ軌道が球殻上に空間的に広がっているため、接触する電子供与性の有機半導体材料から高い効率でフラーレン分子へ電子の移動が起こるためと考えられる。従って、高効率な光電変換素子を実現しようとする場合、所望の波長に吸収をもつ電子供与性有機半導体材料と、フラーレン及びその類縁体とを混合して光電変換膜を得てもよい。ところで、フラーレン及びその類縁体は一般に可視波長域、特に青色に相当する波長帯域に強い吸収をもつことが知られている。従って、赤外波長域に吸収をもつ電子供与性有機半導体材料を用いて赤外光電変換膜を設計すると、赤外のみならず、可視波長域にも吸収をもつ特性となる。この場合、第一光電変換膜１５０ａに赤外光電変換膜を用い、第二光電変換膜１５０ｂに可視光域に感度を有する可視光電変換膜を用いるように積層すると、光の入射側に配置する第一光電変換膜で可視光の一部が吸収され、可視光電変換膜である第二光電変換膜に入射する可視光域の光量が減衰する。従って、このような場合には、可視光電変換膜を第一光電変換膜１５０ａとし、赤外光電変換膜を第二光電変換膜１５０ｂとすると、第二光電変換膜に入射する可視光域の光の光量が減衰するのを抑制することができる。一方、可視光に吸収をもつ電子供与性有機半導体とフラーレン及びその類縁体を用いて可視光電変換膜を構成する場合には、赤外波長域に吸収をもたない特性となる。このため、このような可視光電変換膜を光の入射側に配置しても赤外光を透過し、十分な光量の赤外光を赤外光電変換膜に入射させることができる。このように、良好な撮像結果を得るためには、所望の光電変換膜に所望の波長の光が十分に入射するよう、複数の光電変換膜の積層順序を決めてもよい。
（撮像装置１００の動作の例）
図４は、本開示の実施形態に係る撮像装置における動作の一例を説明するタイミングチャートである。図４において、部分（ａ）、（ｂ）は同期信号の立ち下がりまたは立ち上がりのタイミング、部分（ｃ）は光電変換層１５に印加されるバイアス電圧の大きさの時間的変化、部分（ｄ）は画素アレイ２００（図１参照）の各行におけるリセットおよび露光のタイミング、を示している。より具体的には、図４において、部分（ａ）は垂直同期信号Ｖｓｓの立ち下がりまたは立ち上がりのタイミングを示し、部分（ｂ）は水平同期信号Ｈｓｓの立ち下がりまたは立ち上がりのタイミングを示している。部分（ｃ）は感度制御線４２を介して電圧供給回路３２から対向電極１２に印加される電圧Ｖｂの時間的変化を示している。さらに部分（ｄ）は画素アレイ２００の各行におけるリセットおよび露光のタイミングを示している。なお、感度制御線４２を介して電圧供給回路３２から対向電極１２に印加される電圧Ｖｂの時間的変化は、画素電極１１の電位を基準としたときの対向電極１２の電位の時間的変化に相当する。
なお図４では、説明を簡単にするために画素アレイ２００中には３行の単位画素セル１０が存在する場合を示しているが、画素アレイ２００はさらに多くの行を備えていてもかまわない。
以下、図１、図２および図４を参照しながら、撮像装置１００における動作の一例を説明する。簡単のため、ここでは、画素アレイ２００に含まれる画素の行数が、ｒｏｗ＜０＞行、ｒｏｗ＜１＞行、ｒｏｗ＜２＞行の合計３行である場合における動作の例を説明する。
画像の取得においては、まず、画素アレイ２００中の各単位画素セル１０の電荷蓄積領域のリセットと、先に露光していた場合にはその画素信号の読み出しとが実行される。例えば、図４に示すように、垂直同期信号Ｖｓｓに基づき、ｒｏｗ＜０＞行に属する複数の画素のリセットを開始する（時刻ｔ０）。なお、図４中の網掛けの矩形は、信号の読み出し期間を模式的に表している。この読み出し期間は、単位画素セル１０の電荷蓄積領域の電位をリセットするためのリセット期間をその一部に含む。
ｒｏｗ＜０＞行に属する画素のリセットにおいては、ｒｏｗ＜０＞行のアドレス制御線４６の電位の制御により、そのアドレス制御線４６にゲートが接続されているアドレストランジスタ２６をＯＮとし、さらに、ｒｏｗ＜０＞行のリセット制御線４８の電位の制御により、そのリセット制御線４８にゲートが接続されているリセットトランジスタ２８をＯＮとする。これにより、電荷蓄積ノード４１とリセット電圧線４４とが接続され、電荷蓄積領域である電荷蓄積ノード４１にリセット電圧Ｖｒが供給される。すなわち、信号検出トランジスタ２４のゲート電極２４ｇおよび光電変換部１３の画素電極１１の電位が、リセット電圧Ｖｒにリセットされる。その後、垂直信号線４７を介して、ｒｏｗ＜０＞行の単位画素セル１０からリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Ｖｒの大きさに対応した画素信号である。画素信号の読み出し後、リセットトランジスタ２８およびアドレストランジスタ２６をＯＦＦとする。
この例では、図４に模式的に示すように、水平同期信号Ｈｓｓにあわせて、ｒｏｗ＜０＞行、ｒｏｗ＜１＞行、ｒｏｗ＜２＞行の各行に属する画素のリセットを行単位で順次に実行する。以下では、水平同期信号Ｈｓｓのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「１Ｈ期間」と呼ぶことがある。この例では、時刻ｔ０から時刻ｔ１までの期間が１Ｈ期間に相当する。
図４に示すように、少なくとも画素アレイ２００の単位画素セル１０がそれぞれ備える電荷蓄積領域の全てをリセットする期間であるリセット期間、画像取得の開始から、画素アレイ２００の全ての行のリセットおよび画素信号の読み出しが終了するまでの期間（時刻ｔ０からｔ３）においては、画素電極１１と対向電極１２との間には、所定の波長範囲における光電変換層１５の感度が実質的に０となる第三電圧Ｖ３が、電圧供給回路３２により印加されている。ここで、第三電圧Ｖ３は例えば０Ｖ（ボルト）である。すなわち、光電変換部１３の光電変換層１５に第三電圧Ｖ３のバイアス電圧を印加することにより、画素アレイ２００から画像信号の取得を開始するタイミング（時刻ｔ０）から露光期間の開始（時刻ｔ３）までの期間（非露光期間）を創出することができる。
光電変換層１５に第三電圧Ｖ３のバイアス電圧が印加された状態では、光電変換層１５からの電荷蓄積領域への信号電荷の移動は、ほとんど起こらない。これは、光電変換層１５に第三電圧Ｖ３のバイアス電圧が印加された状態では、光の照射によって生じた正および負の電荷のほとんどが、速やかに再結合し、画素電極１１によって収集される前に消滅してしまうためであると推測される。したがって、光電変換層１５に第三電圧Ｖ３のバイアス電圧が印加された状態では、光電変換層１５に光が入射しても、電荷蓄積領域への信号電荷の蓄積は、ほとんど起こらない。そのため、露光期間以外の期間における、意図しない感度（以下、「寄生感度」と呼ぶことがある。）の発生が抑制される。
図４の部分（ｄ）において、ある行（例えばｒｏｗ＜０＞行）に着目したとき、濃い網掛けの矩形および薄い網掛けの矩形で示される期間が、非露光期間を表している。なお、第三電圧Ｖ３は、０Ｖに限定されない。
画素アレイ２００の全ての行のリセットおよび画素信号の読み出しの終了後、水平同期信号Ｈｓｓに基づき、露光を開始する（時刻ｔ３）。図４の部分（ｄ）において、白の矩形は、各行における露光期間を模式的に表している。なお、図４では網掛けのある矩形が示す非露光期間と白の矩形が示す露光期間は同じ長さに記載されているが、これは説明のためであり同じ長さに限定する趣旨ではない。露光期間は被写体の暗さ及び被写体の動きの速さなどにより任意に調整される。露光期間は、電圧供給回路３２が、画素電極１１と対向電極１２との間に印加する電圧を第三電圧Ｖ３とは異なる第一電圧Ｖ１（または第二電圧Ｖ２）に切り替えることによって開始される。第一電圧Ｖ１は、例えば、感光層１５Ａのいずれもが光電変換閾値を超えて感度をもつような電圧である。光電変換層１５に第一電圧Ｖ１が印加されることにより、光電変換層１５中の信号電荷（この例では正孔）が画素電極１１によって収集され、電荷蓄積領域に蓄積される。図５は、実施形態に係る撮像装置１００において、光電変換層１５が有する波長感度特性の電圧依存性を示す一例である。本実施の形態の場合、図５に示すような波長感度特性にて、可視波長域および赤外波長域の光に基づき光電変換された信号電荷が電荷蓄積領域に蓄積される。図４の部分（ｄ）において、ＲＧＢ＋ＩＲと記載された白い矩形の期間は、可視波長域及び赤外波長域の光に基づく信号電荷が電荷蓄積領域に蓄積される露光期間を表す。
電圧供給回路３２が、画素電極１１と対向電極１２との間に印加する電圧を再び第三電圧Ｖ３に切り替えることにより、露光期間が終了する（時刻ｔ６）。次に、水平同期信号Ｈｓｓに基づき、画素アレイ２００の各行に属する画素からの信号電荷の読み出しを行う。この例では、時刻ｔ６から、ｒｏｗ＜０＞行、ｒｏｗ＜１＞行、ｒｏｗ＜２＞行の各行に属する画素からの信号電荷の読み出しが行単位で順次に実行されている。以下では、ある行に属する画素が選択されてからその行に属する画素が再び選択されるまでの期間を「１Ｖ期間」と呼ぶことがある。この例では、時刻ｔ０から時刻ｔ６までの期間が１Ｖ期間に相当する。１Ｖ期間は１フレームに相当する。光電変換層１５に第一電圧Ｖ１が印加された１Ｖ期間の、次の１Ｖ期間における露光期間には、光電変換層１５に印加する電圧を第一電圧Ｖ１および第三電圧Ｖ３とは異なる第二電圧Ｖ２に切り替える。第二電圧Ｖ２は、例えば感光層１５Ａのどちらか一方のみが光電変換閾値を超えるような電圧であり、例えば、第一電圧Ｖ１と第三電圧Ｖ３の中間に対応する電圧である。本実施の形態の場合、光電変換層１５に印加される電圧が第二電圧Ｖ２のとき、図５に示すように、可視波長域の光のみに基づき光電変換された信号電荷が電荷蓄積領域に蓄積される。図４の部分（ｄ）において、ＲＧＢと記載された白い矩形の期間は、可視波長域の光のみに基づく信号電荷が電荷蓄積領域に蓄積される露光期間を表す。
光電変換層１５に印加する電圧を再び第三電圧Ｖ３に切替えることによって露光期間が終了する（時刻ｔ１２）。その後、水平同期信号Ｈｓｓに基づき、画素アレイ２００の各行に属する画素からの信号電荷の読み出しを行う。
このように、本開示の実施形態では、画素電極１１と対向電極１２との間に印加する電圧が露光期間中は第一電圧Ｖ１及び第二電圧Ｖ２のいずれか一方が選択され、第一電圧Ｖ１から第二電圧Ｖ２、または、第二電圧Ｖ２から第一電圧Ｖ１へ光電変換層１５に印加する供給電圧を切り替える間、つまり、少なくとも電荷蓄積領域を全て読み出す期間を含む非露光期間は第三電圧Ｖ３が選択される。これによって、波長感度特性が異なる光電変換層１５から得られる２種類の画像をいわゆるグローバルシャッタによって得ることができる。
また、画素電極１１と対向電極１２との間に、第一電圧Ｖ１を印加する１Ｖ期間と第二電圧Ｖ２を印加する１Ｖ期間とを交互に実行することで、波長感度特性が異なる光電変換層１５から得られる２種類の動画をほぼ同時に１つの撮像装置１００で得ることができる。また、これらの２種類の動画が電気的に実現されるグローバルシャッタにより得られるため、いずれの動画においても、高速に動く被写体を歪みなく撮像された動画となる。
また、画素電極１１と対向電極１２との間に、第一電圧Ｖ１を印加する期間と第二電圧Ｖ２を印加する期間は交互ではなく、変更頻度は任意でよい。また、電圧変更の処理が行われる頻度はフレーム数で規定されてもよい。また、定期的に電圧変更の処理が行われるのではなく、何らかのトリガに基づくタイミングに基づいて電圧変更の処理が行われてもよい。例えば、電圧変更の処理は数十フレームに１回、実施してもよい。また、必要なタイミングで赤外光を検出するために、例えば１秒に１回だけ、可視光及び赤外光による撮像モードで撮像して赤外光による撮像情報を得、通常は可視光による撮像モードでカラー画像を取得するとしてもよい。
本実施の形態の場合、第一電圧Ｖ１を印加することによって可視波長域に感度を有し、かつ、赤外波長域に所定の第一閾値以上の感度を有する波長感度特性となり、第一電圧Ｖ１よりも低電圧の第二電圧Ｖ２を印加することによって可視波長域のみに所定の第二閾値以上の感度を有する波長感度特性となる光電変換層１５が採用されている。従って、可視波長域から赤外波長域までの波長を使った露光期間と、可視波長域の波長のみを使った露光期間とが切り替えられる。図４からわかるように、この例における露光期間の開始（時刻ｔ３, 時刻ｔ９）および終了（時刻ｔ６, 時刻ｔ１２）は、画素アレイ２００に含まれる全ての画素において同じタイミングである。すなわち、ここで説明する動作は、所謂グローバルシャッタである。
一方、画素電極１１と対向電極１２との間に印加する電圧を、第一電圧Ｖ１と第二電圧Ｖ２との間で切り替える間に第三電圧Ｖ３に設定しない場合、電気的に非露光状態を創出することができない。このため、画像の取得が所謂ローリングシャッタになる。また、２種類の波長感度特性であるときに生成した信号電荷、つまり可視波長域の光のみによる信号電荷と、可視波長域及び赤外波長域を含む光による信号電荷とが、混在した状態で、電荷蓄積領域に蓄積されることになる。したがって、正しい画像を得ることが困難になる。
本実施の形態では、露光期間の終了後における、ｒｏｗ＜０＞行に属する画素からの信号電荷の読み出しにおいては、ｒｏｗ＜０＞行のアドレストランジスタ２６をＯＮとする。これにより、露光期間において電荷蓄積領域に蓄積された電荷量に対応した画素信号が垂直信号線４７に出力される。画素信号の読み出しに続けて、リセットトランジスタ２８をＯＮとして画素のリセットを行って、画素のリセット電圧をその画素の基準信号として読み出してもよい。画素信号の読み出し後、アドレストランジスタ２６（およびリセットトランジスタ２８）をＯＦＦとする。画素アレイ２００の各行に属する画素からの信号電荷の読み出し後、時刻ｔ０と時刻ｔ３との間において、読み出された画素信号と基準信号との差分をとることにより、固定ノイズを除去した信号が得られる。
このとき、画素電極１１と対向電極１２との間には第三電圧Ｖ３が印加されているので、光電変換層１５は、感度が実質的に０となるバイアス電圧が印加された状態にある。そのため、光電変換層１５に光が入射した状態であっても、電荷蓄積領域への信号電荷のさらなる蓄積はほとんど起こらない。したがって、意図しない電荷の混入に起因するノイズの発生が抑制される。
なお、非露光期間における電荷蓄積領域への信号電荷のさらなる蓄積を抑制するという観点から、画素電極１１と対向電極１２との間に、上述の第三電圧Ｖ３の極性を反転させた電圧を印加することによって、露光期間を終了させてもよい。なお、画素電極１１と対向電極１２との間に印加する電圧の極性を単純に反転させると、電荷蓄積領域に既に蓄積された信号電荷が光電変換層１５を介して対向電極１２へ移動することがある。この信号電荷の移動は、例えば、取得された画像中の黒点として観察される。つまり、非露光期間における電荷蓄積領域からの光電変換層１５を介した対向電極１２への信号電荷の移動は、マイナスの寄生感度の要因になり得る。
本実施形態では、光電変換層１５に印加される電圧を第三電圧Ｖ３に変更することで露光期間を終了させているので、電荷蓄積領域への信号電荷の蓄積が終わった後の光電変換層１５は、感度が実質的に０となるバイアス電圧が印加された状態にある。第三電圧Ｖ３がバイアス電圧として印加された状態では、電荷蓄積領域に既に蓄積された信号電荷の光電変換層１５を介した対向電極１２への移動を抑制することが可能である。換言すれば、光電変換層１５への第三電圧Ｖ３の印加により、露光期間において蓄積された信号電荷を電荷蓄積領域に保持しておくことが可能である。つまり、電荷蓄積領域から信号電荷が失われることによるマイナスの寄生感度の発生を抑制し得る。
このように、本実施形態では、露光期間の開始と終了、および露光期間の撮像波長が、画素電極１１と対向電極１２との間に印加される電圧Ｖｂによって制御される。すなわち、本実施形態によれば、各単位画素セル１０の撮像波長を全画素同時に切り換えて撮像することができる。
有機半導体材料を含む光電変換層を備える有機光電変換素子は、従来のフォトダイオードを有する無機光電変換素子に比べて、構造及び製造プロセスを簡素化できる。また、有機半導体材料は、光電変換に寄与する波長範囲を任意に設計でき、所望の波長感度特性を有する光電変換素子を実現できる。
有機光電変換素子を複数配列したイメージセンサでは、各光電変換素子に印加する電圧を変更することで露光期間毎に感度を変更できるが、撮像波長を変更することはできない。撮像波長を変更するためには、イメージセンサの前面に所望の波長のみを透過する挿抜可能なフィルタを配置する方法が考えられる。しかし、この場合は装置構成が大きくなることに加え、フィルタの挿抜期間中は良好な撮像結果が得られないという課題がある。
（赤外画像信号の抽出方法）
以下に、本実施形態に係る撮像装置１００において、赤外画像信号を抽出する方法について説明する。なお、以下では、便宜上可視光による撮像をＲＧＢモード、可視光及び赤外光による撮像をＲＧＢ+ＩＲモードと記述する。
図６Ａから図６Ｆは、この赤外画像信号の抽出方法を説明するための図である。図６Ａは第一電圧Ｖ１を印加したときの可視光及び赤外光（図ではＲＧＢ＋ＩＲと記載）に対するイメージセンサの分光感度曲線、図６Ｂは第二電圧Ｖ２を印加したときの可視光（図ではＲＧＢと記載）に対するイメージセンサの分光感度曲線、図６Ｃは赤外光（図ではＩＲと記載）の分光感度曲線を示している。図６Ａから図６Ｃにおいて、横軸は光の波長、縦軸は感度を示す。図６Ｄから図６Ｆに示すように、各画素は、例えば、１つのＲ画素、２つのＧ画素、及び１つのＢ画素を含むベイヤ配列を有する。このようなベイヤ配列の画素アレイを構成するにはイメージセンサ上にＲ、Ｇ、Ｂそれぞれに対応する透過率を示すよう染料または顔料等で構成されたカラーフィルタを設けることで実現できる。すなわち、各画素の信号はイメージセンサの分光感度曲線と用いるカラーフィルタの透過率曲線との積で与えられる波長依存性をもつことになる。ところで、通常用いられる染料カラーフィルタ及び顔料カラーフィルタは所望の波長域のみならず、赤外領域にも高い透過率を示す。Ｒ画素に用いられるカラーフィルタは赤色（Ｒ）とともに赤外光に高い透過率をもつ。同様にＧ画素に用いられるカラーフィルタは緑色（Ｇ）とともに赤外光に高い透過率をもち、Ｂ画素に用いられるカラーフィルタは青色（Ｂ）とともに赤外光に対する高い透過率をもつ。従って、図６Ｅに示すように、ＲＧＢモードにおいては、Ｒ画素では、赤色（Ｒ）に対応する信号が得られ、Ｇ画素では、緑色（Ｇ）に対応する信号が得られ、Ｂ画素では、青色（Ｂ）に対応する信号が得られる。図６Ｄに示すように、ＲＧＢ＋ＩＲモードにおいては、Ｒ画素では、赤色及び赤外（すなわち、Ｒ＋ＩＲ）に対応する信号が得られ、Ｇ画素では、緑色及び赤外（すなわち、Ｇ＋ＩＲ）に対応する信号が得られ、Ｂ画素では、青色及び赤外（すなわち、Ｂ＋ＩＲ）に対応する信号が得られる。
ＲＧＢ＋ＩＲモードにより得られる画像信号は、図６Ａの分光感度曲線に示すように、赤外光による信号に、Ｒ、Ｇ、Ｂそれぞれのカラーフィルタを透過する色情報に基づいた信号が重畳されている。したがって、このままでは赤外光による信号情報のみを画像化することはできない。しかし、図６Ａ及び図６Ｂに示すように、ＲＧＢ＋ＩＲモードにおける分光感度曲線とＲＧＢモードにおける分光感度曲線が可視波長域で同一の形状を有していれば、ＲＧＢモードで取得した画像信号に所定のゲインαを掛けることによってＲＧＢ＋ＩＲモードで取得される画像信号のＲＧＢ成分を再現できる。なお、図６Ｂでは、ＲＧＢモードにおける分光感度曲線を実線で示し、当該分光感度曲線に係数αを乗算した分光感度曲線を点線で示している。
ゲインαは、ゲインαＲ、αＧ、αＢを含む。ＲＧＢモードにおいて、Ｒ画素で生成されたＲ信号に対してゲインαＲが乗算され、Ｇ画素で生成されたＧ信号に対してゲインαＧが乗算され、Ｂ画素で生成されたＢ信号に対してゲインαＢが乗算される。これによって、ＲＧＢモードで取得される画像信号から、ＲＧＢ＋ＩＲモードで取得される画像信号のＲＧＢ成分に対応する信号が生成される。
次に、ＲＧＢ＋ＩＲモードで得られた画像信号から、ＲＧＢモードで得られた画像信号にゲインαを乗算した信号を減算することで、図６Ｃ及び図６Ｆに示すように、赤外光に対応する画像信号を得ることができる。
なお、上記処理は、図１に示す演算回路５０により行われる。演算回路５０は、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等のマイクロプロセッサにより実現される信号処理回路に含まれる。なお、演算回路５０は、単位画素セル１０を含むイメージセンサ内に設けられてもよい。
このように、演算回路５０は、複数の露光期間の各々において、（ｉ）画素電極１１及び対向電極１２の間に第１電圧が印加されることにより、可視光及び赤外光を用いて撮像された画像に相当する第１信号を取得し、（ｉｉ）画素電極１１及び対向電極１２の間に、第１電圧と異なる第２電圧が印加されることにより、可視光を用いて撮像された画像に相当する第２信号を取得し、（ｉｉｉ）第１信号及び第２信号を用いて所定の演算を行うことにより、赤外光を用いて撮像された画像に相当する第３信号を生成する。
これにより、撮像装置１００は、光電変換層１５への印加電圧を変更することで、可視光による撮像と、可視光及び赤外光による撮像を全画素同時に切り換えることが可能である。さらに、撮像装置１００は、可視波長域で撮影された画像と、可視及び赤外波長域で撮影された画像とを用いて、赤外波長域で撮影された画像を生成できる。このように、撮像装置１００は、可動式のフィルタを設けることなく、可視光による画像と、可視光及び赤外光による画像と、赤外光による画像とを生成できる。
以下、ゲインαの算出方法について説明する。
図５において、分光感度曲線のＲ、Ｇ、Ｂの各波長領域における、ＲＧＢモードでの量子効率に対するＲＧＢ＋ＩＲモードでの量子効率の比を各々、ηＲ、ηＧ、ηＢとすれば、このηＲ、ηＧ、ηＢを用いて、ＲＧＢ＋ＩＲモードで取得した各画素の信号量からＲ、Ｇ、Ｂのカラー情報を除去して赤外信号情報のみを抽出することができる。
ここで、ηＲ、ηＧ、ηＢは、下記（式１）から（式３）で表される。Ｑ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂは、ＲＧＢ＋ＩＲモードにおける赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の量子効率であり、Ｑ２Ｒ、Ｑ２Ｇ、Ｑ２Ｂは、ＲＧＢモードにおける赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の量子効率である。
αＲ＝ηＲ=Ｑ１Ｒ／Ｑ２Ｒ ・・・ （式１）
αＧ＝ηＧ=Ｑ１Ｇ／Ｑ２Ｇ ・・・ （式２）
αＢ＝ηＢ=Ｑ１Ｂ／Ｑ２Ｂ ・・・ （式３）
このように、α＝Ｑ１／Ｑ２が満たされる。ここで、Ｑ１は、Ｑ１Ｒ、Ｑ１Ｇ、Ｑ１Ｂを含み、Ｑ２は、Ｑ２Ｒ、Ｑ２Ｇ、Ｑ２Ｂを含む。
なお、上記説明は、図７に示すように、ＲＧＢ＋ＩＲモードの露光時間ｔ１と、ＲＧＢモードの露光時間ｔ２とが等しい場合の例である。図８に示すように、ＲＧＢ＋ＩＲモードの露光時間ｔ１と、ＲＧＢモードの露光時間ｔ２とが異なる場合には、以下の演算が用いられる。図７及び図８において、部分（ａ）は垂直同期信号Ｖｓｓの立ち下がりまたは立ち上がりのタイミング、部分（ｂ）は光電変換層１５に印加されるバイアス電圧の大きさの時間的変化、部分（ｃ）は画素アレイ２００の各行におけるリセットおよび露光のタイミング、を示している。
信号電荷量はセンサの感度と露光時間との積で決まる。感度は量子効率で言い換えられるので、ＲＧＢ＋ＩＲモードでの露光時間ｔ１とＲＧＢモードでの露光時間ｔ２に基づいて、ゲインαを以下の（式４）から（式６）で表される値とすることで赤外画像の抽出が行える。
αＲ＝ηＲ×（ｔ１／ｔ２） ・・・ （式４）
αＧ＝ηＧ×（ｔ１／ｔ２） ・・・ （式５）
αＢ＝ηＢ×（ｔ１／ｔ２） ・・・ （式６）
このようにして、α＝（Ｑ１／Ｑ２）×（ｔ１／ｔ２）が満たされる。
なお、上記説明では、ＲＧＢモードで得られた信号にゲインαを乗算する例を述べたが、これに限定されず、上記と同様に、ＲＧＢ＋ＩＲモードで得られた信号と、ＲＧＢモードで得られた信号との比率を変更できればよい。例えば、ＲＧＢ＋ＩＲモードで得られた信号にゲインを乗算してもよいし、ＲＧＢ＋ＩＲモードで得られた信号と、ＲＧＢモードで得られた信号との両方に、異なるゲインを乗算してもよい。具体的には、ＲＧＢ＋ＩＲモードで得られた信号に乗算するゲインをα１とし、ＲＧＢモードで得られた信号に乗算するゲインをα２とする。この場合、α１／α２＝Ｑ２／Ｑ１が満たされればよい。また、露光時間が異なる場合には、α１／α２＝（Ｑ２／Ｑ１）×（ｔ２／ｔ１）が満たされればよい。
また、露光時間の比ｔ１／ｔ２を１／ηとなるように設定すればゲインαは１となるため、特別なアンプを介さずに直接差分演算を行うことも可能である。
また、通常、ＲＧＢモードでは光電変換層にかかる電圧が低い分だけ量子効率が低下する。したがって、図８に示すように、ＲＧＢモードの露光時間ｔ２をＲＧＢ＋ＩＲモードの露光時間ｔ１よりも長くすれば十分な信号量を取得できるため、ＲＧＢ＋ＩＲモードでの画素の信号量とＲＧＢモードでの画素の信号量との差分演算時の精度を高くできる。
また、ＲＧＢ＋ＩＲモードの露光時間が短いことによって光量不足となる場合は、別途高輝度の赤外線投光器からの照明光を、光電変換層１５に照射してもよい。この照明光は連続光でもパルス光でもよい。この照明光が、ＲＧＢ＋ＩＲモードの露光期間と同期したパルス光であると、赤外線投光器の消費電力を低減することができる。
以上、本実施の形態に係る撮像装置について説明したが、本開示は、この実施の形態に限定されるものではない。
また、上記実施形態に係る撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続及び設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
以上、一つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
本開示の一態様に係る撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、又は車載カメラなどに用いることができる。
１０ 単位画素セル
１１ 画素電極
１２ 対向電極
１３ 光電変換部
１４ 信号検出回路
１５ 光電変換層
１５Ａ 感光層
１５ｅ 電子ブロッキング層
１５ｈ 正孔ブロッキング層
２０ 半導体基板
２４ 信号検出トランジスタ
２６ アドレストランジスタ
３２ 電圧供給回路
４１ 電荷蓄積ノード
５０ 演算回路
１００ 撮像装置
１５０ａ 第一光電変換膜
１５０ｂ 第二光電変換膜
２００ 画素アレイ

Claims (12)

  1. 画素電極、前記画素電極に電気的に接続された電荷蓄積領域、及び前記電荷蓄積領域に電気的に接続された信号検出回路を含む単位画素セルと、
    前記画素電極に対向する対向電極と、
    前記画素電極及び前記対向電極の間に配置され、
    前記画素電極及び前記対向電極の間に第１電圧が印加されると、可視光及び赤外光を第１電気信号に変換し、
    前記画素電極及び前記対向電極の間に、前記第１電圧と異なる第２電圧が印加されると、前記可視光を第２電気信号に変換する光電変換層と、
    前記画素電極及び前記対向電極の間に前記第１電圧が印加されることにより、前記第１電気信号に基づき、前記可視光及び前記赤外光を用いて撮像された画像に相当する第１信号を取得し、
    前記画素電極及び前記対向電極の間に前記第２電圧が印加されることにより、前記第２電気信号に基づき、前記可視光を用いて撮像された画像に相当する第２信号を取得し、
    前記第１信号と前記第２信号とを用いて所定の演算を行うことにより、前記赤外光を用いて撮像された画像に相当する第３信号を生成する演算回路と、を備える
    撮像装置。
  2. 前記画素電極及び前記対向電極の間に、前記第１電圧または前記第２電圧を選択的に供給可能な電圧供給回路をさらに備える、
    請求項１に記載の撮像装置。
  3. 前記演算回路は、前記第１信号から、前記第２信号にゲインを乗算することにより得られた信号を減算することにより、前記第３信号を生成する、
    請求項１または２に記載の撮像装置。
  4. 前記ゲインは、
    前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率の比に相当する、
    請求項３に記載の撮像装置。
  5. 前記ゲインは、
    前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率の比と、
    前記画素電極及び前記対向電極の間に前記第２電圧が印加されている時間である第２露光時間に対する、前記画素電極及び前記対向電極の間に前記第１電圧が印加されている時間である第１露光時間の比と、の積に相当する、
    請求項３に記載の撮像装置。
  6. 前記第１露光時間は、前記第２露光時間より短い、
    請求項５に記載の撮像装置
  7. 前記演算回路は、前記第１信号に第１ゲインを乗算することにより得られた第４信号から、前記第２信号に前記第１ゲインと異なる第２ゲインを乗算することにより得られた第５信号を減算することにより、前記第３信号を生成する、
    請求項１に記載の撮像装置。
  8. 前記第２ゲインに対する前記第１ゲインの比は、
    前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率の比に相当する、
    請求項７に記載の撮像装置。
  9. 前記第２ゲインに対する前記第１ゲインの比は、
    前記画素電極及び前記対向電極の間に前記第１電圧が印加された場合の前記光電変換層の量子効率に対する、前記画素電極及び前記対向電極の間に前記第２電圧が印加された場合の前記光電変換層の量子効率の比と、
    前記画素電極及び前記対向電極の間に前記第１電圧が印加されている時間である第１露光時間に対する、前記画素電極及び前記対向電極の間に前記第２電圧が印加されている時間である第２露光時間の比と、の積に相当する、
    請求項７に記載の撮像装置。
  10. 前記第１露光時間は、前記第２露光時間より短い、
    請求項９に記載の撮像装置。
  11. 前記光電変換層は、複数の光電変換膜を含む、
    請求項１から１０のいずれかにに記載の撮像装置。
  12. 前記複数の光電変換膜のうち少なくとも１つは、有機材料を含む、
    請求項１１に記載の撮像装置。
JP2018007237A 2017-02-03 2018-01-19 撮像装置 Active JP7113219B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017018776 2017-02-03
JP2017018776 2017-02-03

Publications (3)

Publication Number Publication Date
JP2018125848A true JP2018125848A (ja) 2018-08-09
JP2018125848A5 JP2018125848A5 (ja) 2021-01-28
JP7113219B2 JP7113219B2 (ja) 2022-08-05

Family

ID=63037468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018007237A Active JP7113219B2 (ja) 2017-02-03 2018-01-19 撮像装置

Country Status (3)

Country Link
US (3) US10477121B2 (ja)
JP (1) JP7113219B2 (ja)
CN (1) CN108389870A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020050265A1 (ja) * 2018-09-06 2020-03-12 富士フイルム株式会社 構造体、光センサおよび画像表示装置
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックＩｐマネジメント株式会社 撮像装置
WO2022014721A1 (ja) 2020-07-17 2022-01-20 富士フイルム株式会社 光電変換素子、撮像素子、光センサ、及び化合物
WO2022059499A1 (ja) 2020-09-16 2022-03-24 ソニーグループ株式会社 固体撮像装置及び電子機器
DE112021004820T5 (de) 2020-09-16 2023-07-27 Sony Group Corporation Festkörperbildgebungsvorrichtung und erkennungssystem
DE112021004873T5 (de) 2020-09-16 2023-08-03 Sony Group Corporation Festkörperbildgebungsvorrichtung und erkennungssystem

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6390856B2 (ja) * 2014-12-26 2018-09-19 パナソニックＩｐマネジメント株式会社 撮像装置
US10212372B2 (en) 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
JP2018046039A (ja) * 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
CN108389870A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
TWI689892B (zh) * 2018-05-18 2020-04-01 瑞昱半導體股份有限公司 基於前景影像的背景虛化方法與電子裝置
JP7394323B2 (ja) * 2018-12-14 2023-12-08 パナソニックＩｐマネジメント株式会社 カメラシステム
JP7353783B2 (ja) * 2019-04-16 2023-10-02 キヤノン株式会社 撮像装置とその制御方法及び撮像素子とその制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11331855A (ja) * 1998-05-18 1999-11-30 Fuji Film Microdevices Co Ltd 固体撮像装置
JP2007288549A (ja) * 2006-04-18 2007-11-01 Sony Corp 物理情報取得方法および物理情報取得装置
JP2008227092A (ja) * 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子、撮像素子、撮像装置
JP2016076807A (ja) * 2014-10-06 2016-05-12 ソニー株式会社 画像処理装置、撮像装置および撮像方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321979B2 (ja) 1994-04-12 2002-09-09 株式会社ニコン 赤外線固体撮像装置
US6300612B1 (en) * 1998-02-02 2001-10-09 Uniax Corporation Image sensors made from organic semiconductors
JP2002502129A (ja) 1998-02-02 2002-01-22 ユニアックス コーポレイション 切替え可能な光電感度を有する有機ダイオード
JP4343594B2 (ja) * 2003-06-23 2009-10-14 オリンパス株式会社 内視鏡装置
JP4949806B2 (ja) * 2006-11-10 2012-06-13 オンセミコンダクター・トレーディング・リミテッド 撮像装置及び画像信号処理装置
JP5427349B2 (ja) * 2007-10-18 2014-02-26 富士フイルム株式会社 固体撮像素子
US8629916B2 (en) * 2008-08-19 2014-01-14 Rohm Co., Ltd. Camera with imaging unit and imaging unit for camera
JP5100615B2 (ja) 2008-10-31 2012-12-19 キヤノン株式会社 撮像装置
JP2011015086A (ja) 2009-06-30 2011-01-20 Panasonic Corp 撮像装置
JP2011071437A (ja) * 2009-09-28 2011-04-07 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US20130089237A1 (en) * 2011-10-10 2013-04-11 Invisage Technologies, Inc. Sensors and systems for the capture of scenes and events in space and time
JP5270785B1 (ja) 2012-07-27 2013-08-21 株式会社 ペー・ジェー・セー・デー・ジャパン 容器
JPWO2014024581A1 (ja) 2012-08-09 2016-07-25 ソニー株式会社 光電変換素子、撮像装置及び光センサ
WO2015015580A1 (ja) * 2013-07-31 2015-02-05 日立マクセル株式会社 撮像装置、撮像方法並びに車載撮像システム
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
US10141354B2 (en) * 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
WO2016136501A1 (ja) * 2015-02-26 2016-09-01 ソニー株式会社 撮像装置、撮像方法、およびプログラム
WO2016147837A1 (ja) * 2015-03-13 2016-09-22 ソニー株式会社 固体撮像素子、駆動方法、および電子機器
EP3321964B1 (en) * 2015-07-08 2019-08-28 Panasonic Intellectual Property Management Co., Ltd. Imaging device
EP3334152B1 (en) * 2015-08-04 2023-10-11 Nuvoton Technology Corporation Japan Solid-state imaging device
KR101758632B1 (ko) * 2015-10-23 2017-07-17 주식회사 코아비스 브러쉬의 흔들림을 방지하기 위한 브러쉬 홀더
JP6785429B2 (ja) * 2015-12-03 2020-11-18 パナソニックＩｐマネジメント株式会社 撮像装置
CN107018338B (zh) * 2016-01-22 2021-01-29 松下知识产权经营株式会社 摄像装置
CN105763774B (zh) * 2016-02-29 2019-07-26 联想(北京)有限公司 一种摄像模组、电子设备以及图像采集方法
WO2018025544A1 (ja) * 2016-08-05 2018-02-08 パナソニックＩｐマネジメント株式会社 撮像装置
JP6921508B2 (ja) * 2016-11-29 2021-08-18 キヤノン株式会社 光検出装置および光検出システム
JP6920652B2 (ja) * 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
CN108389875A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
CN108389870A (zh) * 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
US11107860B2 (en) * 2018-02-06 2021-08-31 Samsung Electronics Co., Ltd. Organic image sensors without color filters
US20210258520A1 (en) * 2020-02-18 2021-08-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11331855A (ja) * 1998-05-18 1999-11-30 Fuji Film Microdevices Co Ltd 固体撮像装置
JP2007288549A (ja) * 2006-04-18 2007-11-01 Sony Corp 物理情報取得方法および物理情報取得装置
JP2008227092A (ja) * 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子、撮像素子、撮像装置
JP2016076807A (ja) * 2014-10-06 2016-05-12 ソニー株式会社 画像処理装置、撮像装置および撮像方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020050265A1 (ja) * 2018-09-06 2020-03-12 富士フイルム株式会社 構造体、光センサおよび画像表示装置
JPWO2020050265A1 (ja) * 2018-09-06 2021-08-30 富士フイルム株式会社 構造体、光センサおよび画像表示装置
US11631720B2 (en) 2018-09-06 2023-04-18 Fujifilm Corporation Structure, optical sensor, and image display device
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックＩｐマネジメント株式会社 撮像装置
JP7386442B2 (ja) 2019-01-08 2023-11-27 パナソニックＩｐマネジメント株式会社 撮像装置
WO2022014721A1 (ja) 2020-07-17 2022-01-20 富士フイルム株式会社 光電変換素子、撮像素子、光センサ、及び化合物
WO2022059499A1 (ja) 2020-09-16 2022-03-24 ソニーグループ株式会社 固体撮像装置及び電子機器
KR20230069909A (ko) 2020-09-16 2023-05-19 소니그룹주식회사 고체 촬상 장치 및 전자 기기
DE112021004903T5 (de) 2020-09-16 2023-07-27 Sony Group Corporation Solid-state-bildgebungsvorrichtung und elektronische einrichtung
DE112021004820T5 (de) 2020-09-16 2023-07-27 Sony Group Corporation Festkörperbildgebungsvorrichtung und erkennungssystem
DE112021004873T5 (de) 2020-09-16 2023-08-03 Sony Group Corporation Festkörperbildgebungsvorrichtung und erkennungssystem

Also Published As

Publication number Publication date
JP7113219B2 (ja) 2022-08-05
US10951839B2 (en) 2021-03-16
US11233955B2 (en) 2022-01-25
US20210195122A1 (en) 2021-06-24
US10477121B2 (en) 2019-11-12
CN108389870A (zh) 2018-08-10
US20180227510A1 (en) 2018-08-09
US20200036915A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
JP7113219B2 (ja) 撮像装置
JP7445865B2 (ja) 撮像装置
US10523888B2 (en) Imaging device
JP2018125850A (ja) 撮像装置
JP7178595B2 (ja) 撮像装置
JP7357307B2 (ja) 撮像装置
WO2018025545A1 (ja) 撮像装置
JP2018125495A (ja) 光電変換素子および撮像装置
JP7190715B2 (ja) 撮像装置
WO2023100612A1 (ja) 撮像装置およびカメラシステム
WO2023100613A1 (ja) 撮像装置およびカメラシステム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R151 Written notification of patent or utility model registration

Ref document number: 7113219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151