JP7357307B2

JP7357307B2 - 撮像装置

Info

Publication number: JP7357307B2
Application number: JP2022175376A
Authority: JP
Inventors: 康夫三宅
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2016-01-22
Filing date: 2022-11-01
Publication date: 2023-10-06
Anticipated expiration: 2037-01-12
Also published as: US20170214870A1; US11743609B2; JP6967719B2; CN107018338A; CN107018338B; US20210235030A1; US10498981B2; JP2022190004A; JP6767678B2; JP7178612B2; US20200068150A1; JP2022008907A; JP2017135704A; JP2021002836A; US11006057B2

Description

本開示は、撮像装置に関する。

近年、種々の機能が付加された撮像装置が提案されている。例えば、特許文献１は、フォトダイオードと電源との間に接続された第１転送トランジスタと、フォトダイオードと電荷蓄積領域との間に接続された第２転送トランジスタとを含む撮像装置を開示している。この撮像装置の露光時間は非連続的であり、合計の露光時間よりも短い複数の露光時間を含む。またこの撮像装置は、露光開始前に第１転送トランジスタによってフォトダイオードをリセットし、露光完了後に第２転送トランジスタによってフォトダイオードから電荷蓄積領域に電荷を転送している。この撮像装置によれば、露光時間を複数の非連続な露光時間に分割することによって、露光量を確保しつつ動的なシーンの画像のブレを低減できると記載されている。

米国特許出願公開第２０１５／０００９３７５号明細書

被写体像のブレ量を変化させずに露光量の調整が可能な撮像装置が求められている。

本開示の限定的ではないある例示的な撮像装置は、第１電極、第１電極に対向する第２電極、第１電極と第２電極との間の第１光電変換層、および第１電極に接続され、第１光電変換層で発生した第１信号電荷を検出する第１信号検出回路を含む単位画素セルと、第２電極に電圧を印加する電圧供給回路と、を備え、１フレーム期間内において、電圧供給回路は、第２電極に印加する電圧を変化させることにより、複数回の露光期間と前記複数回の露光期間のそれぞれの間の非露光期間とを形成し、１フレーム期間内における複数回の露光期間のそれぞれの開始および終了のタイミングは、第１フレーム期間と第１フレーム期間に続く第２フレーム期間との間で等しく、第２電極に印加する電圧の変化の度合いは、第１フレーム期間と第２フレーム期間との間で異なる。

本開示の実施形態によれば、被写体像のブレ量を変化させずに露光量の調整を実現しうる。

図１は、本開示の実施形態に係る撮像装置の例示的な回路構成を示す模式的な図である。図２は、単位画素セル１０の例示的なデバイス構造を示す模式的な断面図である。図３は、スズナフタロシアニンを含む光電変換層における吸収スペクトルの一例を示す図である。図４は、光電変換層１５の構成の一例を示す模式的な断面図である。図５は、本開示の実施形態に係る撮像装置における動作の一例を説明するための図である。図６は、本開示の実施形態に係る撮像装置における動作の一例を説明するための図である。図７は、本開示の実施形態に係る撮像装置における動作の一例を説明するための図である。

本願発明者の検討によれば、特許文献１に開示された撮像装置では、撮像装置に入射する光の強度が異なる場合、露光時間を変化させることによって露光量を一定にしている。そのため、被写体の明るさによって露光時間が異なり、被写体に不自然なブレの変化が発生し得る。

光電変換層を備えた撮像装置においては、光電変換層に入射した光によって正孔電子対を生成し、光電変換層にバイアス電圧を印加することによって正孔電子対を分離し一方のキャリアを信号電荷として検出している。本願発明者は、このような撮像装置において、光電変換層に印加するバイアス電圧を小さくすることにより、電荷蓄積部に蓄積した信号電荷に実質的に影響を与えることなく、光電変換層の感度を変更し得ることを見出した。つまり、バイアス電圧を大きくした状態と小さくした状態とを繰り返した場合でも、電荷蓄積部に蓄積された信号電荷は積分されることを見出した。これにより、露光時間を変化させることなく、露光量を調整することができる。本願発明者は、この知見に基づき、新規な撮像装置に想到した。本開示の一態様の概要は以下のとおりである。

［項目１］
第１電極、
第１電極に対向する第２電極、
第１電極と第２電極との間の第１光電変換層、および
第１電極に接続され、第１光電変換層で発生した第１信号電荷を検出する第１信号検出回路
を含む単位画素セルと、
第２電極に電圧を印加する電圧供給回路と、
を備え、
１フレーム期間内において、電圧供給回路は、第２電極に印加する電圧を変化させることにより、複数回の露光期間と前記複数回の露光期間のそれぞれの間の非露光期間とを形成し、
１フレーム期間内における複数回の露光期間のそれぞれの開始および終了のタイミングは、第１フレーム期間と第１フレーム期間に続く第２フレーム期間との間で等しく、
第２電極に印加する電圧の変化の度合いは、第１フレーム期間と第２フレーム期間との間で異なる。

［項目２］
複数回の露光期間において取得された複数の撮像データは、合成されて１フレームに対応する撮像データとして出力される、項目１に記載の撮像装置。

［項目３］
１フレーム内の複数回の露光期間において、第２電極に印加する電圧は等しい、項目１または２に記載の撮像装置。

［項目４］
第１フレーム期間の複数回の露光期間において第２電極に印加する電圧は、第２フレーム期間の複数回の露光期間において第２電極に印加する電圧と異なる、項目１から３のいずれか１項に記載の撮像装置。

［項目５］
第１フレーム期間の複数回の露光期間における単位画素セルの単位時間当たりの感度は、第２フレーム期間の複数回の露光期間における単位画素セルの単位時間当たりの感度と異なる、項目１から４のいずれか１項に記載の撮像装置。

［項目６］
単位画素セルは、行および列に沿って２次元に配置される複数の単位画素セルの中の１つであり、
複数の単位画素セルは、行ごとに異なるタイミングで信号が読み出される、項目１に記載の撮像装置。

［項目７］
第１フレーム期間と第２フレーム期間とが交互に繰り返される、項目１から６のいずれか１項に記載の撮像装置。

［項目８］
１次元または２次元に配列された複数の単位画素セルと、前記複数の単位画素セルを駆動し、複数のタイミングで画像を取得する駆動部とを備え、
前記複数の単位画素セルのそれぞれは、
第１面と、前記第１面の反対側の第２面とを有する光電変換層と、
前記第１面に接する第１電極と、
前記第２面に接する第２電極と、
前記第１電極に接続され、前記光電変換層で発生した信号電荷を検出する信号検出回路と、
を含み、
前記駆動部は、前記第１および第２電極の間の電位差を変化させて、１フレーム期間において多重露光によって複数の撮像データを複数のタイミングで取得し、
前記電位差の変化の度合いはｎフレームとｎ＋１フレームとで異なる、撮像装置。

項目８の構成によれば、露光時間を変化させることなく、被写体像のブレ量を維持しながらも露光量の調整を実現しうる。

［項目９］
前記駆動部は、１フレーム期間において取得した前記複数の撮像データを多重化し、多重化された撮像データを出力する、項目１に記載の撮像装置。

［項目１０］
前記電位差の変化の度合いは前記１フレーム内で等しい、項目８または９に記載の撮像装置。

［項目１１］
前記ｎフレームと前記ｎ＋１フレームの間で、前記単位画素セルの単位時間当たりの感度が変化する、項目８から１０のいずれか１項に記載の撮像装置。

以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形
態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。

（撮像装置の回路構成）
図１は、本開示の実施形態に係る撮像装置の例示的な回路構成を示す。図１に示す撮像装置１００は、２次元に配列された複数の単位画素セル１０を含む画素アレイＰＡを有する。図１は、単位画素セル１０が２行２列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置１００における単位画素セル１０の数および配置は、図１に示す例に限定されない。単位画素セル１０は２次元に配列されていてもよいし、１次元に配列されていてもよい。

各単位画素セル１０は、光電変換部１３および信号検出回路１４を有する。後に図面を参照して説明するように、光電変換部１３は、互いに対向する２つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号を生成する。光電変換部１３は、その全体が、単位画素セル１０ごとに独立した素子である必要はなく、光電変換部１３の例えば一部分が複数の単位画素セル１０にまたがっていてもよい。信号検出回路１４は、光電変換部１３によって生成された信号を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には、電界効果トランジスタ（ＦＥＴ）であり、ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６としてＮチャンネルＭＯＳを例示する。

図１において模式的に示すように、信号検出トランジスタ２４の制御端子（ここではゲート）は、光電変換部１３との電気的な接続を有する。光電変換部１３によって生成される信号電荷（正孔または電子）は、信号検出トランジスタ２４のゲートと光電変換部１３との間の電荷蓄積ノード（「フローティングディフュージョンノード」とも呼ばれる。）４１に蓄積される。光電変換部１３の構造の詳細は、後述する。

撮像装置１００は、画素アレイＰＡを駆動し、複数のタイミングで画像を取得する駆動部を備えている。駆動部は、電圧供給回路３２、リセット電圧源３４、垂直走査回路３６、カラム信号処理回路３７および水平信号読み出し回路３８を含む。

各単位画素セル１０の光電変換部１３は、さらに、感度制御線４２との接続を有している。図１に例示する構成において、感度制御線４２は、電圧供給回路３２に接続されている。以下において詳述するように、電圧供給回路３２は、高感度露光期間と低感度露光期間との間で互いに異なる電圧を対向電極１２に供給する。また、フレーム間で異なる電圧を対向電極１２に供給してもよい。本明細書において「高感度露光期間」とは、光電変換により生成される正および負の電荷の一方（信号電荷）を相対的に高い感度で電荷蓄積領域に蓄積するための期間を意味する。また、本明細書において「低感度露光期間」とは、光電変換により生成される正および負の電荷の一方（信号電荷）を相対的に低い感度で電荷蓄積領域に蓄積するための期間を意味する。低い感度とは、実質的に感度が０である場合を含む。

画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる。例えば信号電荷として正孔を利用する場合には、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極１１と対向電極１２との電位差に応じて変化する。以下では、信号電荷
として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。電圧供給回路３２は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。

各単位画素セル１０は、電源電圧ＶＤＤを供給する電源線４０との接続を有する。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子（典型的にはドレイン）が接続されている。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号を増幅して出力する。

信号検出トランジスタ２４の出力端子（ここではソース）には、アドレストランジスタ２６の入力端子（ここではドレイン）が接続されている。アドレストランジスタ２６の出力端子（ここではソース）は、画素アレイＰＡの列ごとに配置された複数の垂直信号線４７のうちの１つに接続されている。アドレストランジスタ２６の制御端子（ここではゲート）は、アドレス制御線４６に接続されており、アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。

図示する例では、アドレス制御線４６は、垂直走査回路（「行走査回路」とも呼ばれる）３６に接続されている。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位で選択する。これにより、選択された単位画素セル１０の信号の読み出しと、後述する、画素電極のリセットとが実行される。

垂直信号線４７は、画素アレイＰＡからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路（「行信号蓄積回路」とも呼ばれる）３７が接続される。カラム信号処理回路３７は、相関二重サンプリングに代表される雑音抑制信号処理およびアナログ－デジタル変換（ＡＤ変換）などを行う。図示するように、カラム信号処理回路３７は、画素アレイＰＡにおける単位画素セル１０の各列に対応して設けられる。これらのカラム信号処理回路３７には、水平信号読み出し回路（「列走査回路」とも呼ばれる）３８が接続される。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。

図１に例示する構成において、単位画素セル１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャンネルＭＯＳを適用した例を説明する。図示するように、このリセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積ノード４１との間に接続される。リセットトランジスタ２８の制御端子（ここではゲート）は、リセット制御線４８に接続されており、リセット制御線４８の電位を制御することによって、電荷蓄積ノード４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位でリセットすることが可能である。

この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧供給回路３４（以下、単に「リセット電圧源３４」と呼ぶ。）に接続されている。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に
所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２およびリセット電圧源３４の一方または両方が、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの感度制御電圧および／またはリセット電圧源３４からのリセット電圧Ｖｒが、垂直走査回路３６を介して各単位画素セル１０に供給されてもよい。

リセット電圧Ｖｒとして、信号検出回路１４の電源電圧ＶＤＤを用いることも可能である。この場合、各単位画素セル１０に電源電圧を供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化し得る。また、電源線４０と、リセット電圧線４４を共通化できるので、画素アレイＰＡにおける配線を単純化し得る。ただし、リセット電圧Ｖｒを、信号検出回路１４の電源電圧ＶＤＤと異なる電圧とすることにより、撮像装置１００のより柔軟な制御を可能にする。

（単位画素セルのデバイス構造）
図２は、単位画素セル１０の例示的なデバイス構造を模式的に示す。図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。

半導体基板２０は、不純物領域（ここではＮ型領域）２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、単位画素セル１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプタのイオン注入を行うことによって形成される。

不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、典型的には、半導体基板２０内に形成された拡散層である。図２に模式的に示すように、信号検出トランジスタ２４は、不純物領域２４ｓおよび不純物領域２４ｄと、ゲート電極２４ｇ（典型的にはポリシリコン電極）とを含む。不純物領域２４ｓは、信号検出トランジスタ２４の例えばソース領域として機能する。不純物領域２４ｄは、信号検出トランジスタ２４の例えばドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。

同様に、アドレストランジスタ２６は、不純物領域２６ｓおよび不純物領域２４ｓと、アドレス制御線４６（図１参照）に接続されたゲート電極２６ｇ（典型的にはポリシリコン電極）とを含む。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図２において不図示の垂直信号線４７（図１参照）との接続を有する。

リセットトランジスタ２８は、不純物領域２８ｄおよび２８ｓと、リセット制御線４８（図１参照）に接続されたゲート電極２８ｇ（典型的にはポリシリコン電極）とを含む。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図２において不図示のリセット電圧線４４（図１参照）との接続を有する。

半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５０（典型的には二酸化シリコン層）が配置されている。図示するように、層間絶縁層５０中には、配線層５６が配置され得る。配線層５６は、典型的には、銅などの金属から形成され、例えば、上述の垂直信号線４７などの配線をその一部に含み得る。層間絶縁層５０中の絶縁層の層数、および、層間絶縁層５０中に配置される配線層５６に含まれる層数は、任意に設定可能であり、図２に示す例に限定されない。

層間絶縁層５０上には、上述の光電変換部１３が配置される。別の言い方をすれば、本開示の実施形態では、画素アレイＰＡ（図１参照）を構成する複数の単位画素セル１０が、半導体基板２０上に形成されている。半導体基板２０上に２次元に配列された複数の単位画素セル１０は、感光領域（画素領域）を形成する。隣接する２つの単位画素セル１０間の距離（画素ピッチ）は、例えば２μｍ程度であり得る。

光電変換部１３は、画素電極１１と、対向電極１２と、これらの間に配置された光電変換層１５とを含む。この例では、対向電極１２および光電変換層１５は、複数の単位画素セル１０にまたがって形成されている。他方、画素電極１１は、単位画素セル１０ごとに設けられており、隣接する他の単位画素セル１０の画素電極１１と空間的に分離されることによって、他の単位画素セル１０の画素電極１１から電気的に分離されている。

対向電極１２は、典型的には、透明な導電性材料から形成される透明電極である。対向電極１２は、光電変換層１５において光が入射される側に配置される。したがって、光電変換層１５には、対向電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極１２には、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２などの透明導電性酸化物（Transparent Conducting Oxide（ＴＣＯ））を用いることができる。

光電変換層１５は、入射する光を受けて正孔－電子対を発生させる。光電変換層１５は、典型的には、有機半導体材料から形成される。光電変換層１５を構成する材料の具体例は、後述する。

図１を参照して説明したように、対向電極１２は、電圧供給回路３２に接続された感度制御線４２との接続を有する。また、ここでは、対向電極１２は、複数の単位画素セル１０にまたがって形成されている。したがって、感度制御線４２を介して、電圧供給回路３２から所望の大きさの感度制御電圧を複数の単位画素セル１０の間に一括して印加することが可能である。なお、電圧供給回路３２から所望の大きさの感度制御電圧を印加することができれば、対向電極１２は、単位画素セル１０ごとに分離して設けられていてもよい。同様に、光電変換層１５が単位画素セル１０ごとに分離して設けられていてもよい。

画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極１１と対向電極１２との間の電位差に応じて変化する。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも
可能である。

対向電極１２に対向する画素電極１１は、対向電極１２と画素電極１１との間に適切なバイアス電圧が与えられることにより、光電変換層１５において光電変換によって発生した正および負の電荷のうちの一方を収集する。画素電極１１は、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。

画素電極１１を遮光性の電極としてもよい。例えば、画素電極１１として、厚さが１００ｎｍのＴａＮ電極を形成することにより、十分な遮光性を実現し得る。画素電極１１を遮光性の電極とすることにより、半導体基板２０に形成されたトランジスタ（この例では信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８の少なくともいずれか）のチャネル領域または不純物領域への、光電変換層１５を通過した光の入射を抑制し得る。上述の配線層５６を利用して層間絶縁層５０内に遮光膜を形成してもよい。半導体基板２０に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト（例えば閾値電圧の変動）などを抑制し得る。また、半導体基板２０に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板２０への光の入射の抑制は、撮像装置１００の信頼性の向上に貢献する。

図２に模式的に示すように、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、画素電極１１との電気的な接続を有する。プラグ５２、配線５３は、例えば銅などの金属から形成され得る。プラグ５２、配線５３およびコンタクトプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積ノード４１（図１参照）の少なくとも一部を構成する。配線５３は、配線層５６の一部であり得る。また、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５５を介して、不純物領域２８ｄにも接続されている。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、コンタクトプラグ５４および５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、画素電極１１によって収集された信号電荷を蓄積する電荷蓄積領域として機能する。

画素電極１１によって信号電荷が収集されることにより、電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して選択的に読み出される。

（光電変換層）
以下、光電変換層１５の構成の例を説明する。

光電変換層１５は、典型的には、半導体材料を含む。ここでは、半導体材料として、有機半導体材料を用いる。

光電変換層１５は、例えば、下記一般式（１）で表されるスズナフタロシアニン（以下、単に「スズナフタロシアニン」と呼ぶことがある）を含む。

一般式（１）中、Ｒ¹～Ｒ²⁴は、独立して、水素原子または置換基を表す。置換基は、
特定の置換基に限定されない。置換基は、重水素原子、ハロゲン原子、アルキル基（シクロアルキル基、ビシクロアルキル基、トリシクロアルキル基を含む）、アルケニル基（シクロアルケニル基、ビシクロアルケニル基を含む）、アルキニル基、アリール基、複素環基（ヘテロ環基といってもよい）、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニルオキシ基、アリールオキシカルボニルオキシ基、アミノ基（アニリノ基を含む）、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルスルホニルアミノ基、アリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルスルフィニル基、アリールスルフィニル基、アルキルスルホニル基、アリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールアゾ基、ヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基（－Ｂ（ＯＨ）₂）、ホスファト基（－ＯＰＯ（ＯＨ
）₂）、スルファト基（－ＯＳＯ₃Ｈ）、または、その他の公知の置換基であり得る。

上述の一般式（１）で表されるスズナフタロシアニンとしては、市販されている製品を用いることができる。あるいは、上述の一般式（１）で表されるスズナフタロシアニンは、例えば特開２０１０－２３２４１０号公報に示されているように、下記の一般式（２）で表されるナフタレン誘導体を出発原料として合成することができる。一般式（２）中のＲ²⁵～Ｒ³⁰は、一般式（１）におけるＲ¹～Ｒ²⁴と同様の置換基であり得る。

上述の一般式（１）で表されるスズナフタロシアニンにおいて、分子の凝集状態の制御
のし易さの観点から、Ｒ¹～Ｒ²⁴のうち、８個以上が水素原子または重水素原子であると
有益であり、Ｒ¹～Ｒ²⁴のうち、１６個以上が水素原子または重水素原子であるとより有
益であり、全てが水素原子または重水素原子であるとさらに有益である。さらに、以下の式（３）で表されるスズナフタロシアニンは、合成の容易さの観点で有利である。

上述の一般式（１）で表されるスズナフタロシアニンは、概ね２００ｎｍ以上１１００ｎｍ以下の波長帯域に吸収を有する。例えば、上述の式（３）で表されるスズナフタロシアニンは、図３に示すように、波長が概ね８７０ｎｍの位置に吸収ピークを有する。図３は、上述の式（３）で表されるスズナフタロシアニンを含む光電変換層における吸収スペクトルの一例である。なお、吸収スペクトルの測定においては、石英基板上に光電変換層（厚さ：３０ｎｍ）が積層されたサンプルを用いている。

図３からわかるように、スズナフタロシアニンを含む材料から形成された光電変換層は、近赤外領域に吸収を有する。すなわち、光電変換層１５を構成する材料として、スズナフタロシアニンを含む材料を選択することにより、例えば、近赤外線を検出可能な光センサを実現し得る。

図４は、光電変換層１５の構成の一例を模式的に示す。図４に例示する構成において、光電変換層１５は、正孔ブロッキング層１５ｈと、上述の一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成された光電変換構造１５Ａと、電子ブロッキング層１５ｅとを有する。正孔ブロッキング層１５ｈは、光電変換構造１５Ａおよび対向電極１２の間に配置されており、電子ブロッキング層１５ｅは、光電変換構造１５Ａおよび画素電極１１の間に配置されている。

図４に示す光電変換構造１５Ａは、ｐ型半導体およびｎ型半導体の少なくとも一方を含む。図４に例示する構成では、光電変換構造１５Ａは、ｐ型半導体層１５０ｐと、ｎ型半導体層１５０ｎと、ｐ型半導体層１５０ｐおよびｎ型半導体層１５０ｎの間に挟まれた混合層１５０ｍとを有する。ｐ型半導体層１５０ｐは、電子ブロッキング層１５ｅと混合層１５０ｍとの間に配置されており、光電変換および／または正孔輸送の機能を有する。ｎ型半導体層１５０ｎは、正孔ブロッキング層１５ｈと混合層１５０ｍとの間に配置されており、光電変換および／または電子輸送の機能を有する。後述するように、混合層１５０ｍがｐ型半導体およびｎ型半導体の少なくとも一方を含んでいてもよい。

ｐ型半導体層１５０ｐおよびｎ型半導体層１５０ｎは、それぞれ、有機ｐ型半導体および有機ｎ型半導体を含む。すなわち、光電変換構造１５Ａは、上述の一般式（１）で表されるスズナフタロシアニンを含む有機光電変換材料と、有機ｐ型半導体および有機ｎ型半導体の少なくとも一方とを含む。

有機ｐ型半導体（化合物）は、ドナー性有機半導体（化合物）であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｐ型半導体（化合物）は、２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物としては、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、ドナー性有機半導体は、これらに限らず、上述したように、ｎ型（アクセプター性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。上述のスズナフタロシアニンは、有機ｐ型半導体材料の一例である。

有機ｎ型半導体（化合物）は、アクセプタ性有機半導体（化合物）であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｎ型半導体（化合物）は、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプタ性有機化合物としては、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、フラーレン、フラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、これらに限らず、上述したように、ｐ型（ドナー性）有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用い得る。

混合層１５０ｍは、例えば、ｐ型半導体およびｎ型半導体を含むバルクヘテロ接合構造層であり得る。バルクへテロ接合構造を有する層として混合層１５０ｍを形成する場合、上述の一般式（１）で表されるスズナフタロシアニンをｐ型半導体材料として用い得る。ｎ型半導体材料としては、例えば、フラーレンおよび／またはフラーレン誘導体を用いることができる。ｐ型半導体層１５０ｐを構成する材料が、混合層１５０ｍに含まれるｐ型半導体材料と同じであると有益である。同様に、ｎ型半導体層１５０ｎを構成する材料が、混合層１５０ｍに含まれるｎ型半導体材料と同じであると有益である。バルクへテロ接合構造は、特許第５５５３７２７号公報において詳細に説明されている。参考のため、特許第５５５３７２７号公報の開示内容の全てを本明細書に援用する。

検出を行いたい波長域に応じて適切な材料を用いることにより、所望の波長域に感度を
有する撮像装置を実現し得る。光電変換層１５は、アモルファスシリコンなどの無機半導体材料を含んでいてもよい。光電変換層１５は、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。以下では、スズナフタロシアニンとＣ６０とを共蒸着することによって得られたバルクヘテロ接合構造を光電変換層１５に適用した例を説明する。

（撮像装置の動作）
まず、図５を参照しながら、高感度露光期間および低感度露光期間を用いた画像の取得について説明する。図５は、本開示の実施形態に係る撮像装置における動作の一例を示すタイミングチャートである。図５中のグラフ（ａ）は、垂直同期信号Ｖｓｓの立ち下がり（または立ち上がり）のタイミングを示す。グラフ（ｂ）は、水平同期信号Ｈｓｓの立ち下がり（または立ち上がり）のタイミングを示す。また、グラフ（ｃ）は、感度制御線４２を介して電圧供給回路３２から対向電極１２に印加される電圧Ｖｂの時間的変化の一例を示す。グラフ（ｄ）は、画素アレイＰＡの各行におけるリセットおよび高感度露光、低感度露光のタイミングを模式的に示す。

以下、図１、図２および図５を参照しながら、撮像装置１００における動作の一例を説明する。簡単のため、ここでは、画素アレイＰＡに含まれる画素の行数が、第Ｒ０行～第Ｒ７行の合計８行である場合における動作の例を説明する。

画像の取得においては、まず、画素アレイＰＡ中の各単位画素セル１０の電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行される。例えば、図５に示すように、垂直同期信号Ｖｓｓに基づき、第Ｒ０行に属する複数の画素のリセットを開始する（時刻ｔ０）。図５中の網点の矩形は、信号の読み出し期間を模式的に表している。この読み出し期間は、単位画素セル１０の電荷蓄積領域の電位をリセットするためのリセット期間をその一部に含み得る。

第Ｒ０行に属する画素のリセットにおいては、第Ｒ０行のアドレス制御線４６の電位の制御により、そのアドレス制御線４６にゲートが接続されているアドレストランジスタ２６をＯＮとする。さらに、第Ｒ０行のリセット制御線４８の電位の制御により、そのリセット制御線４８にゲートが接続されているリセットトランジスタ２８をＯＮとする。これにより、電荷蓄積ノード４１とリセット電圧線４４とが接続され、電荷蓄積領域にリセット電圧Ｖｒが供給される。すなわち、信号検出トランジスタ２４のゲート電極２４ｇおよび光電変換部１３の画素電極１１の電位が、リセット電圧Ｖｒにリセットされる。その後、垂直信号線４７を介して、第Ｒ０行の単位画素セル１０からリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Ｖｒの大きさに対応した画素信号である。画素信号の読み出し後、リセットトランジスタ２８およびアドレストランジスタ２６をＯＦＦとする。

この例では、図５に模式的に示すように、水平同期信号Ｈｓｓにあわせて、第Ｒ０行～第Ｒ７行の各行に属する画素のリセットを行単位で順次に実行する。つまり、画素アレイＰＡはローリングシャッタ方式で駆動される。以下では、水平同期信号Ｈｓｓのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「１Ｈ期間」と呼ぶことがある。この例では、例えば時刻ｔ０から時刻ｔ１までの期間が１Ｈ期間に相当する。

図５に示すように、１Ｈ期間の後半においては、電圧供給回路３２から供給される電圧Ｖ１が、対向電極１２に印加されている。電圧Ｖ１は、撮影時の電圧、すなわち電荷蓄積時の電圧であり、例えば１０Ｖ程度である。（時刻ｔ０～ｔ１５）。

図５中、白の矩形は、各行における高感度露光期間を模式的に表している。高感度露光期間は、電圧供給回路３２が、対向電極１２に印加する電圧を電圧Ｖ２よりも大きい電圧Ｖ１に切り替えることによって開始される。また、図５中の網点の矩形および斜線の付された矩形で示される期間が低感度露光期間を模式的にあらわしている。低感度露光期間は、電圧供給回路３２が、対向電極１２に印加する電圧を電圧Ｖ２に切り替えることによって開始される。電圧Ｖ２は電圧Ｖ１よりも小さく、典型的には、画素電極１１と対向電極１２との間の電位差が０Ｖ以下となるような電圧である。電圧Ｖ２は、例えば電荷蓄積部のリセット電圧と同程度の電圧であってもよい。

光電変換層１５に印加されるバイアス電圧が０Ｖとなる状態において、光電変換層１５で発生した電荷はほとんど消失する。その理由は、光の照射によって生じた正および負の電荷のほとんどが速やかに再結合し、消滅してしまうためであると推測される。

その一方で、高感度露光時に電荷蓄積部に蓄積された信号電荷は、画素のリセット動作が行われるまで失われることなく保持される。

次の１Ｈ期間では、電圧供給回路３２が対向電極１２に印加する電圧を再び電圧Ｖ２に切り替えることにより、再び低感度露光が開始される。このように、１Ｈ期間を単位として、低感度露光期間と高感度露光期間とが繰り返される（時刻ｔ０～１５）。本開示の実施形態では、対向電極１２に印加される電圧が電圧Ｖ２と電圧Ｖ１との間で切り替えられることによって、１Ｈ期間中に高感度露光期間と低感度露光期間とが切り替えられる。

上述したように、低感度露光期間中、電荷蓄積部に蓄積された信号電荷はそのまま保持される。その結果、高感度露光期間と低感度露光期間とが繰り返されたとしても、各高感度露光時に蓄積された信号電荷は積分される。このことは、本発明者らによってはじめて見出された知見である。なお、低感度露光時に光電変換層に正のバイアス電圧が印加される場合は、低感度露光時にも信号電荷が蓄積される。このような場合には、高感度露光時に加え、低感度露光時に蓄積された信号電荷についても積分される。

また、１Ｈ期間において、高感度露光期間と低感度露光期間との長さの割合、つまり、対向電極１２に印加する電圧のデューティー比を異ならせることによって、露光時間を異ならせることができる。

次に、水平同期信号Ｈｓｓに基づき、画素アレイＰＡの各行に属する画素からの信号電荷の読み出しを行う。この例では、時刻ｔ１５から、第Ｒ０行～第Ｒ７行の各行に属する画素からの信号電荷の読み出しが行単位で順次に実行されている。以下では、ある行に属する画素が選択されてからその行に属する画素が再び選択されるまでの期間を「１Ｖ期間」と呼ぶことがある。この例では、時刻ｔ０から時刻ｔ１５までの期間が第Ｒ０行についての１Ｖ期間に相当する。１Ｖ期間は各行についての１フレーム期間でもある。したがって、各行についてみれば、１フレーム期間中、高感度露光期間を複数回繰り返すことによって、多重露光が行われる。

高感度露光期間と低感度露光期間とを繰り返した１Ｖ期間の終了後の時刻ｔ１５において、第Ｒ０行に属する画素からの信号電荷の読み出しを行う。このとき、第Ｒ０行のアドレストランジスタ２６をＯＮとする。これにより、複数回の高感度露光期間において電荷蓄積領域に蓄積された電荷量に対応した画素信号が垂直信号線４７に出力される。画素信号の読み出しに続けて、リセットトランジスタ２８をＯＮとして画素のリセットを行ってもよい。画素信号の読み出し後、アドレストランジスタ２６（およびリセットトランジスタ２８）をＯＦＦとする。信号電荷の読み出し後、時刻ｔ０において読み出された信号と、時刻ｔ１５において読み出された信号との差分をとる。これにより固定ノイズを除去し
た信号が得られる。これに続いて、各行において次の１Ｖ期間が開始される。各行から読み出された信号を合成することによって１フレームの画像が得られる。ローリングシャッタ動作により、各行における露光期間の開始及び終了、信号の読出しおよび画素のリセットのタイミングは異なるものの、画像全体でみた場合、１フレーム期間中に、高感度露光期間と低感度露光期間とが繰り返されることによって多重露光が行われ、高感度露光期間における撮像データが複数のタイミングで得られている。この多重露光による信号電荷の合成は、各画素セル内の電荷蓄積部において行われる。

次にこのような駆動を用いて、フレーム間で露光量を変化させる形態を説明する。図６は、本開示の実施形態に係る撮像装置における動作の一例を説明するための図である。図５と同様、グラフ（ａ）は、垂直同期信号Ｖｓｓの立ち下がり（または立ち上がり）のタイミングを示す。グラフ（ｂ）は、水平同期信号Ｈｓｓの立ち下がり（または立ち上がり）のタイミングを示す。グラフ（ｃ）は、感度制御線４２を介して電圧供給回路３２から対向電極１２に印加される電圧Ｖｂの時間的変化の一例を示す。グラフ（ｄ）は、画素アレイＰＡの各行におけるリセットおよび高感度露光、低感度露光のタイミングを模式的に示す。図５のグラフ（ｄ）とは異なり、最初の１Ｖ期間（フレームｆ１）に続く次の１Ｖ期間（フレームｆ２）において、高感度露光期間の電圧供給回路３２が対向電極１２に印加する電圧が、電圧Ｖ１よりも大きい電圧Ｖ３に設定されている。グラフ（ｄ）において、電圧Ｖ３が印加される高感度露光期間は、縦線の付された矩形で示されている。フレームｆ１における、対向電極１２に印加される電圧Ｖｂの変化は（Ｖ１－Ｖ２）であるが、フレームｆ２では、（Ｖ１－Ｖ３）である。このように、フレームｆ１とフレームｆ２とでは、高感度露光期間および低感度露光期間の、対向電極１２に印加される電圧Ｖｂの変化の度合いが異なる。ただし、フレームｆ１において、対向電極１２に印加される電圧Ｖｂの変化の度合いは、（Ｖ１－Ｖ２）で一定である。また、フレームｆ２において、対向電極１２に印加される電圧Ｖｂの変化の度合いは、（Ｖ１－Ｖ３）で一定である。

フレームｆ２の高感度露光期間では、より高い電圧Ｖ３が対向電極１２に印加されるため、各単位画素セルの感度がより高くなっている。つまり、ｔ０～ｔ１５までの１フレームに対し、ｔ１５以降のフレームでは、高感度露光期間における単位画素セルの単位時間当たりの感度が変化している。一方、図６に示すように、ｔ０～ｔ１５までの１フレームとｔ１５以降のフレームとで、高感度露光期間および低感度露光期間の長さは同じである。したがって、図６に示す駆動によれば、単位画素セルの感度を変更することによって、露光時間を変更することなく、露光量を制御することができる。したがって、本開示の実施形態によれば、フレーム間において、被写体像のブレ量を変化させずに露光量の調整を実現しうる。

図７は、上述の動作を繰り返すタイミングチャートの一例を示す。グラフ（ａ）は、垂直同期信号Ｖｓｓの立ち下がり（または立ち上がり）のタイミングを示す。グラフ（ｂ）は、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂの時間的変化の一例を示す。グラフ（ｃ）は、画素アレイＰＡの各行におけるリセットおよび高感度露光、低感度露光のタイミングを模式的に示す。

図７に示すように、高感度露光期間において対向電極１２に印加される電圧Ｖｂが、１フレームごとにＶ１とＶ３とで切り替えられている。このような制御で撮像装置を駆動することによって、１フレームごとに、高感度画像と、低感度画像とを交互に得ることができる。したがって、Ｎ番目のフレームの画像とＮ＋１番目のフレームの画像とを加算することによって、ダイナミックレンジが拡大した、ハイダイナミックレンジ画像を得ることが可能である。

このように、本開示の実施形態では、高感度露光期間の開始および終了および低感度露
光期間の開始および終了が、対向電極１２に印加される電圧Ｖｂによって制御される。そして、高感度露光時において対向電極１２に印加される電圧Ｖ１の電位によって、露光量が制御される。すなわち、本開示の実施形態によれば、露光時間が変化しないため、被写体像のブレ量を変化させることなく露光量の調整を実現しうる。また、各単位画素セル１０に転送ゲートなどの素子を追加する必要がないため、画素の微細化にも有利である。

本開示の撮像装置は、例えばイメージセンサなどに適用可能である。本開示の撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。車両搭載用カメラとしては、例えば、車両が安全に走行するための制御を行う制御装置に対する入力装置として利用され得る。あるいは、オペレータが車両を安全に走行させるための支援に利用され得る。

１０単位画素セル
１１画素電極
１２対向電極
１３光電変換部
１４信号検出回路
１５光電変換層
１５Ａ光電変換構造
１５ｅ電子ブロッキング層
１５ｈ正孔ブロッキング層
２０半導体基板
２０ｔ素子分離領域
２４ｄ、２４ｓ、２６ｓ、２８ｄ、２８ｓ不純物領域
２４信号検出トランジスタ
２６アドレストランジスタ
２８リセットトランジスタ
２４ｇ、２６ｇ、２８ｇゲート電極
３２電圧供給回路
３４リセット電圧源
３５基板電圧供給回路
３６垂直走査回路
４０電源線
４１電荷蓄積ノード
４２感度制御線
５０層間絶縁層
４４リセット電圧線
４６アドレス制御線
４７垂直信号線
４８リセット制御線

Claims

複数の画素を含む画素アレイと、
電圧供給回路と、
を備え、
前記複数の画素のそれぞれは、
第１電極、第２電極、および前記第１電極と前記第２電極との間に挟まれ、信号電荷を生成する光電変換層を含む光電変換部と、
前記第１電極に電気的に接続されるゲートを有し、前記第１電極が集めた信号電荷の量に対応する信号を出力するトランジスタと、
を含み、
前記電圧供給回路は、連続するフレーム期間のそれぞれにおいて、
前記信号電荷が前記第１電極によって集められる複数の露光期間を形成するように、第１電圧を２回以上供給し、
前記複数の露光期間を互いに分離する非露光期間を形成するように、第２電圧を１回以上供給し、
前記複数の露光期間のそれぞれの開始時点は、連続するフレーム期間にわたって周期的である、
撮像装置。
複数の画素を含む画素アレイと、
電圧供給回路と、
を備え、
前記複数の画素のそれぞれは、
第１電極、第２電極、および前記第１電極と前記第２電極との間に挟まれ、信号電荷を生成する光電変換層を含む光電変換部と、
前記第１電極に電気的に接続されるゲートを有し、前記第１電極が集めた信号電荷の量に対応する信号を出力するトランジスタと、
を含み、
前記電圧供給回路は、連続するフレーム期間のそれぞれにおいて、
前記信号電荷が前記第１電極によって集められる複数の露光期間を形成するように、第１電圧を２回以上供給し、
前記複数の露光期間を互いに分離する非露光期間を形成するように、第２電圧を１回以上供給し、
前記複数の露光期間のそれぞれの終了時点は、連続するフレーム期間にわたって周期的である、
撮像装置。
前記連続するフレーム期間のうちの第１のフレーム期間における、前記非露光期間の長さと前記露光期間の長さの比は、前記連続するフレーム期間のうちの前記第１のフレーム期間とは異なる第２のフレーム期間における、前記非露光期間の長さと前記露光期間の長さの比と異なる、
請求項１または２に記載の撮像装置。
前記トランジスタは、前記露光期間のそれぞれにおいて集められた信号電荷の量に対応する信号を１フレームの撮像データとして出力する、
請求項１から３のいずれか１項に記載の撮像装置。
駆動部をさらに備え、
前記駆動部は、前記画素アレイをローリングシャッタ方式で駆動する、
請求項1から４のいずれか１項に記載の撮像装置。