KR20230069909A - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20230069909A
KR20230069909A KR1020237006234A KR20237006234A KR20230069909A KR 20230069909 A KR20230069909 A KR 20230069909A KR 1020237006234 A KR1020237006234 A KR 1020237006234A KR 20237006234 A KR20237006234 A KR 20237006234A KR 20230069909 A KR20230069909 A KR 20230069909A
Authority
KR
South Korea
Prior art keywords
pixel
chip
unit
pixels
circuit
Prior art date
Application number
KR1020237006234A
Other languages
English (en)
Inventor
기미야스 시이나
게이 나카가와
아츠시 스즈키
슌타로 이즈미
šœ타로 이즈미
고헤이 야마다
Original Assignee
소니그룹주식회사
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사, 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니그룹주식회사
Publication of KR20230069909A publication Critical patent/KR20230069909A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/131—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements including elements passing infrared wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/17—Colour separation based on photon absorption depth, e.g. full colour resolution obtained simultaneously at each pixel location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

다른 센서에 의해 취득된 정보를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시킨다. 실시 형태에 관한 고체 촬상 장치는, 제1 파장대의 광을 검출하는 제1 센서와, 상기 제1 파장대와는 다른 제2 파장대의 광을 검출하는 제2 센서를 구비하고, 상기 제1 센서는, 입사광에 있어서의 상기 제1 파장대의 광을 검출하는 제1 화소(110)를 구비하고, 상기 제2 센서는, 상기 입사광 중 상기 제1 화소를 투과한 상기 제2 파장대의 광을 검출하는 제2 화소(110)를 구비한다.

Description

고체 촬상 장치 및 전자 기기
본 개시는, 고체 촬상 장치 및 전자 기기에 관한 것이다.
근년, 자동차나 로봇 등 이동체의 자율화나 IoT(Internet of Things) 등의 보급에 수반하여, 복수 종류의 센서로 취득된 정보를 통합적으로 처리하는 센서 퓨전 기술의 발전이 강하게 요구되고 있다. 예를 들어, 특허문헌 1 및 2에는, 가시광을 검출하는 이미지 센서와 적외광을 검출하는 이미지 센서를 사용하여, 가시광의 컬러 화상과 적외광의 모노크롬 화상을 취득하는 기술이 개시되어 있다.
일본 특허 공개 제2020-21855호 공보 일본 특허 공개 제2018-125848호 공보
그러나, 종래에는, 다른 센서에 의해 취득된 정보의 사이에 동시성이나 동축성이 확보되지 않았기 때문에, 이들 정보를 통합적으로 처리함으로써 얻어진 결과의 정밀도가 저하되어버릴 가능성이 있었다. 예를 들어, 컬러 화상을 취득하는 이미지 센서와, 모노크롬 화상을 취득하는 이미지 센서에 개개의 센서 칩이 사용되는 경우, 컬러 화상과 모노크롬 화상 사이에 공간적인 어긋남이 발생하고, 그것에 의해, 처리 결과의 정밀도가 저하되어버리는 경우가 존재하였다. 또한, 예를 들어 컬러 화상을 취득하는 이미지 센서와, 모노크롬 화상을 취득하는 이미지 센서가 다른 타이밍에서 구동되는 경우, 컬러 화상과 모노크롬 화상 사이에 시간적인 어긋남이 발생하고, 그것에 의해, 처리 결과의 정밀도가 저하되어버리는 경우가 존재하였다.
그래서 본 개시는, 다른 센서에 의해 취득된 정보를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능한 고체 촬상 장치 및 전자 기기를 제안한다.
상기 과제를 해결하기 위해서, 본 개시에 관한 일 형태의 고체 촬상 장치는, 제1 파장대의 광을 검출하는 제1 센서와, 상기 제1 파장대와는 다른 제2 파장대의 광을 검출하는 제2 센서를 구비하고, 상기 제1 센서는, 입사광에 있어서의 상기 제1 파장대의 광을 검출하는 제1 화소를 구비하고, 상기 제2 센서는, 상기 입사광 중 상기 제1 화소를 투과한 상기 제2 파장대의 광을 검출하는 제2 화소를 구비한다.
도 1은 제1 실시 형태에 관한 이미지 센서를 탑재한 전자 기기의 개략 구성예를 나타내는 블록도이다.
도 2는 제1 실시 형태에 관한 CMOS형의 이미지 센서의 개략 구성예를 나타내는 블록도이다.
도 3은 제1 실시 형태에 관한 단위 화소의 개략 구성예를 나타내는 모식도이다.
도 4는 제1 실시 형태에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다.
도 5는 제1 실시 형태의 제1 변형예에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다.
도 6은 제1 실시 형태의 제2 변형예에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다.
도 7은 제1 실시 형태의 제3 변형예에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다.
도 8은 제1 실시 형태에 관한 이미지 센서의 단면 구조예를 나타내는 단면도이다.
도 9는 제1 실시 형태에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이다.
도 10은 제1 실시 형태에 관한 RGB 화소에 대한 화소 구동선의 배선예를 나타내는 평면도이다.
도 11은 제1 실시 형태에 관한 IR 화소에 대한 화소 구동선의 배선예를 나타내는 평면도이다.
도 12는 제1 실시 형태에 관한 이미지 센서의 적층 구조예를 나타내는 도면이다.
도 13은 제1 실시 형태의 제1예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 14는 제1 실시 형태의 제1예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 15는 제1 실시 형태의 제2예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 16은 제1 실시 형태의 제2예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 17은 제1 실시 형태의 제3예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 18은 제1 실시 형태의 제3예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 19는 제1 실시 형태의 제4예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 20은 제1 실시 형태의 제4예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 21은 제1 실시 형태의 제5예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 22는 제1 실시 형태의 제5예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 23은 제1 실시 형태의 제6예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 24는 제1 실시 형태의 제6예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 25는 제1 실시 형태의 제7예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 26은 제1 실시 형태의 제7예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 27은 제1 실시 형태의 제8예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 28은 제1 실시 형태의 제8예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 29는 제1 실시 형태의 제9예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 30은 제1 실시 형태의 제9예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 31은 제1 실시 형태의 제10예에 관한 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 32는 제1 실시 형태의 제10예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 33은 제1 실시 형태의 제11예에 관한 상층 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 34는 제1 실시 형태의 제11예에 관한 하층 화소칩의 평면 레이아웃예를 나타내는 도면이다.
도 35는 제1 실시 형태의 제11예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 36은 제1 실시 형태의 제11예의 변형예에 관한 회로칩의 평면 레이아웃예를 나타내는 도면이다.
도 37은 제2 실시 형태에 관한 단위 화소의 개략 구성예를 나타내는 모식도이다.
도 38은 제2 실시 형태에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다.
도 39는 제2 실시 형태에 관한 이미지 센서의 단면 구조예를 나타내는 단면도이다.
도 40은 제2 실시 형태에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이다.
도 41은 제2 실시 형태의 온 칩 렌즈의 변형예에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이다.
도 42는 제2 실시 형태의 컬러 필터 배열의 변형예에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이다.
도 43은 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 44는 차외(車外) 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
이하에, 본 개시의 실시 형태에 대하여 도면에 기초하여 상세하게 설명한다. 또한, 이하의 실시 형태에 있어서, 동일한 부위에는 동일한 번호를 부여함으로써 중복되는 설명을 생략한다.
또한, 이하에 나타내는 항목 순서에 따라서 본 개시를 설명한다.
1. 제1 실시 형태
1.1 전자 기기의 구성예
1.2 이미지 센서의 구성예
1.3 화소 어레이부의 구성예
1.4 단위 화소의 회로 구성예
1.5 회로 구성의 변형예
1.5.1 제1 변형예
1.5.2 제2 변형예
1.5.3 제3 변형예
1.6 단위 화소의 단면 구조예
1.7 유기 재료
1.8 평면 구조예
1.9 화소 구동선의 배선예
1.10 이미지 센서의 적층 구조예
1.11 화소 구동 및 판독 방식
1.11.1 제1예
1.11.2 제2예
1.11.3 제3예
1.11.4 제4예
1.11.5 제5예
1.11.6 제6예
1.11.7 제7예
1.11.8 제8예
1.11.9 제9예
1.11.10 제10예
1.11.11 제11예
1.12 작용·효과
2. 제2 실시 형태
2.1 화소 어레이부의 구성예
2.2 단위 화소의 회로 구성예
2.3 단위 화소의 단면 구조예
2.4 평면 구조예
2.5 온 칩 렌즈의 변형예
2.6 컬러 필터 배열의 변형예
2.7 작용·효과
3. 이동체에의 응용예
1. 제1 실시 형태
먼저, 제1 실시 형태에 관한 고체 촬상 장치(이하, 이미지 센서라고 함) 및 전자 기기에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 본 실시 형태에서는, CMOS(Complementary Metal-Oxide Semiconductor)형의 이미지 센서에 본 실시 형태에 관한 기술을 적용한 경우를 예시하지만, 이것에 한정되지 않고, 예를 들어 CCD(Charge-Coupled Device)형의 이미지 센서나 ToF(Time-of-Flight) 센서나 EVS(Event Vision Sensor) 등, 광전 변환 소자를 구비하는 각종 센서에 본 실시 형태에 관한 기술을 적용하는 것이 가능하다.
1.1 전자 기기의 구성예
도 1은, 제1 실시 형태에 관한 이미지 센서를 탑재한 전자 기기의 개략 구성예를 나타내는 블록도이다. 도 1에 나타내는 바와 같이, 전자 기기(1)는, 예를 들어 촬상 렌즈(2)와, 이미지 센서(100)와, 기억부(3)와, 프로세서(4)를 구비한다.
촬상 렌즈(2)는 입사광을 집광하여 그 상을 이미지 센서(100)의 수광면에 결상하는 광학계의 일례이다. 수광면이란, 이미지 센서(100)에 있어서의 광전 변환 소자가 배열되는 면이면 된다. 이미지 센서(100)는 입사광을 광전 변환하여 화상 데이터를 생성한다. 또한, 이미지 센서(100)는 생성한 화상 데이터에 대하여 노이즈 제거나 화이트 밸런스 조정 등의 소정의 신호 처리를 실행한다.
기억부(3)는, 예를 들어 플래시 메모리나 DRAM(Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory) 등으로 구성되고, 이미지 센서(100)로부터 입력된 화상 데이터 등을 기록한다.
프로세서(4)는, 예를 들어 CPU(Central Processing Unit) 등을 사용하여 구성되고, 오퍼레이팅 시스템이나 각종 애플리케이션 소프트웨어 등을 실행하는 애플리케이션 프로세서나, GPU(Graphics Processing Unit)나 기저 대역 프로세서 등이 포함될 수 있다. 프로세서(4)는 이미지 센서(100)로부터 입력된 화상 데이터나 기억부(3)로부터 읽어낸 화상 데이터 등에 대하여, 필요에 따른 각종 처리를 실행하거나, 유저에의 표시를 실행하거나, 소정의 네트워크를 통해 외부로 송신하거나 한다.
또한, 프로세서(4)는 후술하는 RGB 화소(10)로부터 판독된 컬러 화상과, IR 화소(20)로부터 판독된 모노크롬 화상(IR 화상)을 통합적으로 처리함으로써, 측거 처리나 인식 처리 등의 다양한 처리를 실행할 수 있다.
1.2 이미지 센서의 구성예
도 2는, 제1 실시 형태에 관한 CMOS형의 이미지 센서의 개략 구성예를 나타내는 블록도이다.
본 실시 형태에 관한 이미지 센서(100)는, 예를 들어 화소 어레이부(101)가 형성된 반도체 칩과, 주변 회로가 형성된 반도체 칩이 적층된 스택 구조를 갖는다. 주변 회로에는, 예를 들어 화소 구동 회로(102), 신호 처리 회로(103), 칼럼 구동 회로(104) 및 시스템 제어부(105)가 포함될 수 있다.
이미지 센서(100)는 또한, 데이터 처리부(108) 및 데이터 저장부(109)를 구비하고 있다. 데이터 처리부(108) 및 데이터 저장부(109)는 주변 회로와 동일한 반도체 칩에 마련되어도 되고, 다른 반도체 칩에 마련되어도 된다.
화소 어레이부(101)는, 수광한 광량에 따른 전하를 생성하고 또한 축적하는 광전 변환 소자를 갖는 단위 화소(이하, 간단히 「화소」라고 기술하는 경우도 있음)(110)가 행 방향 및 열 방향으로, 즉, 행렬상으로 2차원 격자상으로 배치된 구성을 갖는다. 여기서, 행 방향이란 화소 행의 화소의 배열 방향(도면 중, 가로 방향)을 말하고, 열 방향이란 화소 열의 화소 배열 방향(도면 중, 세로 방향)을 말한다. 단위 화소의 구체적인 회로 구성이나 화소 구조의 상세에 대해서는 후술한다.
화소 어레이부(101)에서는, 행렬상의 화소 배열에 대하여, 화소 행마다 화소 구동선(LD)이 행 방향에 따라서 배선되고, 화소 열마다 수직 신호선(VSL)이 열 방향에 따라서 배선되어 있다. 화소 구동선(LD)은, 화소로부터 신호를 읽어낼 때의 구동을 행하기 위한 제어 신호를 전송한다. 도 2에서는, 화소 구동선(LD)이 1개씩의 배선으로서 나타내져 있지만, 1개씩에 한정되는 것은 아니다. 화소 구동선(LD)의 일단부는, 화소 구동 회로(102)의 각 행에 대응한 출력단에 접속되어 있다.
화소 구동 회로(102)는 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(101)의 각 화소를 전체 화소 동시 혹은 행 단위 등으로 구동한다. 즉, 화소 구동 회로(102)는 당해 화소 구동 회로(102)를 제어하는 시스템 제어부(105)와 함께, 화소 어레이부(101)의 각 화소의 동작을 제어하는 구동부를 구성하고 있다. 이 화소 구동 회로(102)는 그 구체적인 구성에 대해서는 도시를 생략하지만, 일반적으로, 판독 주사계와 소거 주사계의 2개의 주사계를 구비하고 있다.
판독 주사계는, 단위 화소로부터 신호를 판독하기 위해서, 화소 어레이부(101)의 단위 화소를 행 단위로 순으로 선택 주사한다. 단위 화소로부터 판독되는 신호는 아날로그 신호이다. 소거 주사계는, 판독 주사계에 의해 판독 주사가 행해지는 판독 행에 대하여, 그 판독 주사보다도 노광 시간분만큼 선행하여 소거 주사를 행한다.
이 소거 주사계에 의한 소거 주사에 의해, 판독 행의 단위 화소의 광전 변환 소자로부터 불필요한 전하가 소거됨으로써 당해 광전 변환 소자가 리셋된다. 그리고, 이 소거 주사계로 불필요 전하를 소거함(리셋함)으로써, 소위 전자 셔터 동작이 행해진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 전하를 버리고, 새롭게 노광을 개시하는(전하의 축적을 개시하는) 동작을 의미한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 수광한 광량에 대응하고 있다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소거 타이밍으로부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위 화소에 있어서의 전하의 축적 기간(노광 기간이라고도 함)이 된다.
화소 구동 회로(102)에 의해 선택 주사된 화소 행의 각 단위 화소로부터 출력되는 신호는, 화소 열마다 수직 신호선(VSL)의 각각을 통하여 신호 처리 회로(103)에 입력된다. 신호 처리 회로(103)는 화소 어레이부(101)의 화소 열마다, 선택행의 각 화소로부터 수직 신호선(VSL)을 통하여 출력되는 신호에 대하여 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 신호 처리 회로(103)는 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들어 CDS(Correlated Double Sampling: 상관 이중 샘플링) 처리나, DDS(Double Data Sampling) 처리를 행한다. 예를 들어, CDS 처리에 의해, 리셋 노이즈나 화소 내의 증폭 트랜지스터의 역치 변동 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 신호 처리 회로(103)는 그 밖에도, 예를 들어 AD(아날로그-디지털) 변환 기능을 구비하고, 광전 변환 소자로부터 판독되어 얻은 아날로그의 화소 신호를 디지털 신호로 변환하여 출력한다.
칼럼 구동 회로(104)는 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 신호 처리 회로(103)의 화소 열에 대응하는 판독 회로(이하, 화소 회로라고 함)를 차례로 선택한다. 이 칼럼 구동 회로(104)에 의한 선택 주사에 의해, 신호 처리 회로(103)에 있어서 화소 회로마다 신호 처리된 화소 신호가 차례로 출력된다.
시스템 제어부(105)는 각종 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 당해 타이밍 제너레이터로 생성된 각종 타이밍을 기초로, 화소 구동 회로(102), 신호 처리 회로(103) 및 칼럼 구동 회로(104) 등의 구동 제어를 행한다.
데이터 처리부(108)는 적어도 연산 처리 기능을 갖고, 신호 처리 회로(103)로부터 출력되는 화상 신호에 대하여 연산 처리 등의 다양한 신호 처리를 행한다. 데이터 저장부(109)는 데이터 처리부(108)에서의 신호 처리 시에, 그 처리에 필요한 데이터를 일시적으로 저장한다.
또한, 데이터 처리부(108)로부터 출력된 화상 데이터는, 예를 들어 이미지 센서(100)를 탑재하는 전자 기기(1)에 있어서의 프로세서(4) 등에 있어서 소정의 처리가 실행되거나, 소정의 네트워크를 통해 외부로 송신되거나 해도 된다.
1.3 화소 어레이부의 구성예
이어서, 화소 어레이부(101)의 구성예에 대하여 설명한다. 또한, 여기에서는, 단위 화소(110)가 RGB 삼원색의 컬러 화상을 취득하기 위한 RGB 화소와, 적외(IR)광의 모노크롬 화상을 취득하기 위한 IR 화소를 포함하는 경우를 예시로 든다. 예를 들어, RGB 화소는 청구범위에 있어서의 제1 화소의 일례에 상당할 수 있고, IR 화소는 청구범위에 있어서의 제2 화소의 일례에 상당할 수 있고, RGB 화소를 포함하는 센서는, 청구범위에 있어서의 제1 센서의 일례에 상당할 수 있고, IR 화소를 포함하는 센서는, 청구범위에 있어서의 제2 센서의 일례에 상당할 수 있다. 또한, RGB 삼원색을 포함하는 가시광은, 예를 들어 청구범위에 있어서의 제1 파장대의 광의 일례에 상당할 수 있고, IR 광은, 예를 들어 청구범위에 있어서의 제2 파장대의 광의 일례에 상당할 수 있다.
또한, 도 3 및 이하에서는, RGB 삼원색을 구성하는 각 색 성분의 광을 투과시키는 컬러 필터(31r, 31g 또는 31b)를 구별하지 않는 경우, 그 부호가 31로 되어 있다.
도 3은, 본 실시 형태에 관한 화소 어레이부의 개략 구성예를 나타내는 모식도이다. 도 3에 도시한 바와 같이, 화소 어레이부(101)는, RGB 화소(10)와 IR 화소(20)를 포함하는 단위 화소(110)가 광의 입사 방향을 따라서 배열된 구조를 구비하는 단위 화소(110)가 2차원 격자상으로 배열된 구성을 구비한다. 즉, 본 실시 형태에서는, RGB 화소(10)와 IR 화소(20)가 단위 화소(110)의 배열 방향(평면 방향)에 대하여 수직 방향에 위치되어 있으며, 입사광의 광로에 있어서의 상류측에 위치하는 RGB 화소(10)를 투과한 광이, 이 RGB 화소(10)의 하류측에 위치하는 IR 화소(20)에 입사하도록 구성되어 있다. 이와 같은 구성에 의하면, RGB 화소(10)의 광전 변환부(PD1)에 있어서의 입사광의 입사면과 반대측의 면측에 IR 화소(20)의 광전 변환부(PD2)가 배치된다. 그것에 의해, 본 실시 형태에서는, 광의 입사 방향을 따라서 배열하는 RGB 화소(10)와 IR 화소(20)의 입사광의 광축이 일치 또는 대략 일치하고 있다.
또한, 본 실시 형태에서는, RGB 화소(10)를 구성하는 광전 변환부(PD1)를 유기 재료로 구성하고, IR 화소(20)를 구성하는 광전 변환부(PD2)를 실리콘 등의 반도체 재료로 구성하는 경우를 예시하지만, 이것으로 한정되는 것은 아니다. 예를 들어, 광전 변환부(PD1)와 광전 변환부(PD2)의 양쪽이 반도체 재료로 구성되어도 되고, 광전 변환부(PD1)와 광전 변환부(PD2)의 양쪽이 유기 재료로 구성되어도 되고, 광전 변환부(PD1)가 반도체 재료로 구성되고, 광전 변환부(PD2)가 유기 재료로 구성되어도 된다. 혹은, 광전 변환부(PD1)와 광전 변환부(PD2)의 적어도 한쪽이 유기 재료 및 반도체 재료와는 다른 광전 변환 재료로 구성되어도 된다.
1.4 단위 화소의 회로 구성예
이어서, 단위 화소(110)의 회로 구성예에 대하여 설명한다. 도 4는, 본 실시 형태에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다. 도 4에 나타내는 바와 같이, 단위 화소(110)는 RGB 화소(10)와 IR 화소(20)를 1개씩 구비한다.
(RGB 화소(10))
RGB 화소(10)는, 예를 들어 광전 변환부(PD1)와, 전송 게이트(11)와, 부유 확산 영역(FD1)과, 리셋 트랜지스터(12)와, 증폭 트랜지스터(13)와, 선택 트랜지스터(14)를 구비한다.
선택 트랜지스터(14)의 게이트에는, 화소 구동선(LD)에 포함되는 선택 제어선이 접속되고, 리셋 트랜지스터(12)의 게이트에는, 화소 구동선(LD)에 포함되는 리셋 제어선이 접속되고, 전송 게이트(11)의 후술하는 축적 전극(도 8의 축적 전극(37) 참조)에는, 화소 구동선(LD)에 포함되는 전송 제어선이 접속된다. 또한, 증폭 트랜지스터(13)의 드레인에는, 신호 처리 회로(103)에 일단부가 접속되는 수직 신호선(VSL1)이 선택 트랜지스터(14)를 통해 접속된다.
이하의 설명에 있어서, 리셋 트랜지스터(12), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)는 통합하여 화소 회로라고도 칭해진다. 이 화소 회로에는, 부유 확산 영역(FD1) 및/또는 전송 게이트(11)가 포함되어도 된다.
광전 변환부(PD1)는, 예를 들어 유기 재료로 구성되고, 입사한 광을 광전 변환한다. 전송 게이트(11)는 광전 변환부(PD1)에 발생한 전하를 전송한다. 부유 확산 영역(FD1)은, 전송 게이트(11)가 전송한 전하를 축적한다. 증폭 트랜지스터(13)는, 부유 확산 영역(FD1)에 축적된 전하에 따른 전압값의 화소 신호를 수직 신호선(VSL1)에 출현시킨다. 리셋 트랜지스터(12)는 부유 확산 영역(FD1)에 축적된 전하를 방출한다. 선택 트랜지스터(14)는 판독 대상의 RGB 화소(10)를 선택한다.
광전 변환부(PD1)의 애노드는 접지되어 있고, 캐소드는 전송 게이트(11)에 접속된다. 전송 게이트(11)는 그 상세에 대해서는 후술에 있어서 도 8을 사용하여 설명하지만, 예를 들어 축적 전극(37)과 판독 전극(36)을 구비한다. 노광 시에는, 광전 변환부(PD1)에 발생한 전하를 축적 전극(37) 근방의 반도체층(35)에 모으기 위한 전압이, 전송 제어선을 통해 축적 전극(37)에 인가된다. 판독 시에는, 축적 전극(37) 근방의 반도체층(35)에 모인 전하를 판독 전극(36)을 통해 유출시키기 위한 전압이, 전송 제어선을 통해 축적 전극(37)에 인가된다.
판독 전극(36)을 통해 유출된 전하는, 판독 전극(36)과, 리셋 트랜지스터(12)의 소스와, 증폭 트랜지스터(13)의 게이트를 접속하는 배선 구조에 의해 구성되는 부유 확산 영역(FD1)에 축적된다. 또한, 리셋 트랜지스터(12)의 드레인은, 예를 들어 전원 전압 VDD나 전원 전압 VDD보다도 낮은 리셋 전압이 공급되는 전원선에 접속되어도 된다.
증폭 트랜지스터(13)의 소스는, 예를 들어 도시하지 않은 정전류 회로 등을 통해 전원선에 접속되어도 된다. 증폭 트랜지스터(13)의 드레인은 선택 트랜지스터(14)의 소스에 접속되고, 선택 트랜지스터(14)의 드레인은 수직 신호선(VSL1)에 접속된다.
부유 확산 영역(FD1)은, 축적되어 있는 전하를 그 전하량에 따른 전압값의 전압으로 변환한다. 또한, 부유 확산 영역(FD1)은, 예를 들어 대(對)접지 용량이어도 된다. 단, 이것에 한정되지 않고, 부유 확산 영역(FD1)은, 전송 게이트(11)의 드레인과 리셋 트랜지스터(12)의 소스와 증폭 트랜지스터(13)의 게이트가 접속하는 노드에 캐패시터 등을 의도적으로 접속함으로써 부가된 용량 등이어도 된다.
수직 신호선(VSL1)은, 신호 처리 회로(103)에 있어서 칼럼마다(즉, 수직 신호선(VSL1)마다) 마련된 AD(Analog-to-Digital) 변환 회로(103A)에 접속된다. AD 변환 회로(103A)는, 예를 들어 비교기와 카운터를 구비하고, 외부의 기준 전압 생성 회로(DAC(Digital-to-Analog Converter))로부터 입력된 싱글 로프나 램프 형상 등의 기준 전압과, 수직 신호선(VSL1)에 출현한 화소 신호를 비교함으로써, 아날로그의 화소 신호를 디지털의 화소 신호로 변환한다. 또한, AD 변환 회로(103A)는, 예를 들어 CDS(Correlated Double Sampling) 회로 등을 구비하고, kTC 노이즈 등을 저감 가능하도록 구성되어 있어도 된다.
(IR 화소(20))
IR 화소(20)는, 예를 들어 광전 변환부(PD2)와, 전송 트랜지스터(21)와, 부유 확산 영역(FD2)과, 리셋 트랜지스터(22)와, 증폭 트랜지스터(23)와, 선택 트랜지스터(24)와, 배출 트랜지스터(25)를 구비한다. 즉, IR 화소(20)에서는, RGB 화소(10)에 있어서의 전송 게이트(11)가 전송 트랜지스터(21)로 치환됨과 함께, 배출 트랜지스터(25)가 추가되어 있다.
전송 트랜지스터(21)에 대한 부유 확산 영역(FD2), 리셋 트랜지스터(22) 및 증폭 트랜지스터(23)의 접속 관계는, RGB 화소(10)에 있어서의 전송 게이트(11)에 대한 부유 확산 영역(FD1), 리셋 트랜지스터(12) 및 증폭 트랜지스터(13)의 접속 관계와 마찬가지여도 된다. 또한, 증폭 트랜지스터(23)와 선택 트랜지스터(24)와 수직 신호선(VSL2)의 접속 관계도, RGB 화소(10)에 있어서의 증폭 트랜지스터(13)와 선택 트랜지스터(14)와 수직 신호선(VSL1)의 접속 관계와 마찬가지여도 된다.
전송 트랜지스터(21)의 소스는, 예를 들어 광전 변환부(PD2)의 캐소드에 접속되고, 드레인은 부유 확산 영역(FD2)에 접속된다. 또한, 전송 트랜지스터(21)의 게이트에는, 화소 구동선(LD)에 포함되는 전송 제어선이 접속된다.
배출 트랜지스터(25)의 소스는, 예를 들어 광전 변환부(PD2)의 캐소드에 접속되고, 드레인은, 전원 전압 VDD나 전원 전압 VDD보다도 낮은 리셋 전압이 공급되는 전원선에 접속되어도 된다. 또한, 배출 트랜지스터(25)의 게이트에는, 화소 구동선(LD)에 포함되는 배출 제어선이 접속된다.
이하의 설명에 있어서, 리셋 트랜지스터(22), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)는 통합하여 화소 회로라고도 칭해진다. 이 화소 회로에는, 부유 확산 영역(FD2), 전송 트랜지스터(21) 및 배출 트랜지스터(25) 중 1개 이상이 포함되어도 된다.
광전 변환부(PD2)는, 예를 들어 반도체 재료로 구성되고, 입사한 광을 광전 변환한다. 전송 트랜지스터(21)는 광전 변환부(PD2)에 발생한 전하를 전송한다. 부유 확산 영역(FD2)은, 전송 트랜지스터(21)가 전송한 전하를 축적한다. 증폭 트랜지스터(23)는 부유 확산 영역(FD2)에 축적된 전하에 따른 전압값의 화소 신호를 수직 신호선(VSL2)에 출현시킨다. 리셋 트랜지스터(22)는 부유 확산 영역(FD2)에 축적된 전하를 방출한다. 선택 트랜지스터(24)는 판독 대상의 IR 화소(20)를 선택한다.
광전 변환부(PD2)의 애노드는 접지되어 있고, 캐소드는 전송 트랜지스터(21)에 접속된다. 전송 트랜지스터(21)의 드레인은, 리셋 트랜지스터(22)의 소스 및 증폭 트랜지스터(23)의 게이트에 접속되어 있고, 이들을 접속하는 배선 구조가, 부유 확산층(FD2)을 구성한다. 광전 변환부(PD2)로부터 전송 트랜지스터(21)를 통해 유출된 전하는, 부유 확산 영역(FD2)에 축적된다.
부유 확산 영역(FD2)은, 축적되어 있는 전하를 그 전하량에 따른 전압값의 전압으로 변환한다. 또한, 부유 확산 영역(FD2)은, 예를 들어 대접지 용량이어도 된다. 단, 이것에 한정되지 않고, 부유 확산 영역(FD2)은, 전송 트랜지스터(21)의 드레인과 리셋 트랜지스터(22)의 소스와 증폭 트랜지스터(23)의 게이트가 접속하는 노드에 캐패시터 등을 의도적으로 접속함으로써 부가된 용량 등이어도 된다.
배출 트랜지스터(25)는 광전 변환부(PD2)에 축적된 전하를 배출하고, 광전 변환부(PD2)를 리셋할 때에 온 상태가 된다. 그것에 의해, 광전 변환부(PD2)에 축적된 전하가 배출 트랜지스터(25)를 통해 전원선에 유출되고, 광전 변환부(PD2)가 노광되지 않은 상태로 리셋된다.
수직 신호선(VSL2)은 수직 신호선(VSL1)과 마찬가지로, 신호 처리 회로(103)에 있어서 칼럼마다(즉, 수직 신호선(VSL2)마다) 마련된 AD 변환 회로(103B)에 접속된다. AD 변환 회로(103B)는, AD 변환 회로(103A)와 마찬가지의 구성이면 된다.
1.5 회로 구성의 변형예
계속해서, 도 4에 나타내는 단위 화소(110)의 회로 구성의 변형예에 대해서, 몇가지 예를 들어 설명한다.
1.5.1 제1 변형예
도 5는, 본 실시 형태의 제1 변형예에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다. 도 5에 도시한 바와 같이, 단위 화소(110-1)는, 도 4에 나타내는 단위 화소(110)와 마찬가지의 구성에 있어서, 수직 신호선(VSL1 및 VSL2)가 공통의 AD 변환 회로(103A)에 접속되도록 구성되어 있다. 그래서, 제1 변형예에서는, AD 변환 회로(103A)에 접속되는 수직 신호선을, 수직 신호선(VSL1 및 VSL2) 중 어느 것으로 전환하는 스위치 회로(131)가 마련된다. 스위치 회로(131)는, 예를 들어 RGB 화소(10) 및/또는 IR 화소(20)의 화소 회로와 동일한 반도체 기판에 마련되어도 되고, 신호 처리 회로(103)가 배치된 반도체 기판에 마련되어도 되고, 이들과는 다른 반도체 기판에 마련되어도 된다. 또한, 스위치 회로(131)를 제어하는 제어 신호는, 화소 구동 회로(102)로부터 공급되어도 되고, 칼럼 구동 회로(104)로부터 공급되어도 되고, 다른 구성(예를 들어 도 1에 있어서의 프로세서(4) 등)으로부터 공급되어도 된다.
이와 같은 구성에 의하면, 신호 처리 회로(103)의 회로 규모를 축소하는 것이 가능해지기 때문에, 면적 효율의 향상에 의한 이미지 센서(100)의 소형화나 고해상도화 등이 가능해진다.
1.5.2 제2 변형예
도 6은, 본 실시 형태의 제2 변형예에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다. 도 6에 나타내는 바와 같이, 단위 화소(110-2)는, 도 4에 나타내는 단위 화소(110)와 마찬가지의 구성에 있어서, 수직 신호선(VSL1 및 VSL2) 각각을 2개의 AD 변환 회로(103A 및 103B) 중 어느 것에 접속할 수 있도록 구성되어 있다. 그래서, 제2 변형예에서는, AD 변환 회로(103A)에 접속되는 수직 신호선을 수직 신호선(VSL1 및 VSL2) 중 어느 것으로 전환하는 스위치 회로(132)와, AD 변환 회로(103B)에 접속되는 수직 신호선을 수직 신호선(VSL1 및 VSL2) 중 어느 것으로 전환하는 스위치 회로(133)가 마련된다. 스위치 회로(132 및 133)는, 예를 들어 RGB 화소(10) 및/또는 IR 화소(20)의 화소 회로와 동일한 반도체 기판에 마련되어도 되고, 신호 처리 회로(103)가 배치된 반도체 기판에 마련되어도 되고, 이들과는 다른 반도체 기판에 마련되어도 된다. 또한, 스위치 회로(132 및 133)를 제어하는 제어 신호는, 화소 구동 회로(102)로부터 공급되어도 되고, 칼럼 구동 회로(104)로부터 공급되어도 되고, 다른 구성(예를 들어 도 1에 있어서의 프로세서(4) 등)으로부터 공급되어도 된다.
이와 같은 구성에 의하면, 칼럼마다 사용하는 AD 변환 회로(103A 및 103B)를 선택하는 것이 가능해지기 때문에, 예를 들어 스트리킹 등의 노이즈 발생에 의한 화질 저하를 억제하는 것이 가능해진다.
1.5.3 제3 변형예
도 7은, 본 실시 형태의 제3 변형예에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다. 도 7에 나타내는 바와 같이, 단위 화소(110-3)는 RGB 화소(10)에 관한 것이고, 도 6에 나타내는 단위 화소(110-2)와 마찬가지의 구성에 있어서, 복수의 RGB 화소(10-1 내지 10-N)(N은 2 이상의 정수)에서, 부유 확산 영역(FD1), 리셋 트랜지스터(12), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)를 공유하는, 소위 화소 공유의 회로 구조를 구비한다. 또한, 단위 화소(110-3)는, IR 화소(20)에 대해서도 마찬가지로, 도 6에 나타내는 단위 화소(110-2)와 마찬가지의 구성에 있어서, 복수의 IR 화소(20-1 내지 20-N)에서, 부유 확산 영역(FD2), 리셋 트랜지스터(22), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)를 공유하는, 소위 화소 공유의 회로 구조를 구비한다. 또한, RGB 화소(10-1 내지 10-N)의 수와, IR 화소(20-1 내지 20-N)의 수는, 반드시 일치하지 않아도 된다.
이러한 구성으로 함으로써, HDR(High Dynamic Range)에서의 판독과 LDR(Low Dynamic Range)에서의 판독을 상황에 따라서 전환하는 것이 가능해지기 때문에, 저조도 시나 고조도 시에 있어서의 화질의 열화를 억제하는 것이 가능해진다. 또한, 본 설명에서는, 도 6을 사용하여 설명한 제2 변형예를 베이스로 한 경우를 예시하였지만, 이것에 한정되지 않고, 도 4나 도 5에 나타내진 단위 화소(110) 및 단위 화소(110-1)를 베이스로 하는 것도 가능하다.
1.6 단위 화소의 단면 구조예
이어서, 도 8을 참조하여, 제1 실시 형태에 관한 이미지 센서(100)의 단면 구조예를 설명한다. 도 8은, 제1 실시 형태에 관한 이미지 센서의 단면 구조예를 나타내는 단면도이다. 여기에서는, 단위 화소(110)에 있어서의 광전 변환부(PD1 및 PD2)가 형성된 반도체 칩에 착안하여 그 단면 구조예를 설명한다.
또한, 이하의 설명에서는, 광의 입사면이 반도체 기판(50)의 이면측(소자 형성면과 반대측)인, 소위 이면 조사형의 단면 구조를 예시하지만, 이것에 한정되지 않고, 광의 입사면이 반도체 기판(50)의 표면측(소자 형성면측)인, 소위 표면 조사형의 단면 구조여도 된다. 또한, 본 설명에서는, RGB 화소(10)의 광전 변환부(PD1)에 유기 재료가 사용된 경우를 예시하지만, 상술한 바와 같이, 광전 변환부(PD1 및 PD2) 각각의 광전 변환 재료에는, 유기 재료 및 반도체 재료(무기 재료 이라고도 함) 중 한쪽 혹은 양쪽이 사용되어도 된다.
또한, 광전 변환부(PD1)의 광전 변환 재료 및 광전 변환부(PD2)의 광전 변환 재료의 양쪽에 반도체 재료를 사용하는 경우, 이미지 센서(100)는, 광전 변환부(PD1)와 광전 변환부(PD2)가 동일한 반도체 기판(50)에 만들어 넣어진 단면 구조를 가져도 되고, 광전 변환부(PD1)가 만들어 넣어진 반도체 기판과 광전 변환부(PD2)가 만들어 넣어진 반도체 기판이 접합된 단면 구조를 가져도 되고, 광전 변환부(PD1 및 PD2) 중 한쪽이 반도체 기판(50)에 만들어 넣어지고, 다른 쪽이 반도체 기판(50)의 이면 또는 표면 상에 형성된 반도체층에 만들어 넣어진 단면 구조를 가져도 된다.
도 8에 나타내는 바와 같이, 본 실시 형태에서는, 반도체 기판(50)에 IR 화소(20)의 광전 변환부(PD2)가 형성되고, 반도체 기판(50)의 이면측(소자 형성면과 반대측)의 면 상에, RGB 화소의 광전 변환부(PD1)가 마련된 구조를 구비한다. 또한, 도 8에서는, 설명의 사정상, 반도체 기판(50)의 이면이 지면 중 상측에 위치하고, 표면이 하측에 위치하고 있다.
반도체 기판(50)에는, 예를 들어 실리콘(Si) 등의 반도체 재료가 사용되어도 된다. 단, 이것에 한정되지 않고, GaAs, InGaAs, InP, AlGaAs, InGaP, AlGaInP, InGaAsP 등의 화합물 반도체를 포함하는 각종 반도체 재료가 사용되어도 된다.
(RGB 화소(10))
RGB 화소(10)의 광전 변환부(PD1)는, 절연층(53)을 사이에 두고, 반도체 기판(50)의 이면측에 마련되어 있다. 광전 변환부(PD1)는, 예를 들어 유기 재료에 의해 구성된 광전 변환막(34)과, 광전 변환막(34)을 사이에 두도록 배치된 투명 전극(33) 및 반도체층(35)을 구비한다. 광전 변환막(34)에 대하여 지면 중 상측(이후, 지면 중 상측을 상면측이라 하고, 하측을 하면측이라 함)에 마련된 투명 전극(33)은, 예를 들어 광전 변환부(PD1)의 애노드로서 기능하고, 하면측에 마련된 반도체층(35)은 광전 변환부(PD1)의 캐소드로서 기능한다.
캐소드로서 기능하는 반도체층(35)은, 절연층(53) 중에 형성된 판독 전극(36)에 전기적으로 접속된다. 판독 전극(36)은 절연층(53) 및 반도체 기판(50)을 관통하는 배선(61, 62, 63 및 64)에 접속함으로써, 반도체 기판(50)의 표면(하면)측에까지 전기적으로 인출되어 있다. 또한, 도 8에는 나타내지지 않았지만, 배선(64)은 도 4에 나타내는 부유 확산 영역(FD1)에 전기적으로 접속되어 있다.
캐소드로서 기능하는 반도체층(35)의 하면측에는, 절연층(53)을 사이에 두고 축적 전극(37)이 병설된다. 도 8에는 나타내지지 않았지만, 축적 전극(37)은 화소 구동선(LD)에 있어서의 전송 제어선에 접속되어 있고, 상술한 바와 같이, 노광 시에는, 광전 변환부(PD1)에 발생한 전하를 축적 전극(37) 근방의 반도체층(35)에 모으기 위한 전압이 인가되고, 판독 시에는, 축적 전극(37) 근방의 반도체층(35)에 모인 전하를 판독 전극(36)을 통해 유출시키기 위한 전압이 인가된다.
판독 전극(36) 및 축적 전극(37)은 투명 전극(33)과 마찬가지로, 투명한 도전막이면 된다. 투명 전극(33) 그리고 판독 전극(36) 및 축적 전극(37)에는, 예를 들어 산화인듐 주석(ITO)이나 산화아연(IZO) 등의 투명 도전막이 사용되어도 된다. 단, 이들에 한정되지 않고, 광전 변환부(PD2)가 검출 대상으로 하는 파장대의 광을 투과시킬 수 있는 도전막이면, 각종 도전막이 사용되어도 된다.
또한, 반도체층(35)에는, 예를 들어 IGZO 등의 투명한 반도체층이 사용되어도 된다. 단, 이들에 한정되지 않고, 광전 변환부(PD2)가 검출 대상으로 하는 파장대의 광을 투과시킬 수 있는 반도체층이면, 각종 반도체층이 사용되어도 된다.
또한, 절연층(53)은, 예를 들어 실리콘 산화막(SiO2)이나 실리콘 질화막(SiN) 등의 절연막이 사용되어도 된다. 단, 이들에 한정되지 않고, 광전 변환부(PD2)가 검출 대상으로 하는 파장대의 광을 투과시킬 수 있는 절연막이면, 각종 절연막이 사용되어도 된다.
애노드로서 기능하는 투명 전극(33)의 상면측에는, 밀봉막(32)을 사이에 두고 컬러 필터(31)가 마련된다. 밀봉막(32)은, 예를 들어 질화실리콘(SiN) 등의 절연 재료로 구성되고, 투명 전극(33)으로부터 알루미늄(Al)이나 티타늄(Ti) 등의 원자가 확산되는 것을 방지하기 위해서, 이들 원자를 포함할 수 있다.
컬러 필터(31)의 배열에 대해서는 후술에 있어서 설명하지만, 예를 들어 1개의 RGB 화소(10)에 대해서는, 특정한 파장 성분의 광을 선택적으로 투과시키는 컬러 필터(31)가 마련된다. 단, 색 정보를 취득하는 RGB 화소(10) 대신에 휘도 정보를 취득하는 모노크롬 화소를 마련하는 경우에는, 컬러 필터(31)가 생략되어도 된다.
(IR 화소(20))
IR 화소(20)의 광전 변환부(PD2)는, 예를 들어 반도체 기판(50)에 있어서의 p웰 영역(42)에 형성된 p형 반도체 영역(43)과, p형 반도체 영역(43)의 중앙 부근에 형성된 n형 반도체 영역(44)을 구비한다. n형 반도체 영역(44)은, 예를 들어 광전 변환에 의해 발생한 전하(전자)를 축적하는 전하 축적 영역으로서 기능하고, p형 반도체 영역(43)은, 광전 변환에 의해 발생한 전하를 n형 반도체 영역(44) 내에 모으기 위한 전위 구배를 형성하는 영역으로서 기능한다.
광전 변환부(PD2)의 광 입사면측에는, 예를 들어 IR 광을 선택적으로 투과시키는 IR 필터(41)가 배치된다. IR 필터(41)는, 예를 들어 반도체 기판(50)의 이면측에 마련된 절연층(53) 내에 배치되어도 된다. IR 필터(41)를 광전 변환부(PD2)의 광 입사면에 배치함으로써, 광전 변환부(PD2)에의 가시광의 입사를 억제하는 것이 가능해지기 때문에, 가시광에 대한 IR 광의 S/N비를 개선할 수 있다. 그것에 의해, IR 광의 보다 정확한 검출 결과를 얻는 것이 가능해진다.
반도체 기판(50)의 광 입사면에는, 입사광(본 예에서는 IR 광)의 반사를 억제하기 위해서, 예를 들어 미세한 요철 구조가 마련되어 있다. 이 요철 구조는, 소위 모스아이 구조라 칭해지는 구조여도 되고, 모스아이 구조와는 사이즈나 피치가 다른 요철 구조여도 된다.
반도체 기판(50)의 표면(지면 중 하면)측, 즉, 소자 형성면측에는, 전송 트랜지스터(21)로서 기능하는 종형 트랜지스터(45)와, 전하 축적부로서 기능하는 부유 확산 영역(FD2)이 마련된다. 종형 트랜지스터(45)의 게이트 전극은, 반도체 기판(50)의 표면으로부터 n형 반도체 영역(44)에까지 달해 있으며, 층간 절연막(56)에 형성된 배선(65 및 66)(화소 구동선(LD)의 전송 제어선의 일부)을 통해 화소 구동 회로(102)에 접속되어 있다.
종형 트랜지스터(45)를 통해 유출된 전하는, 부유 확산 영역(FD2)에 축적된다. 부유 확산 영역(FD2)은, 층간 절연막(56)에 형성된 배선(67 및 68)을 통해, 리셋 트랜지스터(22)의 소스 및 증폭 트랜지스터(23)의 게이트에 접속된다. 또한, 리셋 트랜지스터(22), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)는 반도체 기판(50)의 소자 형성면에 마련되어도 되고, 반도체 기판(50)과는 다른 반도체 기판에 마련되어도 된다.
또한, 도 8에는, 1개의 광전 변환부(PD2)에 대하여 2개의 종형 트랜지스터(45)(전송 트랜지스터(21))가 마련된 경우가 예시되어 있지만, 이것에 한정되지 않고, 1개의 종형 트랜지스터(45)가 마련되어도 되고, 3 이상의 종형 트랜지스터(45)가 마련되어도 된다. 마찬가지로, 1개의 광전 변환부(PD2)에 대하여 2개의 부유 확산 영역(FD2)이 마련된 경우가 예시되어 있지만, 이것에 한정되지 않고, 1개의 부유 확산 영역(FD2)이 마련되어도 되고, 3 이상의 부유 확산 영역(FD2)이 마련되어도 된다.
(화소 분리 구조)
반도체 기판(50)에는, 복수의 단위 화소(110) 사이를 전기적으로 분리하는 화소 분리부(54)가 마련되어 있고, 이 화소 분리부(54)로 구획된 각 영역 내에, 광전 변환부(PD2)가 마련된다. 예를 들어, 반도체 기판(50)의 이면(도면 중 상면)측에서 이미지 센서(100)를 본 경우, 화소 분리부(54)는, 예를 들어 복수의 단위 화소(110) 사이에 개재하는 격자 형상을 갖고 있고, 각 광전 변환부(PD2)는, 이 화소 분리부(54)로 구획된 각 영역 내에 형성되어 있다.
화소 분리부(54)에는, 예를 들어 텅스텐(W)이나 알루미늄(Al) 등의 광을 반사하는 반사막이 사용되어도 된다. 그것에 의해, 광전 변환부(PD2) 내에 진입한 입사광을 화소 분리부(54)에서 반사시키는 것이 가능해지기 때문에, 광전 변환부(PD2) 내에서의 입사광의 광로 길이를 길게 하는 것이 가능해진다. 덧붙여, 화소 분리부(54)를 광반사 구조로 함으로써, 인접 화소에의 광의 누설을 저감시키는 것이 가능해지기 때문에, 화질이나 측거 정밀도 등을 더욱 향상시키는 것도 가능해진다. 또한, 화소 분리부(54)를 광반사 구조로 하는 구성은, 반사막을 사용하는 구성에 한정되지 않고, 예를 들어 화소 분리부(54)에 반도체 기판(50)과는 다른 굴절률의 재료를 사용함으로써도 실현할 수 있다.
반도체 기판(50)과 화소 분리부(54) 사이에는, 예를 들어 고정 전하막(55)이 마련된다. 고정 전하막(55)은, 예를 들어 반도체 기판(50)과의 계면 부분에 있어서 양전하(홀) 축적 영역이 형성되어 암전류의 발생이 억제되도록, 부의 고정 전하를 갖는 고유전체를 사용하여 형성되어 있다. 고정 전하막(55)이 부의 고정 전하를 갖도록 형성되어 있는 점에서, 그 부의 고정 전하에 의해, 반도체 기판(138)과의 계면에 전계가 가해지고, 양전하(홀) 축적 영역이 형성된다.
고정 전하막(55)은, 예를 들어 하프늄 산화막(HfO2막)으로 형성할 수 있다. 또한, 고정 전하막(55)은 그 밖에도, 예를 들어 하프늄, 지르코늄, 알루미늄, 탄탈, 티타늄, 마그네슘, 이트륨, 란타노이드 원소 등의 산화물의 적어도 하나를 포함하도록 형성할 수 있다.
또한, 도 8에는, 화소 분리부(54)가 반도체 기판(50)의 표면부터 이면에까지 달하는, 소위 FTI(Full Trench Isolation) 구조를 갖는 경우가 예시되어 있지만, 이것에 한정되지 않고, 예를 들어 화소 분리부(54)가 반도체 기판(50)의 이면 또는 표면으로부터 반도체 기판(50)의 중턱 부근까지 형성된, 소위 DTI(Deep Trench Isolation) 구조 등, 각종 소자 분리 구조를 채용하는 것이 가능하다.
(퓨필 보정)
컬러 필터(31)의 상면 상에는, 실리콘 산화막이나 실리콘 질화막 등에 의한 평탄화막(52)이 마련된다. 평탄화막(52)의 상면 상에는, 예를 들어 CMP(Chemical Mechanical Polishing)에 의해 평탄화되고, 이 평탄화된 상면 상에는, 단위 화소(110)마다의 온 칩 렌즈(51)가 마련된다. 각 단위 화소(110)의 온 칩 렌즈(51)는 입사광을 광전 변환부(PD1 및 PD2)에 모으는 곡률을 구비하고 있다. 또한, 각 단위 화소(110)에 있어서의 온 칩 렌즈(51), 컬러 필터(31), IR 필터(41), 광전 변환부(PD2)의 위치 관계는, 예를 들어 화소 어레이부(101)의 중심으로부터의 거리(상고)에 따라서 조절되어 있어도 된다(퓨필 보정).
또한, 도 8에 나타내는 구조에 있어서, 비스듬히 입사한 광이 인접 화소에 누출되는 것을 방지하기 위한 차광막이 마련되어도 된다. 차광막은, 반도체 기판(50)의 내부에 마련된 화소 분리부(54)의 상방(입사광의 광로에 있어서의 상류측)에 위치할 수 있다. 단, 퓨필 보정을 하는 경우, 차광막의 위치는, 예를 들어 화소 어레이부(101)의 중심으로부터의 거리(상고)에 따라서 조절되어 있어도 된다. 이러한 차광막은, 예를 들어 밀봉막(32) 내나 평탄화막(52) 내에 마련되어도 된다. 또한, 차광막의 재료에는, 예를 들어 알루미늄(Al)이나 텅스텐(W) 등의 차광 재료가 사용되어도 된다.
1.7 유기 재료
제1 실시 형태에 있어서, 광전 변환막(34)의 재료에 유기계 반도체를 사용하는 경우, 광전 변환막(34)의 층 구조는, 이하와 같은 구조로 하는 것이 가능하다. 단, 적층 구조의 경우, 그 적층순은 적절히 교체하는 것이 가능하다.
(1) p형 유기 반도체의 단층 구조
(2) n형 유기 반도체의 단층 구조
(3-1) p형 유기 반도체층/n형 유기 반도체층의 적층 구조
(3-2) p형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체의 혼합층(벌크 헤테로 구조)/n형 유기 반도체층의 적층 구조
(3-3) p형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체의 혼합층(벌크 헤테로 구조)의 적층 구조
(3-4) n형 유기 반도체층/p형 유기 반도체와 n형 유기 반도체의 혼합층(벌크 헤테로 구조)의 적층 구조
(4) p형 유기 반도체와 p형 유기 반도체의 혼합층(벌크 헤테로 구조)
여기서, p형 유기 반도체로서는, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 퀴나크리돈 유도체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 벤조티에노 벤조티오펜 유도체, 트리알릴아민 유도체, 카르바졸 유도체, 페릴렌 유도체, 피센 유도체, 크리센 유도체, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 서브포르피라진 유도체, 복소환 화합물을 배위자로 하는 금속 착체, 폴리티오펜 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 들 수 있다.
n형 유기 반도체로서는, 풀러렌 및 풀러렌 유도체<예를 들어, C60이나, C70, C74 등의 풀러렌(고차 풀러렌, 내포 풀러렌 등) 또는 풀러렌 유도체(예를 들어, 풀러렌 불화물이나 PCBM 풀러렌 화합물, 풀러렌 다량체 등)>, p형 유기 반도체보다도 HOMO 및 LUMO가 큰(깊은) 유기 반도체, 투명한 무기 금속 산화물을 들 수 있다.
n형 유기 반도체로서, 구체적으로는 질소 원자, 산소 원자, 황 원자를 함유하는 복소환 화합물, 예를 들어 피리딘 유도체, 피라진 유도체, 피리미딘 유도체, 트리아진 유도체, 퀴놀린 유도체, 퀴녹살린 유도체, 이소퀴놀린 유도체, 아크리딘 유도체, 페나진 유도체, 페난트롤린 유도체, 테트라졸 유도체, 피라졸 유도체, 이미다졸 유도체, 티아졸 유도체, 옥사졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 벤조트리아졸 유도체, 벤즈옥사졸 유도체, 벤즈옥사졸 유도체, 카르바졸 유도체, 벤조푸란 유도체, 디벤조푸란 유도체, 서브포르피라진 유도체, 폴리페닐렌비닐렌 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 분자 골격의 일부에 갖는 유기 분자, 유기 금속 착체나 서브프탈로시아닌 유도체를 들 수 있다.
풀러렌 유도체에 포함되는 기 등으로서, 할로겐 원자; 직쇄, 분지 혹은 환상의 알킬기 혹은 페닐기; 직쇄 혹은 축환한 방향족 화합물을 갖는 기; 할로겐화물을 갖는 기; 파셜플루오로알킬기; 퍼플루오로알킬기; 실릴알킬기; 실릴알콕시기; 아릴실릴기; 아릴술파닐기; 알킬술파닐기; 아릴술포닐기; 알킬술포닐기; 아릴술피드기; 알킬술피드기; 아미노기; 알킬아미노기; 아릴아미노기; 히드록시기; 알콕시기; 아실아미노기; 아실옥시기; 카르보닐기; 카르복시기; 카르복소아미드기; 카르보알콕시기; 아실기; 술포닐기; 시아노기; 니트로기; 칼코겐화물을 갖는 기; 포스핀기; 포스폰기; 이들의 유도체를 들 수 있다.
이상과 같은 유기계 재료로 구성된 광전 변환막(34)의 막 두께로서는, 다음 값에 한정되는 것은 아니지만, 예를 들어 1×10-8m(미터) 내지 5×10-7m, 바람직하게는 2.5×10-8m 내지 3×10-7m, 보다 바람직하게는 2.5×10-8m 내지 2×10-7m, 한층 바람직하게는 1×10-7m 내지 1.8×10-7m를 예시할 수 있다. 또한, 유기 반도체는, p형, n형으로 분류되는 경우가 많지만, p형이란 정공을 수송하기 쉽다는 의미이며, n형이란 전자를 수송하기 쉽다는 의미이며, 무기 반도체와 같이 열 여기의 다수 캐리어로서 정공 또는 전자를 갖고 있다는 해석에 한정되는 것은 아니다.
녹색의 파장의 광을 광전 변환하는 광전 변환막(34)을 구성하는 재료로서는, 예를 들어 로다민계 색소, 멜라시아닌계 색소, 퀴나크리돈 유도체, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체) 등을 들 수 있다.
또한, 청색의 광을 광전 변환하는 광전 변환막(34)을 구성하는 재료로서는, 예를 들어 쿠마린산 색소, 트리스-8-히드록시퀴놀리알루미늄(Alq3), 멜라시아닌계 색소 등을 들 수 있다.
또한, 적색의 광을 광전 변환하는 광전 변환막(34)을 구성하는 재료로서는, 예를 들어 프탈로시아닌계 색소, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체)를 들 수 있다.
또한, 광전 변환막(34)으로서는, 자외 영역에서 적색 영역에 걸쳐 대략 모든 가시광에 대하여 감광하는 판크로마틱이나 감광성 유기 광전 변환막을 사용하는 것도 가능하다.
1.8 평면 구조예
이어서, 본 실시 형태에 관한 화소 어레이부의 평면 구조예에 대하여 설명한다. 도 9는, 본 실시 형태에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이며, (A)는 온 칩 렌즈(51)의 평면 레이아웃예를 나타내고, (B)는 컬러 필터(31)의 평면 레이아웃예를 나타내고, (C)는 축적 전극(37)의 평면 레이아웃예를 나타내고, (D)는 광전 변환부(PD2)의 평면 레이아웃예를 나타내고 있다. 또한, 도 9에 있어서, (A) 내지 (D)는 반도체 기판(50)의 소자 형성면과 평행한 면의 평면 레이아웃예를 나타내고 있다. 또한, 본 설명에서는, 적색(R)의 파장 성분을 선택적으로 검출하는 화소(이하, R 화소(10r)라고 함)와, 녹색(G)의 파장 성분을 선택적으로 검출하는 화소(이하, G 화소(10g)라고 함)와, 청색(B)의 파장 성분의 광을 선택적으로 검출하는 화소(이하, B 화소(10b)라고 함)로 구성된 2×2 화소의 베이어 배열을 단위 배열로 하는 경우를 예시한다.
도 9의 (A) 내지 (D)에 나타내는 바와 같이, 본 실시 형태에서는 1개의 단위 화소(110)에 대하여, 온 칩 렌즈(51)와, 컬러 필터(31)와, 축적 전극(37)과, 광전 변환부(PD2)가 1개씩 마련되어 있다. 또한, 본 설명에 있어서, 1개의 축적 전극(37)은 1개의 RGB 화소(10)에 상당하고, 1개의 광전 변환부(PD2)는 1개의 IR 화소(20)에 상당한다.
이와 같이, 1개의 단위 화소(110)에 있어서, 1개의 RGB 화소(10)와 1개의 IR 화소(20)를 입사광의 진행 방향에 따라서 배열시킴으로써, RGB 화소(10)와 IR 화소(20)의 입사광에 대한 동축성을 향상시키는 것이 가능해지기 때문에, 컬러 화상과 모노크롬 화상 사이에 발생하는 공간적인 어긋남을 억제하는 것이 가능해진다. 그것에 의해, 다른 센서에 의해 취득된 정보(컬러 화상 및 모노크롬 화상)를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
1.9 화소 구동선의 배선예
이어서, 단위 화소(110)와 화소 구동 회로(102)를 접속하는 화소 구동선(LD)의 배선예에 대하여 설명한다. 도 10은, 본 실시 형태에 관한 RGB 화소에 대한 화소 구동선의 배선예를 나타내는 평면도이며, 도 11은, 본 실시 형태에 관한 IR 화소에 대한 화소 구동선의 배선예를 나타내는 평면도이다.
도 10 및 도 11에 도시한 바와 같이, 본 실시 형태에 관한 화소 구동 회로(102)는, RGB 화소(10)를 구동하는 RGB 구동 회로(160)와, IR 화소(20)를 구동하는 IR 구동 회로(170)를 구비한다. RGB 구동 회로(160)와 RGB 화소(10)의 전송 게이트(11), 리셋 트랜지스터(12) 및 선택 트랜지스터(14)를 접속하는 RGB 구동선(LD1)과, IR 구동 회로(170)와 IR 화소(20)의 전송 트랜지스터(21), 리셋 트랜지스터(22), 선택 트랜지스터(24) 및 배출 트랜지스터(25)를 접속하는 IR 구동선(LD2)은, 예를 들어 직행하게 배선되어도 된다. 단, 이것에 한정되지 않고, RGB 구동선(LD1)과 IR 구동선(LD2)은 평행하게 배선되어도 된다. 그 경우, RGB 구동 회로(160)와 IR 구동 회로(170)는, 각종 제어 신호를, 화소 어레이부(101)에 대하여 동일한 측으로부터 공급해도 되고, 다른 측으로부터 공급해도 된다.
1.10 이미지 센서의 적층 구조예
도 12는, 본 실시 형태에 관한 이미지 센서의 적층 구조예를 나타내는 도면이다. 도 12에 나타내는 바와 같이, 이미지 센서(100)는 화소칩(140)과 회로칩(150)이 상하에 적층된 구조를 구비한다. 화소칩(140)은, 예를 들어 RGB 화소(10) 및 IR 화소(20)를 포함하는 단위 화소(110)가 배열되는 화소 어레이부(101)를 구비하는 반도체 칩이며, 회로칩(150)은, 예를 들어 도 3에 나타내는 화소 회로가 배열되는 반도체 칩이다. 예를 들어, 화소칩(140)은, 청구범위에 있어서의 제1 칩의 일례에 상당할 수 있고, 회로칩은 청구범위에 있어서의 제2 칩의 일례에 상당할 수 있다.
화소칩(140)과 회로칩(150)의 접합에는, 예를 들어 각각의 접합면을 평탄화하여 양자를 전자간력으로 접합하는, 소위 직접 접합을 사용할 수 있다. 단, 이것에 한정되지 않고, 예를 들어 서로의 접합면에 형성된 구리(Cu)제의 전극 패드끼리를 본딩하는, 소위 Cu-Cu 접합이나, 그 밖에도 범프 접합 등을 사용하는 것도 가능하다.
또한, 화소칩(140)과 회로칩(150)은, 예를 들어 반도체 기판을 관통하는 TSV(Through-Silicon Via) 등의 접속부를 통해 전기적으로 접속된다. TSV를 사용한 접속에는, 예를 들어 화소칩(140)에 마련된 TSV와 화소칩(140)으로부터 회로칩(150)에 걸쳐 마련된 TSV의 2개의 TSV를 칩 외표면에서 접속하는, 소위 트윈 TSV 방식이나, 화소칩(140)으로부터 회로칩(150)까지 관통하는 TSV로 양자를 접속하는, 소위 쉐어드 TSV 방식 등을 채용할 수 있다.
단, 화소칩(140)과 회로칩(150)의 접합에 Cu-Cu 접합이나 범프 접합을 사용한 경우에는, Cu-Cu 접합부나 범프 접합부를 통해 양자가 전기적으로 접속되어도 된다.
1.11 화소 구동 및 판독 방식
이어서, RGB 화소(10) 및 IR 화소의 구동 방식 및 판독 방식에 대해서, 이미지 센서(100)를 구성하는 각 반도체 칩(화소칩(140) 및 회로칩(150))의 레이아웃예와 함께, 몇가지 예를 들어 설명한다. 또한, 이하에서는, 설명의 간략화를 위해서, 도 2에 나타내는 구성에 있어서의 칼럼 구동 회로(104), 시스템 제어부(105) 및 데이터 저장부(109) 등을 생략한다. 생략된 각 구성은, 화소칩(140)에 마련되어도 되고, 회로칩(150)에 마련되어도 되고, 이들과는 다른 반도체 칩에 마련되어도 된다. 또한, 이하의 설명에서 사용하는 도면에 있어서, #n(n은 1 이상의 정수)은 화소 구동선(LD) 및 수직 신호선(VSL)의 도면을 넘는 접속 관계를 나타내고 있다. 또한, 이하의 설명에 있어서, 특히 설명되지 않은 구성, 동작 및 효과는, 다른 예와 마찬가지여도 된다.
또한, 이하의 설명에 있어서, 예를 들어 RGB 화소(10)에 대한 구동계는, 청구범위에 있어서의 제1 구동계의 일례에 상당할 수 있고, IR 화소(20)에 대한 구동계는, 청구범위에 있어서의 제2 구동계의 일례에 상당할 수 있고, RGB 화소(10)에 대한 판독계는, 청구범위에 있어서의 제1 판독부의 일례에 상당할 수 있고, IR 화소(20)에 대한 판독계는, 청구범위에 있어서의 제2 판독부의 일례에 상당할 수 있다.
1.11.1 제1예
제1예에서는, RGB 화소(10)에 대한 구동계와 IR 화소(20)에 대한 구동계가 따로따로 마련되고, 또한 RGB 화소(10)에 대한 판독계와 IR 화소(20)에 대한 판독계가 따로따로 마련된 경우에 대하여 설명한다. 도 13 및 도 14는, 제1예에 관한 레이아웃예를 나타내는 평면도이며, 도 13은, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 14는, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 13에 나타내는 바와 같이, 제1예에서는, 화소칩(140)은, 화소 어레이부(101)의 각 단위 화소(110)에 대하여, RGB 화소(10)용의 RGB 구동선(LD1)과, IR 화소(20)용의 IR 구동선(LD2)이 따로따로 배선된 레이아웃을 갖는다. RGB 구동선(LD1) 및 IR 구동선(LD2)은 도 13과 같이 행 방향으로 연장되어 있어도 되고, 열 방향으로 연장되어 있어도 된다. 또한, RGB 구동선(LD1) 및 IR 구동선(LD2)은 동일한 방향으로부터 연장되어 있어도 되고, 다른 방향으로부터 연장되어 있어도 된다. 예를 들어, RGB 구동선(LD1)이 지면 중 우측으로부터 가로 방향(행 방향)으로 연장되고, IR 구동선(LD2)이 지면 중 상측으로부터 세로 방향(열 방향)으로 연장되어 있어도 된다.
또한, 각 단위 화소(110)에 있어서, RGB 화소(10)는 수직 신호선(VSL1)에 접속되고, IR 화소(20)는 수직 신호선(VSL1)과는 다른 수직 신호선(VSL2)에 접속된다. 수직 신호선(VSL1 및 VSL2)은, 도 13과 같이 열 방향으로 연장되어 있어도 되고, 행 방향으로 연장되어 있어도 된다. 또한, 수직 신호선(VSL1 및 VSL2)은, 동일한 방향으로부터 연장되어 있어도 되고, 다른 방향으로부터 연장되어 있어도 된다.
(회로칩(150))
도 14에 나타내는 바와 같이, 제1예에서는, 도 1에 나타내는 화소 구동 회로(102)가 RGB 구동 회로(160)와 IR 구동 회로(170)로 구성되어 있다. 또한, 신호 처리 회로(103)가 RGB 신호 처리 회로(181)와 IR 신호 처리 회로(191)로 구성되고, 데이터 처리부(108)가 RGB 데이터 처리부(182)와 IR 데이터 처리부(192)로 구성되어 있다.
RGB 구동 회로(160)는 RGB 구동선(LD1)을 통해 화소칩(140)에 있어서의 각 단위 화소(110)의 RGB 화소(10)에 접속된다. IR 구동 회로(170)는 IR 구동선(LD2)을 통해 화소칩(140)에 있어서의 각 단위 화소(110)의 IR 화소(20)에 접속된다.
RGB 구동 회로(160)는 전송 게이트(11)에 전송 제어 신호를 공급하는 TG 구동부(161)와, 리셋 트랜지스터(12)에 리셋 제어 신호를 공급하는 RST 구동부(162)와, 선택 트랜지스터(14)에 선택 제어 신호를 공급하는 SEL 구동부(164)를 포함하고, RGB 구동선(LD1)을 통해 RGB 화소(10)에 상기 제어 신호를 공급함으로써, RGB 화소(10)를 구동한다. 이에 의해, RGB 화소(10)에 접속된 수직 신호선(VSL1)에 화소 신호가 출현한다.
IR 구동 회로(170)는, 전송 트랜지스터(21)에 전송 제어 신호를 공급하는 TG 구동부(171)와, 리셋 트랜지스터(22)에 리셋 제어 신호를 공급하는 RST 구동부(172)와, 선택 트랜지스터(24)에 선택 제어 신호를 공급하는 SEL 구동부(174)와, 배출 트랜지스터(25)에 배출 제어 신호를 공급하는 OFG 구동부(175)를 포함하고, IR 구동선(LD2)을 통해 IR 화소(20)에 상기 제어 신호를 공급함으로써, IR 화소(20)를 구동한다. 이에 의해, IR 화소(20)에 접속된 수직 신호선(VSL2)에 화소 신호가 출현한다.
RGB 신호 처리 회로(181)는 수직 신호선(VSL1)에 접속된다. RGB 신호 처리 회로(181)는 수직 신호선(VSL1)에 출현한 화소 신호를 디지털의 화소 신호로 변환함으로써, 디지털의 컬러 화상 신호를 생성한다.
RGB 데이터 처리부(182)는, RGB 신호 처리 회로(181)로부터 출력된 디지털의 컬러 화상 신호에 대하여, 상술에 있어서 데이터 처리부(108)의 처리로서 설명한 각종 연산 처리를 실행하고, 그 결과를 예를 들어 프로세서(4)로 출력한다.
IR 신호 처리 회로(191)는 수직 신호선(VSL2)에 접속된다. IR 신호 처리 회로(191)는 수직 신호선(VSL1)에 출현한 화소 신호를 디지털의 화소 신호로 변환함으로써, 디지털의 모노크롬 화상 신호를 생성한다.
IR 데이터 처리부(192)는, IR 신호 처리 회로(191)로부터 출력된 디지털의 모노크롬 화상 신호에 대하여, 상술에 있어서 데이터 처리부(108)의 처리로서 설명한 각종 연산 처리를 실행하고, 그 결과를 예를 들어 프로세서(4)로 출력한다.
이와 같이, 제1예에서는, RGB 화소(10)를 구동하기 위한 RGB 구동 회로(160)와, IR 화소(20)를 구동하기 위한 IR 구동 회로(170)가, 서로 독립된 다른 구동계를 구성함과 함께, RGB 화소(10)로부터 화소 신호를 판독하여 각종 처리를 실행하는 RGB 신호 처리 회로(181) 및 RGB 데이터 처리부(182)와, IR 화소(20)로부터 화소 신호를 판독하여 각종 처리를 실행하는 IR 신호 처리 회로(191) 및 IR 데이터 처리부(192)가 서로 독립된 다른 판독계를 구성한다. 이와 같은 구성에 의하면, 동일한 단위 화소(110)에 있어서의 RGB 화소(10) 및 IR 화소(20)로부터 동시 또는 대략 동시에 화소 신호를 판독하는 것이 가능해지기 때문에, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 억제하는 것이 가능해진다. 그 결과, 다른 센서에 의해 취득된 정보(컬러 화상 및 모노크롬 화상)를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
또한, 제1예에서는, 구동계를 구성하는 RGB 구동 회로(160) 및 IR 구동 회로(170)가, 회로칩(150)에 있어서의 편측(도 14에서는, 중앙에서 좌측 영역)에 배치되고, 판독계를 구성하는 RGB 신호 처리 회로(181) 및 RGB 데이터 처리부(182)와, IR 신호 처리 회로(191) 및 IR 데이터 처리부(192)가 회로칩(150)에 있어서의 다른 쪽 편측(도 14에서는, 중앙에서 우측 영역)에 배치되어 있다. 이와 같이, 구동계와 판독계를 따로따로 통합하는 레이아웃으로 함으로써, 기존의 회로칩의 레이아웃을 베이스로 하는 것이 가능해지기 때문에, 회로칩(150)의 레이아웃 설계 효율을 향상시키는 것이 가능해진다.
1.11.2 제2예
제2예에서는, 제1예와 마찬가지로, RGB 화소(10)에 대한 구동계와 IR 화소(20)에 대한 구동계가 따로따로 마련되고, 또한 RGB 화소(10)에 대한 판독계와 IR 화소(20)에 대한 판독계가 따로따로 마련된 경우에 대하여 설명한다. 도 15 및 도 16은, 제2예에 관한 레이아웃예를 나타내는 평면도이며, 도 15는, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 16은, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 15에 나타내는 바와 같이, 제2예에 관한 화소칩(140)의 평면 레이아웃은, 도 13에 예시한 제1예에 관한 화소칩(140)의 평면 레이아웃예와 마찬가지여도 된다. 단, 도 15에서는, 화소칩(140)에 마련된 각종 소자를 회로칩(150)측의 소자에 전기적으로 접속하기 위한 접속부(141)가 나타내져 있다. 또한, 도 15에서는, 도면 중, RGB 구동선(LD1)이 좌단측의 접속부(141)에 접속되고, IR 구동선(LD2)이 우단측의 접속부(141)에 접속되고, 수직 신호선(VSL1)이 하측의 접속부(141)에 접속되고, 수직 신호선(VSL2)이 상측의 접속부(141)에 접속되어 있다.
(회로칩(150))
도 16에 나타내는 바와 같이, 제2예에서는, 제1예와 마찬가지로, 화소 구동 회로(102)가 RGB 구동 회로(160)와 IR 구동 회로(170)로 구성되고, 신호 처리 회로(103)가 RGB 신호 처리 회로(181)와 IR 신호 처리 회로(191)로 구성되고, 데이터 처리부(108)가 RGB 데이터 처리부(182)와 IR 데이터 처리부(192)로 구성되어 있다.
제2예에 있어서, RGB 구동 회로(160)는, 예를 들어 회로칩(150)의 좌측 근처에 배치되고, 회로칩(150)의 좌측 단부의 접속부(151)에 접속된다. 한편, IR 구동 회로(170)는, 예를 들어 회로칩(150)의 우측 근처에 배치되고, 회로칩(150)의 우측 단부의 접속부(151)에 접속된다. RGB 신호 처리 회로(181) 및 RGB 데이터 처리부(182)와 IR 신호 처리 회로(191) 및 IR 데이터 처리부(192)의 판독계는, 회로칩(150)의 중앙에 배치되고, 회로칩(150) 상/하단의 접속부(151)에 접속된다. 또한, RGB 구동 회로(160)와 IR 구동 회로(170)는, 위치가 교체되어도 된다. 마찬가지로, RGB 신호 처리 회로(181) 및 RGB 데이터 처리부(182)와, IR 신호 처리 회로(191) 및 IR 데이터 처리부(192)는, 위치가 교체되어도 된다.
(칩간 접속 구성)
화소칩(140)의 접속부(141)와 회로칩(150)의 접속부(151)는, 상술한 바와 같이, 예를 들어 반도체 기판을 관통하는 TSV나 Cu-Cu 접합이나 범프 접합 등에 의해 전기적으로 접속된다. 이것은, 다른 예에 대해서도 마찬가지여도 된다. 또한, 도 16에는, RGB 신호 처리 회로(181)가 회로칩(150)의 하단 접속부(151)에 접속되고, IR 신호 처리 회로(191)가 회로칩(150)의 상단 접속부(151)에 접속된 경우가 예시되어 있지만, 이것에 한정되지 않고, RGB 신호 처리 회로(181) 및 IR 신호 처리 회로(191)의 양쪽이 회로칩(150)의 상단 또는 하단에 배치된 접속부(151)에 접속되어도 된다. 그 경우, 접속되지 않은 접속부(151)는 생략할 수 있다.
이와 같이, 제2예에서는, RGB 구동 회로(160)와 IR 구동 회로(170)가, 회로칩(150)의 좌우로 나뉘어 배치되어 있다. 이와 같은 구성에 의하면, 화소칩(140)측의 RGB 화소(10)에의 접속 구성과 IR 화소(20)에의 접속 구성을 좌우로 분산하는 것이 가능해지기 때문에, 배선이나 접속 단자의 밀집을 완화시키는 것이 가능해진다. 그것에 의해, 배선간 등의 커플링에 의한 특성 열화를 억제하는 것이 가능해진다.
또한, RGB 구동 회로(160)의 접속부(151)와 IR 구동 회로(170)의 접속부(151)가 회로칩(150)의 좌우 단부에 배치되어 있기 때문에, RGB 구동 회로(160)로부터 RGB 화소(10)까지의 평균적인 배선 길이와, IR 구동 회로(170)로부터 IR 화소(20)까지의 평균적인 배선 길이를 대략 일치시키는 것이 가능해지기 때문에, 보다 고정밀도의 제어가 가능해진다.
또한, 제2예에 의하면, 제1예와 마찬가지로, RGB 화소(10)에 대한 구동계 및 판독계와, IR 화소(20)에 대한 구동계 및 판독계가 서로 독립된 다른 구성이기 때문에, 동일한 단위 화소(110)에 있어서의 RGB 화소(10) 및 IR 화소(20)로부터 동시 또는 대략 동시에 화소 신호를 판독하는 것이 가능해진다. 그것에 의해, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 억제하는 것이 가능해지기 때문에, 다른 센서에 의해 취득된 정보를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
1.11.3 제3예
제3예에서는, 제1예 및 제2예와 마찬가지로, RGB 화소(10)에 대한 구동계와 IR 화소(20)에 대한 구동계가 따로따로 마련되고, 또한 RGB 화소(10)에 대한 판독계와 IR 화소(20)에 대한 판독계가 따로따로 마련된 경우에 대하여 설명한다. 도 17 및 도 18은, 제3예에 관한 레이아웃예를 나타내는 평면도이며, 도 17은, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 18은, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 17에 나타내는 바와 같이, 제3예에 관한 화소칩(140)의 평면 레이아웃은, 도 15를 사용하여 설명한 제2예에 관한 평면 레이아웃과 마찬가지의 레이아웃에 있어서, RGB 구동선(LD1) 및 IR 구동선(LD2)이, 화소칩(140)에 있어서의 동일한 단측(본 예에서는, 우단측)에 배치된 접속부(141)에 접속되어 있다.
(회로칩(150))
도 18에 나타내는 바와 같이, 제3예에 관한 회로칩(150)의 평면 레이아웃은, 도 16을 사용하여 설명한 제2예에 관한 평면 레이아웃과 마찬가지의 레이아웃에 있어서, RGB 신호 처리 회로(181) 및 RGB 데이터 처리부(182)와 IR 신호 처리 회로(191) 및 IR 데이터 처리부(192)를 포함하는 판독계가, 회로칩(150)의 한쪽 단측(본 예에서는 좌단측) 근처에 배치되고, RGB 구동 회로(160)와 IR 구동 회로(170)를 포함하는 구동계가, 회로칩의 다른 단측(본 예에서는 우단측) 근처에 배치되어 있다. RGB 구동 회로(160)와 IR 구동 회로(170)는, 각각의 접속부(151)가 대향하도록 배치되어 있다. 또한, RGB 구동 회로(160)와 IR 구동 회로(170)는, 위치가 교체되어도 된다. 마찬가지로, RGB 신호 처리 회로(181) 및 RGB 데이터 처리부(182)와, IR 신호 처리 회로(191) 및 IR 데이터 처리부(192)는, 위치가 교체되어도 된다.
이와 같이, 제3예에서는, RGB 구동 회로(160)와 IR 구동 회로(170)가, 대향하여 배치되고, 그것에 의해, 각각의 접속부(151)가 근접하게 배치된다. 이와 같은 구성에 의하면, RGB 구동 회로(160)로부터 RGB 화소(10)까지의 배선 길이와, IR 구동 회로(170)로부터 IR 화소(20)까지의 배선 길이를 대략 일치시키는 것이 가능해지기 때문에, 보다 고정밀도의 제어가 가능해진다.
또한, 제3예에 의하면, 제1예 및 제2예와 마찬가지로, RGB 화소(10)에 대한 구동계 및 판독계와, IR 화소(20)에 대한 구동계 및 판독계가 서로 독립된 다른 구성이기 때문에, 동일한 단위 화소(110)에 있어서의 RGB 화소(10) 및 IR 화소(20)로부터 동시 또는 대략 동시에 화소 신호를 판독하는 것이 가능해진다. 그것에 의해, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 억제하는 것이 가능해지기 때문에, 다른 센서에 의해 취득된 정보를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
1.11.4 제4예
제4예에서는, RGB 화소(10)에 대한 판독계의 일부와 IR 화소(20)에 대한 판독계의 일부가 공통화된 경우에 대하여 설명한다. 또한, 제4예에서는, RGB 화소(10)에 대한 구동계와 IR 화소(20)에 대한 구동계는, 제1예 내지 제3예와 마찬가지로, 따로따로 마련되어도 된다. 또한, 제4예에서는, 제2예를 베이스로 한 경우를 예시하지만, 이것에 한정되지 않고, 다른 예를 베이스로 하는 것도 가능하다. 도 19 및 도 20은, 제4예에 관한 레이아웃예를 나타내는 평면도이며, 도 19는, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 20은, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 19에 나타내는 바와 같이, 제4예에 관한 화소칩(140)의 평면 레이아웃은, 도 15를 사용하여 설명한 제2예에 관한 평면 레이아웃과 마찬가지의 레이아웃에 있어서, RGB 구동선(LD1) 및 IR 구동선(LD2)이, 화소칩(140)에 있어서의 동일한 단(본 예에서는, 하단)을 향해 인출되어 있다. 인출된 RGB 구동선(LD1)과 IR 구동선(LD2)은, 화소 어레이부(101) 외에 마련된 스위치 회로(131)를 통해, 공통의 수직 신호선(VSL)에 접속된다. 이 수직 신호선(VSL)은, 화소칩(140)의 하단측에 배치된 접속부(141)에 접속되어 있다.
(회로칩(150))
도 20에 나타내는 바와 같이, 제4예에 관한 회로칩(150)에서는, 신호 처리 회로(103)로서, RGB 화소(10) 및 IR 화소(20)에서 공유되는 공통 신호 처리 회로(210)가 마련된다. 공통 신호 처리 회로(210)는 회로칩(150)의 하단측에 배치된 접속부(151)에 접속되어 있고, RGB 화소(10)로부터 판독된 화소 신호로부터 디지털의 컬러 화상 신호를 생성하여 RGB 데이터 처리부(182)에 입력하고, IR 화소(20)로부터 판독된 화소 신호로부터 디지털의 모노크롬 화상 신호를 생성하여 IR 데이터 처리부(192)에 입력한다.
이와 같이, 제4예에서는, RGB 화소(10)와 IR 화소(20)가 공통 신호 처리 회로(210)를 공용한다. 그것에 의해, 개별의 신호 처리 회로(181 및 191)를 마련하는 경우보다도, 신호 처리 회로(103)의 회로 규모를 축소하는 것이 가능해지기 때문에, 회로칩(150)에 있어서의 신호 처리 회로(103)의 점유 면적을 축소하는 것이 가능해진다.
또한, 공통 신호 처리 회로(210)에 접속되는 수직 신호선을 수직 신호선(VSL1) 및 수직 신호선(VSL2) 중 어느 것으로 전환하기 위한 스위치 회로(131)를 화소칩(140)에 마련함으로써, 화소칩(140)의 수직 신호선을 회로칩(150)까지 전기적으로 배설하기 위한 접속부(141 및 151)를 절반으로 삭감하는 것이 가능해지기 때문에, 화소칩(140)에 있어서의 접속부(141)의 점유 면적 및 회로칩(150)에 있어서의 접속부(151)의 점유 면적을 축소하는 것이 가능해진다.
또한, RGB 화소(10)와 IR 화소(20)에서 공통 신호 처리 회로(210)를 공유하는 경우, RGB 화소(10)에 대한 판독과 IR 화소(20)에 대한 판독은, 예를 들어 시분할로 실행되어도 된다.
또한, 제4예에서는, 공통 신호 처리 회로(210)에 접속되는 수직 신호선을 스위치 회로(131)를 사용하여 수직 신호선(VSL1) 및 수직 신호선(VSL2) 중 어느 것으로 전환하는 경우를 예시하였지만, 이것에 한정되지 않고, 수직 신호선(VSL1) 및 수직 신호선(VSL2)의 양쪽이, 접속부(151)를 통해 회로칩(150)측의 공통 신호 처리 회로(210)에 접속되어도 된다.
1.11.5 제5예
제5예에서는, RGB 화소(10)에 대한 구동계의 일부와 IR 화소(20)에 대한 구동계의 일부가 공통화된 경우에 대하여 설명한다. 또한, 제5예에서는, RGB 화소(10)에 대한 판독계와 IR 화소(20)에 대한 판독계는, 제1예 내지 제3예와 마찬가지로, 따로따로 마련되어도 된다. 또한, 제5예에서는, 제1예를 베이스로 한 경우를 예시하지만, 이것에 한정되지 않고, 다른 예를 베이스로 하는 것도 가능하다. 도 21 및 도 22는, 제5예에 관한 레이아웃예를 나타내는 평면도이며, 도 21은, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 22는, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 21에 나타내는 바와 같이, 제5예에서는, 제1예에 관한 평면 레이아웃과 마찬가지의 레이아웃에 있어서, 각 단위 화소(110)의 RGB 화소(10)에 RGB 구동선(LD1)과 공통 구동선(LD3)이 접속되고, IR 화소(20)에 IR 구동선(LD2)과 공통 구동선(LD3)이 접속된다. 즉, 제5예에서는, 공통 구동선(LD3)이 RGB 화소(10)와 IR 화소(20)에서 공용된다. 공통 구동선(LD3)은, RGB 구동선(LD1) 및 IR 구동선(LD2)과 마찬가지로, 행 방향으로 연장되어 있어도 되고, 열 방향으로 연장되어 있어도 된다. 또한, RGB 구동선(LD1), IR 구동선(LD2) 및 공통 구동선(LD3)은, 동일한 방향으로부터 연장되어 있어도 되고, 다른 방향으로부터 연장되어 있어도 된다.
(회로칩(150))
도 22에 나타내는 바와 같이, 제5예에서는, 화소 구동 회로(102)가 RGB 구동 회로(160)와, IR 구동 회로(170)와, 공통 구동 회로(200)로 구성된다. 공통 구동 회로(200)는, RGB 구동 회로(160)에 있어서의 RST 구동부(162)와 IR 구동 회로(170)에 있어서의 RST 구동부(172)를 공통화한 RST 구동부(202)와, RGB 구동 회로(160)에 있어서의 SEL 구동부(164)와 IR 구동 회로(170)에 있어서의 SEL 구동부(174)를 공통화한 SEL 구동부(204)를 구비한다. 따라서, RGB 구동 회로(160)에서는, RST 구동부(162) 및 SEL 구동부(164)가 생략되고, IR 구동 회로(170)에서는, RST 구동부(172) 및 SEL 구동부(174)가 생략된다. 이 공통 구동 회로(200)는, 예를 들어 청구범위에 있어서의 제3 구동부의 일례에 상당할 수 있다.
공통 구동 회로(200)의 RST 구동부(202)는 공통 구동선(LD3)을 통해, RGB 화소(10)의 리셋 트랜지스터(12) 및 IR 화소(20)의 리셋 트랜지스터(22)의 양쪽에 리셋 제어 신호를 공급한다. 또한, SEL 구동부(204)는 공통 구동선(LD3)을 통해, RGB 화소(10)의 선택 트랜지스터(14) 및 IR 화소(20)의 선택 트랜지스터(24)의 양쪽에 선택 제어 신호를 공급한다.
이와 같이, 제5예에서는, RGB 구동 회로(160) 및 IR 구동 회로(170) 중 일부가 공통화된다. 그것에 의해, RGB 화소(10)에 대한 구동 제어와 IR 화소에 대한 구동 제어의 동시성을 향상시키는 것이 가능해지기 때문에, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 보다 억제하는 것이 가능해진다.
또한, RGB 구동 회로(160)의 일부와 IR 구동 회로(170)의 일부가 공통화되기 때문에, 개별의 RGB 구동 회로(160) 및 IR 구동 회로(170)를 마련하는 경우보다도, 화소 구동 회로(102)의 회로 규모를 축소하는 것이 가능해진다. 그것에 의해, 회로칩(150)에 있어서의 화소 구동 회로(102)의 점유 면적을 축소하는 것이 가능해진다.
1.11.6 제6예
제6예에서는, 제5예와 마찬가지로, RGB 화소(10)에 대한 구동계의 일부와 IR 화소(20)에 대한 구동계의 일부가 공통화된 경우에 대하여 설명한다. 또한, 제6예에서는, 제5예를 베이스로 한 경우를 예시하지만, 이것에 한정되지 않고, 다른 예를 베이스로 하는 것도 가능하다. 도 23 및 도 24는, 제6예에 관한 레이아웃예를 나타내는 평면도이며, 도 23은, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 24는, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 23에 나타내는 바와 같이, 제6예에 관한 화소칩(140)의 평면 레이아웃은, 도 21에 예시한 제5예에 관한 화소칩(140)의 평면 레이아웃예와 마찬가지여도 된다. 단, 도 23에서는, 화소칩(140)에 마련된 각종 소자를 회로칩(150)측의 소자에 전기적으로 접속하기 위한 접속부(141)가 나타내져 있다. 또한, 도 23에서는, 도면 중, RGB 구동선(LD1)이 좌측의 접속부(141)에 접속되고, IR 구동선(LD2) 및 공통 구동선(LD3)이 우단측의 접속부(141)에 접속되고, 수직 신호선(VSL1)이 하측의 접속부(141)에 접속되고, 수직 신호선(VSL2)이 상측의 접속부(141)에 접속되어 있다.
(회로칩(150))
도 24에 나타내는 바와 같이, 제6예에서는, 제5예와 마찬가지로, 화소 구동 회로(102)가 RGB 구동 회로(160)와 IR 구동 회로(170)와 공통 구동 회로(200)로 구성되고, 신호 처리 회로(103)가 RGB 신호 처리 회로(181)와 IR 신호 처리 회로(191)로 구성되고, 데이터 처리부(108)가 RGB 데이터 처리부(182)와 IR 데이터 처리부(192)로 구성되어 있다.
제6예에 있어서, RGB 구동 회로(160)는, 예를 들어 회로칩(150)의 좌측 근처에 배치되고, 회로칩(150)의 좌측 단부의 접속부(151)에 접속된다. 한편, IR 구동 회로(170) 및 공통 구동 회로(200)는, 예를 들어 회로칩(150)의 우측 근처에 배치되고, 회로칩(150)의 우측 단부의 접속부(151)에 접속된다. IR 구동 회로(170)와 공통 구동 회로(200)는, 각각의 접속부(151)가 대향하도록 배치되어 있다. 또한, RGB 구동 회로(160), IR 구동 회로(170) 및 공통 구동 회로(200)는, 위치가 교체되어도 된다.
이와 같이, 제6예에서는, RGB 구동 회로(160)와 IR 구동 회로(170)와 공통 구동 회로(200)가 회로칩(150)의 좌우로 나뉘어 배치되어 있다. 이와 같은 구성에 의하면, 화소칩(140)측의 RGB 화소(10)에의 접속 구성과 IR 화소(20)에의 접속 구성을 좌우로 분산하는 것이 가능해지기 때문에, 상술한 제2예와 마찬가지로, 배선이나 접속 단자의 밀집을 완화시키는 것이 가능해진다. 그것에 의해, 배선간 등의 커플링에 의한 특성 열화를 억제하는 것이 가능해진다.
또한, RGB 구동 회로(160)의 접속부(151)와 IR 구동 회로(170)의 접속부(151)와 공통 구동 회로(200)의 접속부(151)가 회로칩(150)의 좌우 단부에 배치되어 있기 때문에, RGB 구동 회로(160) 및 공통 구동 회로(200)로부터 RGB 화소(10)까지의 평균적인 배선 길이와, IR 구동 회로(170) 및 공통 구동 회로(200)로부터 IR 화소(20)까지의 평균적인 배선 길이를 대략 일치시키는 것이 가능해지기 때문에, 보다 고정밀도의 제어가 가능해진다.
또한, 제6예에 의하면, 제5예와 마찬가지로, RGB 구동 회로(160) 및 IR 구동 회로(170) 중 일부가 공통화되기 때문에, RGB 화소(10)에 대한 구동 제어와 IR 화소에 대한 구동 제어의 동시성을 향상시키는 것이 가능해지고, 그것에 의해, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 보다 억제하는 것이 가능해진다.
또한, RGB 구동 회로(160)의 일부와 IR 구동 회로(170)의 일부가 공통화되기 때문에, 회로칩(150)에 있어서의 화소 구동 회로(102)의 점유 면적을 축소하는 것이 가능해진다.
1.11.7 제7예
제7예에서는, 제5예 및 제6예와 마찬가지로, RGB 화소(10)에 대한 구동계의 일부와 IR 화소(20)에 대한 구동계의 일부가 공통화된 경우에 대하여 설명한다. 또한, 제7예에서는, 제6예를 베이스로 한 경우를 예시하지만, 이것에 한정되지 않고, 다른 예를 베이스로 하는 것도 가능하다. 도 25 및 도 26은, 제7예에 관한 레이아웃예를 나타내는 평면도이며, 도 25는, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 26은, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 25에 나타내는 바와 같이, 제7예에서는, 각 단위 화소(110)의 RGB 화소(10)가 지면 중 하단측에 배치된 접속부(141)에 접속하는 수직 신호선(VSL1)과, 지면 중 상단측에 배치된 접속부(141)에 접속하는 수직 신호선(VSL3) 중 어느 것에 접속된다. 수직 신호선(VSL1)은, 예를 들어 열 방향으로 연장되고, 화소칩(140)의 하단에 배치된 접속부(141)를 통해 회로칩(150)측에 전기적으로 배설된다. 한편, 수직 신호선(VSL3)은, 예를 들어 열 방향으로 연장되고, 화소칩(140)의 상단에 배치된 접속부(141)를 통해 회로칩(150)측에 전기적으로 배설된다.
RGB 화소(10)가 수직 신호선(VSL1)과 수직 신호선(VSL3) 중 어느 것에 접속될지는, 예를 들어 각 RGB 화소(10)가 검출 대상으로 하는 파장 성분(즉, 각 RGB 화소(10)에 할당된 컬러 필터(31)의 종류)에 기초하여 결정되어도 된다. 예를 들어, 컬러 필터(31)의 어레이를 베이어 배열로 구성한 경우, 적색(R)의 파장 성분을 검출하는 RGB 화소(10) 및 청색(B)의 파장 성분을 검출하는 RGB 화소(10)를 수직 신호선(VSL1)에 접속하고, 녹색(G)의 파장 성분을 검출하는 RGB 화소(10)를 수직 신호선(VSL3)에 접속하도록 구성되어도 된다. 단, 이러한 접속 관계에 한정되지 않고, 예를 들어 홀수열 또는 홀수행의 RGB 화소(10)를 수직 신호선(VSL1)에 접속하고, 짝수열 또는 짝수행의 RGB 화소(10)를 수직 신호선(VSL3)에 접속하거나, 화소 어레이부(101)에 있어서의 하반분의 RGB 화소(10)를 수직 신호선(VSL1)에 접속하고, 상반분의 RGB 화소(10)를 수직 신호선(VSL3)에 접속하는 등, 각종 변형하는 것이 가능하다.
(회로칩(150))
도 26에 나타내는 바와 같이, 제7예에서는, 제6예와 마찬가지로, 화소 구동 회로(102)가 RGB 구동 회로(160)와 IR 구동 회로(170)와 공통 구동 회로(200)로 구성된다. 한편, 신호 처리 회로(103)는 RGB 신호 처리 회로(181)와 공통 신호 처리 회로(210)로 구성된다. 데이터 처리부(108)는 RGB 데이터 처리부(182)와 IR 데이터 처리부(192)로 구성된다. 공통 신호 처리 회로(210)는, 예를 들어 청구범위에 있어서의 제2 판독부의 다른 일례에 상당할 수 있다.
공통 신호 처리 회로(210)에는, 일부의 RGB 화소(10)로부터의 화소 신호가 수직 신호선(VSL3)을 통해 입력된다. 또한, 공통 신호 처리 회로(210)에는, IR 화소(20)로부터의 화소 신호도 입력된다. 공통 신호 처리 회로(210)는, 수직 신호선(VSL3)으로부터 입력된 아날로그의 화소 신호로부터 디지털의 컬러 화상 신호를 생성하여 RGB 데이터 처리부(182)에 입력하고, 수직 신호선(VSL2)으로부터 입력된 아날로그의 화소 신호로부터 디지털의 모노크롬 화상 신호를 생성하여 IR 데이터 처리부(192)에 입력한다.
이와 같이, 제7예에서는, RGB 화소(10)로부터의 판독이 RGB 신호 처리 회로(181)와 공통 신호 처리 회로(210)로 분산된다. 그것에 의해, 복수의 RGB 화소(10)에 대한 판독 동작을 병렬로 실행하는 것이 가능해지기 때문에, 컬러 화상의 판독 속도를 향상시키는 것이 가능해진다.
또한, 제7예에서는, RGB 화소(10)로부터의 판독을 병렬화한 경우를 예시하였지만, 이것에 한정되지 않고, IR 화소(20)로부터의 판독을 병렬화하도록 구성하는 것도 가능하다.
1.11.8 제8예
제8예에서는, RGB 화소(10)에 대한 판독계의 일부와 IR 화소(20)에 대한 판독계의 일부가 공통화되고, 또한 RGB 화소(10)에 대한 구동계의 일부와 IR 화소(20)에 대한 구동계의 일부가 공통화된 경우에 대하여 설명한다. 또한, 제8예에서는, 판독계의 공통화에 대해서는 제4예를 베이스로 하고, 구동계의 공통화에 대해서는 제6예를 베이스로 한 경우를 예시하지만, 이것에 한정되지 않고, 다른 예를 베이스로 하는 것도 가능하다. 도 27 및 도 28은, 제7예에 관한 레이아웃예를 나타내는 평면도이며, 도 27은, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 28은, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 27에 나타내는 바와 같이, 제7예에 관한 화소칩(140)의 평면 레이아웃에서는, 도 23을 사용하여 설명한 제6예에 관한 평면 레이아웃과 마찬가지의 레이아웃에 있어서, RGB 구동선(LD1)이 화소칩(140)의 좌측 단부에 배치된 접속부(141)로부터 인출되고, IR 구동선(LD2)이 상단에 배치된 접속부(141)로부터 인출되고, 공통 구동선(LD3)이 우측 단부에 배치된 접속부(141)로부터 인출되어 있다. 또한, 제7예에서는, 제4예에 있어서의 스위치 회로(131)가 생략되어 있지만, 도 19를 사용하여 설명한 바와 같이, 수직 신호선(VSL1 및 VSL2)에 대하여 스위치 회로(131)가 마련되어도 된다.
(회로칩(150))
도 28에 나타내는 바와 같이, 제4예에서는, RGB 구동 회로(160)가 회로칩(150)에 있어서의 좌측에 배치되고, IR 구동 회로(170)가 중앙 상측에 배치되고, 공통 구동 회로(200)가 우측에 배치되고, 공통 신호 처리 회로(210)와 RGB 데이터 처리부(182)와 IR 데이터 처리부(192)가 중앙 하측에 배치되어 있다.
이와 같이, RGB 화소(10) 및 IR 화소(20)에 대한 판독계의 일부를 공통화한 구성에 있어서, RGB 화소(10) 및 IR 화소(20)에 대한 구동계의 일부를 더 공통화한 경우에는, RGB 구동 회로(160)에 접속되는 접속부(151)와, IR 구동 회로(170)에 접속되는 접속부(151)와, 공통 구동 회로(200)에 접속되는 접속부(151)와, 공통 신호 처리 회로(210)에 접속되는 접속부(151)를, 회로칩(150)의 4변으로 분산하는 것이 가능해진다. 그것에 의해, 배선이나 접속 단자의 밀집을 완화하는 것이 가능해지기 때문에, 배선간 등의 커플링에 의한 특성 열화를 억제하는 것이 가능해진다.
또한, 제7예에서는, 제4예와 마찬가지로, RGB 화소(10)와 IR 화소(20)에서 공통 신호 처리 회로(210)를 공용함으로써, 회로칩(150)에 있어서의 신호 처리 회로(103)의 점유 면적을 축소하는 것이 가능해진다. 또한, 제7예에서는, 제6예와 마찬가지로, RGB 구동 회로(160) 및 IR 구동 회로(170) 중 일부가 공통화되기 때문에, RGB 화소(10)에 대한 구동 제어와 IR 화소에 대한 구동 제어의 동시성을 향상시키는 것이 가능해지고, 그것에 의해, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 보다 억제하는 것이 가능해진다.
또한, 구동계의 일부와 판독계의 일부가 공통화되기 때문에, 회로칩(150)에 있어서의 화소 구동 회로(102) 및 신호 처리 회로(103)의 점유 면적을 축소하는 것이 가능해진다.
1.11.9 제9예
제9예에서는, RGB 화소(10)에 대한 구동계와 IR 화소(20)에 대한 구동계가 공통화된 경우에 대하여 설명한다. 또한, 제9예에서는, RGB 화소(10)에 대한 판독계와 IR 화소(20)에 대한 판독계는, 따로따로 마련되어도 된다. 또한, 제9예에서는, 제1예를 베이스로 한 경우를 예시하지만, 이것에 한정되지 않고, 다른 예를 베이스로 하는 것도 가능하다. 도 29 및 도 30은, 제9예에 관한 레이아웃예를 나타내는 평면도이며, 도 29는, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 30은, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 29에 나타내는 바와 같이, 제9예에 관한 화소칩(140)의 평면 레이아웃에서는, 도 13을 사용하여 설명한 제1예에 관한 평면 레이아웃과 마찬가지의 레이아웃에 있어서, RGB 구동선(LD1) 및 IR 구동선(LD2)이, RGB 화소(10) 및 IR 화소(20)에서 공용되는 공통 구동선(LD3)으로 치환되어 있다.
(회로칩(150))
도 30에 나타내는 바와 같이, 제9예에서는, 화소 구동 회로(102)가 RGB 화소(10) 및 IR 화소(20)에서 공용되는 공통 구동 회로(200)로 구성되어 있다. 본 예에 있어서, 공통 구동 회로(200)는, RGB 화소(10)의 전송 게이트(11)와 IR 화소(20)의 전송 트랜지스터(21)에 전송 제어 신호를 공급하는 TG 구동부(201)와, RGB 화소(10)의 리셋 트랜지스터(12)와 IR 화소(20)의 리셋 트랜지스터(22)에 리셋 제어 신호를 공급하는 RST 구동부(202)와, RGB 화소(10)의 선택 트랜지스터(14)와 IR 화소(20)의 선택 트랜지스터(24)에 선택 제어 신호를 공급하는 SEL 구동부(204)와, IR 화소(20)의 배출 트랜지스터(25)에 배출 제어 신호를 공급하는 OFG 구동부(205)를 구비한다.
이와 같이, 제9예에서는, RGB 구동 회로(160) 및 IR 구동 회로(170)가 공통화된다. 그것에 의해, RGB 화소(10)에 대한 구동 제어와 IR 화소에 대한 구동 제어의 동시성을 보다 향상시키는 것이 가능해지기 때문에, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 보다 억제하는 것이 가능해진다.
또한, RGB 구동 회로(160)와 IR 구동 회로(170)가 공통화되기 때문에, 개별의 RGB 구동 회로(160) 및 IR 구동 회로(170)를 마련하는 경우보다도, 화소 구동 회로(102)의 회로 규모를 대폭 축소하는 것이 가능해진다. 그것에 의해, 회로칩(150)에 있어서의 화소 구동 회로(102)의 점유 면적을 보다 축소하는 것이 가능해진다.
1.11.10 제10예
제10예에서는, 제9예에서 예시한 평면 레이아웃에 있어서, 화소칩(140) 및 회로칩(150)에 접속부(141 및 151)를 배치한 평면 레이아웃을 예시한다. 도 31 및 도 32는, 제10예에 관한 레이아웃예를 나타내는 평면도이며, 도 31은, 화소칩(140)의 평면 레이아웃예를 나타내고, 도 32는, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩(140))
도 31에 나타내는 바와 같이, 제10예에 있어서, 예를 들어 공통 구동선(LD3)은 화소칩(140)의 좌측 단부에 배치된 접속부(141)에 접속되어도 되고, 수직 신호선(VSL1)은 화소칩(140)의 하단에 배치된 접속부(141)에 접속되어도 되고, 수직 신호선(VSL2)은 화소칩(140)의 상단에 배치된 접속부에 접속되어도 된다. 단, 이것에 한정되지 않고, 수직 신호선(VSL1 및 VSL2) 그리고 공통 구동선(LD3)은, 각각 열 방향으로 연장되어 있어도 되고, 행 방향으로 연장되어 있어도 된다. 또한, 수직 신호선(VSL1 및 VSL2) 그리고 공통 구동선(LD3)은, 동일한 방향으로부터 연장되어 있어도 되고, 다른 방향으로부터 연장되어 있어도 된다.
(회로칩(150))
도 30에 나타내는 바와 같이, 회로칩(150)에 있어서의 접속부(151)는, 화소칩(140)에 있어서의 접속부(141)의 배치와 대응하도록 배치되어도 된다. 이러한 대응 관계는 다른 예에 대해서도 마찬가지여도 된다.
1.11.11 제11예
상술한 제1예 내지 제10예에서는, 이미지 센서(100)가 화소칩(140)과 회로칩(150)을 접합함으로써 구성된 2층의 적층칩인 경우를 예시하였지만, 이미지 센서(100)의 적층 구조는 2층에 한정되지 않고, 1층 또는 3층 이상이어도 된다. 그래서, 제11예에서는, 이미지 센서(100)를 3층의 적층칩으로 한 경우에 대하여 설명한다. 또한, 제11예에서는, 제10예를 베이스로 한 경우를 예시하지만, 이것에 한정되지 않고, 다른 예를 베이스로 하는 것도 가능하다. 도 33 내지 도 35는, 제11예에 관한 레이아웃예를 나타내는 평면도이며, 도 33은, 상층 화소칩(140A)의 평면 레이아웃예를 나타내고, 도 34는, 하층 화소칩(140B)의 평면 레이아웃예를 나타내고, 도 35는, 회로칩(150)의 평면 레이아웃예를 나타내고 있다.
(화소칩)
도 33 및 도 34에 예시한 바와 같이, 제11예에서는, 화소칩(140)이, 광의 입사면측에 배치되는 상층 화소칩(140A)과, 회로칩(150)측에 배치되는 하층 화소칩(140B)을 접합한 2층 구조를 갖는다.
·상층 화소칩(140A)
상층 화소칩(140A)에는, 예를 들어 각 단위 화소(110)에 있어서의 수광부(110A)가 배치된다. 수광부(110A)의 배열은, 화소 어레이부(101)에 있어서의 단위 화소(110)의 배열과 마찬가지로, 2차원 격자상이면 된다.
수광부(110A)에는, 예를 들어 도 4에 예시한 단위 화소(110)의 구성에 있어서의, RGB 화소(10)의 광전 변환부(PD1) 및 전송 게이트(11)와, IR 화소(20)의 광전 변환부(PD2) 및 전송 트랜지스터(21)가 포함될 수 있다. 즉, 도 33에 있어서의 RGB 화소(10A)에는, 광전 변환부(PD1) 및 전송 게이트(11)가 포함될 수 있고, IR 화소(20A)에는, 광전 변환부(PD2), 전송 트랜지스터(21) 및 배출 트랜지스터(25)가 포함될 수 있다.
RGB 화소(10A)의 전송 게이트(11)와 IR 화소(20A)의 전송 트랜지스터(21) 및 배출 트랜지스터(25)에는, 상층 화소칩(140A)의 좌측 단부에 배치된 접속부(141A)를 통해, 공통 구동선(LD3)에 있어서의 구동선(LD3a)이 접속된다.
·하층 화소칩(140B)
하층 화소칩(140B)에는, 예를 들어 각 단위 화소(110)에 있어서의 화소 회로(110B)가 배치된다. 화소 회로(110B)의 배열은, 화소 어레이부(101)에 있어서의 단위 화소(110)의 배열과 마찬가지로, 2차원 격자상이면 된다.
화소 회로(110B)에는, 예를 들어 도 4에 예시한 단위 화소(110)의 구성에 있어서의, RGB 화소(10)의 리셋 트랜지스터(12), 부유 확산 영역(FD1), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)와, IR 화소(20)의 리셋 트랜지스터(22), 부유 확산 영역(FD2), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)가 포함될 수 있다. 즉, 도 34에 있어서의 RGB 화소(10B)에는, 리셋 트랜지스터(12), 부유 확산 영역(FD1), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)가 포함될 수 있고, IR 화소(20B)에는, 리셋 트랜지스터(22), 부유 확산 영역(FD2), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)가 포함될 수 있다.
RGB 화소(10B)의 리셋 트랜지스터(12)와 IR 화소(20B)의 리셋 트랜지스터(22)에는, 하층 화소칩(140B)의 좌측 단부에 배치된 접속부(141B)를 통해, 공통 구동선(LD3)에 있어서의 구동선(LD3b)이 접속된다. 마찬가지로, RGB 화소(10B)의 선택 트랜지스터(14)와 IR 화소(20B)의 선택 트랜지스터(24)에는, 접속부(141B)를 통해 구동선(LD3b)이 접속된다.
또한, RGB 화소(10) 및 IR 화소(20)로부터 각각 화소 신호를 판독하기 위한 수직 신호선(VSL1 및 VSL2)은, 하층 화소칩(140B)에 마련되어도 된다. 예를 들어, RGB 화소(10)로부터 화소 신호를 판독하기 위한 수직 신호선(VSL1)은 하층 화소칩(140B)의 하단에 배치된 접속부(141B)에 접속되고, IR 화소(20)로부터 화소 신호를 판독하기 위한 수직 신호선(VSL2)은 하층 화소칩(140B)의 상단에 배치된 접속부(141B)에 접속되어도 된다.
(회로칩(150))
제11예에 관한 회로칩(150)의 평면 레이아웃은, 예를 들어 제10예에서 예시한 회로칩(150)의 평면 레이아웃과 마찬가지여도 된다. 또한, 공통 구동 회로(200)로부터 연장되는 공통 구동선(LD3)에는, 구동선(LD3a 및 LD3b)이 포함되어 있다.
이와 같이, 제11예에서는, RGB 화소(10)에 있어서의 광전 변환부(PD1) 및 전송 게이트(11)와, 리셋 트랜지스터(12), 부유 확산 영역(FD1), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)가, 상층 화소칩(140A)과 하층 화소칩(140B)으로 나뉘어 배치된다. 그것에 의해, 상층 화소칩(140A)에 있어서의 광전 변환부(PD1)의 수광면을 확대하는 것이 가능해지기 때문에, 입사광에 대한 유효 수광 면적을 확대하여 광전 변환 효율(양자 효율)을 향상시키는 것이나, RGB 화소(10)의 고해상도화 등이 가능해진다. 마찬가지로, IR 화소(20)에 있어서의 광전 변환부(PD2), 전송 트랜지스터(21) 및 배출 트랜지스터(25)와, 리셋 트랜지스터(22), 부유 확산 영역(FD2), 증폭 트랜지스터(23) 및 선택 트랜지스터(24)가, 상층 화소칩(140A)과 하층 화소칩(140B)으로 나뉘어 배치됨으로써, 광전 변환 효율의 향상이나 고해상도화가 가능해진다.
또한, 본 예에서는, 화소 어레이부(101)에 있어서의 모든 RGB 화소(10)와 IR 화소(20)의 양쪽을 전체 화소 동시 구동 방식(소위, 글로벌 셔터 방식)의 구성으로 한 경우, RGB 화소(10)와 IR 화소(20)에서 화소 회로(110B)를 구성하는 트랜지스터의 종류를 정렬시키는 것이 가능해지기 때문에, 공통 구동선(LD3)의 배선 레이아웃을 간이화하는 것도 가능하다.
(변형예)
또한, 제11예에서는, 화소칩(140)을 2층 구조로 하여 전체로 3층 구조로 한 경우를 예시하였지만, 이것에 한정되지 않는다. 예를 들어, 화소칩(140)과 회로칩(150) 이외에도, 도 36에 예시하는 것과 같은 프레임 메모리(252)가 배치된 회로칩(250)을 추가한 3층 구조로 하는 것도 가능하다. 이와 같은 구성에서는, 예를 들어 RGB 데이터 처리부(182)에서 처리된 컬러 화상 데이터가 신호선(SL1)을 통해 프레임 메모리(252) 내에 저장될 수 있고, IR 데이터 처리부(192)에서 처리된 모노크롬 화상 데이터가 신호선(SL2)을 통해 프레임 메모리(252) 내에 저장될 수 있다.
이와 같이, 이미지 센서(100) 내에 프레임 메모리(252)를 내장함으로써, 고속 판독이 가능한 고성능 이미지 센서를 실현하는 것이 가능하다. 그 경우, 회로칩(250)은 화소칩(140)과 회로칩(150) 사이에 배치되어도 되고, 회로칩(150)을 사이에 두고 화소칩(140)과는 반대측에 배치되어도 된다. 또한, 이미지 센서(100)를 4층 이상의 적층 구조로 한 경우에는, 회로칩(150 및 250)은 2층째 이후의 어느 층에 배치되어도 된다.
1.12 작용·효과
이상과 같이, 제1 실시 형태에 의하면, 광의 입사 방향에 RGB 화소(10)의 광전 변환부(PD1)와 IR 화소(20)의 광전 변환부(PD2)가 배치된다. 그것에 의해, RGB 화소(10)와 IR 화소(20)의 입사광에 대한 동축성을 향상시키는 것이 가능해지기 때문에, 컬러 화상과 모노크롬 화상 사이에 발생하는 공간적인 어긋남을 억제하는 것이 가능해진다. 그것에 의해, 다른 센서에 의해 취득된 정보(컬러 화상 및 모노크롬 화상)를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
또한, 일부의 예에서는, 동일한 단위 화소(110)에 있어서의 RGB 화소(10) 및 IR 화소(20)로부터 동시 또는 대략 동시에 화소 신호를 판독하는 것이 가능하기 때문에, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 억제하는 것이 가능해진다. 그것에 의해, 다른 센서에 의해 취득된 정보(컬러 화상 및 모노크롬 화상)을 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것도 가능해진다.
2. 제2 실시 형태
이어서, 제2 실시 형태에 대하여 도면을 참조하여 상세하게 설명한다. 또한, 이하의 설명에서는, 상술한 실시 형태와 마찬가지의 구성에 대해서는, 그것들을 인용함으로써, 중복되는 설명을 생략한다.
상술한 제1 실시 형태에서는, 1개의 RGB 화소(10)에 대하여 1개의 IR 화소(20)가 대응지어져 있는 경우를 예로 들었다. 이에 비해, 제2 실시 형태에서는, 1개의 IR 화소(20)에 대하여 복수의 RGB 화소(10)가 대응지어져 있는 경우를 예로 든다.
2.1 화소 어레이부의 구성예
먼저, 본 실시 형태에 관한 화소 어레이부(101)의 구성예에 대하여 설명한다. 또한, 여기에서는, 제1 실시 형태와 마찬가지로, 단위 화소(310)가 RGB 삼원색의 컬러 화상을 취득하기 위한 RGB 화소와, 적외(IR)광의 모노크롬 화상을 취득하기 위한 IR 화소를 포함하는 경우를 예시로 든다. 또한, RGB 화소(10)는, 예를 들어 베이어 배열을 따라서 배열되어 있는 것으로 한다.
도 37은, 본 실시 형태에 관한 화소 어레이부의 개략 구성예를 나타내는 모식도이다. 도 37에 나타내는 바와 같이, 화소 어레이부(101)는 2행 2열로 배열된 4개의 RGB 화소(10)에 대하여 1개의 IR 화소(20)가 광의 입사 방향으로 배치된 구조를 구비하는 단위 화소(310)가 2차원 격자상으로 배열된 구성을 구비한다. 즉, 본 실시 형태에서는, 4개의 RGB 화소(10)에 대하여 1개의 IR 화소(20)가 단위 화소(310)의 배열 방향(평면 방향)에 대하여 수직 방향에 위치되어 있으며, 입사광의 광로에 있어서의 상류측에 위치하는 4개의 RGB 화소(10)를 투과한 광이, 이들 4개의 RGB 화소(10)의 하류측에 위치하는 1개의 IR 화소(20)에 입사하도록 구성되어 있다. 따라서, 본 실시 형태에서는, 4개의 RGB 화소(10)로 구성된 베이어 배열의 단위 배열과 IR 화소(20)의 입사광의 광축이 일치 또는 대략 일치하고 있다.
2.2 단위 화소의 회로 구성예
도 38은, 본 실시 형태에 관한 단위 화소의 개략 구성예를 나타내는 회로도이다. 또한, 도 38에서는, 제1 실시 형태에 있어서 도 6을 사용하여 설명한 제2 변형예에 관한 단위 화소(110-2)를 베이스로 하고 있지만, 이것에 한정되지 않고, 단위 화소(110 내지 110-3) 중 어느 것을 베이스로 하는 것도 가능하다.
도 38에 나타내는 바와 같이, 단위 화소(310)는 복수의 RGB 화소(10-1 내지 10-N)(도 37에서는, N은 4)와 1개의 IR 화소(20)를 구비한다. 이와 같이, 1개의 단위 화소(310)가 복수의 RGB 화소(10)를 구비하는 경우, 제1 실시 형태에 있어서 도 7을 사용하여 설명한 제3 변형예과 같이, 복수의 RGB 화소(10)에서 1개의 화소 회로(리셋 트랜지스터(12), 부유 확산 영역(FD1), 증폭 트랜지스터(13) 및 선택 트랜지스터(14))를 공유하는 것이 가능하다(화소 공유). 그래서, 본 실시 형태에서는, 복수의 RGB 화소(10-1 내지 10-N)가, 리셋 트랜지스터(12), 부유 확산 영역(FD1), 증폭 트랜지스터(13) 및 선택 트랜지스터(14)로 이루어지는 화소 회로를 공유한다. 즉, 본 실시 형태에서는, 공통의 부유 확산 영역(FD1)에 복수의 광전 변환부(PD1) 및 전송 게이트(11)가 접속되어 있다.
2.3 단위 화소의 단면 구조예
도 39는, 본 실시 형태에 관한 이미지 센서의 단면 구조예를 나타내는 단면도이다. 또한, 본 설명에서는, 도 37과 마찬가지로, 각 단위 화소(310)가 2행 2열로 배열된 4개의 RGB 화소(10)와, 1개의 IR 화소(20)로 구성되어 있는 경우를 예로 든다. 또한, 이하의 설명에서는, 도 8과 마찬가지로, 단위 화소(310)에 있어서의 광전 변환부(PD1 및 PD2)가 형성된 반도체 칩에 착안하여 그 단면 구조예를 설명한다. 또한, 이하의 설명에 있어서, 제1 실시 형태에 있어서 도 8을 사용하여 설명한 이미지 센서(100)의 단면 구조와 마찬가지의 구조에 대해서는, 그것들을 인용함으로써 중복되는 설명을 생략한다.
도 39에 나타내는 바와 같이, 본 실시 형태에서는, 도 8에 예시한 단면 구조와 마찬가지의 단면 구조에 있어서, 온 칩 렌즈(51)와, 컬러 필터(31)와, 축적 전극(37)이 2행 2열의 4개(단, 도 39에서는 4개 중 2개가 나타내져 있음)로 분할되고, 그것에 의해, 4개의 RGB 화소(10)가 구성되어 있다. 또한, 각 단위 화소(310)에 있어서의 4개의 RGB 화소(10)는 베이어 배열의 기본 배열을 구성하고 있어도 된다.
2.4 평면 구조예
도 40은, 본 실시 형태에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이며, (A)는 온 칩 렌즈(51)의 평면 레이아웃예를 나타내고, (B)는 컬러 필터(31)의 평면 레이아웃예를 나타내고, (C)는 축적 전극(37)의 평면 레이아웃예를 나타내고, (D)는 광전 변환부(PD2)의 평면 레이아웃예를 나타내고 있다. 또한, 도 40에 있어서, (A) 내지 (D)는 반도체 기판(50)의 소자 형성면과 평행한 면의 평면 레이아웃예를 나타내고 있다.
도 40의 (A) 내지 (D)에 나타내는 바와 같이, 본 실시 형태에서는, 1개의 단위 화소(310)에 대하여 4개의 온 칩 렌즈(51)와, 4개의 컬러 필터(31)와, 4개의 축적 전극(37)과, 1개의 광전 변환부(PD2)가 마련되어 있다. 또한, 본 설명에 있어서, 1개의 축적 전극(37)은 1개의 RGB 화소(10)에 상당하고, 1개의 광전 변환부(PD2)는 1개의 IR 화소(20)에 상당한다.
이와 같이, 1개의 단위 화소(110)에 있어서, 4개의 RGB 화소(10)로 이루어지는 베이어 배열의 기본 배열과 1개의 IR 화소(20)를 입사광의 진행 방향에 따라서 배열시킴으로써, 각 RGB 화소(10)와 IR 화소(20)의 입사광에 대한 동축성을 향상시키는 것이 가능해지기 때문에, 컬러 화상과 모노크롬 화상 사이에 발생하는 공간적인 어긋남을 억제하는 것이 가능해진다. 그것에 의해, 다른 센서에 의해 취득된 정보(컬러 화상 및 모노크롬 화상)를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
2.5 온 칩 렌즈의 변형예
상술한 제2 실시 형태에서는, 1개의 RGB 화소(10)에 대하여 1개의 온 칩 렌즈(51)를 설치한 경우를 예시하였지만, 이것에 한정되지 않고, 복수의 RGB 화소(10)에 대하여 1개의 온 칩 렌즈를 마련하는 것도 가능하다. 도 41은, 제2 실시 형태의 온 칩 렌즈의 변형예에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이며, 도 40과 마찬가지로, (A)는 온 칩 렌즈(51)의 평면 레이아웃예를 나타내고, (B)는 컬러 필터(31)의 평면 레이아웃예를 나타내고, (C)는 축적 전극(37)의 평면 레이아웃예를 나타내고, (D)는 광전 변환부(PD2)의 평면 레이아웃예를 나타내고 있다.
도 41에 나타내는 온 칩 렌즈의 변형예에서는, (A)에 나타내는 바와 같이, 복수의 단위 화소(310) 중 일부의 단위 화소(310)에 있어서 행 방향으로 배열하는 2개의 온 칩 렌즈(51)가, 2개의 RGB 화소(10)에 걸친 2×1 화소의 1개의 온 칩 렌즈(351)로 치환되어 있다. 또한, 도 41의 (B)에 나타내는 바와 같이, 온 칩 렌즈(351)를 공유하는 2개의 RGB 화소(10)에는, 동일한 파장 성분을 선택적으로 투과시키는 컬러 필터(31)가 마련된다. 도 41의 (B)에 나타내는 예에서는, 좌측 상단의 단위 화소(310)에 있어서, 원래 베이어 배열에 있어서의 청색(B)의 파장 성분을 선택적으로 투과시키는 컬러 필터(31b)가 녹색(G)의 파장 성분을 선택적으로 투과시키는 컬러 필터(31g)로 치환되고, 이에 의해, 온 칩 렌즈(351)를 공유하는 2개의 RGB 화소(10)의 컬러 필터(31)가 컬러 필터(31g)에 통일되어 있다.
또한, 이렇게 컬러 필터(31)가 치환된 RGB 화소(10)에 대해서는, 베이어 배열을 따라서 원래 검출해야 할 파장 성분의 화소값이, 예를 들어 주위의 화소의 화소값으로 보간되어도 된다. 이 화소 보간에는, 선형 보간 등, 다양한 방법이 사용되어도 된다.
또한, 온 칩 렌즈의 변형예에서는, 행 방향으로 배열되는 2개의 온 칩 렌즈(51)가 공통화된 경우를 예시하지만, 이것에 한정되지 않고, 열 방향으로 배열되는 2개의 온 칩 렌즈(51)가 공통화된 구성이나, 1개의 단위 화소(310)에 포함되는 4개의 온 칩 렌즈(51) 모두가 1개의 온 칩 렌즈로 치환된 구성 등, 각종 변형하는 것도 가능하다. 그 경우, 온 칩 렌즈를 공유하는 RGB 화소(10)의 컬러 필터(31)에는, 동일한 파장 성분을 선택적으로 투과시키는 컬러 필터(31)가 사용되어도 된다.
또한, 인접하는 RGB 화소(10) 사이에서의 온 칩 렌즈(51)의 공유화는, 제2 실시 형태에 한정되지 않고, 제1 실시 형태에 대해서도 적용하는 것이 가능하다.
2.6 컬러 필터 배열의 변형예
또한, 상술한 실시 형태 및 그 변형예에서는, 컬러 필터(31)의 필터 배열로서, 베이어 배열을 예시하였지만, 이것에 한정되지 않는다. 예를 들어, X-Trans(등록 상표) CMOS 센서에서 채용되고 있는 3×3 화소의 컬러 필터 배열이나, 4×4 화소의 쿼드 베이어 배열(쿼드라 배열이라고도 함)이나, 베이어 배열에 화이트 RGB 컬러 필터를 조합한 4×4 화소의 컬러 필터 배열(화이트 RGB 배열이라고도 함) 등, 각종 필터 배열이 사용되어도 된다.
도 42는, 제2 실시 형태의 컬러 필터 배열의 변형예에 관한 화소 어레이부의 각 층의 평면 레이아웃예를 나타내는 도면이며, 도 40 및 도 41과 마찬가지로, (A)는 온 칩 렌즈(51)의 평면 레이아웃예를 나타내고, (B)는 컬러 필터(31)의 평면 레이아웃예를 나타내고, (C)는 축적 전극(37)의 평면 레이아웃예를 나타내고, (D)는 광전 변환부(PD2)의 평면 레이아웃예를 나타내고 있다.
도 42에 나타내는 컬러 필터 배열의 변형예에서는, (B)에 나타내는 바와 같이, 컬러 필터 배열로서, 2×2 화소의 베이어 배열에 있어서의 개개의 컬러 필터(31)가 2×2 화소로 분할된, 전체로 4×4 화소의 쿼드라 배열이 예시되어 있다. 이러한 쿼드라 배열에서는, 도 42의 (A)에 나타내는 바와 같이, 인접하는 2개의 RGB 화소(10)에서 온 칩 렌즈(51)를 공통화한 경우에도, (B)에 나타내는 바와 같이, 이들 RGB 화소(10)에 있어서의 컬러 필터(31)가 원래 정렬되어 있기 때문에, 컬러 필터(31)의 배열에 변경을 더할 필요가 없고, 그 때문에, 화소 보간을 행할 필요도 존재하지 않는다.
2.7 작용·효과
이상과 같이, 제2 실시 형태에 의하면, 광의 입사 방향으로 4개의 RGB 화소(10)의 4개의 광전 변환부(PD1)와 1개의 IR 화소(20)의 1개의 광전 변환부(PD2)가 배치된다. 그러한 구성의 경우에도, 제1 실시 형태와 마찬가지로, 각 RGB 화소(10)와 IR 화소(20)의 입사광에 대한 동축성을 향상시키는 것이 가능해지기 때문에, 컬러 화상과 모노크롬 화상 사이에 발생하는 공간적인 어긋남을 억제하는 것이 가능해진다. 그것에 의해, 다른 센서에 의해 취득된 정보(컬러 화상 및 모노크롬 화상)를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
또한, 제1 실시 형태와 마찬가지로, 동일한 단위 화소(110)에 있어서의 RGB 화소(10) 및 IR 화소(20)로부터 동시 또는 대략 동시에 화소 신호를 판독하는 것도 가능하기 때문에, RGB 화소(10)로부터 얻어지는 컬러 화상과 IR 화소(20)로부터 얻어지는 모노크롬 화상(IR 화상)의 시간적인 어긋남을 억제하는 것이 가능해진다. 그것에 의해, 다른 센서에 의해 취득된 정보(컬러 화상 및 모노크롬 화상)를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것도 가능해진다.
기타 구성, 동작 및 효과는 상술한 제1 실시 형태와 마찬가지여도 되기 때문에, 여기에서는 상세한 설명을 생략한다.
3. 이동체에의 응용예
본 개시에 관한 기술은 각종 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 중 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 43은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 43에 나타낸 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(Interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라서 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장해물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸고 있지 않은지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하여, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 따라서 헤드 램프를 제어하고, 하이빔을 로우빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대하여 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 43의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어 온보드 디스플레이 및 헤드업 디스플레이 중 적어도 하나를 포함하고 있어도 된다.
도 44는, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 44에서는, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어 차량(12100)의 프론트 노즈, 사이드미러, 리어 범퍼, 백 도어 및 차 실내의 프론트 글래스의 상부 등의 위치에 마련된다. 프론트 노즈에 구비되는 촬상부(12101) 및 차 실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 차 실내의 프론트 글래스의 상부에 구비되는 촬상부(12105)는, 주로 선행 차량, 또는 보행자, 장해물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 44에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 나타내져 있다. 촬상 범위(12111)는, 프론트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)로 촬상된 화상 데이터를 중첩할 수 있음으로써, 차량(12100)을 상방에서 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104) 중 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104) 중 적어도 하나는, 복수의 촬상 소자를 포함하는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들어, 마이크로컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물에서, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는 선행차의 앞쪽에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이렇게 운전자의 조작에 의하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전주 등 기타 입체물로 분류하여 추출하고, 장해물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는 차량(12100)의 주변 장해물을, 차량(12100)의 드라이버가 시인 가능한 장해물과 시인 곤란한 장해물로 식별한다. 그리고, 마이크로컴퓨터(12051)는 각 장해물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104) 중 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대하여 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 도 44에 예시하는 촬상부(12101, 12102, 12103, 12104, 12105) 등으로서, 차량(12100)에 탑재되어도 된다. 촬상부(12101, 12102, 12103, 12104, 12105) 등에 본 개시에 관한 기술을 적용함으로써, 다른 센서에 의해 취득된 정보(예를 들어, 컬러 화상 및 모노크롬 화상)를 통합적으로 처리함으로써 얻어진 결과의 정밀도를 향상시키는 것이 가능해진다.
이상, 본 개시의 실시 형태에 대하여 설명하였지만, 본 개시의 기술적 범위는, 상술한 실시 형태 그대로에 한정되는 것은 아니며, 본 개시의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다. 또한, 다른 실시 형태 및 변형예에 걸친 구성 요소를 적절히 조합해도 된다.
또한, 본 명세서에 기재된 각 실시 형태에 있어서의 효과는 어디까지나 예시이며 한정되는 것은 아니고, 다른 효과가 있어도 된다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
제1 파장대의 광을 검출하는 제1 센서와,
상기 제1 파장대와는 다른 제2 파장대의 광을 검출하는 제2 센서
를 구비하고,
상기 제1 센서는, 입사광에 있어서의 상기 제1 파장대의 광을 검출하는 제1 화소를 구비하고,
상기 제2 센서는, 상기 입사광 중 상기 제1 화소를 투과한 상기 제2 파장대의 광을 검출하는 제2 화소를 구비하는
고체 촬상 장치.
(2)
상기 제1 화소는, 상기 제1 파장대의 광을 광전 변환하는 제1 광전 변환부를 구비하고,
상기 제2 화소는, 상기 제2 파장대의 광을 광전 변환하는 제2 광전 변환부를 구비하고,
상기 제2 광전 변환부는, 상기 제1 광전 변환부에 있어서의 상기 제1 파장대의 광 입사면과 반대측의 면측에 배치되어 있는
상기 (1)에 기재된 고체 촬상 장치.
(3)
상기 제1 화소 및 상기 제2 화소를 구비하는 제1 칩과,
상기 제1 화소 및 상기 제2 화소를 구동하는 구동부와, 상기 제1 화소 및 상기 제2 화소로부터 화소 신호를 판독하는 판독부를 구비하는 제2 칩
을 구비하고,
상기 제1 칩과 상기 제2 칩은, 서로 접합됨으로써 구성된 적층칩인
상기 (2)에 기재된 고체 촬상 장치.
(4)
상기 제1 칩은, 상기 제1 광전 변환부 및 상기 제2 광전 변환부를 구비하는 제3 칩과, 상기 제1 광전 변환부에 접속된 제1 화소 회로 및 상기 제2 광전 변환부에 접속된 제2 화소 회로를 구비하는 제4 칩을 접합함으로써 구성된 적층칩인
상기 (3)에 기재된 고체 촬상 장치.
(5)
상기 구동부는,
상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
상기 제2 화소에 제어 신호를 공급하는 제2 구동부
를 포함하고,
상기 판독부는,
상기 제1 화소가 생성한 제1 화소 신호를 판독하는 제1 판독부와,
상기 제2 화소가 생성한 제2 화소 신호를 판독하는 제2 판독부
를 포함하는
상기 (3) 또는 (4)에 기재된 고체 촬상 장치.
(6)
상기 제1 구동부와 상기 제2 구동부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되고,
상기 제1 판독부와 상기 제2 판독부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되는
상기 (5)에 기재된 고체 촬상 장치.
(7)
상기 제1 판독부 및 상기 제2 판독부는, 상기 제2 칩에 있어서의 중앙 근처에 인접하는 영역에 배치되고,
상기 제1 구동부 및 상기 제2 구동부는, 상기 제2 칩에 있어서의 상기 제1 판독부 및 상기 제2 판독부가 배치된 상기 영역을 사이에 두는 2개의 영역으로 나뉘어 배치되는
상기 (5)에 기재된 고체 촬상 장치.
(8)
상기 구동부는, 상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하는 제3 구동부를 더 구비하는
상기 (5)에 기재된 고체 촬상 장치.
(9)
상기 제1 구동부와 상기 제2 구동부와 상기 제3 구동부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되고,
상기 제1 판독부와 상기 제2 판독부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되는
상기 (8)에 기재된 고체 촬상 장치.
(10)
상기 제1 구동부 내지 상기 제3 구동부 중 2개는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되고,
상기 제1 판독부와 상기 제2 판독부는, 상기 제2 칩에 있어서의 인접하는 영역이며 상기 제1 구동부 내지 상기 제3 구동부 중 상기 2개가 배치된 상기 영역과 인접하는 상기 영역에 배치되고,
상기 제1 구동부 내지 상기 제3 구동부 중 나머지 1개는, 상기 제2 칩에 있어서의 상기 제1 판독부 및 상기 제2 판독부가 배치된 영역을 사이에 두고 상기 제1 구동부 내지 상기 제3 구동부 중 상기 2개가 배치된 상기 영역과 반대측의 영역에 배치되는
상기 (8)에 기재된 고체 촬상 장치.
(11)
상기 구동부는, 상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하고,
상기 판독부는,
상기 제1 화소가 생성한 제1 화소 신호를 판독하는 제1 판독부와,
상기 제2 화소가 생성한 제2 화소 신호를 판독하는 제2 판독부
를 포함하는
상기 (3) 또는 (4)에 기재된 고체 촬상 장치.
(12)
상기 구동부는,
상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
상기 제2 화소에 제어 신호를 공급하는 제2 구동부
를 포함하고,
상기 판독부는, 상기 제1 화소가 생성한 제1 화소 신호 및 상기 제2 화소가 생성한 제2 화소 신호를 판독하는
상기 (3) 또는 (4)에 기재된 고체 촬상 장치.
(13)
상기 판독부는, 상기 제2 칩에 있어서의 중앙 근처의 인접하는 영역에 배치되고,
상기 제1 구동부 및 상기 제2 구동부는, 상기 제2 칩에 있어서의 상기 판독부가 배치된 상기 영역을 사이에 두는 2개의 영역으로 나뉘어 배치되는
상기 (12)에 기재된 고체 촬상 장치.
(14)
상기 구동부는,
상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
상기 제2 화소에 제어 신호를 공급하는 제2 구동부와,
상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하는 제3 구동부
를 포함하고,
상기 판독부는,
복수의 상기 제1 화소의 일부가 생성한 제1 화소 신호를 판독하는 제1 판독부와,
상기 복수의 제1 화소의 나머지가 생성한 제1 화소 신호 및 상기 제2 화소가 생성한 제2 화소 신호를 판독하는 제2 판독부
를 포함하는
상기 (3) 또는 (4)에 기재된 고체 촬상 장치.
(15)
상기 복수의 제1 화소 중 상기 일부는, 상기 제1 칩에 있어서 제3 방향으로 연장되는 제1 신호선을 통해 상기 제1 판독부에 접속되고, 상기 나머지는, 상기 제3 방향과는 반대 방향의 제4 방향으로 연장되는 제2 신호선을 통해 상기 제2 판독부에 접속되는
상기 (14)에 기재된 고체 촬상 장치.
(16)
상기 구동부는,
상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
상기 제2 화소에 제어 신호를 공급하는 제2 구동부와,
상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하는 제3 구동부
를 포함하고,
상기 판독부는, 상기 제1 화소가 생성한 제1 화소 신호 및 상기 제2 화소가 생성한 제2 화소 신호를 판독하는
상기 (3) 또는 (4)에 기재된 고체 촬상 장치.
(17)
상기 구동부로부터 출력된 제어 신호를 상기 제1 화소에 공급하는 제1 구동선은, 상기 제1 칩에 있어서 제1 방향으로 연장되고,
상기 구동부로부터 출력된 제어 신호를 상기 제2 화소에 공급하는 제2 구동선은, 상기 제1 칩에 있어서 상기 제1 방향과 직행하는 제2 방향으로 연장되는
상기 (3) 내지 (16) 중 어느 하나에 기재된 고체 촬상 장치.
(18)
상기 제1 센서는, 상기 제2 센서에 있어서의 1개의 상기 제2 화소에 대하여 복수의 상기 제1 화소를 구비하는
상기 (1) 내지 (17) 중 어느 하나에 기재된 고체 촬상 장치.
(19)
상기 판독부로부터 출력된 데이터를 유지하는 프레임 메모리를 구비하는 제5 칩을 더 구비하고,
상기 제5 칩은, 상기 제1 칩과 상기 제2 칩 사이, 또는 상기 제2 칩을 사이에 두고 상기 제1 칩과 반대측에 접합되어 있는
상기 (3) 또는 (4)에 기재된 고체 촬상 장치.
(20)
상기 (1) 내지 (19) 중 어느 하나에 기재된 고체 촬상 장치와,
상기 제1 센서에 의해 취득되어 상기 고체 촬상 장치로부터 출력된 제1 화상 데이터와, 상기 제2 센서에 의해 취득되어 상기 고체 촬상 장치로부터 출력된 제2 화상 데이터를 처리하는 프로세서
를 구비하는 전자 기기.
1: 전자 기기
2: 촬상 렌즈
3: 기억부
4: 프로세서
10, 10-1 내지 10-N, 10A, 10B: RGB 화소
11: 전송 게이트
12, 22: 리셋 트랜지스터
13, 23: 증폭 트랜지스터
14, 24: 선택 트랜지스터
20, 20-1 내지 20-N, 20A, 20B: IR 화소
25: 배출 트랜지스터
31, 31r, 31g, 31b: 컬러 필터
32: 밀봉막
33: 투명 전극
34: 광전 변환막
35: 반도체층
36: 판독 전극
37: 축적 전극
41: IR 필터
42: p웰 영역
43: p형 반도체 영역
44: n형 반도체 영역
45: 종형 트랜지스터
50: 반도체 기판
51, 351: 온 칩 렌즈
52: 평탄화막
53: 절연층
54: 화소 분리부
55: 고정 전하막
56: 층간 절연막
61 내지 68: 배선
100: 고체 촬상 장치(이미지 센서)
101: 화소 어레이부
102: 화소 구동 회로
103: 신호 처리 회로
103A: AD 변환 회로
104: 칼럼 구동 회로
105: 시스템 제어부
108: 데이터 처리부
109: 데이터 저장부
110, 110-1 내지 110-3, 310: 단위 화소
110A: 수광부
110B: 화소 회로
131, 132, 133: 스위치 회로
140: 화소칩
141, 141A, 141B, 151, 251: 접속부
150, 250: 회로칩
160: RGB 구동 회로
161, 171, 201: TG 구동부
162, 172, 202: RST 구동부
164, 174, 204: SEL 구동부
170: IR 구동 회로
175, 205: OFG 구동부
181: RGB 신호 처리 회로
182: RGB 데이터 처리부
191: IR 신호 처리 회로
192: IR 데이터 처리부
200: 공통 구동 회로
252: 프레임 메모리
210: 공통 신호 처리 회로
FD1, FD2: 부유 확산 영역
LD: 화소 구동선
LD1: RGB 구동선
LD2: IR 구동선
LD3: 공통 구동선
LD3a, LD3b: 구동선
PD1, PD2: 광전 변환부
SL1, SL2: 신호선
VSL, VSL1, VSL2, VSL3: 수직 신호선

Claims (20)

  1. 제1 파장대의 광을 검출하는 제1 센서와,
    상기 제1 파장대와는 다른 제2 파장대의 광을 검출하는 제2 센서
    를 구비하고,
    상기 제1 센서는, 입사광에 있어서의 상기 제1 파장대의 광을 검출하는 제1 화소를 구비하고,
    상기 제2 센서는, 상기 입사광 중 상기 제1 화소를 투과한 상기 제2 파장대의 광을 검출하는 제2 화소를 구비하는
    고체 촬상 장치.
  2. 제1항에 있어서, 상기 제1 화소는, 상기 제1 파장대의 광을 광전 변환하는 제1 광전 변환부를 구비하고,
    상기 제2 화소는, 상기 제2 파장대의 광을 광전 변환하는 제2 광전 변환부를 구비하고,
    상기 제2 광전 변환부는, 상기 제1 광전 변환부에 있어서의 상기 제1 파장대의 광 입사면과 반대측의 면측에 배치되어 있는
    고체 촬상 장치.
  3. 제2항에 있어서, 상기 제1 화소 및 상기 제2 화소를 구비하는 제1 칩과,
    상기 제1 화소 및 상기 제2 화소를 구동하는 구동부와, 상기 제1 화소 및 상기 제2 화소로부터 화소 신호를 판독하는 판독부를 구비하는 제2 칩
    을 구비하고,
    상기 제1 칩과 상기 제2 칩은, 서로 접합됨으로써 구성된 적층칩인
    고체 촬상 장치.
  4. 제3항에 있어서, 상기 제1 칩은, 상기 제1 광전 변환부 및 상기 제2 광전 변환부를 구비하는 제3 칩과, 상기 제1 광전 변환부에 접속된 제1 화소 회로 및 상기 제2 광전 변환부에 접속된 제2 화소 회로를 구비하는 제4 칩을 접합함으로써 구성된 적층칩인
    고체 촬상 장치.
  5. 제3항에 있어서, 상기 구동부는,
    상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
    상기 제2 화소에 제어 신호를 공급하는 제2 구동부
    를 포함하고,
    상기 판독부는,
    상기 제1 화소가 생성한 제1 화소 신호를 판독하는 제1 판독부와,
    상기 제2 화소가 생성한 제2 화소 신호를 판독하는 제2 판독부
    를 포함하는
    고체 촬상 장치.
  6. 제5항에 있어서, 상기 제1 구동부와 상기 제2 구동부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되고,
    상기 제1 판독부와 상기 제2 판독부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되는
    고체 촬상 장치.
  7. 제5항에 있어서, 상기 제1 판독부 및 상기 제2 판독부는, 상기 제2 칩에 있어서의 중앙 근처에 인접하는 영역에 배치되고,
    상기 제1 구동부 및 상기 제2 구동부는, 상기 제2 칩에 있어서의 상기 제1 판독부 및 상기 제2 판독부가 배치된 상기 영역을 사이에 두는 2개의 영역으로 나뉘어 배치되는
    고체 촬상 장치.
  8. 제5항에 있어서, 상기 구동부는, 상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하는 제3 구동부를 더 구비하는
    고체 촬상 장치.
  9. 제8항에 있어서, 상기 제1 구동부와 상기 제2 구동부와 상기 제3 구동부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되고,
    상기 제1 판독부와 상기 제2 판독부는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되는
    고체 촬상 장치.
  10. 제8항에 있어서, 상기 제1 구동부 내지 상기 제3 구동부 중 2개는, 상기 제2 칩에 있어서의 인접하는 영역에 배치되고,
    상기 제1 판독부와 상기 제2 판독부는, 상기 제2 칩에 있어서의 인접하는 영역이며 상기 제1 구동부 내지 상기 제3 구동부 중 상기 2개가 배치된 상기 영역과 인접하는 상기 영역에 배치되고,
    상기 제1 구동부 내지 상기 제3 구동부 중 나머지 1개는, 상기 제2 칩에 있어서의 상기 제1 판독부 및 상기 제2 판독부가 배치된 영역을 사이에 두고 상기 제1 구동부 내지 상기 제3 구동부 중 상기 2개가 배치된 상기 영역과 반대측의 영역에 배치되는
    고체 촬상 장치.
  11. 제3항에 있어서, 상기 구동부는, 상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하고,
    상기 판독부는,
    상기 제1 화소가 생성한 제1 화소 신호를 판독하는 제1 판독부와,
    상기 제2 화소가 생성한 제2 화소 신호를 판독하는 제2 판독부
    를 포함하는
    고체 촬상 장치.
  12. 제3항에 있어서, 상기 구동부는,
    상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
    상기 제2 화소에 제어 신호를 공급하는 제2 구동부
    를 포함하고,
    상기 판독부는, 상기 제1 화소가 생성한 제1 화소 신호 및 상기 제2 화소가 생성한 제2 화소 신호를 판독하는
    고체 촬상 장치.
  13. 제12항에 있어서, 상기 판독부는, 상기 제2 칩에 있어서의 중앙 근처의 인접하는 영역에 배치되고,
    상기 제1 구동부 및 상기 제2 구동부는, 상기 제2 칩에 있어서의 상기 판독부가 배치된 상기 영역을 사이에 두는 2개의 영역으로 나뉘어 배치되는
    고체 촬상 장치.
  14. 제3항에 있어서, 상기 구동부는,
    상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
    상기 제2 화소에 제어 신호를 공급하는 제2 구동부와,
    상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하는 제3 구동부
    를 포함하고,
    상기 판독부는,
    복수의 상기 제1 화소의 일부가 생성한 제1 화소 신호를 판독하는 제1 판독부와,
    상기 복수의 제1 화소의 나머지가 생성한 제1 화소 신호 및 상기 제2 화소가 생성한 제2 화소 신호를 판독하는 제2 판독부
    를 포함하는
    고체 촬상 장치.
  15. 제14항에 있어서, 상기 복수의 제1 화소 중 상기 일부는, 상기 제1 칩에 있어서 제3 방향으로 연장되는 제1 신호선을 통해 상기 제1 판독부에 접속되고, 상기 나머지는, 상기 제3 방향과는 반대 방향의 제4 방향으로 연장되는 제2 신호선을 통해 상기 제2 판독부에 접속되는
    고체 촬상 장치.
  16. 제3항에 있어서, 상기 구동부는,
    상기 제1 화소에 제어 신호를 공급하는 제1 구동부와,
    상기 제2 화소에 제어 신호를 공급하는 제2 구동부와,
    상기 제1 화소 및 상기 제2 화소에 공통의 제어 신호를 공급하는 제3 구동부
    를 포함하고,
    상기 판독부는, 상기 제1 화소가 생성한 제1 화소 신호 및 상기 제2 화소가 생성한 제2 화소 신호를 판독하는
    고체 촬상 장치.
  17. 제3항에 있어서, 상기 구동부로부터 출력된 제어 신호를 상기 제1 화소에 공급하는 제1 구동선은, 상기 제1 칩에 있어서 제1 방향으로 연장되고,
    상기 구동부로부터 출력된 제어 신호를 상기 제2 화소에 공급하는 제2 구동선은, 상기 제1 칩에 있어서 상기 제1 방향과 직행하는 제2 방향으로 연장되는
    고체 촬상 장치.
  18. 제1항에 있어서, 상기 제1 센서는, 상기 제2 센서에 있어서의 1개의 상기 제2 화소에 대하여 복수의 상기 제1 화소를 구비하는
    고체 촬상 장치.
  19. 제3항에 있어서, 상기 판독부로부터 출력된 데이터를 유지하는 프레임 메모리를 구비하는 제5 칩을 더 구비하고,
    상기 제5 칩은, 상기 제1 칩과 상기 제2 칩 사이, 또는 상기 제2 칩을 사이에 두고 상기 제1 칩과 반대측에 접합되어 있는
    고체 촬상 장치.
  20. 제1항에 기재된 고체 촬상 장치와,
    상기 제1 센서에 의해 취득되어 상기 고체 촬상 장치로부터 출력된 제1 화상 데이터와, 상기 제2 센서에 의해 취득되어 상기 고체 촬상 장치로부터 출력된 제2 화상 데이터를 처리하는 프로세서
    를 구비하는 전자 기기.
KR1020237006234A 2020-09-16 2021-09-02 고체 촬상 장치 및 전자 기기 KR20230069909A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-155715 2020-09-16
JP2020155715A JP2022049487A (ja) 2020-09-16 2020-09-16 固体撮像装置及び電子機器
PCT/JP2021/032248 WO2022059499A1 (ja) 2020-09-16 2021-09-02 固体撮像装置及び電子機器

Publications (1)

Publication Number Publication Date
KR20230069909A true KR20230069909A (ko) 2023-05-19

Family

ID=80776927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237006234A KR20230069909A (ko) 2020-09-16 2021-09-02 고체 촬상 장치 및 전자 기기

Country Status (8)

Country Link
US (1) US20230362518A1 (ko)
EP (1) EP4216279A4 (ko)
JP (1) JP2022049487A (ko)
KR (1) KR20230069909A (ko)
CN (1) CN115943639A (ko)
DE (1) DE112021004903T5 (ko)
TW (1) TW202215839A (ko)
WO (1) WO2022059499A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125848A (ja) 2017-02-03 2018-08-09 パナソニックＩｐマネジメント株式会社 撮像装置
JP2020021855A (ja) 2018-08-01 2020-02-06 日本放送協会 撮像素子およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP5556823B2 (ja) * 2012-01-13 2014-07-23 株式会社ニコン 固体撮像装置および電子カメラ
CN111223881B (zh) * 2012-03-30 2023-04-21 株式会社尼康 拍摄元件以及拍摄装置
JP2016058532A (ja) * 2014-09-09 2016-04-21 ソニー株式会社 固体撮像素子、並びに、電子機器
JP6469996B2 (ja) * 2014-09-09 2019-02-13 オリンパス株式会社 撮像素子および内視鏡装置
EP3288081B1 (en) * 2015-04-24 2022-07-27 Sony Group Corporation Solid state image sensor and electronic device comprising the same
JPWO2018008062A1 (ja) * 2016-07-04 2019-04-18 オリンパス株式会社 蛍光観察装置および蛍光観察内視鏡装置
JP2018037479A (ja) * 2016-08-30 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6746476B2 (ja) * 2016-11-24 2020-08-26 キヤノン株式会社 撮像装置、撮像システム、および、移動体
WO2019130702A1 (ja) * 2017-12-27 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11387279B2 (en) * 2018-05-18 2022-07-12 Sony Semiconductor Solutions Corporation Imaging element, electronic apparatus, and method of driving imaging element
TW202018927A (zh) * 2018-06-15 2020-05-16 日商索尼股份有限公司 固體攝像元件、固體攝像裝置、電子機器及固體攝像元件之製造方法
TW202029487A (zh) * 2018-10-17 2020-08-01 日商索尼半導體解決方案公司 攝像元件及電子機器
KR20220010891A (ko) * 2020-07-20 2022-01-27 삼성전자주식회사 이미지 센서 및 전자 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125848A (ja) 2017-02-03 2018-08-09 パナソニックＩｐマネジメント株式会社 撮像装置
JP2020021855A (ja) 2018-08-01 2020-02-06 日本放送協会 撮像素子およびその製造方法

Also Published As

Publication number Publication date
JP2022049487A (ja) 2022-03-29
EP4216279A4 (en) 2024-04-10
WO2022059499A1 (ja) 2022-03-24
TW202215839A (zh) 2022-04-16
US20230362518A1 (en) 2023-11-09
DE112021004903T5 (de) 2023-07-27
EP4216279A1 (en) 2023-07-26
CN115943639A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
WO2021054183A1 (en) Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
US20230140880A1 (en) Solid-state imaging device and imaging device
WO2022181215A1 (ja) 固体撮像装置及び撮像システム
US20210320140A1 (en) Solid-state imaging device and imaging device
WO2021044807A1 (en) Solid-state imaging device and imaging device with shared circuit elements
KR20230073185A (ko) 고체 촬상 장치 및 전자 기기
KR20230069909A (ko) 고체 촬상 장치 및 전자 기기
US20220375975A1 (en) Imaging device
WO2022059525A1 (ja) 固体撮像装置及び認識システム
WO2020116297A1 (en) Imaging element and electronic apparatus
US20230316693A1 (en) Solid-state imaging device and recognition system
WO2024084865A1 (ja) 半導体装置
KR20230073188A (ko) 고체 촬상 장치 및 전자 기기
TWI837162B (zh) 固態攝像裝置及電子機器
TWI834734B (zh) 固態成像裝置及成像裝置
TW202414809A (zh) 光檢測裝置及攝像裝置
CN114503539A (zh) 摄像装置、摄像设备及其方法
TW202329435A (zh) 光檢測裝置、電子機器及光檢測系統
CN118120058A (zh) 光电检测装置、电子设备和光电检测系统
TW202034680A (zh) 固態成像裝置及成像裝置