JP2018117351A - イメージセンサー - Google Patents

イメージセンサー Download PDF

Info

Publication number
JP2018117351A
JP2018117351A JP2018005781A JP2018005781A JP2018117351A JP 2018117351 A JP2018117351 A JP 2018117351A JP 2018005781 A JP2018005781 A JP 2018005781A JP 2018005781 A JP2018005781 A JP 2018005781A JP 2018117351 A JP2018117351 A JP 2018117351A
Authority
JP
Japan
Prior art keywords
gain
image sensor
output
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018005781A
Other languages
English (en)
Other versions
JP7086613B2 (ja
Inventor
茂 永 金
Moo Young Kim
茂 永 金
京 民 高
Kyoung Min Koh
京 民 高
雄 周
Woong Joo
雄 周
美 羅 李
Mi Ra Lee
美 羅 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170180921A external-priority patent/KR102345809B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2018117351A publication Critical patent/JP2018117351A/ja
Application granted granted Critical
Publication of JP7086613B2 publication Critical patent/JP7086613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/67Focus control based on electronic image sensor signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713Transfer or readout registers; Split readout registers or multiple readout registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 イメージセンサーを提供する。【解決手段】 本発明のイメージセンサーは、シグナル電圧を出力するピクセルを含むピクセルアレイであって、前記ピクセルは、第1及び第2光電素子と、前記第1及び第2光電素子にそれぞれ接続される第1及び第2転送トランジスタと、前記第1及び第2転送トランジスタが接続されるフローティング拡散ノードとを含むピクセルアレイ;ランプクロックに応じて一定に減少して、第1ゲイン(gain)を有するランプ電圧を生成するランプ電圧生成器、前記ランプ電圧と前記シグナル電圧とを比較して比較信号を出力する相関二重サンプラー(Correlation double sampler、CDS);前記比較信号をカウンタークロックに合わせてカウントしてデジタル信号を出力するカウンター;及び前記デジタル信号を第2ゲインでスケーリングするデジタルスケーリングユニット;を含む。【選択図】 図2

Description

本発明は、イメージセンサーに関する。
半導体装置のイメージセンサー(image sensor)は、光学映像を電気信号に変換させる素子である。イメージセンサーは、CCD(Charge coupled device)型とCMOS(Complementary metal oxide semiconductor)型に分類される。CMOS型イメージセンサーは、CIS(CMOS image sensor)と略称される。CISは、二次元的に配列された複数の画素を備える。画素のそれぞれはフォトダイオード(photodiode、PD)を含む。フォトダイオードは、入射する光を電気信号に変換する役割を果たす。
最近、コンピュータ産業及び通信産業の発達に伴い、デジタルカメラ、カムコーダー、PCS(Personal Communication System)、ゲーム機器、警備用カメラ、医療用マイクロカメラ、ロボットなどの様々な分野で性能が向上したイメージセンサーの需要が増大している。また、半導体装置が高集積化するにつれてイメージセンサーも高集積化している。
本発明が解決しようとする課題は、飽和オートフォーカシング(auto focusing、AF)エラーを除去して動作特性を向上させたイメージセンサーを提供することにある。
本発明が解決しようとする課題は、上述した課題に限定されず、上述していない別の課題は、以降の記載から当業者に明確に理解できるだろう。
上記の課題を解決するための本発明の幾つかの実施形態に係るイメージセンサーは、シグナル電圧を出力するピクセルを含むピクセルアレイであって、前記ピクセルは第1及び第2光電素子と、前記第1及び第2光電素子にそれぞれ接続される第1及び第2転送トランジスタと、前記第1及び第2転送トランジスタが接続されるフローティング拡散ノードとを含むピクセルアレイ;ランプクロックに応じて一定に減少して、第1ゲイン(gain)を有するランプ電圧を生成するランプ電圧生成器;前記ランプ電圧と前記シグナル電圧とを比較して比較信号を出力する相関二重サンプラー(Correlation double sampler、CDS);前記比較信号をカウンタークロックに合わせてカウントしてデジタル信号を出力するカウンター;及び前記デジタル信号を第2ゲインでスケーリングするデジタルスケーリングユニット;を含んでなる。
上記の課題を解決するための本発明の幾つかの実施形態に係るイメージセンサーは、第1及び第2光電素子を含み、リセット出力、第1出力及び第2出力を順次出力するピクセルであって、前記第1出力は前記第1光電素子による出力であり、前記第2出力は前記第1及び第2光電素子による出力であるピクセル;ランプクロックに応じて一定に減少して、第1ゲインを有するランプ電圧を生成するランプ電圧生成器;前記ランプ電圧と前記リセット出力、前記第1及び第2出力とを比較して比較信号を出力する相関二重サンプラー;前記比較信号をカウンタークロックに合わせてカウントしてデジタル信号を出力するカウンター;前記デジタル信号を第2ゲインでスケーリングするデジタルスケーリングユニット;及び前記第1ゲイン及び前記第2ゲインを制御して、互いに異なるユーザーゲインを導出させるゲイン制御器を含んでなり、前記ユーザーゲインは前記第1ゲインと前記第2ゲインとの積であり、前記ゲイン制御器は第1乃至第3動作モードを含む複数の動作モードで動作し、前記第1乃至第3動作モードはユーザーゲインをそれぞれ1倍、2倍及び4倍にするモードであり、前記第1動作モードにおける前記第2ゲインは前記第2動作モードにおける前記第2ゲインの半分である。
上記の課題を解決するための本発明の幾つかの実施形態に係るイメージセンサーは、シグナル電圧を出力するピクセルを含むピクセルアレイであって、前記ピクセルは、第1サブピクセル、第2サブピクセル、前記第1及び第2サブピクセルが共有するフローティング拡散ノード、リセットトランジスタ、及びドライブトランジスタを含み、前記第1サブピクセルは第1光電素子及び第2光電素子を含み、前記第2サブピクセルは第3光電素子及び第4光電素子を含み、前記第1乃至第4光電素子と前記フローティング拡散ノードとの間にそれぞれ位置する第1乃至第4転送トランジスタを含み、ランプクロックに応じて一定に減少して、第1ゲイン(gain)を有するランプ電圧を生成するランプ電圧生成器;前記ランプ電圧と前記シグナル電圧とを比較して比較信号を出力する相関二重サンプラー(Correlation double sampler、CDS);前記比較信号をカウンタークロックに合わせてカウントしてデジタル信号を出力するカウンター;前記デジタル信号を第2ゲインでスケーリングするデジタルスケーリングユニット;及び前記第1ゲイン及び前記第2ゲインを制御して、互いに異なるユーザーゲインを導出させるゲイン制御器を含み、前記ユーザーゲインは前記第1ゲインと第2ゲインとの積であり、前記ゲイン制御器は第1乃至第3動作モードを含む複数の動作モードで動作し、前記第1乃至第3動作モードはユーザーゲインをそれぞれ1倍、2倍及び4倍にするモードであり、前記第1動作モードにおける前記第1ゲインは前記第2動作モードにおける前記第1ゲインと同一であり、前記第1動作モードにおける前記第2ゲインは前記第2動作モードにおける前記第2ゲインの半分である。
本発明の幾つかの実施形態に係るイメージセンサーのブロック図である。 本発明の幾つかの実施形態に係るイメージセンサーの詳細構造を説明するための部分ブロック図である。 図2のピクセルを詳細に説明するための等価回路図である。 図2のランプ電圧生成器を詳細に説明するための等価回路図である。 本発明の幾つかの実施形態に係るイメージセンサーのランプ電圧を説明するための波形図である。 図5のランプ電圧を生成するための中間段階を説明するための図である。 図5のランプ電圧を生成するための中間段階を説明するための図である。 本発明の幾つかの実施形態に係るイメージセンサーのデジタル信号を説明するためのグラフである。 本発明の幾つかの実施形態に係るイメージセンサーのクロックを説明するためのブロック図である。 本発明の幾つかの実施形態に係るイメージセンサーのパラメータをまとめた表である。 本発明の幾つかの実施形態に係るイメージセンサーのランプ電圧生成器を詳細に説明するための等価回路図である。 本発明の幾つかの実施形態に係るイメージセンサーのパラメータをまとめた表である。 本発明の幾つかの実施形態に係るイメージセンサーの動作モードによるアナログゲインとデジタルゲインを説明するための表である。 本発明の幾つかの実施形態に係るイメージセンサーのユーザーゲインが2倍であるときのランプ電圧とクロックとの関係を説明するためのグラフである。 本発明の幾つかの実施形態に係るイメージセンサーのユーザーゲインが2倍であるときのランプ電圧とクロックとの関係を説明するためのグラフである。 本発明の幾つかの実施形態に係るイメージセンサーの詳細構造を説明するための部分ブロック図である。 本発明の幾つかの実施形態に係るイメージセンサーのパラメータをまとめた表である。 本発明の幾つかの実施形態に係るイメージセンサーの動作モードによるアナログゲインとデジタルゲインを説明するための表である。 本発明の幾つかの実施形態に係るイメージセンサーの第2動作モードにおけるランプ電圧とクロックとの関係を説明するためのグラフである。 本発明の幾つかの実施形態に係るイメージセンサーの第3動作モードにおけるランプ電圧とクロックとの関係を説明するためのグラフである。
以下、図1乃至図10を参照して、本発明の幾つかの実施形態に係るイメージセンサーについて説明する。
図1は本発明の幾つかの実施形態に係るイメージセンサーのブロック図、図2は本発明の幾つかの実施形態に係るイメージセンサーの詳細構造を説明するための部分ブロック図である。図3は図2のピクセルを詳細に説明するための等価回路図、図4は図2のランプ電圧生成器を詳細に説明するための等価回路図である。図5は本発明の幾つかの実施形態に係るイメージセンサーのランプ電圧を説明するための波形図、図6及び図7は図5のランプ電圧を生成するための中間段階を説明するための図である。図8は本発明の幾つかの実施形態に係るイメージセンサーのデジタル信号を説明するためのグラフ、図9は本発明の幾つかの実施形態に係るイメージセンサーのクロックを説明するためのブロック図である。図10は本発明の幾つかの実施形態に係るイメージセンサーのパラメータをまとめた表である。
図1を参照すると、本発明の幾つかの実施形態に係るイメージセンサーは、光電素子を含むピクセルが二次元的に配列されてなるピクセルアレイ10は、タイミング発生器(timing generator)20、行デコーダー(row decoder)30、行ドライバー(row driver)40、相関二重サンプラー(Correlated Double Sampler、CDS)50、カウンター60、デジタルスケールリングユニット65、ゲイン制御器63、ラッチ部(latch)70、及び列デコーダー(columndecoder)80などを含む。
ピクセルアレイ10は、二次元的に配列された多数の単位ピクセルを含む。多数の単位ピクセルは、光学映像を電気的な出力信号に変換する役割を果たす。ピクセルアレイ10は、行ドライバー40から行選択信号、リセット信号、電荷転送信号などの多数の駆動信号を受信して駆動される。また、変換された電気的なシグナル電圧は垂直信号ラインを介して相関二重サンプラー50に提供される。
タイミング発生器20は、行デコーダー30及び列デコーダー80にタイミング(timing)信号及び制御信号を提供する。
行ドライバー40は、行デコーダー30でデコードされた結果に基づいて、多数の単位ピクセルを駆動するための多数の駆動信号をアクティブピクセルピクセルアレイ10に提供する。一般に、マトリクス状に単位ピクセルが配列された場合には、各行別に駆動信号を提供する。
相関二重サンプラー50は、アクティブピクセルピクセルアレイ10に形成されたリセット電圧及びシグナル電圧を垂直信号ラインを介して受信してホールド(hold)及びサンプリングする。すなわち、リセット電圧とシグナル電圧をそれぞれランプ電圧と比較してバイナリ信号、すなわち比較信号を出力することができる。
カウンター60は、前記比較信号をカウントしてデジタル信号を出力することができる。前記デジタル信号は、ピクセルに印加される入射光の照度と関連付けられる。すなわち、入射光の照度が高ければ高いほど、ピクセル内部の光電素子の電荷蓄積が多くなり、これによりリセット電圧とシグナル電圧の変化が大きくなることができる。よって、ランプ電圧とシグナル電圧との比較信号が長くなる可能性があり、これによりカウントされる回数が大きくなり、結果的にさらに大きいデジタル信号が生成され得る。
デジタルスケーリングユニット65は、前記デジタル信号の大きさをスケーリングすることができる。例えば、スケーリング前の前記デジタル信号は、0乃至2048LSB(least significant bit)の大きさを有することができる。ここで、LSBは入射光の明るさの単位であり得る。デジタルスケーリングユニット65によって、前記デジタル信号は0乃至1024LSBの範囲でスケーリングできる。ただし、本実施形態はこれらに限定されるものではない。
ラッチ部70はデジタル信号をラッチ(latch)し、ラッチされた信号はカラムデコーダー80でデコードされた結果に基づいて順次映像信号処理部へ出力される。
図2を参照すると、ピクセルアレイ10は複数のピクセルP(i、j)を含むことができる。複数のピクセルP(i、j)は複数の行iと複数の列jに整列できる。それぞれの複数の列jごとに垂直信号ラインが配置されてピクセルP(i、j)の出力、すなわちリセット電圧とシグナル電圧Vsignalを出力することができる。
第1ランプ電圧生成器90はランプ電圧Vrampを生成することができる。ランプ電圧Vrampは、アナログ信号をデジタル信号に変換するための信号であって、三角波の形態を持つことができる。第1ランプ電圧生成器90は第2クロックCLK2を用いてランプ電圧Vrampを生成することができる。
相関二重サンプラー50は、ランプ電圧Vrampとリセット電圧及びシグナル電圧Vsignalとを比較することができる。相関二重サンプラー50は複数の比較器を含むことができる。それぞれの比較器は一つのピクセルP(i、j)の垂直信号ラインに1対1で対応することができる。相関二重サンプラー50は、ランプ電圧Vrampとリセット電圧とを比較し、ランプ電圧Vrampとシグナル電圧Vsignalとを比較した比較信号を出力することができる。前記比較信号は、ランプ電圧Vrampとシグナル電圧Vsignalのうちどちらの方が大きいかをバイナリ信号で表わすことができる。例えば、ランプ電圧Vrampが大きい場合には「1」を出力し、シグナル電圧Vsignalが大きい場合には「0」を出力することができる。或いは、上記と逆にして出力することができる。
カウンター60は複数のカウンターを含むことができる。それぞれの複数のカウンターは、相関二重サンプラー50の一つの比較器に1対1で対応することができる。すなわち、一つの比較信号が一つのカウンターによってカウントできる。ただし、本実施形態はこれらに限定されるものではない。
カウンター60は第1クロックCLK1を受信することができる。カウンター60は、第1クロックCLK1の立ち上がりエッジ或いは立ち下がりエッジを基準に、前記比較信号がどれ程度同じ値を維持するかをカウントすることができる。例えば、「1」が出力される時間をカウントする場合、シグナル電圧Vsignalの大きさがどれくらいであるかによってカウント回数が変わり得る。これにより、カウント回数で表されるデジタル信号の値が決定できる。上述したように、前記デジタル信号は、シグナル電圧Vsignalの大きさに関連して入射光の照度を示すデジタル値であり得る。
デジタルスケーリングユニット65は、前記デジタル信号を受信して大きさをスケーリングすることができる。このとき、スケーリングの大きさはゲイン制御器63の制御によって決定できる。
ゲイン制御器63は、第1ランプ電圧生成器90及びデジタルスケーリングユニット65のゲインを制御することができる。第1ランプ電圧生成器90は、ランプ電圧Vrampのゲインをゲイン制御器63によって決定することができる。デジタルスケーリングユニット65は、前記デジタル信号のスケーリングの大きさをゲイン制御器63の制御によって決定することができる。これについては詳細に後述する。
図3を参照すると、ピクセルP(i、j)はサブピクセルP1〜P4を含むことができる。具体的に、ピクセルP(i、j)は、第1サブピクセルP1、第2サブピクセルP2、第3サブピクセルP3及び第4サブピクセルP4を含むことができる。ただし、本実施形態はこれらに限定されるものではない。本発明の幾つかの実施形態に係るイメージセンサーのピクセルは、必要に応じてより多い或いはより少ない数のサブピクセルを含むことができる。
第1サブピクセルP1及び第4サブピクセルP4は、その上部に緑色カラーフィルターが形成できる。第2サブピクセルP2の上部には赤色カラーフィルターが形成できる。第3サブピクセルP3の上部には青色カラーフィルターが形成できる。すなわち、第1乃至第4サブピクセルP1〜P4はベイヤーパターン(bayer pattern)で配置できる。ただし、本実施形態はこれらに限定されるものではない。
第1サブピクセルP1は二つの光電素子と二つの転送トランジスタを含むことができる。すなわち、第1サブピクセルP1は第1光電素子PD1及び第2光電素子PD2を含むことができる。第1光電素子PD1は第1サブピクセルP1の左側に配置できる。第2光電素子PD2は第2サブピクセルP2の右側に配置できる。第1光電素子PD1及び第2光電素子PD2は第1サブピクセルP1に入射された入射光に応じて電荷を蓄積することができる。
第1転送トランジスタTX_L1は第1光電素子PD1とフローティング拡散ノードFDとを接続することができる。すなわち、第1転送トランジスタTX_L1は、第1伝送ゲート信号TG_L1によって、第1光電素子PD1に蓄積された電荷をフローティング拡散ノードFDへ転送することができる。第2転送トランジスタTX_R1は、第2光電素子PD2とフローティング拡散ノードFDとを接続することができる。すなわち、第2転送トランジスタTX_R1は、第2伝送ゲート信号TG_R1によって、第2光電素子PD2に蓄積された電荷をフローティング拡散ノードFDへ転送することができる。第1転送トランジスタTX_L1及び第2転送トランジスタTX_R1は、互いにフローティング拡散ノードFDを介して接続できる。
第2サブピクセルP2では、第3光電素子PD3が第3転送トランジスタTX_L2を介してフローティング拡散ノードFDに接続され、第4光電素子PD4が第4転送トランジスタTX_R2を介してフローティング拡散ノードFDに接続され得る。第3転送トランジスタTX_L2は、第3伝送ゲート信号TG_L2によって、第3光電素子PD3に蓄積された電荷をフローティング拡散ノードFDへ転送し、第4転送トランジスタTX_R2は、第4伝送ゲート信号TG_R2によって、第4光電素子PD4に蓄積された電荷をフローティング拡散ノードFDへ転送することができる。
第3サブピクセルP3では、第5光電素子PD5が第5転送トランジスタTX_L3を介してフローティング拡散ノードFDに接続され、第6光電素子PD6が第6転送トランジスタTX_R3を介してフローティング拡散ノードFDに接続され得る。第5転送トランジスタTX_L3は、第5伝送ゲート信号TG_L3によって、第5光電素子PD5に蓄積された電荷をフローティング拡散ノードFDへ転送し、第6転送トランジスタTX_R3は、第6伝送ゲート信号TG_R3によって、第6光電素子PD6に蓄積された電荷をフローティング拡散ノードFDへ転送することができる。
第4サブピクセルP4では、第7光電素子PD7が第7転送トランジスタTX_L4を介してフローティング拡散ノードFDに接続され、第8光電素子PD8が第8転送トランジスタTX_R4を介してフローティング拡散ノードFDに接続され得る。第7転送トランジスタTX_L4は、第7伝送ゲート信号TG_L4によって、第7光電素子PD7に蓄積された電荷をフローティング拡散ノードFDへ転送し、第8転送トランジスタTX_R4は、第8伝送ゲート信号TG_R4によって、第8光電素子PD8に蓄積された電荷をフローティング拡散ノードFDへ転送することができる。
第1乃至第4サブピクセルP1〜P4はフローティング拡散ノードFDを共有することができる。フローティング拡散ノードFDは、リセット信号RGによって制御されるリセットトランジスタRXに接続され、ソースフォロワー構成を有するドライブトランジスタDXのゲート端子に接続され得る。選択トランジスタSXは選択信号SELによってピクセルP(i、j)の選択/非選択を決定することができる。これにより、ピクセルP(i、j)は受信信号ラインを介してシグナル電圧Vsignalを出力することができる。
本実施形態において、ピクセルP(i、j)のサブピクセルが二つの光電素子を含むことは、高速のオートフォーカシング(auto−focusing)機能を活用するためである。すなわち、一つのサブピクセルで二つの光電素子がそれぞれ受光する場合、左眼と右眼のように焦点距離を高速で導出し易いためである。すなわち、第1サブピクセルP1の場合を例とすれば、第1サブピクセルP1の左側に位置した第1光電素子PD1がセンシングした光と、第1サブピクセルP1の右側に位置した第2光電素子PD2がセンシングした光との差を利用して、オートフォーカシング情報を取得することができる。
したがって、最終的に取得すべき情報は、前記二つの光電素子による出力の差、及び全体的に入射した光の大きさである前記二つの光電素子による出力の和が必要であり得る。
図4を参照すると、第1ランプ電圧生成器90はランプ電流Iramp及びランプ抵抗Rrampを含むことができる。
ランプ電流Irampは可変電流源によって生成できる。このとき、可変電流源は、VDD端子VDDに接続され、ランプ抵抗Rrampに直列に接続され得る。これにより、ランプ抵抗Rrampにランプ電流Irampが流れながらランプ電圧Vrampが生成され得る。
図4の等価回路図において、可変電流源が一つの回路素子で表現されているが、実際には、複数の電流セルを含むことができる。前記複数の電流セルの数は、カウンター60が出力するデジタル信号の範囲に関連できる。すなわち、イメージセンサーのカウンター60が、最大値として1024LSBを持つデジタル信号を出力するためには、前記複数の電流セルが1024個であり、イメージセンサーのカウンター60が、最大値として2048LSBを持つデジタル信号を出力するためには、前記複数の電流セルが2048個であり得る。便宜上、複数の電流セルの数は1024個であると仮定して説明する。
ランプ電流Irampが流れる前記可変電流源は、初期には1024個の電流セルが全てオンになって最も大きな電流が流れ得る。このとき、ランプ電圧Vrampは最大値を持つことができる。第1ランプ電圧生成器90は、第2クロックCLK2を受信して動作し、第2クロックCLK2の一つのエッジが通るたびに、前記1024個の電流セルが一つずつオフになりながら可変電流源のランプ電流Irampの値が低くなることができる。
これにより、ランプ抵抗Rrampにかかる電圧であるランプ電圧も順次低くなることができる。特定のレベルまでランプ電圧Vrampが低くなると、一度に可変電流源の全ての電流セルがオンになりながらランプ電流Irampが大きくなり、これによりランプ電圧Vrampも大きくなることができる。
図5を参照すると、ランプ電圧Vrampは3つのパルスを含むことができる。それぞれのパルスは、上述した方式で順次減少してから、一度にさらに大きくなる三角波の形状であり得る。
具体的に、ランプ電圧Vrampは第1パルスReset、第2パルス及び第3パルスPD1+PD2=SUMを含むことができる。それぞれのランプ電圧Vrampは複数のサブピクセルにそれぞれ対応することができるが、便宜上、第1サブピクセルP1に対応する場合についてのみ説明する。第2乃至第4サブピクセルP2〜P4は第1サブピクセルP1と同様に取り扱われ得る。
第1パルスResetは、第1サブピクセルP1のリセット電圧に対応するパルスであり得る。リセット電圧は、相対的に変化する信号の大きさが小さいので、第1パルスResetは、第1電圧降下V1分だけ電圧が低くなってから回復できる。
第2パルスPD1は、第1サブピクセルP1の第1光電素子PD1によるシグナル電圧Vsignalに対応するパルスであり得る。すなわち、ピクセルP(i、j)の第1サブピクセルP1の第1光電素子PD1によるシグナル電圧Vsignalに対応するパルスであり得る。シグナル電圧Vsignalはリセット電圧に電圧降下がさらに追加されるので、第2パルスPD1は当然のことながら、第1電圧降下V1よりも大きい第2電圧降下V2分だけ低くなってから回復できる。
第3パルスPD1+PD2=SUMは、第1サブピクセルP1の第1光電素子PD1及び第2光電素子PD2の両方ともによるシグナル電圧Vsignalに対応するパルスであり得る。シグナル電圧Vsignalは、二つの光電素子による電圧降下が一つの光電素子による場合よりもさらい大きいので、第3パルスPD1+PD2=SUMは、第2電圧降下V2よりも大きい第3電圧降下V3分だけ低くなってから回復できる。
このとき、第1パルスReset、第2パルスPD1及び第3パルスPD1+PD2=SUMは、すべての電圧が降下する部分で第1傾きS1を有することができる。これは第2クロックCLK2の周期とランプ電流Irampの変化量に基づいて決定できる。
このようなランプ電圧Vrampの形態は、ピクセルP(i、j)の出力の形態に起因することができる。すなわち、ピクセルP(i、j)の出力は、まずリセット電圧を出力し、次いで第1光電素子PD1によるシグナル電圧Vsignalを出力し、その次に第1光電素子PD1及び第2光電素子PD2の両方ともによるシグナル電圧Vsignalを出力するRSS(reset−signal−signal)リードアウト方式である。
前記RSS方式は、RSRS(reset−signal−reset−signal)リードアウト方式に比べてノイズの面で利点がある。RSRSリードアウト方式とは、リセット電圧を出力し、第1光電素子PD1によるシグナル電圧Vsignalを出力し、さらにリセット電圧を出力し、次いで第2光電素子PD2によるシグナル電圧Vsignalを出力する方式である。
上述したように、本発明の幾つかの実施形態に係るイメージセンサーは、イメージ情報のために、二つの光電素子による出力の和、及びオートフォーカシングのための出力の差の情報のみを取得すればよい。よって、RSRSリードアウト方式は、それぞれの光電素子による出力を別々に求めてそれらを合わせ、また、それらの差を求める方式をとる。
このとき、それぞれの出力のノイズは、出力の和を求めるとき、固定ノイズの場合には2倍になり、ランダムノイズ、すなわち、互いに周波数が異なるノイズの場合には√2倍になることができる。すなわち、二つの出力の和のノイズが大きくなることができる。
これに対し、RSSリードアウト方式は、二つの出力の和自体が出力として出てくるので、このようなノイズの増幅が全くない。よって、固定ノイズは50%改善され、ランダムノイズは30%改善され得る。
ただし、二つの光電素子による出力の和と第1光電素子PD1による出力とが同一の範囲(例えば、0乃至1024LSB)でセンシングされるので、飽和に対する問題が発生するおそれがある。例えば、二つの光電素子による出力の和PD1+PD2=SUMが1024LSBで飽和される場合には、第1光電素子PD1による出力PD1が高くなるにつれて、すなわち1024LSBに近づくにつれて、第2光電素子PD2による出力PD2は0LSB(SUM−PD1)として間違って導出されることがある。
図6及び図7を参照すると、本実施形態に係るイメージセンサーは、前記飽和によるエラーを防止するために、ランプ電圧Vrampのゲイン(gain)を調節することができる。ランプ電圧Vrampの「ゲイン」とは、信号を増幅する程度を意味することができる。すなわち、ランプ電圧Vrampのパルスのうち、電圧が低くなる部分の傾きが大きいければ大きいほどゲインが小さくなり、傾きが小さければ小さいほどゲインが大きくなることができる。なぜなら、ランプ電圧Vrampのパルスのうち、電圧が低くなる部分の傾きが大きいほど追ってのカウンター60のカウント回数が小さくなってデジタル信号の大きさが小さくなり、ランプ電圧Vrampのパルスのうち、電圧が低くなる部分の傾きが小さいほど追ってのカウンター60のカウント回数が大きくなってデジタル信号の大きさが大きくなる可能性があるためである。
ランプ電圧Vrampのゲインを調節するためには、二つの段階が必要である。まず、図6を参照すると、第1段階として、可変電流源のランプ電流Irampを2倍にして各パルスの大きさを2倍に大きくする。ただし、第1電圧降下V1、第2電圧降下V2及び第3電圧降下V3の範囲は守られなければならないので、パルスは、三角波ではなく、下部が切り捨てられた三角波の形態を持つことができる。
このとき、各パルスの電圧が回復する部分における破線表示部分が基本的なゲインを有するグラフであり、第1段階を経た後、実線のようにパルスがすぐ回復せず、一定の時間が経過した後に回復できる。第1段階の処理前後とも、パルスの傾きは第2傾きS2であり得る。このとき、第1クロックCLK1及び第2クロックCLK2はいずれも同じ周波数を有することができる。
前記第1段階の後、第2段階では、ランプ電圧Vrampの第2クロックCLK2をカウンター60の第1クロックCLK1に比べて半分の周波数を有することができる。これにより、ランプ電圧Vrampのゲインが変わり得る。すなわち、第2傾きS2が半分になって第1傾きS1に変わり得る。これにより、ランプ電圧Vrampは再び三角波の形状を有し、各パルスの第1電圧降下V1、第2電圧降下V2および第3電圧降下V3はそのまま維持できる。
第2クロックCLK2の周波数が半分になったというのは、ランプ電圧Vrampの低くなる速度が半分になったことを意味し、一度低くなるとき(すなわち、一つの電流セルがオフになるとき)にカウンター60がカウンティングを2回行うことを意味する。すなわち、1024個の電流セルがあれば、カウンティングの最大回数は2048になり、これによりデジタル信号の最大値は2048LSBになることができる。
すなわち、図8を参照すると、第1光電素子PD1によるシグナル電圧Vsignalは、0乃至1024LSBの範囲でデジタル信号PD1として導出され、第1光電素子PD1および第2光電素子PD2の両方ともによるシグナル電圧Vsignalは、0乃至2048LSBの範囲でデジタル信号SUMとして導出され得る。これにより、第2光電素子PD2によるデジタル信号PD2は、二つの和によるデジタル信号SUMから第1光電素子PD1によるデジタル信号PD1を差し引いて求められる。
図9を参照すると、第1クロックCLK1は直ちにカウンター60へ供給されるが、第1ランプ電圧生成器90へ供給されるため、周波数制御器100を介して、周波数が半分である第2クロックCLK2に変換できる。
これにより、第1ランプ電圧生成器90は、ゲインが2倍であるランプ電圧Vrampを生成することができる。このとき、ランプ電圧Vrampのゲインは、アナログ回路を介して実現したものなので、アナログゲイン(analog gain)として定義することができる。
本実施形態に係るイメージセンサーは、アナログゲインを増やすために追加の電流セルなどのリソースを必要とせず、単にクロックを調節することによりアナログゲインを2倍に増やすことができる。よって、アナログゲインを増やすために、イメージセンサーの全体面積が大きくならなくてもよく、追加のパワー消耗も考慮しなくてもよい。
図10を参照すると、ユーザーゲイン(user gain)は、最終的にユーザーに表示されるゲインを意味することができる。すなわち、ユーザーゲインが高ければ高いほど、ユーザーはさらに明るいイメージを取得することができる。前記ユーザーゲインは、前記アナログゲインとデジタルゲインとの積で表現できる。前記デジタルゲインとは、デジタルスケーリングユニット65によってカウンター60から出力されたデジタル信号が増幅される程度を意味することができる。デジタルスケーリングユニット65は、デジタル信号をデジタル回路を介して増幅させるので、このときのゲインをデジタルゲインとして定義することができる。図10では、ユーザーゲインが1倍、2倍、4倍、8倍及び16倍で表示されたが、本実施形態はこれらに限定されるものではない。すなわち、本発明の幾つかの実施形態に係るイメージセンサーでは、32倍以上のさらに高いユーザーゲイン値も実現できる。
上述した図6及び図7の段階を経る場合には、アナログゲインが2倍になるので、デジタルゲインが1倍になる場合には、実際のイメージセンサーのユーザーゲインも2倍になることができる。ただし、明るさ表示の選択に応じて、ユーザーゲインが1倍になる動作モードも必要とされることがある。
つまり、本実施形態に係るイメージセンサーは、ユーザーゲインが1倍、2倍、4倍、8倍及び16倍になる動作モードを含むことができる。このようなユーザーゲインが異なる動作モードは、図1及び図2のゲイン制御器63で制御できる。
ゲイン制御器63は、ユーザーゲインが1倍である動作モードを実現するために、デジタルスケーリングユニット65のデジタルゲインを0.5に調節することができる。すなわち、デジタルスケーリングユニット65は、カウンター60によって出力されたデジタル信号の大きさを半分にスケーリングすることができる。これにより、例えば、カウンターによって出力されたデジタル信号が0乃至2048LSBの範囲内の大きさを持つ場合、デジタルスケーリングユニット65によって、前記デジタル信号が0乃至1024LSBの範囲内の大きさを持つようにスケーリングできる。
すなわち、ゲイン制御器63は、動作モードで要求するユーザーゲインがどれであるかを判断し、これによりアナログゲインとデジタルゲインを考慮して最終ユーザーゲインを調節することができる。アナログゲインを変更する方法によってランプ電流Irampを調節する方法があり得る。デジタルゲインを変更するために、デジタルスケーリングユニット65にデジタルゲイン変更信号を印加することができる。
具体的に、イメージセンサーの動作モードの要求されるユーザーゲインが1倍であるときは、上述した図6及び図7の段階によってアナログゲインが既に2倍なので、ゲイン制御器63は、デジタルスケーリングユニット65にデジタルゲインを0.5とするように指示し、デジタルスケーリングユニット65は、デジタルゲインを0.5にして最終ユーザーゲインが1倍となるように動作することができる。
イメージセンサーの動作モードの要求されるユーザーゲインが2倍であるときは、アナログゲインが既に2倍なので、デジタルゲインが1倍に設定されて実現できる。
イメージセンサーの動作モードの要求されるユーザーゲインが4倍、8倍及び16倍であるときは、アナログゲインを調節するために、ランプ電流Irampを1/2倍、1/4倍及び1/8倍にすることができる。
以下、図11及び図12を参照して、本発明の幾つかの実施形態に係るイメージセンサーを説明する。上述した実施形態の説明と重複する部分は簡略化または省略する。
図11は本発明の幾つかの実施形態に係るイメージセンサーのランプ電圧生成器を詳細に説明するための等価回路図であり、図12は本発明の幾つかの実施形態に係るイメージセンサーのパラメータをまとめた表である。図11を参照すると、本発明の幾つかの実施形態に係るイメージセンサーは、第2ランプ電圧生成器91を含む。
第2ランプ電圧生成器91は、可変電流源の代わりに可変抵抗を使用することができる。すなわち、第2ランプ電圧生成器91は、ランプの抵抗Rrampが可変的に調節できる。
図12を参照すると、本実施形態のイメージセンサーの動作モードは、ユーザーゲインが1倍及び2倍であるときは、図1乃至図10の実施形態と同一であり得る。ただし、ユーザーゲインが4倍、8倍及び16倍であるときの動作モードでは、本実施形態のイメージセンサーは、ランプ電流Irampを減らす代わりに、ランプ抵抗Rrampを1/2倍、1/4倍及び1/8倍に減らすことができる。ランプ電流Irampの代わりにランプ抵抗Rrampを調節することは、回路の集積度や操作の容易性の面で利点があり得る。
図13を参照すると、図1乃至図12の実施形態に係るイメージセンサーのゲイン制御器63は、動作モードに応じて、アナログゲインとデジタルゲインを同一に制御することができる。
具体的に、本実施形態に係るイメージセンサーは、ユーザーゲインが1倍である場合には、アナログゲインが2倍、デジタルゲインが0.5倍であり得る。これは、上述したように、出力飽和によるエラーを防止するためである。本実施形態に係るイメージセンサーの要求するユーザーゲインが2倍である場合には、アナログゲインが2倍、デジタルゲインが1倍であり得る。
本実施形態に係るイメージセンサーの要求するユーザーゲインが4倍、8倍及び16倍である場合には、アナログゲインがそれぞれ4倍、8倍及び16倍であり、デジタルゲインが1倍であり得る。ユーザーゲインが高くなるとき、デジタルゲインの代わりにアナログゲインを大きくすることはノイズと関連がある。
基本的に、アナログ回路の増幅は、信号に比べてノイズの増幅が相対的に大きくなく、デジタル回路の場合、信号とノイズがそのまま増幅できる。よって、ユーザーゲインが大きくなるときは、デジタルゲインの代わりにアナログゲインを調節してノイズの増幅を最小限に抑えることができる。
図14は本発明の幾つかの実施形態に係るイメージセンサーのユーザーゲインが2倍であるときのランプ電圧とクロックとの関係を説明するためのグラフであり、図15は本発明の幾つかの実施形態に係るイメージセンサーのユーザーゲインが2倍であるときのランプ電圧とクロックとの関係を説明するためのグラフである。
図14を参照すると、図1乃至図13による実施形態のユーザーゲインが2倍であるときのランプ電圧Vrampとクロックとの関係を確認することができる。第1クロックCLK1の周波数は第2クロックCLK2の2倍であり、ランプ電圧Vrampのパルスの電圧が低くなるときの傾きは第1傾きS1を有することができる。
図15を参照すると、図1乃至図13による実施形態のユーザーゲインが4倍であるときのランプ電圧Vrampとクロックとの関係を確認することができる。第1クロックCLK1の周波数は第2クロックCLK2の2倍であり、ランプ電圧Vrampのパルスの電圧が低くなるときの傾きは第3傾きS3を有することができる。このとき、第3傾きS3は第1傾きS1の半分であり得る。すなわち、アナログゲインが2倍になると、パルスの電圧が低くなる部分の傾きは1/2倍になることができる。よって、イメージセンサーにおけるアナログゲインが8倍及び16倍になると、パルスの電圧が低くなる部分の傾きは1/4倍及び1/8倍になることができる。
以下、図16乃至図20を参照して本発明の幾つかの実施形態に係るイメージセンサーを説明する。上述した実施形態の説明と重複する部分は簡略化或いは省略する。
図16は本発明の幾つかの実施形態に係るイメージセンサーの詳細構造を説明するための部分ブロック図であり、図17は本発明の幾つかの実施形態に係るイメージセンサーのパラメータをまとめた表である。図18は本発明の幾つかの実施形態に係るイメージセンサーの動作モードによるアナログゲインとデジタルゲインを説明するための表であり、図19は本発明の幾つかの実施形態に係るイメージセンサーの第2動作モードにおけるランプ電圧とクロックとの関係を説明するためのグラフである。図20は本発明の幾つかの実施形態に係るイメージセンサーの第3動作モードにおけるランプ電圧とクロックとの関係を説明するためのグラフである。
図16を参照すると、本発明の幾つかの実施形態に係るイメージセンサーは、第1ランプ電圧生成器90及びカウンター60に同一の第1クロックCLK1が供給できる。すなわち、第1ランプ電圧生成器90は、カウンター60の第1クロックCLK1の周波数を1/2倍にしていない、同じ周波数の第1クロックCLK1をランプクロックとして使用することができる。
図17を参照すると、本発明の幾つかの実施形態に係るイメージセンサーのゲイン制御器63は、ユーザーゲインが1倍である動作モードを実現するために、第1ランプ電圧生成器90のアナログゲインを1倍に合わせ、デジタルスケーリングユニット65のデジタルゲインも1倍に合わせることができる。
本実施形態のイメージセンサーのゲイン制御器63は、ユーザーゲインが2倍である動作モードを実現するために、第1ランプ電圧生成器90のアナログゲインをそのまま1倍に合わせ、デジタルスケーリングユニット65のデジタルゲインを2倍に合わせることができる。これは追加のハードウェアやパワー消費なしでも飽和問題を解決するためであり得る。すなわち、アナログゲインを増やす必要がないので、追加の電流セルなどのリソースがさらに必要ではない。
本実施形態のイメージセンサーの動作モードの要求されるユーザーゲインが4倍、8倍及び16倍であるときは、アナログゲインを調節するために、ランプ抵抗Rrampを1/2倍、1/4倍及び1/8倍にすることができる。本発明の幾つかの実施形態に係るイメージセンサーでは、ランプ抵抗Rrampの代わりにランプ電流Irampを1/2倍、1/4倍及び1/8倍にすることもできる。
図18を参照すると、本実施形態に係るイメージセンサーは、ユーザーゲインが1倍である場合には、アナログゲインが1倍、デジタルゲインが1倍であり得る。本実施形態に係るイメージセンサーの要求するユーザーゲインが2倍である場合には、アナログゲインが1倍、デジタルゲインが2倍であり得る。これは、アナログゲインを増幅するための追加リソースなしでユーザーゲインの増幅を取得するためである。これにより、本実施形態に係るイメージセンサーは、飽和エラーも防止し、追加リソースなしでユーザーゲインを増幅させることができる。
本実施形態に係るイメージセンサーの要求するユーザーゲインが4倍、8倍及び16倍である場合には、アナログゲインがそれぞれ2倍、4倍及び8倍であり、デジタルゲインが2倍であり得る。基本的に、アナログ回路の増幅は信号に比べてノイズの増幅が相対的に大きくないので、ユーザーゲインが大きくなるときには、デジタルゲインの代わりにアナログゲインを調節してノイズの増幅を最小限に抑えることができる。
図19を参照すると、図16乃至図18による実施形態のユーザーゲインが2倍であるときのランプ電圧Vrampとクロックとの関係を確認することができる。カウンター60のクロックと第1ランプ電圧生成器90のクロックはすべて同じ周波数の第1クロックCLK1であり、ランプ電圧Vrampのパルスの電圧が低くなるときの傾きは第2傾きS2を有することができる。これは図14の第1傾斜S1より2倍であり得る。これは、アナログゲインが半分であることを意味する。これに対し、デジタルゲインは2倍になって、図14の実施形態と図19の実施形態は同じユーザーゲインを有することができる。
図20を参照すると、図16乃至図18による実施形態のユーザーゲインが4倍であるときのランプ電圧Vrampとクロックとの関係を確認することができる。カウンター60のクロックと第1ランプ電圧生成器90のクロックはすべて同じ周波数の第1クロックCLK1であり、ランプ電圧Vrampのパルスの電圧が低くなるときの傾きは第1傾きS1を有することができる。これは図15の第3傾斜S3より2倍であり得る。これは、アナログゲインが半分であることを意味する。これに対し、デジタルゲインは2倍になり、図15の実施形態と図20の実施形態は同じユーザーゲインを有することができる。
以上、添付図面を参照して本発明の実施形態を説明したが、本発明の属する技術分野における通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更せず、他の具体的な形態で実施できることを理解することができるだろう。よって、上述した実施形態は、あらゆる面で例示的なもので、限定的なものではないと理解すべきである。
10 ピクセルアレイ
50 相関二重サンプラー
60 カウンター
65 デジタルサンプリングユニット
63 ゲイン制御器

Claims (10)

  1. シグナル電圧を出力するピクセルを含むピクセルアレイであって、前記ピクセルは、第1及び第2光電素子と、前記第1及び第2光電素子にそれぞれ接続される第1及び第2転送トランジスタと、前記第1及び第2転送トランジスタが接続されるフローティング拡散ノードとを含むピクセルアレイ;
    ランプクロックに応じて一定に減少して、第1ゲイン(gain)を有するランプ電圧を生成するランプ電圧生成器;
    前記ランプ電圧と前記シグナル電圧とを比較して比較信号を出力する相関二重サンプラー(Correlation double sampler、CDS);
    前記比較信号をカウンタークロックに合わせてカウントしてデジタル信号を出力するカウンター;及び
    前記デジタル信号を第2ゲインでスケーリングするデジタルスケーリングユニットを含んでなる、イメージセンサー。
  2. 前記第1ゲイン及び前記第2ゲインを制御して、互いに異なるユーザーゲインを導出させるゲイン制御器をさらに含み、
    前記ユーザーゲインは前記第1ゲインと前記第2ゲインとの積である、請求項1に記載のイメージセンサー。
  3. 前記ゲイン制御器は、第1乃至第3動作モードを含む複数の動作モードで動作し、
    前記第1乃至第3動作モードは、ユーザーゲインをそれぞれ1倍、2倍及び4倍にするモードであり、
    前記第1動作モードにおける前記第2ゲインは、前記第2動作モードにおける前記第2ゲインの半分である、請求項2に記載のイメージセンサー。
  4. 前記第3動作モードにおける前記第2ゲインは、前記第2動作モードにおける前記第2ゲインと同一である、請求項3に記載のイメージセンサー。
  5. 前記第1動作モードにおける前記第1ゲインは前記第2動作モードにおける前記第1ゲインと同一である、請求項3に記載のイメージセンサー。
  6. 前記ランプクロックの周波数は前記カウンタークロックの周波数の半分である、請求項1に記載のイメージセンサー。
  7. 第1及び第2光電素子を含み、リセット出力、第1出力及び第2出力を順次出力するピクセルであって、前記第1出力は前記第1光電素子による出力であり、前記第2出力は前記第1及び第2光電素子による出力であるピクセル;
    ランプクロックに応じて一定に減少して、第1ゲインを有するランプ電圧を生成するランプ電圧生成器;
    前記ランプ電圧と前記リセット出力、前記第1出力及び第2出力とを比較して比較信号を出力する相関二重サンプラー;
    前記比較信号をカウンタークロックに合わせてカウントしてデジタル信号を出力するカウンター;
    前記デジタル信号を第2ゲインでスケーリングするデジタルスケーリングユニット;及び
    前記第1ゲイン及び前記第2ゲインを制御して、互いに異なるユーザーゲインを導出させるゲイン制御器を含んでなり、
    前記ユーザーゲインは前記第1ゲインと前記第2ゲインとの積であり、
    前記ゲイン制御器は第1乃至第3動作モードを含む複数の動作モードで動作し、
    前記第1乃至第3動作モードはユーザーゲインをそれぞれ1倍、2倍及び4倍にするモードであり、
    前記第1動作モードにおける前記第2ゲインは前記第2動作モードにおける前記第2ゲインの半分である、イメージセンサー。
  8. 前記ランプ電圧は、前記リセット出力に対応する第1パルスと、
    前記第1出力に対応する第2パルスと、
    前記第2出力に対応する第3パルスとを含む、請求項7に記載のイメージセンサー。
  9. 前記第1パルスの電圧降下の大きさは前記第2パルスの電圧降下の大きさよりも小さく、
    前記第2パルスの電圧降下の大きさは前記第3パルスの電圧降下の大きさよりも小さい、請求項8に記載のイメージセンサー。
  10. 前記第1動作モードにおける前記第1ゲインは前記第2動作モードにおける前記第1ゲインと同一である、請求項7に記載のイメージセンサー。
JP2018005781A 2017-01-18 2018-01-17 イメージセンサー Active JP7086613B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0008770 2017-01-18
KR20170008770 2017-01-18
KR1020170180921A KR102345809B1 (ko) 2017-01-18 2017-12-27 이미지 센서
KR10-2017-0180921 2017-12-27

Publications (2)

Publication Number Publication Date
JP2018117351A true JP2018117351A (ja) 2018-07-26
JP7086613B2 JP7086613B2 (ja) 2022-06-20

Family

ID=62838503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005781A Active JP7086613B2 (ja) 2017-01-18 2018-01-17 イメージセンサー

Country Status (3)

Country Link
US (1) US10389956B2 (ja)
JP (1) JP7086613B2 (ja)
CN (1) CN108337455B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108989715B (zh) * 2017-06-01 2021-02-12 飞瑞菲尼克斯公司 图像传感器
KR102507188B1 (ko) * 2018-02-06 2023-03-09 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102651380B1 (ko) * 2018-03-08 2024-03-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법
JP7000574B2 (ja) * 2018-07-11 2022-01-19 オリンパス株式会社 画像処理装置
DE102018118876A1 (de) * 2018-08-03 2020-02-06 HELLA GmbH & Co. KGaA Verfahren und Mittel zum Einstellen einer Stromquelle für ein Leuchtdiodenfeld
KR102488110B1 (ko) * 2018-09-21 2023-01-13 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 씨모스 이미지 센서
KR102519712B1 (ko) 2019-01-18 2023-04-06 삼성전자주식회사 이미지 센서
KR102712158B1 (ko) 2019-04-19 2024-09-30 삼성전자주식회사 광 센싱 회로 및 이를 포함하는 이미지 센서
US11937065B2 (en) * 2019-07-03 2024-03-19 Qualcomm Incorporated Adjustment of parameter settings for extended reality experiences
US11277580B2 (en) * 2020-01-24 2022-03-15 Sony Semiconductor Solutions Corporation I, Q counter circuit and method for time-of-flight image sensor
KR20210109769A (ko) * 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템 및 이의 구동 방법
CN113473046B (zh) * 2020-03-31 2023-11-24 比亚迪半导体股份有限公司 斜坡信号发生器、图像传感器
KR20220033357A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
CN114390228B (zh) * 2020-10-21 2024-09-17 爱思开海力士有限公司 图像传感器、模数转换器及图像传感器的操作方法
KR20220125103A (ko) 2021-03-04 2022-09-14 삼성전자주식회사 이미지 센서 및 이의 동작 방법
CN113612948B (zh) * 2021-08-27 2024-03-05 锐芯微电子股份有限公司 读出电路及图像传感器
US12101554B2 (en) 2021-11-26 2024-09-24 Samsung Electronics Co., Ltd. Method and apparatus for performing autofocusing using summed signals
KR20230094514A (ko) * 2021-12-21 2023-06-28 에스케이하이닉스 주식회사 이미지 센서

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087962A (ja) * 2008-10-01 2010-04-15 Sony Corp 固体撮像装置、撮像装置、ad変換ゲイン調整方法
JP2013211832A (ja) * 2012-03-01 2013-10-10 Canon Inc 撮像装置、撮像システム、撮像装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173859A (ja) 1996-12-09 1998-06-26 Canon Inc アナログ信号処理回路
KR100513387B1 (ko) * 2003-07-25 2005-09-07 삼성전자주식회사 증폭기 및 그 증폭방법과 이를 이용한 아날로그 처리회로및 이미지 픽업회로
KR100610478B1 (ko) * 2004-05-06 2006-08-08 매그나칩 반도체 유한회사 이미지센서 및 그의 디지털 이득 보상 방법
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Da変換装置
KR100929349B1 (ko) * 2007-01-30 2009-12-03 삼성전자주식회사 유기물 컬러 필터를 포함하지 않는 컬러 픽셀, 이미지 센서, 및 컬러 보간방법
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、cmosセンサ、および撮像装置
US8089035B2 (en) * 2008-04-16 2012-01-03 Tower Semiconductor Ltd. CMOS image sensor with high sensitivity wide dynamic range pixel for high resolution applications
KR101715141B1 (ko) * 2011-11-15 2017-03-13 삼성전자주식회사 깊이 센서의 픽셀 및 상기 픽셀을 포함하는 이미지 센서
US8754358B2 (en) * 2012-03-02 2014-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensor array
EP2696506A1 (en) * 2012-08-09 2014-02-12 Innovaciones Microelectronicas S.L. Two-stage analog-to-digital converter for high-speed image sensor
JP2014160930A (ja) * 2013-02-19 2014-09-04 Sony Corp 固体撮像素子およびその駆動方法、並びに電子機器
JP6740905B2 (ja) * 2015-02-12 2020-08-19 ソニー株式会社 撮像装置およびその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087962A (ja) * 2008-10-01 2010-04-15 Sony Corp 固体撮像装置、撮像装置、ad変換ゲイン調整方法
JP2013211832A (ja) * 2012-03-01 2013-10-10 Canon Inc 撮像装置、撮像システム、撮像装置の駆動方法

Also Published As

Publication number Publication date
CN108337455A (zh) 2018-07-27
CN108337455B (zh) 2022-03-11
US20180205897A1 (en) 2018-07-19
US10389956B2 (en) 2019-08-20
JP7086613B2 (ja) 2022-06-20

Similar Documents

Publication Publication Date Title
JP7086613B2 (ja) イメージセンサー
US10681294B2 (en) Solid-state imaging device and camera system
US12015864B2 (en) Comparator, AD converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US9838654B2 (en) Solid-state imaging device, driving method, and electronic device
JP6904257B2 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
TWI425830B (zh) A solid-state imaging element and a driving method thereof, and a camera system
JP5868065B2 (ja) 撮像装置
JP4449565B2 (ja) 物理量分布検知の半導体装置
RU2479145C2 (ru) Полупроводниковое устройство формирования изображения, устройство формирования изображения и способ управления полупроводниковым устройством формирования изображения
US8174601B2 (en) Image sensor with controllable transfer gate off state voltage levels
CN108337457B (zh) 图像传感器
US9648262B2 (en) Imaging apparatus and imaging system
KR102345809B1 (ko) 이미지 센서
JP2020198601A (ja) 撮像装置及びその制御方法
KR102519712B1 (ko) 이미지 센서
Meynants et al. 24 MPixel 36 x 24 mm2 14 bit image sensor in 110/90 nm CMOS technology
US20140009635A1 (en) Image sensor and image capturing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220608

R150 Certificate of patent or registration of utility model

Ref document number: 7086613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150