KR20230094514A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20230094514A
KR20230094514A KR1020210183738A KR20210183738A KR20230094514A KR 20230094514 A KR20230094514 A KR 20230094514A KR 1020210183738 A KR1020210183738 A KR 1020210183738A KR 20210183738 A KR20210183738 A KR 20210183738A KR 20230094514 A KR20230094514 A KR 20230094514A
Authority
KR
South Korea
Prior art keywords
output terminal
analog gain
range
clock signal
current level
Prior art date
Application number
KR1020210183738A
Other languages
English (en)
Inventor
배현희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210183738A priority Critical patent/KR20230094514A/ko
Priority to US17/849,051 priority patent/US11722803B2/en
Priority to CN202211391425.0A priority patent/CN116320802A/zh
Priority to DE102022134253.0A priority patent/DE102022134253A1/de
Publication of KR20230094514A publication Critical patent/KR20230094514A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

본 발명의 일실시예는 예정된 배수 범위를 가지는 아날로그 게인에 따라 복수의 제어신호를 생성하기 위한 제1 제어회로; 제1 전압단과 램프신호의 출력단에 접속되고, 상기 복수의 제어신호에 기초하여 상기 출력단에 적용되는 저항값을 조절하는 저항회로; 상기 아날로그 게인이 상기 예정된 배수 범위 중 제1 범위를 가질 때 제1 주파수를 가지는 클럭신호를 생성하고, 상기 아날로그 게인이 상기 예정된 배수 범위 중 제2 범위를 가질 때 제2 주파수를 가지는 상기 클럭신호를 생성하기 위한 제2 제어회로; 및 제2 전압단과 상기 출력단에 접속되고, 상기 클럭신호에 기초하여 상기 출력단에 적용되는 전류레벨과 상기 전류레벨의 변화속도를 조절하기 위한 전류회로를 포함하는 이미지 센서를 제공한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 램프신호생성기를 포함하는 이미지 센서에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센서는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센서로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센서가 많이 이용되고 있다.
본 발명의 실시예는 아날로그 게인을 조절할 때 최적화된 램프신호를 생성할 수 있는 이미지 센서를 제공한다.
본 발명의 일 측면에 따르면, 이미지 센서는, 예정된 배수 범위를 가지는 아날로그 게인에 따라 복수의 제어신호를 생성하기 위한 제1 제어회로; 제1 전압단과 램프신호의 출력단에 접속되고, 상기 복수의 제어신호에 기초하여 상기 출력단에 적용되는 저항값을 조절하는 저항회로; 상기 아날로그 게인이 상기 예정된 배수 범위 중 제1 범위를 가질 때 제1 주파수를 가지는 클럭신호를 생성하고, 상기 아날로그 게인이 상기 예정된 배수 범위 중 제2 범위를 가질 때 제2 주파수를 가지는 상기 클럭신호를 생성하기 위한 제2 제어회로; 및 제2 전압단과 상기 출력단에 접속되고, 상기 클럭신호에 기초하여 상기 출력단에 적용되는 전류레벨과 상기 전류레벨의 변화속도를 조절하기 위한 전류회로를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 이미지 센서는, 픽셀신호들을 생성하기 위한 픽셀어레이; 복수의 제어신호와 클럭신호에 기초하여, 아날로그 게인이 예정된 배수 범위 중 제1 범위를 가질 때 램프신호의 출력단에 적용되는 저항값과 상기 출력단에 적용되는 전류레벨의 변화속도를 조절하여 상기 출력단을 통해 상기 램프신호를 생성하고, 상기 아날로그 게인이 상기 예정된 배수 범위 중 제2 범위를 가질 때 상기 저항값만을 조절하여 상기 출력단을 통해 상기 램프신호를 생성하는 램프신호생성기; 및 상기 램프신호에 기초하여 상기 픽셀신호들을 리드아웃하기 위한 신호변환기를 포함할 수 있다.
본 발명의 실시예는 아날로그 게인을 조절할 때 최적화된 램프신호를 생성하기 위한 회로(즉, 램프신호생성기)를 구성함으로써 면적에서 유리한 효과가 있다.
도 1은 본 발명의 실시예에 따른 이미지 센서의 블록 구성도이다.
도 2는 도 1에 도시된 램프신호생성기의 블록 구성도이다.
도 3은 도 2에 도시된 전류회로의 블록 구성도이다.
도 4는 도 2에 도시된 저항회로의 블록 구성도이다.
도 5는 도 1에 도시된 램프신호를 설명하기 위한 그래프 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1에는 본 발명의 실시예에 따른 이미지 센서가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 이미지 센서(100)는 로우(row)제어기(110), 픽셀어레이(120), 타이제어기(130), 램프신호 생성기(140), 및 신호변환기(150)를 포함할 수 있다.
로우제어기(110)는 픽셀어레이(120)를 로우 별로 제어하기 위한 로우제어신호들(RCTRLs)을 생성할 수 있다. 예컨대, 로우제어기(110)는 픽셀어레이(120)의 제1 로우에 배열된 픽셀들을 제어하기 위한 제1 로우제어신호들을 생성할 수 있고, 픽셀어레이(120)의 제y 로우에 배열된 픽셀들을 제어하기 위한 제y 로우제어신호들을 생성할 수 있다(단, 'y'은 2보다 큰 자연수). 로우제어신호들(RCTRLs)은 상기 제1 내지 제y 로우제어신호들을 포함할 수 있다.
픽셀어레이(120)는 복수의 로우와 복수의 컬럼의 교차점에 배열된 복수의 픽셀(도면에 미도시)을 포함할 수 있다. 상기 복수의 픽셀은 로우제어신호들(RCTRLs)에 기초하여 로우 별로 복수의 컬럼라인을 통해 픽셀신호들(PXOUT<1:n>)을 출력할 수 있다. 예컨대, 상기 복수의 픽셀 중 상기 제1 로우에 배열된 픽셀들은 상기 제1 로우제어신호들에 기초하여 제1 단위로우시간 동안 픽셀신호들(PXOUT<1:n>)을 생성할 수 있고, 상기 복수의 픽셀 중 상기 제y 로우에 배열된 픽셀들은 상기 제y 로우제어신호들에 기초하여 제y 단위로우시간 동안 픽셀신호들(PXOUT<1:n>)을 생성할 수 있다.
타이밍제어기(130)는 예정된 배수 범위를 가지는 아날로그 게인(analog gain)에 따라 복수의 제어신호(VCTRLs)와 클럭신호(CLK)를 생성할 수 있다. 예컨대, 상기 예정된 배수 범위는 1배수(AGx1) ~ 64배수(AGx64)를 포함할 수 있다. 예컨대, 타이밍제어기(130)는 상기 아날로그 게인에 대응하는 복수의 제어신호(VCTRLs)를 생성할 수 있고, 상기 아날로그 게인에 대응하는 주파수를 가지는 클럭신호(CLK)를 생성할 수 있다.
타이밍제어기(130)는 제1 제어회로(CC1), 및 제2 제어신호(CC2)를 포함할 수 있다. 제1 제어회로(CC1)는 상기 아날로그 게인에 따라 복수의 제어신호(VCTRLs)를 생성할 수 있다. 예컨대, 제1 제어회로(CC1)는 상기 아날로그 게인에 기초하여 상기 예정된 배수 범위에 포함된 어느 하나의 배수에 대응하는 복수의 제어신호(VCTRLs)를 생성할 수 있다. 제2 제어회로(CC2)는 상기 아날로그 게인에 따라 클럭신호(CLK)를 생성할 수 있다. 예컨대, 제2 제어회로(CC2)는 상기 아날로그 게인이 상기 예정된 배수 범위 중 제1 범위를 가질 때 제1 주파수를 가지는 클럭신호(CLK)를 생성할 수 있고, 상기 아날로그 게인이 상기 예정된 배수 범위 중 제2 범위를 가질 때 제2 주파수를 가지는 클럭신호(CLK)를 생성할 수 있다. 상기 제2 범위는 상기 예정된 배수 범위 중 상대적으로 낮은 배수들을 포함할 수 있다. 예컨대, 상기 제2 범위는 1배수(AGx1) ~ 64배수(AGx64) 중 1배수(AGx1) ~ 32배수(AGx32)를 포함할 수 있다. 상기 제1 범위는 상대적으로 높은 배수들을 포함할 수 있다. 예컨대, 상기 제1 범위는 1배수(AGx1) ~ 64배수(AGx64) 중 33배수(AGx33) ~ 64배수(AGx64)를 포함할 수 있다. 상기 제2 주파수는 상대적으로 고주파수일 수 있고, 상기 제1 주파수는 상대적으로 저주파수일 수 있다. 예컨대, 상기 제1 주파수는 상기 제2 주파수의 절반(1/2)에 대응하는 주파수일 수 있다.
램프신호생성기(140)는 복수의 제어신호(VCTRLs)와 클럭신호(CLK)에 기초하여 상기 아날로그 게인에 대응하는 기울기를 가지는 램프신호(VRAMP)를 생성할 수 있다. 예컨대, 램프신호생성기(140)는 상기 아날로그 게인이 상기 예정된 배수 범위 중 상기 제1 범위를 가질 때 램프신호(VRAMP)의 출력단(VOUT)에 적용되는 저항값과 출력단(VOUT)에 적용되는 전류레벨의 변화속도를 함께 조절하여 출력단(VOUT)을 통해 램프신호(VRAMP)를 생성할 수 있고, 상기 아날로그 게인이 상기 예정된 배수 범위 중 상기 제2 범위를 가질 때 상기 저항값과 상기 전류레벨의 변화속도 중 상기 저항값만을 조절하여 출력단(VOUT)을 통해 램프신호(VRAMP)를 생성할 수 있다. 다시 말해, 램프신호생성(140)는 상기 아날로그 게인이 상기 제2 범위를 가질 때 상기 고주파수를 가지는 클럭신호(CLK)에 기초하여 상기 전류레벨의 변환속도를 고정된 값으로 설정한 상태에서 상기 저항값을 조절할 수 있고, 상기 아날로그 게인이 상기 제1 범위를 가질 때 상기 저주파수를 가지는 클럭신호(CLK)에 기초하여 상기 전류레벨의 변화속도를 변경된 값으로 설정한 상태에서 상기 저항값을 조절할 수 있다.
신호변환기(150)는 램프신호(VRAMP)와 픽셀신호들(PXOUT<1:n>)에 기초하여, 아날로그 타입의 픽셀신호들(PXOUT<1:n>)을 디지털 타입의 픽셀신호(DOUT<1:n>)로 변환할 수 있다. 예컨대, 신호변환기(150)는 상기 복수의 컬럼에 대응하는 복수의 ADC(analog to digital converter)를 포함할 수 있다.
도 2에는 도 1에 도시된 램프신호생성기(140)의 일예를 보인 블록 구성도가 도시되어 있다.
도 2를 참조하면, 램프신호생성기(140)는 전류회로(141), 및 저항회로(143)를 포함할 수 있다.
전류회로(141)는 고전압단과 출력단(VOUT)에 접속될 수 있다. 전류회로(141)는 클럭신호(CLK)에 기초하여 출력단(VOUT)에 적용되는 상기 전류레벨과 상기 전류레벨의 상기 변화속도를 조절할 수 있다. 예컨대, 전류회로(141)는 클럭신호(CLK)의 특정 에지(즉, rising edge 또는 falling edge)에 따라 상기 전류레벨을 조절할 수 있고, 클럭신호(CLK)의 주파수에 따라 상기 전류레벨의 변화속도를 조절할 수 있다. 상기 전류레벨은 램프신호(VRAMP)의 램핑 방향에 대응할 수 있고, 상기 전류레벨의 변화속도는 램프신호(VRAMP)의 기울기에 대응할 수 있다.
저항회로(143)는 저전압단과 출력단(VOUT)에 접속될 수 있다. 저항회로(143)는 복수의 제어신호(VCTRLs)에 기초하여 출력단(VOUT)에 적용되는 상기 저항값을 조절할 수 있다. 상기 저항값은 램프신호(VRAMP)의 기울기에 대응할 수 있다.
도 3에는 도 2에 도시된 전류회로(141)의 일예가 블록 구성도로 도시되어 있다.
도 3을 참조하면, 전류회로(141)는 로우디코더(RDEC), 컬럼디코더(CDEC), 및 전류셀어레이(RCA)를 포함할 수 있다.
로우디코더(RDEC)는 클럭신호(CLK)에 기초하여 복수의 로우선택신호(RSELs)를 생성할 수 있다. 예컨대, 로우디코더(RDEC)는 복수의 로우선택신호(RSELs)를 모두 활성화한 다음 복수의 로우선택신호(RSELs)를 순차적으로 비활성화할 수 있다.
컬럼디코더(CDEC)는 클럭신호(CLK)에 기초하여 복수의 컬럼선택신호(CSELs)를 생성할 수 있다. 예컨대, 컬럼디코더(CDEC)는 복수의 컬럼선택신호(CSELs)를 모두 활성화한 다음 복수의 컬럼선택신호(CSELs)를 순차적으로 비활성화할 수 있다.
전류셀어레이(RCA)는 복수의 로우선택신호(RSELs)와 복수의 컬럼선택신호(CSELs)에 기초하여, 램프신호(VRAMP)의 출력단(VOUT)에 적용되는 램프신호(VRAMP)의 상기 전류레벨을 순차적으로 조절할 수 있고 상기 전류레벨의 상기 변화속도를 조절할 수 있다. 전류셀에러이(RCA)는 복수의 로우와 복수의 컬럼의 교차점들에 배열된 복수의 전류셀(CE)을 포함할 수 있다. 복수의 전류셀(CE)은 복수의 로우선택신호(RSELs)와 복수의 컬럼선택신호(CSELs)에 기초하여 선택될 수 있다. 예컨대, 복수의 전류셀(CE)은 활성화된 복수의 로우선택신호(RSELs)와 활성화된 복수의 컬럼선택신호(CSELs)에 기초하여 모두 인에이블된 다음 순차적으로 비활성화되는 복수의 로우선택신호(RSELs) 및 순차적으로 비활성화되는 복수의 컬럼선택신호(CSELs)에 기초하여 순차적으로 디스에이블될 수 있다. 복수의 전류셀(CE)의 인에이블 개수와 디스에이블 개수는 램프신호(VRAMP)의 상기 전류레벨과 관련이 있을 수 있고, 각각의 전류셀(CE)이 인에이블 상태에서 디스에이블 상태로 바뀌는 간격은 램프신호(VRAMP)의 상기 기울기와 관련이 있을 수 있다.
본 발명의 실시예는 로우디코더(RDEC)와 컬럼디코더(CDEC)를 포함하고 있으나 반드시 이에 한정되는 것은 아니며 전류셀어레이(RCA)의 배열 구조에 따라 로우디코더(RDEC)와 컬럼디코더(CDEC) 중 어느 하나만을 포함할 수 있다.
도 4에는 도 2에 도시된 저항회로(143)의 일예가 회로도로 도시되어 있다.
도 4를 참조하면, 저항회로(143)는 고정 저항셀(DC), 및 복수의 가변 저항셀(RC1 ~ RC8)을 포함할 수 있다. 이하에서는 복수의 가변 저항셀(RC1 ~ RC8)을 제1 내지 제8 가변 저항셀(RC1 ~ RC8)로서 예를 들어 설명하고, 복수의 제어신호(VCTRLs)를 제1 내지 제8 제어신호(VCTRL<1:8>)로서 예를 들어 설명한다.
고정 저항셀(DC)은 출력단(VOUT)에 고정된 저항값을 적용할 수 있다. 즉, 고정 저항셀(DC)은 상기 고정된 저항값을 기본값(default)으로서 출력단(VOUT)에 적용할 수 있다. 예컨대, 고정 저항셀(DC)은 저항(RR), 및 스위치(TT)를 포함할 수 있다. 저항(RR)은 출력단(VOUT)과 스위치(TT) 사이에 접속될 수 있다. 저항(RR)은 상기 고정된 저항값을 가질 수 있다. 스위치(TT)는 저항(RR)과 저전압단 사이에 접속될 수 있다. 스위치(TT)는 고전압단에 게이트단이 접속되고 저항(RR)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 트랜지스터를 포함할 수 있다. 도면부호 'x16'은 출력단(VOUT)에 별렬로 접속된 고정 저항셀(DC)의 개수를 의미할 수 있다.
제1 가변 저항셀(RC1)은 제1 제어신호(VCTRL<1>)에 기초하여 출력단(VOUT)에 제1 저항값을 선택적으로 적용할 수 있다. 즉, 제1 가변 저항셀(RC1)은 상기 제1 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제1 가변 저항셀(RC1)은 제1 저항(R1), 및 제1 스위치(T1)를 포함할 수 있다. 제1 저항(R1)은 출력단(VOUT)과 제1 스위치(T1) 사이에 접속될 수 있다. 제1 저항(R1)은 상기 제1 저항값을 가질 수 있다. 제1 스위치(T1)는 제1 저항(R1)과 상기 저전압단 사이에 접속될 수 있다. 제1 스위치(T1)는 제1 제어신호(VCTRL<1>)를 게이트단으로 입력받고 제1 저항(R1)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제1 트랜지스터를 포함할 수 있다. 도면부호 'x2'는 출력단(VOUT)에 접속된 제1 가변 저항셀(RC1)의 개수를 의미할 수 있다.
제2 가변 저항셀(RC2)은 제2 제어신호(VCTRL<2>)에 기초하여 출력단(VOUT)에 제2 저항값을 선택적으로 적용할 수 있다. 즉, 제2 가변 저항셀(RC2)은 상기 제2 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제2 가변 저항셀(RC2)은 제2 저항(R2), 및 제2 스위치(T2)를 포함할 수 있다. 제2 저항(R2)은 출력단(VOUT)과 제2 스위치(T2) 사이에 접속될 수 있다. 제2 저항(R2)은 상기 제2 저항값을 가질 수 있다. 제2 스위치(T2)는 제2 저항(R2)과 상기 저전압단 사이에 접속될 수 있다. 제2 스위치(T2)는 제2 제어신호(VCTRL<2>)를 게이트단으로 입력받고 제2 저항(R2)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제2 트랜지스터를 포함할 수 있다. 도면부호 'x4'는 출력단(VOUT)에 병렬로 접속된 제2 가변 저항셀(RC2)의 개수를 의미할 수 있다.
제3 가변 저항셀(RC3)은 제3 제어신호(VCTRL<3>)에 기초하여 출력단(VOUT)에 제3 저항값을 선택적으로 적용할 수 있다. 즉, 제3 가변 저항셀(RC3)은 상기 제3 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제3 가변 저항셀(RC3)은 제3 저항(R3), 및 제3 스위치(T3)를 포함할 수 있다. 제3 저항(R3)은 출력단(VOUT)과 제3 스위치(T3) 사이에 접속될 수 있다. 제3 저항(R3)은 상기 제3 저항값을 가질 수 있다. 제3 스위치(T3)는 제3 저항(R3)과 상기 저전압단 사이에 접속될 수 있다. 제3 스위치(T3)는 제3 제어신호(VCTRL<3>)를 게이트단으로 입력받고 제3 저항(R3)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제3 트랜지스터를 포함할 수 있다. 도면부호 'x8'은 출력단(VOUT)에 접속된 제3 가변 저항셀(RC3)의 개수를 의미할 수 있다.
제4 가변 저항셀(RC4)은 제4 제어신호(VCTRL<4>)에 기초하여 출력단(VOUT)에 제4 저항값을 선택적으로 적용할 수 있다. 즉, 제4 가변 저항셀(RC4)은 상기 제4 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제4 가변 저항셀(RC4)은 제4 저항(R4), 및 제4 스위치(T4)를 포함할 수 있다. 제4 저항(R4)은 출력단(VOUT)과 제4 스위치(T4) 사이에 접속될 수 있다. 제4 저항(R4)은 상기 제4 저항값을 가질 수 있다. 제4 스위치(T4)는 제4 저항(R4)과 상기 저전압단 사이에 접속될 수 있다. 제4 스위치(T4)는 제4 제어신호(VCTRL<4>)를 게이트단으로 입력받고 제4 저항(R4)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제4 트랜지스터를 포함할 수 있다. 도면부호 'x16'은 출력단(VOUT)에 접속된 제4 가변 저항셀(RC4)의 개수를 의미할 수 있다.
제5 가변 저항셀(RC5)은 제5 제어신호(VCTRL<5>)에 기초하여 출력단(VOUT)에 제5 저항값을 선택적으로 적용할 수 있다. 즉, 제5 가변 저항셀(RC5)은 상기 제5 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제5 가변 저항셀(RC5)은 제5 저항(R5), 및 제5 스위치(T5)를 포함할 수 있다. 제5 저항(R5)은 출력단(VOUT)과 제5 스위치(T5) 사이에 접속될 수 있다. 제5 저항(R5)은 상기 제5 저항값을 가질 수 있다. 제5 스위치(T5)는 제5 저항(R5)과 상기 저전압단 사이에 접속될 수 있다. 제5 스위치(T5)는 제5 제어신호(VCTRL<5>)를 게이트단으로 입력받고 제5 저항(R5)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제5 트랜지스터를 포함할 수 있다. 도면부호 'x32'는 출력단(VOUT)에 접속된 제5 가변 저항셀(RC5)의 개수를 의미할 수 있다.
제6 가변 저항셀(RC6)은 제6 제어신호(VCTRL<6>)에 기초하여 출력단(VOUT)에 제6 저항값을 선택적으로 적용할 수 있다. 즉, 제6 가변 저항셀(RC6)은 상기 제6 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제6 가변 저항셀(RC6)은 제6 저항(R6), 및 제6 스위치(T6)를 포함할 수 있다. 제6 저항(R6)은 출력단(VOUT)과 제6 스위치(T6) 사이에 접속될 수 있다. 제6 저항(R6)은 상기 제6 저항값을 가질 수 있다. 제6 스위치(T6)는 제6 저항(R6)과 상기 저전압단 사이에 접속될 수 있다. 제6 스위치(T6)는 제6 제어신호(VCTRL<6>)를 게이트단으로 입력받고 제6 저항(R6)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제6 트랜지스터를 포함할 수 있다. 도면부호 'x64'는 출력단(VOUT)에 접속된 제6 가변 저항셀(RC6)의 개수를 의미할 수 있다.
제7 가변 저항셀(RC7)은 제7 제어신호(VCTRL<7>)에 기초하여 출력단(VOUT)에 제7 저항값을 선택적으로 적용할 수 있다. 즉, 제7 가변 저항셀(RC7)은 상기 제7 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제7 가변 저항셀(RC7)은 제7 저항(R7), 및 제7 스위치(T7)를 포함할 수 있다. 제7 저항(R7)은 출력단(VOUT)과 제7 스위치(T7) 사이에 접속될 수 있다. 제7 저항(R7)은 상기 제7 저항값을 가질 수 있다. 제7 스위치(T7)는 제7 저항(R7)과 상기 저전압단 사이에 접속될 수 있다. 제7 스위치(T7)는 제7 제어신호(VCTRL<7>)를 게이트단으로 입력받고 제7 저항(R7)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제7 트랜지스터를 포함할 수 있다. 도면부호 'x128'은 출력단(VOUT)에 접속된 제7 가변 저항셀(RC7)의 개수를 의미할 수 있다.
제8 가변 저항셀(RC8)은 제8 제어신호(VCTRL<8>)에 기초하여 출력단(VOUT)에 제8 저항값을 선택적으로 적용할 수 있다. 즉, 제8 가변 저항셀(RC8)은 상기 제8 가변 저항값을 출력단(VOUT)에 추가로 적용할 수 있다. 예컨대, 제8 가변 저항셀(RC8)은 제8 저항(R4), 및 제8 스위치(T8)를 포함할 수 있다. 제8 저항(R8)은 출력단(VOUT)과 제8 스위치(T8) 사이에 접속될 수 있다. 제8 저항(R8)은 상기 제8 저항값을 가질 수 있다. 제8 스위치(T)는 제8 저항(R8)과 상기 저전압단 사이에 접속될 수 있다. 제8 스위치(T8)는 제8 제어신호(VCTRL<8>)를 게이트단으로 입력받고 제8 저항(R8)과 상기 저전압단 사이에 소오스단과 드레인단이 접속된 제8 트랜지스터를 포함할 수 있다. 도면부호 'x256'는 출력단(VOUT)에 접속된 제8 가변 저항셀(RC8)의 개수를 의미할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센서(100)의 동작을 설명한다.
픽셀어레이(120)는 로우제어신호들(RCTRLs)에 기초하여 상기 복수의 컬럼라인을 통해 픽셀신호들(PXOUT<1:n>)을 출력할 수 있다. 예컨대, 픽셀어레이(120)는 로우제어신호들(RCTRLs) 중 상기 제1 로우제어신호들에 기초하여 상기 제1 단위로우시간 동안 상기 제1 로우에 배열된 상기 픽셀들에 대응하는 픽셀신호들(PXOUT<1:n>)을 생성할 수 있고, 상기 제y 로우제어신호들에 기초하여 상기 제y 단위로우시간 동안 상기 제y 로우에 배열된 상기 픽셀들에 대응하는 픽셀신호들(PXOUT<1:n>)을 생성할 수 있다.
타이밍제어기(130)는 상기 아날로그 게인에 따라 복수의 제어신호(VCTRLs)와 클럭신호(CLK)를 생성할 수 있다. 예컨대, 타이밍제어기(130)는 상기 아날로그 게인에 따라 다음의 '표 1'과 같이 복수의 제어신호(VCTRLs)와 클럭신호(CLK)를 생성할 수 있다.
No. 제어 대상 아날로그 게인 CLK VCTRLs
1 저항값 AGx1 ~ AGx32 고주파수 VCTRL<1:8>
2 저항값 + 주파수 AGx33 ~ AGx64 저주파수 VCTRL<1:8>
상기 아날로그 게인이 상기 제2 범위(예: 1배수(AGx1) ~ 32배수(AGx32)) 중 어느 하나의 배수를 가질 때, 타이밍제어기(130)는 상기 고주파수를 기본값(default)으로서 가지는 클럭신호(CLK)를 생성하고 출력단(VOUT)에 적용되는 상기 저항값만이 조절되도록 복수의 제어신호(VCTRLs)를 생성할 수 있다. 예컨대, 상기 아날로그 게인이 상기 제2 범위(예: 1배수(AGx1) ~ 32배수(AGx32)) 중 어느 하나의 배수를 가질 때, 타이밍제어기(130)는 클럭신호(CLK)를 상기 고주파수로 고정한 상태에서 상기 어느 하나의 배수를 가지는 상기 아날로그 게인에 따라 복수의 제어신호(VCTRL<1:8>)를 조합할 수 있다.
상기 아날로그 게인이 상기 제1 범위(예: 33배수(AGx33) ~ 64배수(AGx64)) 중 어느 하나의 배수를 가질 때, 타이밍제어기(130)는 상기 저주파수를 가지는 클럭신호(CLK)를 생성하고 출력단(VOUT)에 적용되는 상기 저항값이 조절되도록 복수의 제어신호(VCTRLs)를 생성할 수 있다. 예컨대, 상기 아날로그 게인이 상기 제1 범위(예: 33배수(AGx33) ~ 64배수(AGx64)) 중 어느 하나의 배수를 가질 때, 타이밍제어기(130)는 클럭신호(CLK)를 상기 저주파수로 변경한 상태에서 상기 어느 하나의 배수를 가지는 상기 아날로그 게인에 따라 복수의 제어신호(VCTRL<1:8>)를 조합할 수 있다. 상기 저주파수는 상기 고주파수의 절반(1/2)에 대응하는 주파수일 수 있다.
램프신호생성기(140)는 복수의 제어신호(VCTRLs)와 클럭신호(CLK)에 기초하여 상기 아날로그 게인에 대응하는 기울기를 가지는 램프신호(VRAMP)를 생성할 수 있다. 예컨대, 상기 아날로그 게인이 상기 제2 범위(예: 1배수(AGx1) ~ 32배수(AGx32)) 중 어느 하나의 배수를 가질 때, 램프신호생성기(140)는 출력단(VOUT)에 적용되는 전류레벨의 변화속도를 상기 기본값(default)으로 고정한 상태에서 램프신호(VRAMP)의 출력단(VOUT)에 적용되는 저항값을 조절함으로써 상기 어느 하나의 배수에 대응하는 기울기를 가지는 램프신호(VRAMP)를 출력단(VOUT)을 통해 생성할 수 있다. 그리고, 상기 아날로그 게인이 상기 제1 범위(예: 33배수(AGx33) ~ 64배수(AGx64)) 중 어느 하나의 배수를 가질 때, 램프신호생성기(140)는 출력단(VOUT)에 적용되는 전류레벨의 변화속도를 변경한 상태에서 램프신호(VRAMP)의 출력단(VOUT)에 적용되는 저항값을 조절함으로써 상기 어느 하나의 배수에 대응하는 기울기를 가지는 램프신호(VRAMP)를 출력단(VOUT)을 통해 생성할 수 있다.
한편, 램프신호생성기(140)는 다음의 '수학식 1'에 기초하여 램프신호(VRAMP)의 출력단(VOUT)에 적용되는 저항값을 조절할 수 있다.
Figure pat00001
여기서, "AG"는 상기 아날로그 게인을 의미할 수 있고, "N"은 제1 내지 제8 가변 저항셀(RC1 ~ RC8)의 전체 개수 중 선택된 가변 저항셀의 개수를 의미할 수 있고, "1"은 고정 저항셀(DC)을 의미할 수 있다.
예컨대, 만약 제1 내지 제8 가변 저항셀(RC1 ~ RC8)이 모두 선택되지 않았다면(즉, 복수의 제어신호(VCTRL<1:8>)가 모두 비활성화됨), 램프신호생성기(140)는 고정 저항셀(DC)의 상기 고정 저항값만을 램프신호(VRAMP)의 출력단(VOUT)에 적용함으로써 1배수(AGx1)의 상기 아날로그 게인에 대응하는 기울기를 가지는 램프신호(VRAMP)를 생성할 수 있다.
신호변환기(150)는 램프신호(VRAMP)와 픽셀신호들(PXOUT<1:n>)에 기초하여, 아날로그 타입의 픽셀신호들(PXOUT<1:n>)을 디지털 타입의 픽셀신호(DOUT<1:n>)로 변환할 수 있다.
도 5에는 램프신호(VRAMP)를 설명하기 위한 그래프 도면이 도시되어 있다.
도 5를 참조하면, 램프신호(VRAMP)는 상기 아날로그 게인에 대응하는 기울기를 가질 수 있다. 예컨대, 상기 아날로그 게인이 32배수(AGx32)를 가질 때 램프신호(VRAMP)는 상대적으로 가파른 기울기를 가질 수 있고, 상기 아날로그 게인이 64배수(AGx32)를 가질 때 램프신호(VRAMP)는 상대적으로 완만한 기울기를 가질 수 있다.
상기 아날로그 게인이 32배수(AGx32)를 가질 때, 램프신호생성기(140)는 상기 전류레벨의 변화속도(즉, 클럭신호(CLK)의 주파수)를 상기 기본값으로 고정한 상태에서 상기 저항값만을 조절하여 상대적으로 가파른 기울기를 가지는 램프신호(VRAMP)를 생성할 수 있다. 상기 아날로그 게인이 64배수(AGx64)를 가질 때, 램프신호생성기(140)는 상기 전류레벨의 변화속도(즉, 클럭신호(CLK)의 주파수)를 변경한 상태에서 상기 저항값을 조절하여 상대적으로 완만한 기울기를 가지는 램프신호(VRAMP)를 생성할 수 있다.
이와 같은 본 발명의 실시예들에 따르면, 램프신호의 출력단에 적용되는 저항값 및 전류레벨의 변화속도(즉, 클럭신호의 주파수)를 아날로그 게인에 따라 적절하게 조합 및 조절함으로써 최적화된 램프신호를 생성할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 이미지 센서 110 : 로우 제어기
120 : 픽셀 어레이 130 : 타이밍제어기
140 : 램프신호생성기 150 : 신호변환기

Claims (12)

  1. 예정된 배수 범위를 가지는 아날로그 게인에 따라 복수의 제어신호를 생성하기 위한 제1 제어회로;
    제1 전압단과 램프신호의 출력단에 접속되고, 상기 복수의 제어신호에 기초하여 상기 출력단에 적용되는 저항값을 조절하는 저항회로;
    상기 아날로그 게인이 상기 예정된 배수 범위 중 제1 범위를 가질 때 제1 주파수를 가지는 클럭신호를 생성하고, 상기 아날로그 게인이 상기 예정된 배수 범위 중 제2 범위를 가질 때 제2 주파수를 가지는 상기 클럭신호를 생성하기 위한 제2 제어회로; 및
    제2 전압단과 상기 출력단에 접속되고, 상기 클럭신호에 기초하여 상기 출력단에 적용되는 전류레벨과 상기 전류레벨의 변화속도를 조절하기 위한 전류회로
    를 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 저항회로는,
    상기 출력단에 고정된 저항값을 적용하기 위한 제1 저항셀(cell); 및
    상기 복수의 제어신호에 기초하여 상기 출력단에 가변된 저항값을 적용하기 위한 복수의 제2 저항셀들을 포함하는 이미지 센서.
  3. 제1항에 있어서,
    상기 전류회로는,
    상기 클럭신호에 기초하여 복수의 선택신호를 생성하기 위한 디코더; 및
    상기 복수의 선택신호에 기초하여 상기 전류레벨을 순차적으로 조절하고 상기 전류레벨의 상기 변화속도를 조절하기 위한 전류셀어레이를 포함하는 이미지 센서.
  4. 제1항에 있어서,
    상기 제1 범위는 상대적으로 높은 배수들을 포함하고,
    상기 제2 범위는 상대적으로 낮은 배수들을 포함하는 이미지 센서.
  5. 제1항에 있어서,
    상기 제1 주파수는 상대적으로 고주파수이고,
    상기 제2 주파수는 상대적으로 저주파수인 이미지 센서.
  6. 픽셀신호들을 생성하기 위한 픽셀어레이;
    복수의 제어신호와 클럭신호에 기초하여, 아날로그 게인이 예정된 배수 범위 중 제1 범위를 가질 때 램프신호의 출력단에 적용되는 저항값과 상기 출력단에 적용되는 전류레벨의 변화속도를 조절하여 상기 출력단을 통해 상기 램프신호를 생성하고, 상기 아날로그 게인이 상기 예정된 배수 범위 중 제2 범위를 가질 때 상기 저항값만을 조절하여 상기 출력단을 통해 상기 램프신호를 생성하는 램프신호생성기; 및
    상기 램프신호에 기초하여 상기 픽셀신호들을 리드아웃하기 위한 신호변환기
    를 포함하는 이미지 센서.
  7. 제6항에 있어서,
    상기 램프신호생성기는 상기 아날로그 게인이 상기 제2 범위를 가질 때 상대적으로 고주파수를 가지는 클럭신호에 기초하여 상기 전류레벨의 상기 변화속도를 고정된 값으로 설정하고, 상기 아날로그 게인이 상기 제1 범위를 가질 때 상대적으로 저주파수를 가지는 상기 클럭신호에 기초하여 상기 전류레벨의 상기 변화속도를 변경된 값으로 설정하는 이미지 센서.
  8. 제6항에 있어서,
    상기 램프신호생성기는,
    제1 전압단과 상기 출력단에 접속되고, 상기 복수의 제어신호에 기초하여 상기 출력단에 적용되는 상기 저항값을 조절하는 저항회로; 및
    제2 전압단과 상기 출력단에 접속되고, 상기 클럭신호에 기초하여 상기 출력단에 적용되는 상기 전류레벨과 상기 전류레벨의 상기 조절속도를 조절하기 위한 전류회로
    를 포함하는 이미지 센서.
  9. 제8항에 있어서,
    상기 저항회로는,
    상기 출력단에 고정된 저항값을 적용하기 위한 제1 저항셀(cell); 및
    상기 복수의 제어신호에 기초하여 상기 출력단에 가변된 저항값을 적용하기 위한 복수의 제2 저항셀들을 포함하는 이미지 센서
  10. 제8항에 있어서,
    상기 전류회로는,
    상기 클럭신호에 기초하여 복수의 선택신호를 생성하기 위한 디코더; 및
    상기 복수의 선택신호에 기초하여 상기 출력단에 적용되는 상기 전류레벨을 순차적으로 조절하고 상기 전류레벨의 상기 변화속도를 조절하기 위한 전류셀어레이를 포함하는 이미지 센서.
  11. 제6항에 있어서,
    상기 아날로그 게인에 따라 상기 복수의 제어신호를 생성하기 위한 타이밍제어기를 더 포함하는 이미지 센서.
  12. 제11항에 있어서,
    상기 타이밍제어기는,
    상기 예정된 배수 범위를 가지는 아날로그 게인에 따라 복수의 제어신호를 생성하기 위한 제1 제어회로; 및
    상기 아날로그 게인이 상기 제1 범위를 가질 때 제1 주파수를 가지는 상기 클럭신호를 생성하고, 상기 아날로그 게인이 상기 제2 범위를 가질 때 제2 주파수를 가지는 상기 클럭신호를 생성하기 위한 제2 제어회로를 포함하는 이미지 센서.
KR1020210183738A 2021-12-21 2021-12-21 이미지 센서 KR20230094514A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210183738A KR20230094514A (ko) 2021-12-21 2021-12-21 이미지 센서
US17/849,051 US11722803B2 (en) 2021-12-21 2022-06-24 Ramp signal generator and image sensor including the same
CN202211391425.0A CN116320802A (zh) 2021-12-21 2022-11-08 斜坡信号发生器及包括其的图像传感器
DE102022134253.0A DE102022134253A1 (de) 2021-12-21 2022-12-21 Rampensignalgenerator und Bildsensor mit demselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210183738A KR20230094514A (ko) 2021-12-21 2021-12-21 이미지 센서

Publications (1)

Publication Number Publication Date
KR20230094514A true KR20230094514A (ko) 2023-06-28

Family

ID=86606284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183738A KR20230094514A (ko) 2021-12-21 2021-12-21 이미지 센서

Country Status (4)

Country Link
US (1) US11722803B2 (ko)
KR (1) KR20230094514A (ko)
CN (1) CN116320802A (ko)
DE (1) DE102022134253A1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682750B2 (ja) 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
CN108337455B (zh) * 2017-01-18 2022-03-11 三星电子株式会社 图像传感器

Also Published As

Publication number Publication date
US20230199344A1 (en) 2023-06-22
US11722803B2 (en) 2023-08-08
DE102022134253A1 (de) 2023-06-22
CN116320802A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
JP6004664B2 (ja) 光電変換装置、光電変換装置の駆動方法
JP4449565B2 (ja) 物理量分布検知の半導体装置
KR102456577B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
CN107113388B (zh) 固体摄像装置以及照相机
US9445029B2 (en) Solid-state imaging apparatus with plural column circuits arranged separately in upper and lower positions and driving method therefor
CN111629161B (zh) 比较器及包括该比较器的图像感测装置
US20120006974A1 (en) Solid-state imaging device
JP6589868B2 (ja) 固体撮像素子および電子機器
JP5801665B2 (ja) 固体撮像装置、ａ／ｄ変換器およびその制御方法
KR101411369B1 (ko) 촬상 시스템 및 촬상장치
KR102570511B1 (ko) 전자 장치
KR102221061B1 (ko) 노이즈 제거 기능을 가지는 램프 신호 발생 장치
US20160044261A1 (en) A/d conversion circuit and image-capturing device
CN107251545A (zh) 固体摄像装置以及照相机
JP2017060071A (ja) 半導体装置
JP2009130828A (ja) 固体撮像装置
US20150189203A1 (en) Solid state imaging device and method of driving solid state imaging device
KR20230094514A (ko) 이미지 센서
KR102506833B1 (ko) 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
US10757356B2 (en) Comparison device and CMOS image sensor including the same
US7671644B2 (en) Process insensitive delay line
US11252364B2 (en) Image sensing device generating ramp voltage with coarse ramp current and fine ramp current for single ramp period
KR102600445B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US8587689B2 (en) Time AD converter and solid state image pickup device
US20230217125A1 (en) Image sensor