DE102022134253A1

DE102022134253A1 - Rampensignalgenerator und Bildsensor mit demselben

Info

Publication number: DE102022134253A1
Application number: DE102022134253.0A
Authority: DE
Inventors: Hyuen Hee BAE
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2021-12-21
Filing date: 2022-12-21
Publication date: 2023-06-22
Also published as: KR20230094514A; US20230199344A1; US11722803B2; CN116320802A

Abstract

Offenbart ist ein Rampensignalgenerator, umfassend eine Widerstandsschaltung, die mit einem ersten Spannungsanschluss und einem Ausgangsanschluss gekoppelt ist und gemäß einer Vielzahl von Steuersignalen einen an den Ausgangsanschluss angelegten Widerstandswert einstellt, wobei ein Rampensignal über der Ausgangsanschluss ausgegeben wird, und eine Stromschaltung, die mit einem zweiten Spannungsanschluss und dem Ausgangsanschluss gekoppelt ist und gemäß einem Taktsignal einen an den Ausgangsanschluss angelegten Strompegel und eine Änderungsrate des Strompegels einstellt, wobei die Vielzahl von Steuersignalen gemäß einer analogen Verstärkung mit einem Mehrfachbereich erzeugt wird, und wobei das Taktsignal eine erste Frequenz aufweist, wenn die analoge Verstärkung einen ersten Bereich innerhalb des Mehrfachbereichs aufweist, und eine zweite Frequenz aufweist, wenn die analoge Verstärkung einen zweiten Bereich innerhalb des Mehrfachbereichs aufweist.

Description

HINTERGRUND
1. Gebiet
Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen eine Halbleiterkonstruktionstechnik und insbesondere einen Bildsensor, der einen Rampensignalgenerator umfasst.
2. Beschreibung des Standes der Technik
Bildsensoren sind Vorrichtungen zum Erfassen von Bildern unter Verwendung der Eigenschaft eines Halbleiters, der auf Licht reagiert. Bildsensoren können grob in CCD (Charge-Coupled Device)-Bildsensoren und CMOS(Complementary Metal-Oxide Semiconductor)-Bildsensoren unterteilt werden. In letzter Zeit sind CMOS-Bildsensoren weit verbreitet, da die CMOS-Bildsensoren ermöglichen können, dass sowohl analoge als auch digitale Steuerschaltungen direkt auf einem einzigen integrierten Schaltkreis (Integrated Circuit - IC) realisiert werden können.
ZUSAMMENFASSUNG
Verschiedene Ausführungsformen der vorliegenden Offenbarung sind auf einen Bildsensor gerichtet, der ein optimiertes Rampensignal erzeugen kann, wenn eine analoge Verstärkung eingestellt bzw. angepasst wird.
Gemäß einer Ausführungsform der vorliegenden Offenbarung kann ein Rampensignalgenerator umfassen: eine Widerstandsschaltung, die mit einem ersten Spannungsanschluss und einem Ausgangsanschluss gekoppelt ist und geeignet ist zum Einstellen bzw. Anpassen eines an den Ausgangsanschluss angelegten Widerstandswertes gemäß einer Vielzahl von Steuersignalen, wobei ein Rampensignal über der Ausgangsanschluss ausgegeben wird; und eine Stromschaltung, die mit einem zweiten Spannungsanschluss und dem Ausgangsanschluss gekoppelt ist und geeignet ist zum Einstellen bzw. Anpassen eines an den Ausgangsanschluss angelegten Strompegels und einer Änderungsrate des Strompegels gemäß einem Taktsignal, wobei die Vielzahl von Steuersignalen gemäß einer analogen Verstärkung mit einem vorgegebenen Mehrfachbereich erzeugt wird, und wobei das Taktsignal eine erste Frequenz aufweist, wenn die analoge Verstärkung einen ersten Bereich innerhalb des vorgegebenen Mehrfachbereichs aufweist, und eine zweite Frequenz aufweist, wenn die analoge Verstärkung einen zweiten Bereich innerhalb des vorgegebenen Mehrfachbereichs aufweist.
Gemäß einer Ausführungsform der vorliegenden Offenbarung kann ein Bildsensor umfassen: ein Pixelarray bzw. eine Pixelanordnung, das/die zum Erzeugen von Pixelsignalen geeignet ist; einen Rampensignalgenerator, der geeignet ist zum: Erzeugen eines Rampensignals durch einen Ausgangsanschluss durch Einstellen eines an den Ausgangsanschluss angelegten Widerstandswertes und einer Änderungsrate eines an den Ausgangsanschluss angelegten Strompegels gemäß einer Vielzahl von Steuersignalen und einem Taktsignal, wenn eine analoge Verstärkung einen ersten Bereich innerhalb eines vorgegebenen Mehrfachbereichs aufweist, und zum Erzeugen des Rampensignals durch den Ausgangsanschluss durch Einstellen nur des Widerstandswertes gemäß der Vielzahl von Steuersignalen und dem Taktsignal, wenn die analoge Verstärkung einen zweiten Bereich in dem vorgegebenen Mehrfachbereich aufweist; und einen Signalwandler, der zum Auslesen der Pixelsignale auf der Grundlage des Rampensignals geeignet ist.
Gemäß einer Ausführungsform der vorliegenden Offenbarung kann ein Bildsensor umfassen: eine Zeitsteuerung (Timing-Controller), die eingerichtet ist, um einen Takt zu erzeugen, der gemäß einem von ausgewählten Verstärkungswerten eine erste oder zweite Frequenz aufweist; einen Rampensignalgenerator, der eingerichtet ist, um ein Rampensignal an einem Ausgangsknoten auf einem Pfad zwischen Hoch- und Niederspannungsknoten zu erzeugen, und der umfasst: eine Stromschaltung, die eingerichtet ist, um gemäß einer Flanke des Takts einen Pegel eines in dem Pfad fließenden Stroms einzustellen, und eine Widerstandsschaltung, die eingerichtet ist, um gemäß dem ausgewählten Verstärkungswert einen Widerstandswert zwischen dem Ausgangsknoten und dem Niederspannungsknoten einzustellen; und einen Signalwandler, der eingerichtet ist, um analoge Pixelsignale gemäß dem Rampensignal in digitale Pixelsignale umzuwandeln, wobei die erste Frequenz niedriger als die zweite Frequenz ist und wobei die erste und die zweite Frequenz dem ausgewählten Verstärkungswert entsprechen, der zu höheren bzw. niedrigeren Gruppen der Verstärkungswerte gehört.
Figurenliste

1 zeigt ein Blockdiagramm, das einen Bildsensor gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
2 zeigt ein Blockdiagramm, das einen in 1 dargestellten Rampensignalgenerator gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
3 zeigt ein Blockdiagramm, das eine in 2 dargestellten Stromschaltung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
4 zeigt ein Schaltbild, das eine in 2 dargestellte Widerstandsschaltung gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
5 zeigt ein Grafikdiagramm, das ein in 1 dargestelltes Rampensignal gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.

AUSFÜHRLICHE BESCHREIBUNG
Verschiedene Ausführungsformen der vorliegenden Offenbarung werden im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, um die vorliegende Offenbarung im Detail zu beschreiben, so dass ein Durchschnittsfachmann auf dem Gebiet, auf das sich die vorliegende Offenbarung bezieht, die technische Lehre der vorliegenden Offenbarung leicht umsetzen können.
Es versteht sich, dass, wenn ein Element als „verbunden mit“ oder „gekoppelt mit“ einem anderen Element bezeichnet wird, das Element direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder elektrisch mit dem anderen Element verbunden oder gekoppelt sein kann, wobei ein oder mehrere Elemente dazwischen angeordnet sind. Darüber hinaus versteht es sich, dass die Begriffe „aufweisen/aufweist“, „aufweisend“, „umfassen/umfasst“ und „umfassend/einschließlich“, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein eines oder mehrerer anderer Elemente nicht ausschließen, sondern auch das eine oder die mehreren anderen Elemente umfassen oder aufweisen können, sofern nicht anders erwähnt. In der Beschreibung in der gesamten Spezifikation werden einige Komponenten in der Einzahl beschrieben, aber die vorliegende Offenbarung ist nicht darauf beschränkt, und es wird verstanden, dass die Komponenten in der Mehrzahl gebildet werden können.
1 zeigt ein Blockdiagramm, das einen Bildsensor 100 gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 1 kann der Bildsensor 100 eine Zeilensteuerung 110, eine Pixelanordnung 120, eine Zeitsteuerung 130, einen Rampensignalgenerator 140 und einen Signalwandler 150 umfassen.
Die Zeilensteuerung 110 kann Zeilensteuersignale RCTRLs zum Steuern der Pixelanordnung 120 für jede Zeile erzeugen. Zum Beispiel kann die Zeilensteuerung 110 erste Zeilensteuersignale zum Steuern von Pixeln erzeugen, die in ersten Zeile der Pixelanordnung 120 angeordnet sind, und y-te Zeilensteuersignale zum Steuern von Pixeln erzeugen, die in einer y-ten Zeile der Pixelanordnung 120 angeordnet sind, wobei „y“ eine natürliche Zahl größer als 2 ist. Die Zeilensteuersignale RCTRLs können die ersten bis y-ten Zeilensteuersignale umfassen.
Die Pixelanordnung 120 kann eine Vielzahl von Pixeln (nicht dargestellt) umfassen, die an den Kreuzungspunkten bzw. Schnittstellen einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet sind. Die Vielzahl von Pixeln kann auf der Grundlage der Zeilensteuersignale RCTRLs Pixelsignale PXOUT<1:n> über eine Vielzahl von Spaltenleitungen für jede Zeile ausgeben. Zum Beispiel können die Pixel, die in der ersten Zeile unter der Vielzahl von Pixeln angeordnet sind, die Pixelsignale PXOUT<1:n> für eine erste Einheitszeilenzeit auf der Grundlage der ersten Zeilensteuersignale erzeugen, und die Pixel, die in der y-ten Zeile unter der Vielzahl von Pixeln angeordnet sind, können die Pixelsignale PXOUT<1:n> für eine y-te Einheitszeilenzeit auf der Grundlage der y-ten Zeilensteuersignale erzeugen.
Die Zeitsteuerung 130 kann eine Vielzahl von Steuersignalen VCTRLs und ein Taktsignal CLK gemäß einer analogen Verstärkung erzeugen, die einen vorgegebenen Mehrfachbereich aufweist. Zum Beispiel kann der vorgegebene Mehrfachbereich ein Vielfaches von 1 (AGx1) bis ein Vielfaches von 64 (AGx64) umfassen. Zum Beispiel kann die Zeitsteuerung 130 die Vielzahl von Steuersignalen VCTRLs entsprechend der analogen Verstärkung erzeugen und das Taktsignal CLK mit einer der analogen Verstärkung entsprechenden Frequenz erzeugen.
Die Zeitsteuerung 130 kann eine erste Steuerschaltung CC1 und eine zweite Steuerschaltung CC2 umfassen. Die erste Steuerschaltung CC1 kann die Vielzahl von Steuersignalen VCTRLs gemäß der analogen Verstärkung erzeugen. Zum Beispiel kann die erste Steuerschaltung CC1 die Vielzahl von Steuersignalen VCTRLs, die einem in dem vorgegebenen Mehrfachbereich umfassten beliebigen Vielfachen entsprechen, auf der Grundlage der analogen Verstärkung erzeugen. Die zweite Steuerschaltung CC2 kann das Taktsignal CLK gemäß der analogen Verstärkung erzeugen. Zum Beispiel kann die zweite Steuerschaltung CC2 das Taktsignal CLK mit einer ersten Frequenz erzeugen, wenn die analoge Verstärkung einen ersten Bereich in dem vorgegebenen Mehrfachbereich aufweist, und das Taktsignal CLK mit einer zweiten Frequenz erzeugen, wenn die analoge Verstärkung einen zweiten Bereich in dem vorgegebenen Mehrfachbereich aufweist. Der zweite Bereich kann relativ niedrige Vielfache des vorgegebenen Mehrfachbereichs umfassen. Zum Beispiel kann der zweite Bereich ein Vielfaches von 1 (AGx1) bis zum Vielfachen von 32 (AGx32) unter dem Vielfachen von 1 (AGx1) bis zum Vielfachen von 64 (AGx64) umfassen. Der erste Bereich kann relativ hohe Vielfache des vorgegebenen Mehrfachbereichs umfassen. Zum Beispiel kann der erste Bereich ein Vielfaches von 33 (AGx33) bis zum Vielfachen von 64 (AGx64) unter dem Vielfachen von 1 (AGx1) bis zum Vielfachen von 64 (AGx64) umfassen. Die zweite Frequenz kann eine relativ hohe Frequenz sein, und die erste Frequenz kann eine relativ niedrige Frequenz sein. Zum Beispiel kann die erste Frequenz eine Frequenz sein, die der Hälfte (1/2) der zweiten Frequenz entspricht.
Der Rampensignalgenerator 140 kann auf der Grundlage der Vielzahl von Steuersignalen VCTRLs und des Taktsignals CLK ein Rampensignal VRAMP erzeugen, das eine der analogen Verstärkung entsprechende Steigung aufweist. Zum Beispiel kann der Rampensignalgenerator 140 das Rampensignal VRAMP durch einen Ausgangsanschluss VOUT des Rampensignals VRAMP erzeugen, indem er sowohl einen an den Ausgangsanschluss VOUT angelegten Widerstandswert als auch eine Änderungsrate eines an den Ausgangsanschluss VOUT angelegten Strompegels einstellt bzw. anpasst, wenn die analoge Verstärkung den ersten Bereich in dem vorgegebenen Mehrfachbereich aufweist, und kann das Rampensignal VRAMP durch den Ausgangsanschluss VOUT erzeugen, indem er nur den Widerstandswert zwischen dem Widerstandswert und der Änderungsrate des Strompegels einstellt bzw. anpasst, wenn die analoge Verstärkung den zweiten Bereich in dem vorgegebenen Mehrfachbereich aufweist. Das heißt, der Rampensignalgenerator 140 kann den Widerstandswert in einem Zustand, in dem die Änderungsrate des Strompegels auf einen ersten Wert (d.h. einen festen Wert oder einen Standardwert) eingestellt ist, auf der Grundlage des Taktsignals CLK, das die hohe Frequenz aufweist, wenn die analoge Verstärkung den zweiten Bereich aufweist, einstellen, und kann den Widerstandswert in einem Zustand, in dem die Änderungsrate des Strompegels auf einen zweiten Wert (d.h. einen geänderten Wert oder einen variablen Wert) eingestellt ist, auf der Grundlage des Taktsignals CLK, das die niedrige Frequenz aufweist, wenn die analoge Verstärkung den ersten Bereich aufweist, einstellen.
Der Signalwandler 150 kann die analogen Pixelsignale PXOUT<1:n> auf der Grundlage des Rampensignals VRAMP und der Pixelsignale PXOUT<1:n> in digitale Pixelsignale DOUT<1:n> umwandeln. Zum Beispiel kann der Signalwandler 150 eine Vielzahl von Analog-Digital-Wandlern (ADCs) umfassen, die der Vielzahl von Spalten entsprechen.
2 zeigt ein Blockdiagramm, das ein Beispiel für den in 1 dargestellten Rampensignalgenerator 140 gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 2 kann der Rampensignalgenerator 140 eine Stromschaltung 141 und eine Widerstandsschaltung 143 umfassen.
Die Stromschaltung 141 kann mit einem Hochspannungsanschluss und dem Ausgangsanschluss VOUT gekoppelt sein. Die Stromschaltung 141 kann den an dem Ausgangsanschluss VOUT angelegten Strompegel und die Änderungsrate des Strompegels auf der Grundlage des Taktsignals CLK einstellen. Beispielsweise kann die Stromschaltung 141 den Strompegel gemäß einer bestimmten Flanke, d.h. einer steigenden oder einer fallenden Flanke, des Taktsignals CLK einstellen und die Änderungsrate des Strompegels gemäß der Frequenz des Taktsignals CLK einstellen. Der Strompegel kann einer Rampenrichtung des Rampensignals VRAMP entsprechen, und die Änderungsrate des Strompegels kann der Steigung des Rampensignals VRAMP entsprechen.
Die Widerstandsschaltung 143 kann mit einem Niederspannungsanschluss und dem Ausgangsanschluss VOUT gekoppelt sein. Die Widerstandsschaltung 143 kann den an dem Ausgangsanschluss VOUT angelegten Widerstandswert auf der Grundlage der Vielzahl von Steuersignalen VCTRLs einstellen. Der Widerstandswert kann der Steigung des Rampensignals VRAMP entsprechen.
3 zeigt ein Blockdiagramm, das ein Beispiel der in 2 dargestellten Stromschaltung 141 gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 3 kann die Stromschaltung 141 einen Zeilendecoder RDEC, einen Spaltendecoder CDEC und ein Stromzellenanordnung RCA umfassen.
Der Zeilendecoder RDEC kann eine Vielzahl von Zeilenauswahlsignalen RSELs auf der Grundlage des Taktsignals CLK erzeugen. Beispielsweise kann der Zeilendecoder RDEC alle der Vielzahl von Zeilenauswahlsignalen RSELs aktivieren und dann die Vielzahl von Zeilenauswahlsignalen RSELs nacheinander deaktivieren.
Der Spaltendecoder CDEC kann eine Vielzahl von Spaltenauswahlsignalen CSELs auf der Grundlage des Taktsignals CLK erzeugen. Zum Beispiel kann der Spaltendecoder CDEC alle der Vielzahl von Spaltenauswahlsignalen CSELs aktivieren und dann die Vielzahl von Spaltenauswahlsignalen CSELs sequentiell deaktivieren.
Die Stromzellenanordnung RCA kann auf der Grundlage der Vielzahl von Zeilenauswahlsignalen RSELs und der Vielzahl von Spaltenauswahlsignalen CSELs den Strompegel des Rampensignals VRAMP, das an den Ausgangsanschluss VOUT des Rampensignals VRAMP angelegt wird, nacheinander einstellen und die Änderungsrate des Strompegels einstellen. Die Stromzellenanordnung RCA kann eine Vielzahl von Stromzellen CE umfassen, die an den Kreuzungspunkten einer Vielzahl von Zeilen und einer Vielzahl von Spalten angeordnet sind. Die Vielzahl von Stromzellen CE kann auf der Grundlage der Vielzahl von Zeilenauswahlsignalen RSELs und der Vielzahl von Spaltenauswahlsignalen CSELs ausgewählt werden. Beispielsweise kann die Vielzahl von Stromzellen CE alle auf der Grundlage der Vielzahl von aktivierten Zeilenauswahlsignalen RSELs und der Vielzahl von aktivierten Spaltenauswahlsignalen CSELs aktiviert werden und dann nacheinander auf der Grundlage der Vielzahl von Zeilenauswahlsignalen RSELs, die nacheinander deaktiviert werden, und der Vielzahl von Spaltenauswahlsignalen CSELs, die nacheinander deaktiviert werden, deaktiviert werden. Die Anzahl der aktivierten und deaktivierten Stromzellen CE kann sich auf den Strompegel des Rampensignals VRAMP beziehen, und ein Intervall, in dem jede der Stromzellen CE von einem aktivierten Zustand in einen deaktivierten Zustand wechselt, kann sich auf die Steigung des Rampensignals VRAMP beziehen.
Obwohl die vorliegende Ausführungsform den Zeilendecoder RDEC und den Spaltendecoder CDEC umfasst, ist die vorliegende Ausführungsform nicht darauf beschränkt und kann in Abhängigkeit von einer Konstruktion zur Anordnung des Stromzellenanordnung RCA nur einen des Zeilendecoders RDEC und des Spaltendecoders CDEC umfassen.
4 zeigt ein Schaltbild, das ein Beispiel der in 2 dargestellten Widerstandsschaltung 143 gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 4 kann die Widerstandsschaltung 143 eine Zelle DC mit einem Festwiderstand (Festwiderstandszelle DC) und eine Vielzahl von Zellen RC1 bis RC8 mit variablem Widerstand (Regelwiderstandszellen RC1 bis RC8) umfassen. Im Folgenden wird die Vielzahl von Zellen RC1 bis RC8 mit variablem Widerstand als erste bis achte Zellen RC1 bis RC8 mit variablem Widerstand bezeichnet, und die Vielzahl von Steuersignalen VCTRLs wird als erste bis achte Steuersignale VCTRL<1:8> beschrieben.
Die Zelle DC mit einem Festwiderstand kann einen festen Widerstandswert an der Ausgangsanschluss VOUT anlegen. Das heißt, die Zelle DC mit einem Festwiderstand kann den Festwiderstandswert als einen Standardwert an den Ausgangsanschluss VOUT anlegen. Die Zelle DC mit einem Festwiderstand kann zum Beispiel einen Widerstand RR und einen Schalter TT umfassen. Der Widerstand RR kann zwischen dem Ausgangsanschluss VOUT und dem Schalter TT gekoppelt sein. Der Widerstand RR kann den festen Widerstandswert aufweisen. Der Schalter TT kann zwischen dem Widerstand RR und dem Niederspannungsanschluss gekoppelt sein. Der Schalter TT kann einen Transistor umfassen, der einen mit dem Hochspannungsanschluss gekoppelten Gate-Anschluss sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem Widerstand RR und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x16“ kann sich auf die Anzahl der mit dem Ausgangsanschluss VOUT parallel gekoppelten Zellen DC mit einem Festwiderstand beziehen.
Die erste Zelle RC1 mit variablem Widerstand kann auf der Grundlage des ersten Steuersignals VCTRL<1> wahlweise einen ersten Widerstandswert an der Ausgangsanschluss VOUT anlegen. Das heißt, die erste Zelle RC1 mit variablem Widerstand kann zusätzlich einen ersten variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die erste Zelle RC1 mit variablem Widerstand einen ersten Widerstand R1 und einen ersten Schalter T1 umfassen. Der erste Widerstand R1 kann zwischen dem Ausgangsanschluss VOUT und dem ersten Schalter T1 gekoppelt sein. Der erste Widerstand R1 kann den ersten Widerstandswert aufweisen. Der erste Schalter T1 kann zwischen dem ersten Widerstand R1 und dem Niederspannungsanschluss gekoppelt sein. Der erste Schalter T1 kann einen ersten Transistor aufweisen, der einen Gate-Anschluss, der das erste Steuersignal VCTRL<1> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem ersten Widerstand R1 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x2“ kann sich auf die Anzahl von Zellen RC1 mit variablem Widerstand beziehen, die mit dem Ausgangsanschluss VOUT gekoppelt sind.
Die zweite Zelle RC2 mit variablem Widerstand kann auf der Grundlage des zweiten Steuersignals VCTRL<2> wahlweise einen zweiten Widerstandswert an der Ausgangsanschluss VOUT anlegen. Das heißt, die zweite Zelle RC2 mit variablem Widerstand kann zusätzlich einen zweiten variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die zweite Zelle RC2 mit variablem Widerstand einen zweiten Widerstand R2 und einen zweiten Schalter T2 umfassen. Der zweite Widerstand R2 kann zwischen dem Ausgangsanschluss VOUT und dem zweiten Schalter T2 gekoppelt sein. Der zweite Widerstand R2 kann den zweiten Widerstandswert aufweisen. Der zweite Schalter T2 kann zwischen dem zweiten Widerstand R2 und der Niederspannungsanschluss gekoppelt sein. Der zweite Schalter T2 kann einen zweiten Transistor aufweisen, der einen Gate-Anschluss, der das zweite Steuersignal VCTRL<2> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem zweiten Widerstand R2 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x4“ kann sich auf die Anzahl der mit dem Ausgangsanschluss VOUT parallel gekoppelten zweiten Zellen RC2 mit variablem Widerstand beziehen.
Die dritte Zelle RC3 mit variablem Widerstand kann auf der Grundlage des dritten Steuersignals VCTRL<3> wahlweise einen dritten Widerstandswert an der Ausgangsanschluss VOUT anlegen. Das heißt, die dritte Zelle RC3 mit variablem Widerstand kann zusätzlich einen dritten variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die dritte Zelle RC3 mit variablem Widerstand einen dritten Widerstand R3 und einen dritten Schalter T3 umfassen. Der dritte Widerstand R3 kann zwischen dem Ausgangsanschluss VOUT und dem dritten Schalter T3 gekoppelt sein. Der dritte Widerstand R3 kann den dritten Widerstandswert aufweisen. Der dritte Schalter T3 kann zwischen dem dritten Widerstand R3 und dem Niederspannungsanschluss gekoppelt sein. Der dritte Schalter T3 kann einen dritten Transistor aufweisen, der einen Gate-Anschluss, der das dritte Steuersignal VCTRL<3> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem dritten Widerstand R3 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x8“ kann sich auf die Anzahl der dritten Zellen RC3 mit variablem Widerstand beziehen, die mit dem Ausgangsanschluss VOUT gekoppelt sind.
Die vierte Zelle RC4 mit variablem Widerstand kann auf der Grundlage des vierten Steuersignals VCTRL<4> wahlweise einen vierten Widerstandswert an der Ausgangsanschluss VOUT anlegen. Das heißt, die vierte Zelle RC4 mit variablem Widerstand kann zusätzlich einen vierten variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die vierte Zelle RC4 mit variablem Widerstand einen vierten Widerstand R4 und einen vierten Schalter T4 umfassen. Der vierte Widerstand R4 kann zwischen dem Ausgangsanschluss VOUT und dem vierten Schalter T4 gekoppelt sein. Der vierte Widerstand R4 kann den vierten Widerstandswert aufweisen. Der vierte Schalter T4 kann zwischen dem vierten Widerstand R4 und dem Niederspannungsanschluss gekoppelt sein. Der vierte Schalter T4 kann einen vierten Transistor aufweisen, der einen Gate-Anschluss, der das vierte Steuersignal VCTRL<4> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem vierten Widerstand R4 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x16“ kann sich auf die Anzahl der vierten Zellen RC4 mit variablem Widerstand beziehen, die mit dem Ausgangsanschluss VOUT gekoppelt sind.
Die fünfte Zelle RC5 mit variablem Widerstand kann auf der Grundlage des fünften Steuersignals VCTRL<5> wahlweise einen fünften Widerstandswert an den Ausgangsanschluss VOUT anlegen. Das heißt, die fünfte Zelle RC5 mit variablem Widerstand kann zusätzlich einen fünften variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die fünfte Zelle RC5 mit variablem Widerstand einen fünften Widerstand R5 und einen fünften Schalter T5 umfassen. Der fünfte Widerstand R5 kann zwischen dem Ausgangsanschluss VOUT und dem fünften Schalter T5 gekoppelt sein. Der fünfte Widerstand R5 kann den fünften Widerstandswert aufweisen. Der fünfte Schalter T5 kann zwischen dem fünften Widerstand R5 und dem Niederspannungsanschluss gekoppelt sein. Der fünfte Schalter T5 kann einen fünften Transistor aufweisen, der einen Gate-Anschluss, der das fünfte Steuersignal VCTRL<5> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem fünften Widerstand R5 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x32“ kann sich auf die Anzahl der fünften Zellen RC5 mit variablem Widerstand beziehen, die mit dem Ausgangsanschluss VOUT gekoppelt sind.
Die sechste Zelle RC6 mit variablem Widerstand kann auf der Grundlage des sechsten Steuersignals VCTRL<6> wahlweise einen sechsten Widerstandswert an der Ausgangsanschluss VOUT anlegen. Das heißt, die sechste Zelle RC6 mit variablem Widerstand kann zusätzlich einen sechsten variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die sechste Zelle RC6 mit variablem Widerstand einen sechsten Widerstand R6 und einen sechsten Schalter T6 umfassen. Der sechste Widerstand R6 kann zwischen dem Ausgangsanschluss VOUT und dem sechsten Schalter T6 gekoppelt sein. Der sechste Widerstand R6 kann den sechsten Widerstandswert aufweisen. Der sechste Schalter T6 kann zwischen dem sechsten Widerstand R6 und dem Niederspannungsanschluss gekoppelt sein. Der sechste Schalter T6 kann einen sechsten Transistor aufweisen, der einen Gate-Anschluss, der das sechste Steuersignal VCTRL<6> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem sechsten Widerstand R6 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x64“ kann sich auf die Anzahl der sechsten Zellen RC6 mit variablem Widerstand beziehen, die mit dem Ausgangsanschluss VOUT gekoppelt sind.
Die siebte Zelle RC7 mit variablem Widerstand kann auf der Grundlage des siebten Steuersignals VCTRL<7> wahlweise einen siebten Widerstandswert an den Ausgangsanschluss VOUT anlegen. Das heißt, die siebte Zelle RC7 mit variablem Widerstand kann zusätzlich einen siebten variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die siebte Zelle RC7 mit einem variablen Widerstand einen siebten Widerstand R7 und einen siebten Schalter T7 umfassen. Der siebte Widerstand R7 kann zwischen dem Ausgangsanschluss VOUT und dem siebten Schalter T7 gekoppelt sein. Der siebte Widerstand R7 kann den siebten Widerstandswert aufweisen. Der siebte Schalter T7 kann zwischen dem siebten Widerstand R7 und dem Niederspannungsanschluss gekoppelt sein. Der siebte Schalter T7 kann einen siebten Transistor aufweisen, der einen Gate-Anschluss, der das siebte Steuersignal VCTRL<7> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem siebten Widerstand R7 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x128“ kann sich auf die Anzahl der siebten Zellen RC7 mit variablem Widerstand beziehen, die mit dem Ausgangsanschluss VOUT gekoppelt sind.
Die achte Zelle RC8 mit variablem Widerstand kann auf der Grundlage des achten Steuersignals VCTRL<8> wahlweise einen achten Widerstandswert an den Ausgangsanschluss VOUT anlegen. Das heißt, die achte Zelle RC8 mit variablem Widerstand kann zusätzlich einen achten variablen Widerstandswert an den Ausgangsanschluss VOUT anlegen. Zum Beispiel kann die achte Zelle RC8 mit variablem Widerstand einen achten Widerstand R8 und einen achten Schalter T8 umfassen. Der achte Widerstand R8 kann zwischen dem Ausgangsanschluss VOUT und dem achten Schalter T8 gekoppelt sein. Der achte Widerstand R8 kann den achten Widerstandswert aufweisen. Der achte Schalter T8 kann zwischen dem achten Widerstand R8 und dem Niederspannungsanschluss gekoppelt sein. Der achte Schalter T8 kann einen achten Transistor aufweisen, der einen Gate-Anschluss, der das achte Steuersignal VCTRL<8> empfängt, sowie einen Source-Anschluss und einen Drain-Anschluss aufweist, die zwischen dem achten Widerstand R8 und dem Niederspannungsanschluss gekoppelt sind. Das Bezugszeichen „x256“ kann sich auf die Anzahl der achten Zellen RC8 mit variablem Widerstand beziehen, die mit dem Ausgangsanschluss VOUT gekoppelt sind.
Nachfolgend wird ein Betrieb des Bildsensors 100 gemäß einer Ausführungsform, die die oben beschriebene Anordnung aufweist, beschrieben.
Die Pixelanordnung 120 kann die Pixelsignale PXOUT<1:n> durch die Vielzahl von Spaltenleitungen auf der Grundlage der Zeilensteuersignale RCTRLs ausgeben. Zum Beispiel kann die Pixelanordnung 120 die Pixelsignale PXOUT<1:n>, die den in der ersten Zeile angeordneten Pixeln entsprechen, für die erste Einheitszeilenzeit auf der Grundlage der ersten Zeilensteuersignale unter den Zeilensteuersignalen RCTRLs erzeugen, und kann die Pixelsignale PXOUT<1:n>, die den in der y-ten Zeile angeordneten Pixeln entsprechen, für die y-te Einheitszeilenzeit auf der Grundlage der y-ten Zeilensteuersignale unter den Zeilensteuersignalen RCTRLs erzeugen.
Die Zeitsteuerung 130 kann die Vielzahl von Steuersignalen VCTRLs und das Taktsignal CLK gemäß der analogen Verstärkung erzeugen. Zum Beispiel kann die Zeitsteuerung 130 die Vielzahl von Steuersignalen VCTRLs und das Taktsignal CLK gemäß der analogen Verstärkung erzeugen, wie in der folgenden „Tabelle 1“ gezeigt. [Tabelle 1]

Nein Steuerziel Analoge Verstärkung CLK VCTRLs

1 Widerstandswert AGx1 ~ AGx32 Hohe Frequenz VCTRL<1:8>

2 Widerstandswert + Frequenz AGx33 ~ AGx64 Niedrige Frequenz VCTRL<1:8>
Wenn die analoge Verstärkung eines aus einem Vielfachen von 1 (AGx1) bis einem Vielfachen von 32 (AGx32) aufweist, die in dem zweiten Bereich umfasst sind, kann die Zeitsteuerung 130 das Taktsignal CLK mit der hohen Frequenz als einen Standardwert erzeugen und die Vielzahl von Steuersignalen VCTRLs erzeugen, so dass nur der an den Ausgangsanschluss VOUT angelegte Widerstandswert eingestellt wird. Wenn die analoge Verstärkung beispielsweise eines aus einem Vielfachen von 1 (AGx1) bis einem Vielfachen von 32 (AGx32) aufweist, die in dem zweiten Bereich umfasst sind, kann die Zeitsteuerung 130 die Vielzahl von Steuersignalen VCTRL<1:8> gemäß der analogen Verstärkung, die das Vielfache aufweist, kombinieren, während das Taktsignal CLK auf die hohe Frequenz festgelegt ist.
Wenn die analoge Verstärkung eines aus einem Vielfachen von 33 (AGx33) bis einem Vielfachen von 64 (AGx64) aufweist, die in dem ersten Bereich umfasst sind, kann die Zeitsteuerung 130 das Taktsignal CLK mit der niedrigen Frequenz erzeugen und die Vielzahl von Steuersignalen VCTRLs erzeugen, so dass der an den Ausgangsanschluss VOUT angelegte Widerstandswert eingestellt wird. Wenn die analoge Verstärkung beispielsweise eines aus einem Vielfachen von 33 (AGx33) bis einem Vielfachen von 64 (AGx64) aufweist, die in dem ersten Bereich umfasst sind, kann die Zeitsteuerung 130 die Vielzahl von Steuersignalen VCTRL<1:8> gemäß der analogen Verstärkung, die das Vielfache aufweist, kombinieren, während das Taktsignal CLK auf die niedrige Frequenz geändert wird. Die niedrige Frequenz kann eine Frequenz sein, die der Hälfte (1/2) der hohen Frequenz entspricht.
Der Rampensignalgenerator 140 kann auf der Grundlage der Vielzahl von Steuersignalen VCTRLs und des Taktsignals CLK das Rampensignal VRAMP erzeugen, das eine der analogen Verstärkung entsprechende Steigung aufweist. Wenn die analoge Verstärkung beispielsweise eines aus einem Vielfachen von 1 (AGx1) bis einem Vielfachen von 32 (AGx32) aufweist, die in dem zweiten Bereich umfasst sind, kann der Rampensignalgenerator 140 den an den Ausgangsanschluss VOUT des Rampensignals VRAMP angelegten Widerstandswert einstellen, während die Änderungsrate des an den Ausgangsanschluss VOUT angelegten Strompegels auf den Standardwert festgelegt ist, wodurch das Rampensignal VRAMP mit einer Steigung, die den Vielfachen entspricht, über den Ausgangsanschluss VOUT erzeugt wird. Wenn die analoge Verstärkung eines aus einem Vielfachen von 33 (AGx33) bis einem Vielfachen von 64 (AGx64) aufweist, die in dem ersten Bereich umfasst sind, kann der Rampensignalgenerator 140 den an den Ausgangsanschluss VOUT des Rampensignals VRAMP angelegten Widerstandswert einstellen, während die Änderungsrate des an den Ausgangsanschluss VOUT angelegten Strompegels geändert wird, wodurch das Rampensignal VRAMP, das eine Steigung aufweist, die den Vielfachen entspricht, über der Ausgangsanschluss VOUT erzeugt wird.
Der Rampensignalgenerator 140 kann den Widerstandswert, der an der Ausgangsanschluss VOUT des Rampensignals VRAMP angelegt wird, auf der Grundlage der folgenden „Gleichung 1“ einstellen. $A G = \frac{N}{16} + 1$
Dabei kann sich „AG“ auf die analoge Verstärkung beziehen, „N“ kann sich auf die Anzahl der Zellen mit variablem Widerstand beziehen, die aus der Gesamtzahl der ersten bis achten Zellen RC1 bis RC8 mit variablem Widerstand ausgewählt werden, und „1(=16/16)“ kann sich auf die Zelle DC mit einem Festwiderstand beziehen.
Wenn beispielsweise keine der ersten bis achten Zellen RC1 bis RC8 mit variablem Widerstand ausgewählt ist, d.h. alle der Vielzahl von Steuersignalen VCTRL<1:8> deaktiviert sind, kann der Rampensignalgenerator 140 nur den Festwiderstandswert der Zelle DC mit einem Festwiderstand an den Ausgangsanschluss VOUT des Rampensignals VRAMP anlegen, wodurch das Rampensignal VRAMP mit einer Steigung erzeugt wird, die der analogen Verstärkung mit dem Vielfachen von 1 (AGx1) entspricht.
Der Signalwandler 150 kann die analogen Pixelsignale PXOUT<1:n> auf der Grundlage des Rampensignals VRAMP und der Pixelsignale PXOUT<1:n> in die digitalen Pixelsignale DOUT<1:n> umwandeln.
5 zeigt ein Graphikdiagramm, das das Rampensignal VRAMP gemäß einer Ausführungsform der vorliegenden Offenbarung darstellt.
Unter Bezugnahme auf 5 kann das Rampensignal VRAMP eine Steigung aufweisen, die der analogen Verstärkung entspricht. Wenn die analoge Verstärkung beispielsweise ein Vielfaches von 32 (AGx32) aufweist, kann das Rampensignal VRAMP eine relativ steile Flanke aufweisen, und wenn die analoge Verstärkung ein Vielfaches von 64 (AGx64) aufweist, kann das Rampensignal VRAMP eine relativ flache Flanke aufweisen.
Wenn die analoge Verstärkung ein Vielfaches von 32 (AGx32) aufweist, kann der Rampensignalgenerator 140 nur den Widerstandswert einstellen, während die Änderungsrate des Strompegels, d.h. die Frequenz des Taktsignals CLK, auf den Standardwert festgelegt ist, und das Rampensignal VRAMP erzeugen, das eine relativ steile Flanke aufweist. Wenn die analoge Verstärkung das Vielfache von 64 (AGx64) aufweist, kann der Rampensignalgenerator 140 den Widerstandswert einstellen, während die Änderungsrate des Strompegels, d.h. die Frequenz des Taktsignals CLK, geändert wird, und das Rampensignal VRAMP erzeugen, das eine relativ flache Steigung aufweist.
Gemäß einer Ausführungsform der vorliegenden Offenbarung können ein Widerstandswert und eine Änderungsrate eines Strompegels, d.h. eine Frequenz eines Taktsignals, die an einen Ausgangsanschluss eines Rampensignals angelegt werden, in geeigneter Weise gemäß einer analogen Verstärkung kombiniert und eingestellt werden, was es ermöglicht, ein optimiertes Rampensignal zu erzeugen.
Eine Ausführungsform der vorliegenden Offenbarung weist eine vorteilhafte Wirkung in einem Bereich auf, indem eine Schaltung, d.h. ein Rampensignalgenerator, zum Erzeugen eines optimierten Rampensignals gebildet wird, wenn eine analoge Verstärkung eingestellt wird.
Obwohl die vorliegende Offenbarung in Bezug auf bestimmte Ausführungsformen dargestellt und beschrieben worden ist, dienen die offenbarten Ausführungsformen nur der Beschreibung und sind nicht als einschränkend zu verstehen. Ferner wird darauf hingewiesen, dass die vorliegende Offenbarung auf verschiedene Weise durch Ersetzen, Ändern und Modifizieren verwirklicht werden kann, die in den Umfang der folgenden Ansprüche fallen, wie ein Fachmann im Lichte der vorliegenden Offenbarung erkennen wird. Darüber hinaus können die Ausführungsformen kombiniert werden, um zusätzliche Ausführungsformen zu bilden.

Claims

Rampensignalgenerator; aufweisend: eine Widerstandsschaltung, die mit einem ersten Spannungsanschluss und einem Ausgangsanschluss gekoppelt ist und geeignet ist zum Einstellen eines an den Ausgangsanschluss angelegten Widerstandswertes gemäß einer Vielzahl von Steuersignalen, wobei ein Rampensignal über den Ausgangsanschluss ausgegeben wird; und eine Stromschaltung, die mit einem zweiten Spannungsanschluss und dem Ausgangsanschluss gekoppelt ist und geeignet ist zum Einstellen eines an den Ausgangsanschluss angelegten Strompegels und einer Änderungsrate des Strompegels gemäß einem Taktsignal, wobei die Vielzahl von Steuersignalen gemäß einer analogen Verstärkung mit einem vorgegebenen Mehrfachbereich erzeugt wird, und wobei das Taktsignal eine erste Frequenz aufweist, wenn die analoge Verstärkung einen ersten Bereich innerhalb des vorgegebenen Mehrfachbereichs aufweist, und eine zweite Frequenz aufweist, wenn die analoge Verstärkung einen zweiten Bereich innerhalb des vorgegebenen Mehrfachbereichs aufweist.
Rampensignalgenerator nach Anspruch 1, wobei die Widerstandsschaltung umfasst: eine Zelle mit einem ersten Widerstand, die zum Anlegen eines festen Widerstandswertes an den Ausgangsanschluss geeignet ist; und eine Vielzahl von Zellen mit einem zweiten Widerstand, die zum Anlegen eines variablen Widerstandswertes an den Ausgangsanschluss auf der Grundlage der Vielzahl von Steuersignalen geeignet sind.
Rampensignalgenerator nach Anspruch 1, wobei die Stromschaltung umfasst: einen Decoder, der zum Erzeugen einer Vielzahl von Auswahlsignalen auf der Grundlage des Taktsignals geeignet ist; und eine Stromzellenanordnung, die zum nacheinander Einstellen des Strompegels und zum Einstellen der Änderungsrate des Strompegels auf der Grundlage der Vielzahl von Auswahlsignalen geeignet sind.
Rampensignalgenerator nach Anspruch 1, wobei der erste Bereich relativ hohe Vielfache und der zweite Bereich relativ niedrige Vielfache innerhalb des vorgegebenen Mehrfachbereichs umfasst.
Rampensignalgenerator nach Anspruch 1, wobei die erste Frequenz höher ist als die zweite Frequenz.
Bildsensor, aufweisend: eine Pixelanordnung, die zum Erzeugen von Pixelsignalen geeignet ist; einen Rampensignalgenerator, der geeignet ist zum: Erzeugen eines Rampensignals durch einen Ausgangsanschluss durch Einstellen eines an den Ausgangsanschluss angelegten Widerstandswertes und einer Änderungsrate eines an den Ausgangsanschluss angelegten Strompegels gemäß einer Vielzahl von Steuersignalen und einem Taktsignal, wenn eine analoge Verstärkung einen ersten Bereich innerhalb eines vorgegebenen Mehrfachbereichs aufweist, und zum Erzeugen des Rampensignals durch den Ausgangsanschluss durch Einstellen nur des Widerstandswertes gemäß der Vielzahl von Steuersignalen und dem Taktsignal, wenn die analoge Verstärkung einen zweiten Bereich in dem vorgegebenen Mehrfachbereich aufweist; und einen Signalwandler, der zum Auslesen der Pixelsignale auf der Grundlage des Rampensignals geeignet ist.
Bildsensor nach Anspruch 6, wobei der Rampensignalgenerator die Änderungsrate des Strompegels auf der Grundlage des Taktsignals, das eine relativ hohe Frequenz aufweist, auf einen ersten Wert setzt, wenn die analoge Verstärkung den zweiten Bereich aufweist, und die Änderungsrate des Strompegels auf der Grundlage des Taktsignals, das eine relativ niedrige Frequenz aufweist, auf einen zweiten Wert setzt, wenn die analoge Verstärkung den ersten Bereich aufweist.
Bildsensor nach Anspruch 6, wobei der Rampensignalgenerator umfasst: eine Widerstandsschaltung, die mit einem ersten Spannungsanschluss und einem Ausgangsanschluss gekoppelt ist und geeignet ist zum Einstellen eines an den Ausgangsanschluss angelegten Widerstandswertes gemäß einer Vielzahl von Steuersignalen, wobei ein Rampensignal über den Ausgangsanschluss ausgegeben wird; und eine Stromschaltung, die mit einem zweiten Spannungsanschluss und dem Ausgangsanschluss gekoppelt ist und geeignet ist zum Einstellen eines an den Ausgangsanschluss angelegten Strompegels und einer Änderungsrate des Strompegels gemäß einem Taktsignal.
Bildsensor nach Anspruch 8, wobei die Widerstandsschaltung umfasst: eine Zelle mit einem ersten Widerstand, die zum Anlegen eines festen Widerstandswert an den Ausgangsanschluss geeignet ist; und eine Vielzahl von Zellen mit einem zweiten Widerstand, die zum Anlegen eines variablen Widerstandswertes an den Ausgangsanschluss auf der Grundlage der Vielzahl von Steuersignalen geeignet sind.
Bildsensor nach Anspruch 8, wobei die Stromschaltung umfasst: einen Decoder, der zum Erzeugen einer Vielzahl von Auswahlsignalen auf der Grundlage des Taktsignals geeignet ist; und eine Stromzellenanordnung, die zum nacheinander Einstellen des an den Ausgangsanschluss angelegten Strompegels und zum Einstellen der Änderungsrate des Strompegels auf der Grundlage der Vielzahl von Auswahlsignalen geeignet sind.
Bildsensor nach Anspruch 6 ferner aufweisend eine Zeitsteuerung, die geeignet ist zum Erzeugen von Steuersignalen gemäß der analogen Verstärkung.
Bildsensor nach Anspruch 11, wobei die Zeitsteuerung umfasst: eine erste Steuerschaltung, die geeignet ist zum Erzeugen der Vielzahl von Steuersignalen gemäß der analogen Verstärkung, die den vorgegebenen Mehrfachbereich aufweist; und eine zweite Steuerschaltung, die geeignet ist zum Erzeugen des Taktsignals mit einer ersten Frequenz, wenn die analoge Verstärkung den ersten Bereich innerhalb des vorgegebenen Mehrfachbereichs aufweist, und zum Erzeugen des Taktsignals mit einer zweiten Frequenz, wenn die analoge Verstärkung den zweiten Bereich innerhalb des vorgegebenen Mehrfachbereichs aufweist.
Bildsensor, aufweisend: eine Zeitsteuerung, die eingerichtet ist, um einen Takt zu erzeugen, der gemäß einem von ausgewählten Verstärkungswerten eine erste oder zweite Frequenz aufweist; einen Rampensignalgenerator, der eingerichtet ist, um ein Rampensignal an einem Ausgangsknoten auf einem Pfad zwischen Hoch- und Niederspannungsknoten zu erzeugen, und der umfasst: eine Stromschaltung, die eingerichtet ist, um gemäß einer Flanke des Takts einen Pegel eines in dem Pfad fließenden Stroms einzustellen, und eine Widerstandsschaltung, die eingerichtet ist, um gemäß dem ausgewählten Verstärkungswert einen Widerstandswert zwischen dem Ausgangsknoten und dem Niederspannungsknoten einzustellen; und einen Signalwandler, der eingerichtet ist, um analoge Pixelsignale gemäß dem Rampensignal in digitale Pixelsignale umzuwandeln, wobei die erste Frequenz niedriger als die zweite Frequenz ist, und wobei die erste und die zweite Frequenz dem ausgewählten Verstärkungswert entsprechen, der zu höheren bzw. niedrigeren Gruppen der Verstärkungswerte gehört.